TWI875385B - 記憶體系統及其操作方法 - Google Patents

Abstract

記憶體系統的操作方法在此揭露。操作方法包含:輸入追蹤資料至一追蹤陣列；依據追蹤資料，藉由追蹤陣列中的複數個追蹤單元行產生複數個追蹤邏輯值；計數追蹤邏輯值以產生一加總值；依據加總值調整一感測裝置的一感測時間；藉由一計算陣列執行一計算操作以產生複數個計算信號；以及依據經調整的感測時間，藉由感測裝置感測計算信號。

Description

記憶體系統及其操作方法

本揭示內容是有關於一種記憶體技術，特別是關於一種記憶體系統及記憶體系統的操作方法。

記憶體系統包含多個用以儲存資料位元的記憶體單元。在記憶體系統進行計算操作時會產生計算信號。記憶體單元的臨界電壓準位會受到環境溫度、遲滯時間及擾動誘發的臨界電壓偏移的影響，使得計算信號偏移。如此一來，對計算信號進行感測的結果不準確。因此，要如何設計以解決上述問題為本領域重要之課題。

本發明實施例包含一種記憶體系統的操作方法。操作方法包含：輸入追蹤資料至一追蹤陣列；依據追蹤資料，藉由追蹤陣列中的複數個追蹤單元行產生複數個追蹤邏輯值；計數追蹤邏輯值以產生一加總值；依據加總值調整一感測裝置的一感測時間；藉由一計算陣列執行一計算操作以產生複數個計算信號；以及依據經調整的感測時間，藉由感測裝置感測計算信號。

在一些實施例中，依據加總值調整感測裝置的感測時間更包含：比較加總值與追蹤單元行的數量；當加總值不同於追蹤單元行的數量時，調整感測時間；以及當加總值等於追蹤單元行的數量時，決定感測時間。

在一些實施例中，操作方法更包含：將感測時間設定為一第一感測時間；依據第一感測時間對追蹤資料及追蹤單元行進行感測以產生複數個第一追蹤邏輯值；計數第一追蹤邏輯值以產生一第一加總值；以及當第一加總值等於追蹤單元行的數量時，將感測時間設定為一第二感測時間，其中第二感測時間小於第一感測時間。

在一些實施例中，操作方法更包含：依據第二感測時間對追蹤資料及追蹤單元行進行感測以產生複數個第二追蹤邏輯值；計數第二追蹤邏輯值以產生一第二加總值；當第二加總值不同於追蹤單元行的數量時，將感測時間設定為第一感測時間；以及依據第一感測時間，藉由感測裝置感測計算信號。

在一些實施例中，操作方法更包含：將感測時間設定為一第一感測時間；依據第一感測時間對追蹤資料及追蹤單元行進行感測以產生複數個第一追蹤邏輯值；計數第一追蹤邏輯值以產生一第一加總值；以及當第一加總值不同於追蹤單元行的數量時，將感測時間設定為一第二感測時間，其中第二感測時間大於第一感測時間。

在一些實施例中，操作方法更包含：依據第二感測時間對追蹤資料及追蹤單元行進行感測以產生複數個第二追蹤邏輯值；計數第二追蹤邏輯值以產生一第二加總值；當第二加總值等於追蹤單元行的數量時，將感測時間設定為一第三感測時間，其中第三感測時間大於第二感測時間。

在一些實施例中，操作方法更包含：依據第三感測時間對追蹤資料及追蹤單元行進行感測以產生複數個第三追蹤邏輯值；計數第三追蹤邏輯值以產生一第三加總值；當第三加總值等於追蹤單元行的數量時，將感測時間設定為第二感測時間；以及依據第二感測時間，藉由感測裝置感測計算信號。

本發明實施例包含一種記憶體系統。記憶體系統包含複數個追蹤單元行、計算陣列及感測裝置。追蹤單元行用以依據追蹤資料產生複數個追蹤邏輯值。計算陣列用以產生複數個計算信號。感測裝置用以依據一時脈信號感測計算信號。感測裝置包含一區段電路，區段電路用以計數追蹤邏輯值以產生一加總值，當加總值不同於一預設值時，時脈信號的一週期被調整，以及當加總值等於預設值時，時脈信號的週期被決定用於感測計算信號。

在一些實施例中，追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有P個第一邏輯值，且P是正整數。

本發明實施例包含一種記憶體系統的操作方法。操作方法包含：計數複數個追蹤邏輯值以產生一加總值；比較加總值及一預設值；當加總值不同於一預設值時，調整一時脈信號的一週期；當加總值等於預設值時，決定週期；以及在決定週期之後執行一計算操作並依據週期感測來自計算操作的複數個計算信號。

於本文中，當一元件被稱為「連接」或「耦接」時，可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本案。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本案所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本案的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式「一」、「一個」和「該」旨在包括複數形式，包括「至少一個」。「或」表示「及/或」。如本文所使用的，術語「及/或」包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語「包括」及/或「包含」指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。

以下將以圖式揭露本案之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本案。也就是說，在本揭示內容部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

第1A圖為根據本案之一實施例所繪示之記憶體系統100的示意圖。如第1A圖所示，記憶體系統100包含三維(three-dimensional，3D)記憶體陣列110、感測裝置120、暫存編碼裝置130及輸出裝置140。

在一些實施例中，感測裝置120可以包含頁緩衝器及感測放大器，並用以依據時脈信號CLK對三維記憶體陣列110產生的追蹤信號及計算信號進行感測。暫存編碼裝置130可以包含快取暫存器及優先度編碼器。輸出裝置140用以輸出三維記憶體陣列110的配對結果。

如第1A圖所示，三維記憶體陣列110包含多個區塊BK1~BKM，其中M是正整數。區塊BK1~BKM依序排列。區塊BK1~BKM分別用以接收字串選擇線信號SSL1~SSLM。字串選擇線信號SSL1用以控制區塊BK1中的追蹤陣列。字串選擇線信號SSL2用以控制區塊BK2中的計算陣列。字串選擇線信號SSL3用以控制區塊BK3中的計算陣列，以此類推。字串選擇線信號SSLM用以控制區塊BKM中的計算陣列。在一些實施例中，區塊BK1~BKM分別用以接收接地選擇線信號GSL1~GSLM。

如第1A圖所示，區塊BK1~BKM的每一者包含多個開關元件。開關元件用以組成多個記憶體單元行。記憶體單元行用以輸出對應的位元線信號BL0~BL128K至感測裝置120，其中K代表1000。在各種實施例中，128K也可以替換成其他的正整數。

在一些實施例中，記憶體單元行中的每一記憶體單元可以藉由兩個彼此相鄰且串聯耦接的開關元件組成。舉例來說，第1A圖中的記憶體單元MC可以藉由開關元件FC0N及FC0N-1組成，其中N是正整數。開關元件FC0N的控制端用以接收字元線信號WL0N，且開關元件FC0N-1的控制端用以接收字元線信號WL0N-1。

在一些實施例中，一個記憶體單元可以藉由開關元件的臨界電壓準位儲存一個資料位元。舉例來說，當記憶體單元MC的資料位元具有邏輯值0時，開關元件FC0N具有臨界電壓準位VTH且開關元件FC0N-1具有臨界電壓準位VTL。當記憶體單元MC的資料位元具有邏輯值1時，開關元件FC0N具有臨界電壓準位VTL且開關元件FC0N-1具有臨界電壓準位VTH。在一些實施例中，臨界電壓準位VTH大於臨界電壓準位VTL。

在一些實施例中，兩個字元線信號可以用於攜載一個搜尋位元。舉例來說，當字元線信號WL0N及WL0N-1攜載的搜尋位元具有邏輯值0時，字元線信號WL0N具有字元線偏壓準位VWH且字元線信號WL0N-1具有字元線偏壓準位VWL。當字元線信號WL0N及WL0N-1攜載的搜尋位元具有邏輯值1時，字元線信號WL0N具有字元線偏壓準位VWL且字元線信號WL0N-1具有字元線偏壓準位VWH。在一些實施例中，字元線偏壓準位VWH大於字元線偏壓準位VWL。在一些實施例中，搜尋位元可以被稱為記憶體內搜尋(in-memory search，IMS)搜尋位元。

在一些實施例中，當記憶體單元MC的資料位元的邏輯值與字元線信號WL0N及WL0N-1攜載的搜尋位元的邏輯值相同時，資料位元與搜尋位元彼此匹配。此時，流經記憶體單元MC的電流較大，使得位元線信號BL0的電流較大。當記憶體單元MC的資料位元的邏輯值與字元線信號WL0N及WL0N-1攜載的搜尋位元的邏輯值不同時，資料位元與搜尋位元彼此不匹配。此時，流經記憶體單元MC的電流較小，使得位元線信號BL0的電流較小。三維記憶體陣列110中的其他記憶體單元和位元線信號BL0~BL128K也具有類似的關係。換言之，位元線信號BL0~BL128K的電流可以對應三維記憶體陣列110進行搜尋操作時的匹配結果。

在一些實施例中，區塊BK1中的追蹤陣列可以追蹤環境溫度、遲滯時間(Retention time)及擾動誘發的臨界電壓偏移，並依據追蹤結果重新定義感測裝置120中的頁緩衝器對於區塊BK2~BKM中的計算陣列的感測時間。

在一些實施例中，追蹤資料TKDT被輸入至區塊BK1中的追蹤陣列以進行追蹤操作。在追蹤操作時，字串選擇線信號SSL1具有致能電壓準位，使得區塊BK1中的追蹤陣列被啟動。此時，追蹤陣列比較追蹤資料TKDT及儲存在追蹤陣列中的參考資料位元以產生攜載追蹤邏輯值的位元線信號BL0~BL128K。接著，感測裝置120接收位元線信號BL0~BL128K，並依據追蹤邏輯值重新定義感測時間，例如調整時脈信號CLK的週期。

在一些實施例中，在重新定義感測時間之後，區塊BK2~BKM中的計算陣列被字串選擇線信號SSL2~SSLM依序啟動以進行計算操作，例如搜尋操作，以產生攜載匹配結果的位元線信號BL0~BL128K。換言之，在進行計算操作時，位元線信號BL0~BL128K可以被稱為區塊BK2~BKM中的計算陣列產生的計算信號。

舉例來說，在追蹤操作之後，字串選擇線信號SSL2具有致能電壓準位，使得區塊BK2中的計算陣列被啟動並接收搜尋資料SDT2以進行計算操作，例如比較搜尋資料SDT2及儲存在區塊BK2中的資料位元以產生對應的計算信號。此時，其他字串選擇線信號SSL1及SSL3~SSLM具有禁能電壓準位，使得區塊BK1中的追蹤陣列及區塊BK3~BKM中的計算陣列關閉。

接著，在區塊BK2進行計算操作之後，字串選擇線信號SSL3具有致能電壓準位，使得區塊BK3中的計算陣列被啟動並接收搜尋資料SDT3以進行計算操作，例如比較搜尋資料SDT3及儲存在區塊BK3中的資料位元以產生對應的計算信號。此時，其他字串選擇線信號SSL1、SSL2及SSL4~SSLM具有禁能電壓準位，使得區塊BK1中的追蹤陣列及區塊BK2、BK4~BKM中的計算陣列關閉，以此類推。

最後，在區塊BKM-1進行計算操作之後，字串選擇線信號SSLM具有致能電壓準位，使得區塊BKM中的計算陣列被啟動並接收搜尋資料SDTM以進行計算操作，例如比較搜尋資料SDTM及儲存在區塊BKM中的資料位元以產生對應的計算信號。此時，其他字串選擇線信號SSL1~SSLM-1具有禁能電壓準位，使得區塊BK1中的追蹤陣列及使得區塊BK2~BKM-1中的計算陣列關閉。

在一些實施例中，搜尋資料SDT2~SDTM可以藉由字元線信號攜載。舉例來說，搜尋資料SDTM可以藉由字元線信號WL00~WL0N攜載。字元線信號WL00及WL01可以攜載搜尋資料SDTM中的第一搜尋位元。字元線信號WL02及WL03可以攜載搜尋資料SDTM中的第二搜尋位元。字元線信號WL04及WL05可以攜載搜尋資料SDTM中的第三搜尋位元。字元線信號WL06及WL07可以攜載搜尋資料SDTM中的第四搜尋位元，以此類推。

在一些實施例中，區塊BKM中的計算陣列可以依據字元線信號WL00~WL0N攜載的搜尋資料SDTM進行搜尋操作以比較搜尋位元及儲存在區塊BKM中的記憶體單元的資料位元，並產生對應的位元線信號BL0~BL128K作為計算信號。

在一些實施例中，感測裝置120可以依據重新定義的感測時間，例如經調整的時脈信號CLK的週期，對區塊BK2~BKM中的計算陣列產生的計算信號進行感測。

在一些做法中，記憶體單元的臨界電壓準位會受到環境溫度、遲滯時間及擾動誘發的臨界電壓偏移的影響，使得計算信號偏移。如此一來，對計算操作所產生的計算信號進行感測的結果不準確。

相較於上述做法，在本揭示內容的實施例中，在進行計算操作之前，區塊BK1中的追蹤陣列進行追蹤操作以調整感測時間，使得臨界電壓偏移的影響可以被消除。如此一來，感測裝置120對計算操作所產生的計算信號進行感測的準確度提升。

在一些實施例中，三維記憶體陣列110中的記憶體單元可以被稱為記憶體內搜尋(in-memory searching，IMS)單元。IMS單元可以藉由浮接閘極記憶體(floating gate memory)、分離閘極記憶體(split-gate memory)、矽-氧化物-氮化物-氧化物-矽（Silicon-Oxide-Nitride-Oxide-Silicon，SONOS）記憶體、浮接點記憶體(floating dot memory)、動態隨機存取記憶體(dynamic random-access memory，DRAM)及/或其他類似DRAM的裝置，例如2T0C記憶體實施。在一些實施例中，記憶體單元也可以藉由新興記憶體，例如鐵電電晶體(ferroelectric field-effect transistor，FeFET)實施。在各種實施例中，記憶體系統100可以藉由二維快取結構或三維快取結構實施。

第1B圖為根據本案之一實施例所繪示之記憶體系統100的一部分進行搜尋操作的示意圖。如第1B圖所示，記憶體系統100包含計算陣列150及感測放大器152。計算陣列150用以接收搜尋資料151，並比較搜尋資料151與儲存在計算陣列150中的資料位元。請參照第1B圖及第1A圖，計算陣列150可以區塊BK2~BKM的一者中的計算陣列的一種實施例，搜尋資料151可以是搜尋資料SDT2~SDTM的對應一者，且感測放大器152可以包含於感測裝置120。

如第1B圖所示，計算陣列150包含多個記憶體單元行CL0~CL128K。記憶體單元行CL0~CL128K分別用以輸出位元線信號BL0~BL128K。位元線信號BL0~BL128K的電流準位分別對應搜尋資料151與記憶體單元行CL0~CL128K所儲存的資料位元的匹配結果。舉例來說，當記憶體單元行CL0中的資料位元與搜尋資料151匹配的數量越多時，位元線信號BL0的電流準位越大。反之，當記憶體單元行CL0中的資料位元與搜尋資料151匹配的數量越少時，位元線信號BL0的電流準位越小。

換言之，位元線信號BL0~BL128K可以用以攜載搜尋資料151與記憶體單元行CL0~CL128K之間的不匹配位元數量NMB。在第1B圖所示的實施例中，斜線網點代表與搜尋資料151匹配的記憶體單元，且點狀網點代表與搜尋資料151不匹配的記憶體單元。

舉例來說，回應於搜尋資料151的搜尋位元與記憶體單元行CL0儲存的資料位元之間有3個不匹配位元，記憶體單元行CL0對應的不匹配位元數量NMB是3。回應於搜尋資料151的搜尋位元與記憶體單元行CL1儲存的資料位元之間有7個不匹配位元，記憶體單元行CL1對應的不匹配位元數量NMB是7。回應於搜尋資料151的搜尋位元與記憶體單元行CL2儲存的資料位元之間有4個不匹配位元，記憶體單元行CL2對應的不匹配位元數量NMB是4。回應於搜尋資料151的搜尋位元與記憶體單元行CL128K-2儲存的資料位元之間有6個不匹配位元，記憶體單元行CL128K-2對應的不匹配位元數量NMB是6。回應於搜尋資料151的搜尋位元與記憶體單元行CL128K-1儲存的資料位元之間有7個不匹配位元，記憶體單元行CL128K-1對應的不匹配位元數量NMB是7。回應於搜尋資料151的搜尋位元與記憶體單元行CL128K儲存的資料位元之間有24個不匹配位元，記憶體單元行CL128K對應的不匹配位元數量NMB是24。在一些實施例中，不匹配位元數量NMB代表搜尋資料151與記憶體單元行CL0~CL128K的字串資料之間的漢明距離(Hamming distance)。

在一些實施例中，感測放大器152用以依據不匹配臨界值及不匹配位元數量NMB輸出對應的邏輯值。具體來說，當不匹配位元數量NMB大於不匹配臨界值時，感測放大器152輸出邏輯值0。當不匹配位元數量NMB小於或等於不匹配臨界值時，感測放大器152輸出邏輯值1。

舉例來說，在不匹配臨界值是4的情況下，回應於記憶體單元行CL0對應的不匹配位元數量NMB是3，感測放大器152輸出邏輯值1。回應於記憶體單元行CL1對應的不匹配位元數量NMB是7，感測放大器152輸出邏輯值0。回應於記憶體單元行CL2對應的不匹配位元數量NMB是4，感測放大器152輸出邏輯值1。回應於記憶體單元行CL128K-2對應的不匹配位元數量NMB是6，感測放大器152輸出邏輯值0。回應於記憶體單元行CL128K-1對應的不匹配位元數量NMB是7，感測放大器152輸出邏輯值0。回應於記憶體單元行CL128K對應的不匹配位元數量NMB是24，感測放大器152輸出邏輯值0。如此一來，記憶體系統100可以藉由設定不匹配臨界值進行近似搜尋操作。

第2圖為根據本案之一些實施例所繪示之追蹤陣列200的示意圖。如第2圖所示，追蹤陣列200包含的追蹤單元行可以藉由長方形表示，且追蹤單元行所儲存的資料位元可以藉由長方形的網點表示。

舉例來說，追蹤單元行201可以藉由長方形202表示，追蹤單元行201所儲存的資料位元可以藉由長方形202的網點表示。在第2圖所示的實施例中，斜線網點對應邏輯值1。對應地，追蹤單元行201所儲存的資料位元的每一者具有邏輯值1。

如第2圖所示，追蹤陣列200包含多個追蹤單元行203。多個追蹤單元行203沿著箭頭204的方向依序排列。多個追蹤單元行203中的最左側的追蹤單元行205所儲存的資料位元的每一者具有邏輯值0。在第2圖所示的實施例中，點狀網點對應邏輯值0。多個追蹤單元行203中的最右側的追蹤單元行206所儲存的資料位元的每一者具有邏輯值1。沿著箭頭204的方向，多個追蹤單元行203中的邏輯值1的數量逐漸增加，且多個追蹤單元行203中的邏輯值0的數量逐漸減少。

在一些實施例中，可以將所有追蹤位元都具有邏輯值1的追蹤資料(例如第3圖所示的追蹤資料TKDTALL1)輸入追蹤陣列200以產生對應的字串電流。沿著箭頭204的方向，字串電流的電流準位逐漸增加。舉例來說，流經追蹤單元行205的字串電流的電流準位最小，且流經追蹤單元行206的字串電流的電流準位最大。

請參照第1A圖及第2圖，追蹤陣列200可以是區塊BK1中的追蹤陣列的一種實施例。因此，為簡潔起見，部分敘述不再重複說明。

第3圖為根據本案之一些實施例所繪示之記憶體系統100進行追蹤操作的一部份的示意圖。如第3圖所示，區塊BK1中的追蹤陣列包含追蹤單元行TKCL0~TKCL128K，且感測裝置120包含區段電路SEG0~SEGM，其中M是正整數。在一些實施例中，區段電路SEG0~SEGM包含於感測裝置120的頁緩衝器中。

在一些實施例中，追蹤單元行TKCL0~TKCL128K耦接區段電路SEG0~SEGM，並用以輸出追蹤邏輯值至對應的區段電路SEG0~SEGM。在一些實施例中，區段電路SEG0~SEGM的每一者耦接的追蹤單元行的數量相同。

在一些實施例中，區段電路SEG0~SEGM用以記數追蹤邏輯值以產生對應的加總值。在一些實施例中，感測裝置120用以依據加總值決定感測時間。

如第3圖所示，耦接區段電路SEG0~SEGM中的一者的追蹤單元行的每一追蹤單元行所儲存的參考資料位元相同。舉例來說，耦接區段電路SEG0的追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有M個邏輯值1及0個邏輯值0。耦接區段電路SEG1的追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有M-1個邏輯值1及1個邏輯值0，以此類推。耦接區段電路SEG8的追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有8個邏輯值0。耦接區段電路SEG48的追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有48個邏輯值0。耦接區段電路SEG49的追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有49個邏輯值0。耦接區段電路SEGM-1的追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有1個邏輯值1及M-1個邏輯值0。耦接區段電路SEGM的追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有0個邏輯值1及M個邏輯值0。

換言之，對正整數P而言，耦接區段電路SEGP的追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有M-P個邏輯值1及P個邏輯值0。

在一些實施例中，可以將追蹤資料TKDTALL1或TKDTALL0輸入追蹤單元行TKCL0~TKCL128K以進行追蹤操作。追蹤資料TKDTALL1的追蹤位元具有M個邏輯值1，且追蹤資料TKDTALL0的追蹤位元具有M個邏輯值0。換言之，追蹤資料TKDTALL1的追蹤位元全都是邏輯值1，且追蹤資料TKDTALL0的追蹤位元全都是邏輯值0。

對應地，追蹤資料TKDTALL1與區段電路SEG0的追蹤單元行所儲存的參考資料位元之間的漢明距離是0。追蹤資料TKDTALL1與區段電路SEG1的追蹤單元行所儲存的參考資料位元之間的漢明距離是1，以此類推。追蹤資料TKDTALL1與區段電路SEG8的追蹤單元行所儲存的參考資料位元之間的漢明距離是8。追蹤資料TKDTALL1與區段電路SEG48的追蹤單元行所儲存的參考資料位元之間的漢明距離是48。追蹤資料TKDTALL1與區段電路SEG49的追蹤單元行所儲存的參考資料位元之間的漢明距離是49。追蹤資料TKDTALL1與區段電路SEGM-1的追蹤單元行所儲存的參考資料位元之間的漢明距離是M-1。追蹤資料TKDTALL1與區段電路SEGM的追蹤單元行所儲存的參考資料位元之間的漢明距離是M。

在各種實施例中，可以將漢明距離設定為不匹配臨界值以進行追蹤操作及後續的近似搜尋操作。以下以將不匹配臨界值設定為8以區分漢明距離是否小於或等於8的情境舉例說明。然而，本揭示內容實施例不限於此。在其他實施例中，也可以將不匹配臨界值設定為其他的值以區分其他的漢明距離。

在一些實施例中，回應於不匹配臨界值是8，耦接區段電路SEG8的追蹤單元行依據追蹤資料TKDTALL1產生追蹤邏輯值。舉例來說，請參照第2圖及第1B圖，追蹤單元行產生攜載不匹配位元數量NMB的位元線信號，並且由感測放大器152依據不匹配臨界值及位元線信號產生對應的追蹤邏輯值。接著，區段電路SEG8用以計數追蹤單元行的追蹤邏輯值以產生加總值。

在一些實施例中，當感測放大器152進行感測以產生追蹤邏輯值的感測時間是有藉由追蹤操作重新定義時，追蹤邏輯值的每一者是邏輯值1。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千時，一千追蹤單元行的每一者產生邏輯值1，使得區段電路SEG8接收並計數一千個邏輯值1。

另一方面，當有一部份的追蹤邏輯值具有邏輯值0時，代表目前的感測時間不適合用於區分不匹配臨界值是8的情況。對應地，感測裝置120可以精細調整感測時間直到耦接區段電路SEG8的追蹤單元行的追蹤邏輯值的每一者是邏輯值1，使得區段電路SEG8可以接收並計數一千個邏輯值1。

在一些情況下，高溫及遲滯時間會增加字串電流的電流準位，使得多餘的字串(例如耦接區段電路SEG8的追蹤單元行的一或多者)的字串電流會在烘烤後超過電流標準。對應地，感測時間需要減少以創造新的參考電流標準，以避免多餘的字串電流。感測裝置120進行追蹤操作以調整感測時間的細節在以下關於第4圖至第7圖的實施例中進一步說明。

第4圖為根據本案之一些實施例所繪示之記憶體系統100進行追蹤操作以調整感測時間的方法400的示意圖。在第4圖所示的實施例中，將不匹配臨界值設定為8以區分漢明距離是否小於或等於8且對應的初始感測時間是20微秒(us)的情境舉例說明。然而，本揭示內容實施例不限於此。在其他實施例中，也可以將不匹配臨界值設定為其他的值以區分其他的漢明距離且對應的初始感測時間有可能具有20微秒以外的時間長度。

在一些實施例中，方法400是回應於溫度及/或遲滯時間而重新定義感測時間的方法。如第4圖所示，方法400包含操作OP41~OP46。在操作OP41~OP46，感測時間被設定為多種不同的感測時間以進行對應的追蹤操作。

在操作OP41，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，且感測裝置120依據20微秒的初始感測時間對位元線信號進行感測以產生追蹤邏輯值401。追蹤邏輯值401中的每一者具有邏輯值1。換言之，追蹤邏輯值401不包含邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值401以產生對應追蹤邏輯值401的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千時，追蹤邏輯值401具有一千個邏輯值1。對應地，追蹤邏輯值401的加總值是一千。

在操作OP42，回應於追蹤邏輯值401不包含邏輯值0，感測裝置120將感測時間從20微秒調整至19微秒。在第4圖所示之實施例中，每次進行調整時，感測裝置120以1微秒的時間長度調整感測時間。然而，本揭示內容實施例不限於此。在各種實施例中，可以以各種時間長度，例如0.5微秒或2微秒，對感測時間進行調整。

接著，在操作OP42，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，感測裝置120依據19微秒的感測時間對位元線信號進行感測以產生追蹤邏輯值402。追蹤邏輯值402中的每一者具有邏輯值1。換言之，追蹤邏輯值402不包含邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值402以產生對應追蹤邏輯值402的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千時，追蹤邏輯值402具有一千個邏輯值1。對應地，追蹤邏輯值402的加總值是一千。

在操作OP43，回應於追蹤邏輯值402不包含邏輯值0，感測裝置120將感測時間從19微秒調整至18微秒。接著，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，感測裝置120依據18微秒的感測時間對位元線信號進行感測以產生追蹤邏輯值403。追蹤邏輯值403中的每一者具有邏輯值1。換言之，追蹤邏輯值403不包含邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值403以產生對應追蹤邏輯值403的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千時，追蹤邏輯值403具有一千個邏輯值1。對應地，追蹤邏輯值403的加總值是一千。

在操作OP44，回應於追蹤邏輯值403不包含邏輯值0，感測裝置120將感測時間從18微秒調整至17微秒。接著，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，感測裝置120依據17微秒的感測時間對位元線信號進行感測以產生追蹤邏輯值404。追蹤邏輯值404中的每一者具有邏輯值1。換言之，追蹤邏輯值404不包含邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值404以產生對應追蹤邏輯值404的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千時，追蹤邏輯值404具有一千個邏輯值1。對應地，追蹤邏輯值404的加總值是一千。

在操作OP45，回應於追蹤邏輯值404不包含邏輯值0，感測裝置120將感測時間從17微秒調整至16微秒。接著，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，感測裝置120依據16微秒的感測時間對位元線信號進行感測以產生追蹤邏輯值405。追蹤邏輯值405中的一部分具有邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值405以產生對應追蹤邏輯值405的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千，且追蹤單元行中的兩個追蹤單元行產生了對應邏輯值0的位元線信號時，追蹤邏輯值405具有998個邏輯值1及兩個邏輯值0。對應地，追蹤邏輯值405的加總值是998。追蹤邏輯值追蹤邏輯值405的加總值小於一千代表16微秒的感測時間不適合目前的溫度及/或遲滯時間。

對應地，在操作OP46，回應於追蹤邏輯值405具有邏輯值0，感測裝置120將感測時間從16微秒調整回17微秒，並將17微秒設定為重新設定的感測時間。

在操作OP46之後，感測裝置120可以依據17微秒的感測時間對區塊BK2~BKM中的計算陣列輸出的位元線信號進行感測，以進行不匹配臨界值為8的搜尋操作。

綜上所述，在追蹤邏輯值的加總值等於耦接區段電路SEG8的追蹤單元行的數量時，感測裝置120可以逐漸減少感測時間並計數加總值，直到追蹤邏輯值405的加總值少於耦接區段電路SEG8的追蹤單元行的數量。在追蹤邏輯值405的加總值少於耦接區段電路SEG8的追蹤單元行的數量之後，感測裝置120可以將上一個具有加總值等於耦接區段電路SEG8的追蹤單元行的數量所對應的感測時間設定為新的感測時間，並依據新的感測時間進行搜尋操作。

在一些實施例中，耦接區段電路SEG8的追蹤單元行的數量可以被稱為預設值。對應地，當加總值不同於預設值時，感測裝置120調整感測時間。舉例來說，感測裝置120藉由調整時脈信號CLK的週期來調整感測時間。當加總值等於預設值時，感測裝置120決定感測時間。舉例來說，感測裝置120依據時脈信號CLK的週期決定感測時間，並將時脈信號CLK的週期用於感測計算操作所產生的計算信號。

第5圖為根據本案之一些實施例所繪示之記憶體系統100進行追蹤操作以調整感測時間的方法500的示意圖。請參照第4圖及第5圖，方法500是方法400的一種變化例。因此，部分細節不再重複說明。

在一些實施例中，方法500是回應於擾動而重新定義感測時間的方法。如第5圖所示，方法500包含操作OP51~OP56。在操作OP51~OP56，感測時間被設定為多種不同的感測時間以進行對應的追蹤操作。

在操作OP51，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，感測裝置120依據20微秒的初始感測時間對位元線信號進行感測以產生追蹤邏輯值501。追蹤邏輯值501中的一部分具有邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值501以產生對應追蹤邏輯值501的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千，且追蹤單元行中的四個追蹤單元行產生了對應邏輯值0的位元線信號時，追蹤邏輯值501具有996個邏輯值1及四個邏輯值0。對應地，追蹤邏輯值501的加總值是996。

在操作OP52，回應於追蹤邏輯值501包含邏輯值0，感測裝置120將感測時間從20微秒調整至21微秒。接著，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，感測裝置120依據21微秒的感測時間對位元線信號進行感測以產生追蹤邏輯值502。追蹤邏輯值502中的一部分具有邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值502以產生對應追蹤邏輯值502的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千，且追蹤單元行中的三個追蹤單元行產生了對應邏輯值0的位元線信號時，追蹤邏輯值502具有997個邏輯值1及三個邏輯值0。對應地，追蹤邏輯值502的加總值是997。

在操作OP53，回應於追蹤邏輯值502包含邏輯值0，感測裝置120將感測時間從21微秒調整至22微秒。接著，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，感測裝置120依據22微秒的感測時間對位元線信號進行感測以產生追蹤邏輯值503。追蹤邏輯值503中的一部分具有邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值503以產生對應追蹤邏輯值503的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千，且追蹤單元行中的兩個追蹤單元行產生了對應邏輯值0的位元線信號時，追蹤邏輯值503具有998個邏輯值1及兩個邏輯值0。對應地，追蹤邏輯值503的加總值是998。

在操作OP54，回應於追蹤邏輯值503包含邏輯值0，感測裝置120將感測時間從22微秒調整至23微秒。接著，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，感測裝置120依據23微秒的感測時間對位元線信號進行感測以產生追蹤邏輯值504。追蹤邏輯值504中的每一者具有邏輯值1。換言之，追蹤邏輯值504不包含邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值504以產生對應追蹤邏輯值504的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千時，追蹤邏輯值504具有一千個邏輯值1。對應地，追蹤邏輯值504的加總值是一千。

在操作OP55，感測裝置120將感測時間從23微秒調整至24微秒。接著，耦接區段電路SEG8的追蹤單元行接收追蹤資料TKDTALL1以輸出位元線信號，感測裝置120依據24微秒的感測時間對位元線信號進行感測以產生追蹤邏輯值505。追蹤邏輯值505中的每一者具有邏輯值1。換言之，追蹤邏輯值505不包含邏輯值0。

此時，區段電路SEG8可以計數追蹤邏輯值505以產生對應追蹤邏輯值505的加總值。舉例來說，當耦接區段電路SEG8的追蹤單元行的數量是一千時，追蹤邏輯值505具有一千個邏輯值1。對應地，追蹤邏輯值505的加總值是一千。

在操作OP56，回應於追蹤邏輯值505不包含邏輯值0，且追蹤邏輯值504也不包含邏輯值0，感測裝置120將感測時間從24微秒調整回23微秒，並將23微秒設定為重新設定的感測時間。

在操作OP56之後，感測裝置120可以依據23微秒的感測時間對區塊BK2~BKM中的計算陣列輸出的位元線信號進行感測，以進行不匹配臨界值為8的搜尋操作。

綜上所述，在追蹤邏輯值的加總值小於耦接區段電路SEG8的追蹤單元行的數量時，感測裝置120可以不斷增加感測時間並計數加總值，直到追蹤邏輯值504及505的加總值等於耦接區段電路SEG8的追蹤單元行的數量。在追蹤邏輯值505的加總值等於耦接區段電路SEG8的追蹤單元行的數量之後，感測裝置120可以將對應追蹤邏輯值504的感測時間設定為新的感測時間，並依據新的感測時間進行搜尋操作。

第6圖為根據本案之一些實施例所繪示之記憶體系統100進行追蹤操作以調整感測時間的時序圖600。如第6圖所示，時序圖600包含依序且連續排列的期間P61~P65。

在期間P61，時脈信號CLK具有對應20微秒的週期，並且在電壓準位VH維持20微秒。在一些實施例中，時脈信號CLK維持在電壓準位VH的時間對應感測裝置120的感測時間。對應地，感測裝置120可以藉由調整時脈信號CLK的週期以調整感測時間。舉例來說，感測裝置120可以在時脈信號CLK具有電壓準位VH時進行感測操作，並在時脈信號CLK具有電壓準位VL時不進行感測操作。

接著，在期間P61及P62之間，時脈信號CLK具有電壓準位VL。在一些實施例中，電壓準位VH高於電壓準位VL。

在期間P62，時脈信號CLK具有對應19微秒的週期，並且在電壓準位VH維持19微秒。接著，在期間P62及P63之間，時脈信號CLK具有電壓準位VL。

在期間P63，時脈信號CLK具有對應18微秒的週期，並且在電壓準位VH維持18微秒。接著，在期間P63及P64之間，時脈信號CLK具有電壓準位VL。

在期間P64，時脈信號CLK具有對應17微秒的週期，並且在電壓準位VH維持17微秒。接著，在期間P64及P65之間，時脈信號CLK具有電壓準位VL。

在期間P65，時脈信號CLK具有對應16微秒的週期，並且在電壓準位VH維持16微秒。接著，在期間P65之後，時脈信號CLK具有電壓準位VL。

請參照第4圖及第6圖，期間P61~P65可以分別對應操作OP41~OP45。舉例來說，感測裝置120可以在期間P61~P65依據時脈信號CLK分別執行操作OP41~OP45。

綜上所述，在操作OP41~OP46，感測裝置120計數區段電路SEG8的追蹤邏輯值以產生加總值，並比較加總值與預設值(例如耦接區段電路SEG8的追蹤邏輯行的數量)。當加總值等於預設值時，感測裝置120減少時脈信號CLK的週期，例如從對應20微秒的週期逐漸減少至對應16微秒的週期。當加總值不同於預設值時，感測裝置120增加時脈信號CLK的週期，例如從對應16微秒的週期增加至對應17微秒的週期，並且將對應17微秒的週期決定為計算操作時所使用的週期。接著，在決定時脈信號CLK的週期之後，記憶體系統100可以執行計算操作並依據對應17微秒的週期感測來自計算操作的計算信號。

第7圖為根據本案之一些實施例所繪示之記憶體系統100進行追蹤操作以調整感測時間的時序圖700。如第7圖所示，時序圖700包含依序且連續排列的期間P71~P75。

在期間P71，時脈信號CLK具有對應20微秒的週期，並且在電壓準位VH維持20微秒。接著，在期間P71及P72之間，時脈信號CLK具有電壓準位VL。在一些實施例中，電壓準位VH高於電壓準位VL。

在期間P72，時脈信號CLK具有對應21微秒的週期，並且在電壓準位VH維持21微秒。接著，在期間P72及P73之間，時脈信號CLK具有電壓準位VL。

在期間P73，時脈信號CLK具有對應22微秒的週期，並且在電壓準位VH維持22微秒。接著，在期間P73及P74之間，時脈信號CLK具有電壓準位VL。

在期間P74，時脈信號CLK具有對應23微秒的週期，並且在電壓準位VH維持23微秒。接著，在期間P74及P75之間，時脈信號CLK具有電壓準位VL。

在期間P75，時脈信號CLK具有對應24微秒的週期，並且在電壓準位VH維持24微秒。接著，在期間P75之後，時脈信號CLK具有電壓準位VL。

請參照第5圖及第7圖，期間P71~P75可以分別對應操作OP51~OP55。舉例來說，感測裝置120可以在期間P71~P75依據時脈信號CLK分別執行操作OP51~OP55。

綜上所述，在操作OP51~OP56，感測裝置120計數區段電路SEG8的追蹤邏輯值以產生加總值，並比較加總值與預設值(例如耦接區段電路SEG8的追蹤邏輯行的數量)。當加總值不同於預設值時，感測裝置120增加時脈信號CLK的週期，例如從對應20微秒的週期逐漸增加至對應24微秒的週期。當有兩個週期對應的加總值皆等於預設值時，感測裝置120減少時脈信號CLK的週期。

舉例來說，當對應23微秒的週期及對應24微秒的週期所產生的兩個加總值都是一千時，感測裝置120將時脈信號CLK從對應24微秒的週期減少至對應23微秒的週期，並且將對應23微秒的週期決定為計算操作時所使用的週期。接著，在決定時脈信號CLK的週期之後，記憶體系統100可以執行計算操作並依據對應23微秒的週期感測來自計算操作的計算信號。

第8圖為根據本案之一些實施例所繪示之感測裝置120的一部份的示意圖。如第8圖所示，感測裝置120包含N個區段電路SEG1~SEGN，其中N是正整數。區段電路SEG1~SEGN的每一者包含於頁緩衝器中。

在第8圖所示的實施例中，頁緩衝器用以處理128K個位元線信號。對應地，頁緩衝器的大小是128K。然而，本揭示內容實施例不限於此。在各種實施例中，頁緩衝器可以具有各種大小。

在一些實施例中，記憶體系統100可以藉由調整正整數N來調整區段電路SEG1~SEGN的大小。舉例來說，當正整數N是128時，區段電路SEG1~SEGN的每一者具有1K(例如，1024個位元)的大小。此時，區段電路SEG1~SEGN可以用於區分從0到127的漢明距離。

舉另一例來說，當正整數N是256時，區段電路SEG1~SEGN的每一者具有0.5K(例如，512個位元)的大小。此時，區段電路SEG1~SEGN可以用於區分從0到255的漢明距離。

綜上所述，區段電路SEG1~SEGN的大小較小時，區段電路SEG1~SEGN可以區分的漢明距離的數量較多。另一方面，當區段電路SEG1~SEGN的大小較大時，區段電路SEG1~SEGN進行的追蹤操作較精確。在各種實施例中，可以依據各種規格需求選擇區段電路SEG1~SEGN的大小。

第9圖為根據本案之一些實施例所繪示之記憶體系統100的一部份進行計算操作的示意圖。如第9圖所示，記憶體系統100包含計算陣列901。計算陣列901包含多個記憶體單元行。請參照第1A圖及第9圖，計算陣列901可以是區塊BK2~BKM的一者中的計算陣列。請參照第1B圖及第9圖，計算陣列901中的記憶體單元行可以藉由記憶體單元行CL0~CL128K實施。

在一些實施例中，計算陣列901用以接收搜尋資料902以進行計算操作，例如搜尋操作。在進行搜尋操作時，計算陣列901比較搜尋資料902的搜尋位元及計算陣列901中的記憶體單元行的資料位元，以產生對應的位元線信號BL0~BL128K。在一些實施例中，在進行搜尋操作時，位元線信號BL0~BL128K可以被稱為計算信號。

在一些實施例中，搜尋操作是在經由如第3圖所示之實施例所述的追蹤操作產生重新定義的感測時間之後進行。對應地，感測裝置120可以儲存重新定義的感測時間，並依據重新定義的感測時間對計算信號進行感測操作。

在感測裝置120進行感測操作時，感測裝置120依據計算信號及不匹配臨界值判斷搜尋資料902與記憶體單元行的資料位元是否匹配。當搜尋資料902與記憶體單元行的資料位元不匹配時，感測裝置120產生邏輯值0。當搜尋資料902與記憶體單元行的資料位元匹配時，感測裝置120產生邏輯值1。

舉例來說，在第9圖所示的實施例中，計算陣列901中的記憶體單元行903的資料位元與搜尋資料902匹配，且計算陣列901中的其他記憶體單元行的資料位元與搜尋資料902不匹配。對應地，感測裝置120回應於記憶體單元行903的計算信號產生邏輯值1，且回應於其他記憶體單元行的計算信號產生邏輯值0。

請參照第3圖及第9圖，在區塊BK1的追蹤陣列進行追蹤操作時，區段電路SEG0~SEGM被啟動。在計算陣列901進行計算操作時，區段電路SEG0~SEGM被關閉。區塊BK1的追蹤陣列儲存的參考資料位元具有規律的圖形。舉例來說，耦接至相同區段電路的追蹤單元行具有相同的參考資料位元，參考資料位元具有邏輯值1的數量從左至右逐漸增加，且參考資料位元具有邏輯值0的數量從左至右逐漸減少。另一方面，計算陣列901所儲存的資料位元具有隨機的圖形。

此外，在進行追蹤操作時，輸入區塊BK1的追蹤陣列的追蹤資料TKDTALL1或TKDTALL0具有均一的圖案，亦即，追蹤資料TKDTALL1的所有追蹤位元具有邏輯值1且追蹤資料TKDTALL0的所有追蹤位元具有邏輯值0。另一方面，在進行計算操作時，輸入計算陣列901的搜尋資料902具有隨機的圖形。

雖然本揭示內容已以實施例揭露如上，然其並非用以限定本揭示內容，任何所屬技術領域中具有通常知識者，在不脫離本揭示內容的精神和範圍內，當可作些許的更動與潤飾，故本揭示內容的保護範圍當視後附的申請專利範圍所界定者為準。

100:記憶體系統 110:三維記憶體陣列 120:感測裝置 130:暫存編碼裝置 140:輸出裝置 CLK:時脈信號 BK1~BKM:區塊 SSL1~SSLM:字串選擇線信號 GSL1~GSLM:接地選擇線信號 BL0~BL128K:位元線信號 MC:記憶體單元 FC0N、FC0N-1:開關元件 WL0N、WL0N-1、WL00:字元線信號 TKDT:追蹤資料 SDT2、SDT3、SDTM:搜尋資料 150:計算陣列 152:感測放大器 151:搜尋資料 CL0~CL128K:記憶體單元行 NMB:不匹配位元數量 200:追蹤陣列 201、203、205、206:追蹤單元行 202:長方形 204:箭頭 TKCL0~TKCL128K:追蹤單元行 SEG0~SEGM:區段電路 TKDTALL1、TKDTALL0:追蹤資料 400、500:方法 OP41~OP46、OP51~OP56:操作 401~405、501~505:追蹤邏輯值 P61~P65、P71~P75:期間 VH、VL:電壓準位 SEG1~SEGN:區段電路 901:計算陣列 902:搜尋資料 903:記憶體單元行

第1A圖為根據本案之一實施例所繪示之記憶體系統的示意圖。 第1B圖為根據本案之一實施例所繪示之記憶體系統的一部分進行搜尋操作的示意圖。 第2圖為根據本案之一些實施例所繪示之追蹤陣列的示意圖。 第3圖為根據本案之一些實施例所繪示之記憶體系統進行追蹤操作的一部份的示意圖。 第4圖為根據本案之一些實施例所繪示之記憶體系統進行追蹤操作以調整感測時間的方法的示意圖。 第5圖為根據本案之一些實施例所繪示之記憶體系統進行追蹤操作以調整感測時間的方法的示意圖。 第6圖為根據本案之一些實施例所繪示之記憶體系統進行追蹤操作以調整感測時間的時序圖。 第7圖為根據本案之一些實施例所繪示之記憶體系統進行追蹤操作以調整感測時間的時序圖。 第8圖為根據本案之一些實施例所繪示之感測裝置的一部份的示意圖。 第9圖為根據本案之一些實施例所繪示之記憶體系統的一部份進行計算操作的示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:記憶體系統

BK1:區塊

TKCL0~TKCL128K:追蹤單元行

SEG0~SEGM:區段電路

TKDTALL1、TKDTALL0:追蹤資料

120:感測裝置

Claims (10)

1. 一種記憶體系統的操作方法，包含： 輸入追蹤資料至一追蹤陣列； 依據該追蹤資料，藉由該追蹤陣列中的複數個追蹤單元行產生複數個追蹤邏輯值； 計數該些追蹤邏輯值以產生一加總值； 依據該加總值調整一感測裝置的一感測時間； 藉由一計算陣列執行一計算操作以產生複數個計算信號；以及 依據經調整的該感測時間，藉由該感測裝置感測該些計算信號。
2. 如請求項1所述之操作方法，其中依據該加總值調整該感測裝置的該感測時間更包含： 比較該加總值與該些追蹤單元行的數量； 當該加總值不同於該些追蹤單元行的該數量時，調整該感測時間；以及 當該加總值等於該些追蹤單元行的該數量時，決定該感測時間。
3. 如請求項1所述之操作方法，更包含： 將該感測時間設定為一第一感測時間； 藉由該些追蹤單元行，依據該追蹤資料產生複數個追蹤信號； 依據該第一感測時間感測該些追蹤信號以產生複數個第一追蹤邏輯值； 計數該些第一追蹤邏輯值以產生一第一加總值；以及 當該第一加總值等於該些追蹤單元行的數量時，將該感測時間設定為一第二感測時間， 其中該第二感測時間小於該第一感測時間。
4. 如請求項3所述之操作方法，更包含： 依據該第二感測時間感測該些追蹤信號以產生複數個第二追蹤邏輯值； 計數該些第二追蹤邏輯值以產生一第二加總值； 當該第二加總值不同於該些追蹤單元行的該數量時，將該感測時間設定為該第一感測時間；以及 依據該第一感測時間，藉由該感測裝置感測該些計算信號。
5. 如請求項1所述之操作方法，更包含： 將該感測時間設定為一第一感測時間； 藉由該些追蹤單元行，依據該追蹤資料產生複數個追蹤信號； 依據該第一感測時間感測該些追蹤信號以產生複數個第一追蹤邏輯值； 計數該些第一追蹤邏輯值以產生一第一加總值；以及 當該第一加總值不同於該些追蹤單元行的數量時，將該感測時間設定為一第二感測時間， 其中該第二感測時間大於該第一感測時間。
6. 如請求項5所述之操作方法，更包含： 依據該第二感測時間感測該些追蹤信號以產生複數個第二追蹤邏輯值； 計數該些第二追蹤邏輯值以產生一第二加總值； 當該第二加總值等於該些追蹤單元行的該數量時，將該感測時間設定為一第三感測時間， 其中該第三感測時間大於該第二感測時間。
7. 如請求項6所述之操作方法，更包含： 依據該第三感測時間感測該些追蹤信號以產生複數個第三追蹤邏輯值； 計數該些第三追蹤邏輯值以產生一第三加總值； 當該第三加總值等於該些追蹤單元行的該數量時，將該感測時間設定為該第二感測時間；以及 依據該第二感測時間，藉由該感測裝置感測該些計算信號。
8. 一種記憶體系統，包含： 複數個追蹤單元行，用以依據追蹤資料產生複數個追蹤邏輯值； 一計算陣列，用以產生複數個計算信號；以及 一感測裝置，用以依據一時脈信號感測該些計算信號， 其中該感測裝置包含一區段電路，該區段電路用以計數該些追蹤邏輯值以產生一加總值， 當該加總值不同於一預設值時，該時脈信號的一週期被調整，以及 當該加總值等於該預設值時，該時脈信號的該週期被決定用於感測該些計算信號。
9. 如請求項8所述之記憶體系統，其中該些追蹤單元行的每一追蹤單元行所儲存的參考資料位元具有P個第一邏輯值，且P是正整數。
10. 一種記憶體系統的操作方法，包含： 計數複數個追蹤邏輯值以產生一加總值； 比較該加總值及一預設值； 當該加總值不同於該預設值時，調整一時脈信號的一週期； 當該加總值等於該預設值時，決定該週期；以及 在決定該週期之後執行一計算操作並依據該週期感測來自該計算操作的複數個計算信號。