[go: up one dir, main page]

TWI875080B - 半導體裝置及半導體記憶裝置 - Google Patents

半導體裝置及半導體記憶裝置 Download PDF

Info

Publication number
TWI875080B
TWI875080B TW112126203A TW112126203A TWI875080B TW I875080 B TWI875080 B TW I875080B TW 112126203 A TW112126203 A TW 112126203A TW 112126203 A TW112126203 A TW 112126203A TW I875080 B TWI875080 B TW I875080B
Authority
TW
Taiwan
Prior art keywords
electrode
insulating layer
oxide semiconductor
aforementioned
region
Prior art date
Application number
TW112126203A
Other languages
English (en)
Other versions
TW202439926A (zh
Inventor
戸田将也
松尾和展
高橋恒太
虎谷健一郎
藤井章輔
株柳翔一
田中正幸
森山和歌子
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202439926A publication Critical patent/TW202439926A/zh
Application granted granted Critical
Publication of TWI875080B publication Critical patent/TWI875080B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/205—Nanosized electrodes, e.g. nanowire electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明之實施形態，係有關於半導體裝置及半導體記憶裝置。 實施形態之半導體裝置，係具備有：第1電極；和第2電極；和氧化物半導體層，係被設置在第1電極與第2電極之間，並包含有第1區域、和第2區域、以及位置在第1區域與第2區域之間之第3區域；和閘極電極，係與第3區域相對向；和第1絕緣層，係與第1區域相對向；和第2絕緣層，係與第2區域相對向；和閘極絕緣層，係被設置在閘極電極與氧化物半導體層之間、和第1絕緣層與氧化物半導體層之間、以及第2絕緣層與氧化物半導體層之間，並包含有從由Al、Hf、Zr、La、Y、Zn、In、Sn以及Ga而成之群之中所選擇之至少1個的金屬元素、以及氧(O)，並且具有與氧化物半導體層相異之化學組成。

Description

半導體裝置及半導體記憶裝置
本發明之實施形態，係有關於半導體裝置及半導體記憶裝置。 [關連申請案] 本申請案，係享受以日本專利申請2023-048944號(申請日：2023年3月24日)作為基礎申請之優先權。本申請案，係藉由參照此基礎申請案，而包含基礎申請案之所有的內容。
在氧化物半導體層處形成通道之氧化物半導體電晶體，係具備有「OFF動作時之通道漏洩電流為極小」之優良的特性。因此，例如，係能夠將氧化物半導體電晶體適用在Dynamic Random Access Memory(動態隨機存取記憶體，DRAM)之記憶體胞的切換電晶體處。
實施形態之半導體裝置，係具備有：第1電極；和第2電極；和氧化物半導體層，係被設置在前述第1電極與前述第2電極之間，並包含有第1區域、和第2區域、以及位置在前述第1區域與前述第2區域之間之第3區域；和閘極電極，係與前述第3區域相對向；和第1絕緣層，係與前述第1區域相對向；和第2絕緣層，係與前述第2區域相對向；和閘極絕緣層，係被設置在前述閘極電極與前述氧化物半導體層之間、和前述第1絕緣層與前述氧化物半導體層之間、以及前述第2絕緣層與前述氧化物半導體層之間，並包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)，並且具有與前述氧化物半導體層相異之化學組成。
若依據本實施形態，則係可提供一種電晶體特性為優良之半導體裝置。
以下，參照圖面，對本發明之實施形態作說明。另外，在以下之說明中，對於同一或類似之構件等，係附加相同之元件符號，針對已作過說明的構件等，係會有適宜省略其說明的情況。
又，在本說明書中，為了方便，係會有使用「上」或「下」之用語的情況。「上」或「下」，係僅為對於在圖面內的相對性位置關係作展示之用語，而並非為針對相對於重力的位置關係作規定之用語。
本說明書中之構成半導體裝置以及半導體記憶裝置之構件的化學組成之定性分析以及定量分析，例如，係能夠藉由二次離子質量分析法(Secondary Ion Mass Spectrometry：SIMS)、能量分散型X光分光法(Energy Dispersive X-ray Spectroscopy：EDX)、盧瑟福背散射分析法(Rutherford Back-Scattering Spectroscopy：RBS)來進行。又，構成半導體裝置以及半導體記憶裝置之構件的材料之同定，例如，係可藉由X線光電子分光法(X-ray Photoelectron Spectroscopy：XPS)來進行。又，在構成半導體裝置以及半導體記憶裝置之構件的厚度、構件間之距離、結晶粒徑等之測定中，例如，係可使用透過型電子顯微鏡(Transmission Electron Microscope：TEM)。又，本說明書中之構成半導體裝置以及半導體記憶裝置之構件的電阻之測定，例如，係可藉由掃描型擴散電阻顯微鏡法(Scanning Spreading Resistance Microscopy：SSRM)來進行。
(第1實施形態) 第1實施形態之半導體裝置，係具備有：第1電極；和第2電極；和氧化物半導體層，係被設置在第1電極與第2電極之間，並包含有第1區域、和第2區域、以及位置在第1區域與第2區域之間之第3區域；和閘極電極，係與第3區域相對向；和第1絕緣層，係與第1區域相對向；和第2絕緣層，係與第2區域相對向；和閘極絕緣層，係被設置在閘極電極與氧化物半導體層之間、和第1絕緣層與氧化物半導體層之間、以及第2絕緣層與氧化物半導體層之間，並包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)，並且具有與氧化物半導體層相異之化學組成。
圖1以及圖2，係為第1實施形態的半導體裝置之示意剖面圖。圖2，係為圖1之AA'剖面圖。在圖1中，係將上下方向稱作第1方向。在圖1中，係將左右方向稱作第2方向。第2方向，係與第1方向相垂直。
第1實施形態之半導體裝置，係具備有電晶體100。電晶體100，係為在氧化物半導體處被形成有通道的氧化物半導體電晶體。電晶體100，係使閘極電極包圍被形成有通道的氧化物半導體層地而被作設置。電晶體100，係為所謂的環繞式閘極電晶體(Surrounding Gate Transistor，SGT)。電晶體100，係為所謂的縱型電晶體。
電晶體100，係具備有第1電極12、第2電極14、氧化物半導體層16、閘極電極18、閘極絕緣層20、第1絕緣層22以及第2絕緣層24。氧化物半導體層16，係包含第1區域16a、第2區域16b以及第3區域16c。閘極絕緣層20，係包含第1部分20a、第2部分20b以及第3部分20c。
第1電極12，係作為電晶體100之源極電極或汲極電極而起作用。
第1電極12，係為導電體。第1電極12，例如，係包含有氧化物導電體或者是金屬。第1電極12，例如，係為包含銦(In)、錫(Sn)以及氧(O)之氧化物導電體。第1電極12，例如，係為氧化銦錫。第1電極12，例如，係為包含鎢(W)、鉬(Mo)、銅(Cu)、鋁(Al)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鉭(Ta)之金屬。第1電極12，例如，係為氮化鈦或硫化鎳。
第1電極12，例如，係亦可具有使複數之導電體被作了層積的層積構造。
第2電極14，係作為電晶體100之源極電極或汲極電極而起作用。從第1電極12起而朝向第2電極14之方向，係為第1方向。
第2電極14，係為導電體。第2電極14，例如，係包含有氧化物導電體或者是金屬。第2電極14，例如，係為包含銦(In)、錫(Sn)以及氧(O)之氧化物導電體。第2電極14，例如，係為氧化銦錫。第2電極14，例如，係為包含鎢(W)、鉬(Mo)、銅(Cu)、鋁(Al)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鉭(Ta)之金屬。第2電極14，例如，係為氮化鈦或硫化鎳。
第2電極14，例如，係亦可具有使複數之導電體被作了層積的層積構造。
第1電極12與第2電極14，例如，係藉由相同之材料而被形成。第1電極12以及第2電極14，例如，係為包含銦(In)、錫(Sn)以及氧(O)之氧化物導電體。第1電極12以及第2電極14，例如，係為氧化銦錫。
氧化物半導體層16，係被設置在第1電極12與第2電極14之間。氧化物半導體層16，係與第1電極12相接。氧化物半導體層16，係與第2電極14相接。氧化物半導體層16，係被與第1電極12以及第2電極14作電性連接。
氧化物半導體層16之第1方向之長度，例如，係為80nm以上200nm以下。氧化物半導體層16之第2方向之寬幅，例如，係為20nm以上50nm以下。
氧化物半導體層16，係為氧化物半導體。氧化物半導體層16，例如係為非晶質。
氧化物半導體層16，例如，係包含有從由銦(In)、鎵(Ga)、矽(Si)、鋁(Al)以及錫(Sn)所成之群之中所選擇之至少1個的元素、和鋅(Zn)、以及氧(O)。氧化物半導體層16，例如，係包含有銦(In)、鎵(Ga)以及鋅(Zn)。氧化物半導體層16，例如，係包含有銦(In)、鋁(Al)以及鋅(Zn)。
氧化物半導體層16，例如，係包含有從由鈦(Ti)、鋅(Zn)以及鎢(W)而成之群之中所選擇之至少1個的元素。氧化物半導體層16，例如，係包含有氧化鈦、氧化鋅或者是氧化鎢。
氧化物半導體層16，係具有與第1電極12之化學組成以及第2電極14之化學組成相異之化學組成。
氧化物半導體層16，例如係包含有氧空缺(Oxygen Vacancy)。氧化物半導體層16中之氧空缺，係作為對於氧化物半導體層16而供給電子之摻雜物而起作用。若是氧化物半導體層16之氧空缺密度越高，則氧化物半導體層16之電阻係變得越低。
氧化物半導體層16，係包含第1區域16a、第2區域16b以及第3區域16c。第3區域16c，係被設置在第1區域16a與第2區域16b之間。
第1區域16a，係被設置在第3區域16c與第1電極12之間。第1區域16a，例如，係與第1電極12相接。
第2區域16b，係被設置在第3區域16c與第2電極14之間。第2區域16b，例如，係與第2電極14相接。
第1區域16a以及第2區域16b，係作為電晶體100之源極區域或汲極區域而起作用。在第3區域16c處，於電晶體100之ON動作時，係被形成有成為電流路徑之通道。
第1區域16a以及第2區域16b之至少其中一者，係包含有電阻為較第3區域16c之電阻而更高之高電阻部分。例如，第1區域16a，係包含有電阻為較第3區域16c之電阻而更高之高電阻部分。又，例如，第2區域16b，係包含有電阻為較第3區域16c之電阻而更高之高電阻部分。
所謂第1區域16a、第2區域16b或者是第3區域16c之電阻，係指在第1電極12、第2電極14以及閘極電極18處並未被施加有電壓的狀態下之電阻。
例如，第1區域16a之任意之位置處之電阻，係較第3區域16c之任意之位置處之電阻而更高。又，例如，第2區域16b之任意之位置處之電阻，係較第3區域16c之任意之位置處之電阻而更高。
例如，第1區域16a之全體，係為高電阻部分之其中一例。又，例如，第2區域16b之全體，係為高電阻部分之其中一例。
例如，第1區域16a之中之與閘極絕緣層20相接之部分，係身為高電阻部分。例如，第1區域16a之中之與閘極絕緣層20相接之部分的電阻，係較第3區域16c之與閘極絕緣層20相接之部分的電阻而更高。
例如，第2區域16b之中之與閘極絕緣層20相接之部分，係身為高電阻部分。例如，第2區域16b之中之與閘極絕緣層20相接之部分的電阻，係較第3區域16c之與閘極絕緣層20相接之部分的電阻而更高。
高電阻部分之電阻，例如，係為第3區域16c之電阻之1.1倍以上2倍以下。
第1區域16a以及第2區域16b之至少其中一者，係包含有氧空缺密度為較第3區域16c之氧空缺密度而更低之低氧空缺密度部分。例如，第1區域16a，係包含有氧空缺密度為較第3區域16c之氧空缺密度而更低之低氧空缺密度部分。又，例如，第2區域16b，係包含有氧空缺密度為較第3區域16c之氧空缺密度而更低之低氧空缺密度部分。
由於氧化物半導體之中之氧空缺係作為摻雜物而起作用，因此，若是氧空缺密度變低，則氧化物半導體之電阻係變高。第1區域16a以及第2區域16b之低氧空缺密度部分，例如，係對應於第1區域16a以及第2區域16b之高電阻部分。
例如，第1區域16a之任意之位置處之氧空缺密度，係較第3區域16c之任意之位置處之氧空缺密度而更低。又，例如，第2區域16b之任意之位置處之氧空缺密度，係較第3區域16c之任意之位置處之氧空缺密度而更低。
例如，第1區域16a之中之與閘極絕緣層20相接之部分，係身為低氧空缺密度部分。例如，第1區域16a之中之與閘極絕緣層20相接之部分之氧空缺密度，係較第3區域16c之與閘極絕緣層20相接之部分的氧空缺密度而更低。
例如，第2區域16b之中之與閘極絕緣層20相接之部分，係身為低氧空缺密度部分。例如，第2區域16b之中之與閘極絕緣層20相接之部分之氧空缺密度，係較第3區域16c之與閘極絕緣層20相接之部分的氧空缺密度而更低。
閘極電極18，係與氧化物半導體層16相對向。閘極電極18，係與氧化物半導體層16之第3區域16c相對向。
如同在圖2中所示一般，閘極電極18，係包圍氧化物半導體層16。閘極電極18，係被設置在氧化物半導體層16之周圍。閘極電極18，係包圍第3區域16c。
閘極電極18，係為導電體。閘極電極18，例如，係為金屬、金屬化合物或半導體。閘極電極18，例如係包含鎢(W)。
閘極電極18之第1方向之長度，例如，係為20nm以上100nm以下。
閘極絕緣層20，係被設置在閘極電極18與氧化物半導體層16之間。閘極絕緣層20，係被設置在第1絕緣層22與氧化物半導體層16之間。閘極絕緣層20，係被設置在第2絕緣層24與氧化物半導體層16之間。
閘極絕緣層20，係包圍氧化物半導體層16地而被作設置。閘極絕緣層20，係包圍第1區域16a、第2區域16b以及第3區域16c。
閘極絕緣層20，係與氧化物半導體層16相接。閘極絕緣層20，係與第1區域16a、第2區域16b以及第3區域16c相接。
閘極絕緣層20，係具有與氧化物半導體層16相異之化學組成。
閘極絕緣層20，係包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)。閘極絕緣層20，例如，係包含有身為「上述至少1個的金屬元素之氧化物」的金屬氧化物。
閘極絕緣層20，例如，係包含有從由氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鋅、氧化銦、氧化錫以及氧化鎵而成之群之中所選擇之至少1個的金屬氧化物。
以下，以上述至少1個的金屬元素係為鋁(Al)的情況作為例子，來進行說明。
閘極絕緣層20，例如係包含矽(Si)。閘極絕緣層20，例如係包含氧化矽。
閘極絕緣層20，例如係包含矽(Si)以及氮(N)。閘極絕緣層20，例如係包含氮化矽或氮氧化矽。
例如，被設置在第1絕緣層22與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度而更低。
例如，被設置在第1絕緣層22與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度，係為被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度之0.1倍以上0.8倍以下。
又，例如，被設置在第2絕緣層24與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度而更低。
又，例如，被設置在第2絕緣層24與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度，係為被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度之0.1倍以上0.8倍以下。
閘極絕緣層20，例如，係包含第1部分20a、第2部分20b以及第3部分20c。第3部分20c，係被設置在第1部分20a與第2部分20b之間。第1部分20a，係被設置在氧化物半導體層16與第2部分20b之間。
第1部分20a、第2部分20b以及第3部分20c，例如，係形成三層構造。第1部分20a、第2部分20b以及第3部分20c，例如，係形成層積構造(stacked structure)。
第1部分20a，例如，係與氧化物半導體層16相接。第2部分20b，例如，係與閘極電極18相接。
第1部分20a，係包含矽(Si)以及氧(O)。第1部分20a，例如係包含氧化矽。第1部分20a，例如係為氧化矽。
第2部分20b，係包含矽(Si)以及氮(N)。第2部分20b，例如係包含氮化矽或氮氧化矽。第2部分20b，例如係為氮化矽或氮氧化矽。
第3部分20c，係包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)。閘極絕緣層20，例如，係包含有身為「上述至少1個的金屬元素之氧化物」的金屬氧化物。
第3部分20c，例如，係包含有從由氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鋅、氧化銦、氧化錫以及氧化鎵而成之群之中所選擇之至少1個的金屬氧化物。第3部分20c，例如，係為氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鋅、氧化銦、氧化錫或者是氧化鎵。
例如，第3部分20c之上述至少1個的金屬元素之原子濃度，係較第1部分20a以及第2部分20b之上述至少1個的金屬元素之原子濃度而更高。例如，當上述至少1個的金屬元素係為鋁(Al)的情況時，第3部分20c之鋁(Al)之原子濃度，係較第1部分20a以及第2部分之鋁(Al)之原子濃度而更高。
例如，第2部分20b之氮(N)之原子濃度，係較第1部分20a以及第3部分20c之氮(N)之原子濃度而更高。
例如，被設置在第1絕緣層22與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比而更高。例如，當上述至少1個的金屬元素係為鋁(Al)的情況時，被設置在第1絕緣層22與氧化物半導體層16之間之閘極絕緣層20之中之鋁(Al)的原子濃度之相對於氮(N)的原子濃度之比(Al/N)，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之鋁(Al)的原子濃度之相對於氮(N)的原子濃度之比(Al/N)而更高。
例如，被設置在第1絕緣層22與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比，係為被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比的1.2倍以上10倍以下。
例如，被設置在第2絕緣層24與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比而更高。例如，當上述至少1個的金屬元素係為鋁(Al)的情況時，被設置在第2絕緣層24與氧化物半導體層16之間之閘極絕緣層20之中之鋁(Al)的原子濃度之相對於氮(N)的原子濃度之比(Al/N)，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之鋁(Al)的原子濃度之相對於氮(N)的原子濃度之比(Al/N)而更高。
例如，被設置在第2絕緣層24與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比，係為被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比的1.2倍以上10倍以下。
閘極絕緣層20，例如，係包含有從由氮(N)、碳(C)、氫(H)以及氯(Cl)而成之群中所選擇之至少1個的元素。
閘極絕緣層20之從氧化物半導體層16起而朝向閘極電極18之方向之厚度，例如，係為2nm以上10nm以下。例如，閘極絕緣層20之第2方向之厚度，例如，係為2nm以上10nm以下。
第3部分20c之從氧化物半導體層16起而朝向閘極電極18之方向之厚度，例如，係為0.5nm以上3nm以下。例如，第3部分20c之第2方向之厚度，係為0.5nm以上3nm以下。
第1絕緣層22，係被設置在第1電極12與閘極電極18之間。第1絕緣層22，係與氧化物半導體層16相對向。第1絕緣層22，係與第1區域16a相對向。
第1絕緣層22，係包圍氧化物半導體層16。第1絕緣層22，係包圍第1區域16a。
在第1絕緣層22與氧化物半導體層16之間，係被設置有閘極絕緣層20。在第1絕緣層22與第1區域16a之間，係被設置有閘極絕緣層20。第1絕緣層22，例如，係與閘極絕緣層20相接。
第1絕緣層22，例如，係包圍閘極絕緣層20。
第1絕緣層22，例如，係包含氧(O)。第1絕緣層22，例如，係包含氧化物。
第1絕緣層22，例如係包含矽(Si)以及氧(O)。第1絕緣層22，例如係包含氧化矽。第1絕緣層22，例如係為氧化矽。
第2絕緣層24，係被設置在第2電極14與閘極電極18之間。第2絕緣層24，係與氧化物半導體層16相對向。第2絕緣層24，係與第2區域16b相對向。
第2絕緣層24，係包圍氧化物半導體層16。第2絕緣層24，係包圍第2區域16b。
在第2絕緣層24與氧化物半導體層16之間，係被設置有閘極絕緣層20。在第2絕緣層24與第2區域16b之間，係被設置有閘極絕緣層20。第2絕緣層24，例如，係與閘極絕緣層20相接。
第2絕緣層24，例如，係包圍閘極絕緣層20。
第2絕緣層24，例如，係包含氧(O)。第2絕緣層24，例如，係包含氧化物。
第2絕緣層24，例如係包含矽(Si)以及氧(O)。第2絕緣層24，例如係包含氧化矽。第2絕緣層24，例如係為氧化矽。
接著，針對第1實施形態之半導體裝置的製造方法之其中一例作說明。
圖3、圖4、圖5、圖6以及圖7，係為對於第1實施形態的半導體裝置之製造方法之其中一例作展示之示意剖面圖。圖3～圖7，係分別對於與圖1相對應之剖面作展示。圖3～圖7，係為對於電晶體100之製造方法之其中一例作展示之圖。
首先，在未圖示之基板之上，將第1氧化銦錫膜31、第1氧化矽膜32、鎢層33以及第2氧化矽膜34，依此順序而在第1方向上作層積。第1氧化銦錫膜31、第1氧化矽膜32、鎢層33以及第2氧化矽膜34，例如，係藉由Chemical Vapor Deposition法(化學氣相沉積，CVD法)來形成。
第1氧化銦錫膜31，最終而言係成為第1電極12。第1氧化矽膜32之一部分，最終而言係成為第1絕緣層22。鎢層33之一部分，最終而言係成為閘極電極18。第2氧化矽膜34之一部分，最終而言係成為第2絕緣層24。
接著，從第2氧化矽膜34之表面起，而形成貫通第2氧化矽膜34、鎢層33以及第1氧化矽膜32之開口部35(圖3)。開口部35，例如，係藉由光微影法和Reactive Ion Etching法(反應離子蝕刻，RIE法)來形成。
接著，在開口部35之內部，依序形成氮化矽膜36、氧化鋁膜37以及氧化矽膜38(圖4)。氮化矽膜36、氧化鋁膜37以及氧化矽膜38，例如，係使用CVD法以及RIE法來形成。
氮化矽膜36，最終而言係成為閘極絕緣層20之第2部分20b。氧化鋁膜37，最終而言係成為閘極絕緣層20之第3部分20c。氧化矽膜38，最終而言係成為閘極絕緣層20之第1部分20a。
接著，將開口部35藉由氧化物半導體膜39來作填埋(圖5)。氧化物半導體膜39，最終而言係成為氧化物半導體層16。
氧化物半導體膜39，例如，係包含有銦(In)、鎵(Ga)以及鋅(Zn)。氧化物半導體膜39，例如係藉由CVD法來形成。之後，例如，係使用Chemical Mechanical Polishing法(化學機械研磨，CMP法)，來將第2氧化矽膜34之上的氧化物半導體膜39去除。
接著，形成第2氧化銦錫膜40(圖6)。第2氧化銦錫膜40，例如，係藉由CVD法來形成。第2氧化銦錫膜40，最終而言係成為第2電極14。
接著，在氧化性氛圍中進行熱處理(圖7)。藉由熱處理，第1低氧空缺密度區域39a、第2低氧空缺密度區域39b以及高氧空缺密度區域39c係被形成。
在進行氧化性氛圍中之熱處理時，氧係通過第1氧化矽膜32以及第2氧化矽膜34而被供給至氧化物半導體膜39處。藉由使氧被供給至氧化物半導體膜39處，氧空缺密度為低之第1低氧空缺密度區域39a以及第2低氧空缺密度區域39b係被形成。
第1低氧空缺密度區域39a，最終而言係成為第1區域16a。第2低氧空缺密度區域39b，最終而言係成為第2區域16b。高氧空缺密度區域39c，最終而言係成為第3區域16c。
藉由以上之製造方法，而製造出圖1以及圖2中所示之電晶體100。
以下，針對第1實施形態之半導體裝置的作用以及效果作說明。
在氧化物半導體層處形成通道之氧化物半導體電晶體，係具有「OFF動作時之通道漏洩電流為極小」之優良的特性。因此，例如，係能夠將氧化物半導體電晶體適用在DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)之記憶體胞的切換電晶體處。藉由將氧化物半導體電晶體適用在切換電晶體處，DRAM之電荷保持特性係提升。
例如，為了使DRAM之寫入、讀出速度提升，係對於切換電晶體之ON電流之增加有所期望。在氧化物半導體電晶體之臨限值電壓與ON電流之間，係存在有取捨(tradeoff)之關係。換言之，若是氧化物半導體電晶體之臨限值電壓變高，則ON電流係會降低，若是臨限值電壓變低，則ON電流係會增加。
第1實施形態之電晶體100之閘極絕緣層20，係包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)。
第1實施形態之電晶體100，係藉由使閘極絕緣層20包含有上述至少1個的金屬元素、以及氧(O)，而使臨限值電壓與ON電流之間之取捨關係有所改善。故而，係成為能夠使在所期望之臨限值電壓下的ON電流增加。
藉由使閘極絕緣層20包含有上述至少1個的金屬元素以及氧(O)而能夠使臨限值電壓與ON電流之間之取捨關係有所改善的理由，可以推測到，乃是因為在閘極絕緣層20中被形成有固定電荷或者是偶極(dipole)，而電晶體100之臨限值電壓變高之故。
又，藉由使閘極絕緣層20包含有上述至少1個的金屬元素以及氧(O)而能夠使臨限值電壓與ON電流之間之取捨關係有所改善的理由，可以推測到，乃是因為係成為使第1區域16a或者是第2區域16b包含有電阻為較第3區域16c之電阻而更高之高電阻部分的構造之故。
根據發明者們之檢討，係得知了，在氧化物半導體層16之汲極電極側之區域的接近閘極電極18之端部的部分處，係起因於汲極電壓之影響而局部性地成為難以被形成通道。故而，藉由在氧化物半導體層16之汲極電極側之區域處設置氧空缺密度為低且電阻為高之高電阻部分，係能夠將電晶體100之臨限值電壓增高。可以推測到，藉由在氧化物半導體層16之汲極電極側之區域處設置高電阻部分而將電晶體100之臨限值電壓增高，臨限值電壓與ON電流之間之取捨關係係被改善。
例如，當第1電極12係作為被施加有源極電壓之源極電極而起作用且第2電極14係作為被施加有汲極電壓之汲極電極而起作用的情況時，藉由在第2區域16b處設置高電阻部分，電晶體100之臨限值電壓係變高。又，例如，當第2電極14係作為源極電極而起作用且第1電極12係作為被施加有汲極電壓之汲極電極而起作用的情況時，藉由在第1區域16a處設置高電阻部分，電晶體100之臨限值電壓係變高。
關於藉由使閘極絕緣層20包含有上述至少1個的金屬元素以及氧(O)而形成在第1區域16a或者是第2區域16b處包含有電阻為高之高電阻部分之構造一事的理由，係可推測為如同下述一般之理由。當在半導體基板之上形成包含有上述至少1個的金屬元素與氧(O)之膜，並在氧化性氛圍中而進行了熱處理的情況時，係會發生半導體基板之增速氧化。換言之，藉由設置包含有上述至少1個的金屬元素與氧(O)之膜，對於半導體基板之氧(O)的供給係被促進。
圖8，係為第1實施形態之半導體裝置的作用以及效果之說明圖。圖8，係為對應於圖1以及圖7之剖面圖。如同在圖8中所示一般，在形成了第2氧化銦錫膜40之後所進行的在氧化性氛圍中之熱處理時，藉由設置有氧化鋁膜37一事，對於氧化物半導體膜39之氧(O)的供給係被促進。另外，對於氧化物半導體膜39之中之與鎢層33相對向之區域的氧(O)之供給，係被鎢層33所抑制。
故而，如同在圖7以及圖8中所示一般，在氧化物半導體膜39中，係被形成有第1低氧空缺密度區域39a、第2低氧空缺密度區域39b以及高氧空缺密度區域39c。第1低氧空缺密度區域39a以及第2低氧空缺密度區域39b之氧空缺密度，係較高氧空缺密度區域39c之氧空缺密度而更低。故而，第1低氧空缺密度區域39a以及第2低氧空缺密度區域39b之電阻，係較高氧空缺密度區域39c之電阻而更高。故而，電晶體100，係藉由使閘極絕緣層20包含有上述至少1個的金屬元素以及氧(O)，而成為具備有在第1區域16a或者是第2區域16b處包含有電阻為高之高電阻部分之構造。
閘極絕緣層20之第3部分20c之從氧化物半導體層16起而朝向閘極電極18之方向之厚度，例如，較理想，係為0.5nm以上3nm以下。藉由使第3部分20c之厚度成為0.5nm以上3nm以下，對於氧化物半導體膜39之氧(O)的供給係被促進，在第1區域16a或者是第2區域16b處而形成電阻為高之高電阻部分一事係成為容易。
第1實施形態之電晶體100之閘極絕緣層20，較理想，係包含有包含矽(Si)以及氧(O)之第1部分20a。藉由設置第1部分20a，例如，係能夠降低閘極絕緣層20中之阱準位。故而，例如，係能夠降低電晶體100之閘極漏洩電流。
又，例如，藉由設置第1部分20a，係能夠降低閘極絕緣層20與氧化物半導體層16之界面之界面準位。故而，例如，載子之移動度係提升，電晶體100之ON電流係增加。
第1實施形態之電晶體100之閘極絕緣層20，較理想，係包含有包含矽(Si)以及氮(N)之第2部分20b。藉由設置第2部分20b，例如，係能夠對於「在閘極電極18中所包含之金屬擴散至閘極絕緣層20處並導致閘極絕緣層20之漏洩電流增大或者是導致閘極絕緣層20之信賴性降低」的情形作抑制。
較理想，被設置在第1絕緣層22與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度而更低。藉由被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度為高一事，係能夠對於在閘極電極18中所包含之金屬擴散至閘極絕緣層20處的情形作抑制。又，藉由被設置在第1絕緣層22與氧化物半導體層16之間之閘極絕緣層20之中的氮之原子濃度為低一事，對於氧化物半導體膜39之氧(O)的供給係被促進，在第1區域16a處而形成電阻為高之高電阻部分一事係成為容易。
較理想，被設置在第2絕緣層24與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度而更低。藉由被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之氮的原子濃度為高一事，係能夠對於在閘極電極18中所包含之金屬擴散至閘極絕緣層20處的情形作抑制。又，藉由被設置在第2絕緣層24與氧化物半導體層16之間之閘極絕緣層20之中的氮之原子濃度為低一事，對於氧化物半導體膜39之氧(O)的供給係被促進，在第2區域16b處而形成電阻為高之高電阻部分一事係成為容易。
較理想，被設置在第1絕緣層22與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比而更高。藉由被設置在第1絕緣層22與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比為高一事，對於氧化物半導體膜39之氧(O)的供給係被促進，在第1區域16a處而形成電阻為高之高電阻部分一事係成為容易。
較理想，被設置在第2絕緣層24與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比，係較被設置在閘極電極18與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比而更高。藉由被設置在第2絕緣層24與氧化物半導體層16之間之閘極絕緣層20之中之上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比為高一事，對於氧化物半導體膜39之氧(O)的供給係被促進，在第2區域16b處而形成電阻為高之高電阻部分一事係成為容易。
另外，「閘極絕緣層20之中之氮的原子濃度」和「上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比」，例如，係可藉由對於當在開口部35之內部而形成包含有矽(Si)以及氮(N)之膜時的成膜條件作控制，來進行控制。例如，當包含有矽(Si)以及氮(N)之膜係為氮化矽膜36的情況時，藉由以「將鎢層33之上之膜厚與第1氧化矽膜32以及第2氧化矽膜34之上之膜厚設為相異之膜厚」的條件來成膜氮化矽膜36，係能夠使「閘極絕緣層20之中之氮的原子濃度」和「上述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比」作改變。氮化矽膜36之膜厚的依存於基底層之變化，例如，係可藉由適用成膜時之孕育時間(incubation time)會依存於基底層而有所相異的條件，來實現之。
較理想，閘極絕緣層20，係包含有從由氮(N)、碳(C)、氫(H)以及氯(Cl)而成之群中所選擇之至少1個的元素。
藉由使閘極絕緣層20包含有氮(N)或碳(C)，例如，在閘極電極18中所包含之金屬擴散至閘極絕緣層20處的情形係被抑制，而能夠實現閘極絕緣層20之漏洩電流之降低和閘極絕緣層20之信賴性之提升。
藉由使閘極絕緣層20包含有氫(H)或氯(Cl)，例如，在閘極絕緣層20中之阱準位係降低，而能夠實現閘極絕緣層20之漏洩電流之降低和閘極絕緣層20之信賴性之提升。
另外，雖係主要針對在閘極絕緣層20中所包含之上述至少1個的金屬元素係為鋁(Al)的情況來作了說明，但是，就算是上述至少1個的金屬元素係為鋁(Al)以外，亦能夠實現與鋁(Al)相同之作用以及效果。
又，雖係針對閘極電極18為包圍第3區域16c之SGT的情況作為例子來進行了說明，但是，係亦可設為使第3區域16c之區域之一部分與閘極電極18相對向之構造。
又，雖係針對閘極絕緣層20為包含第1部分20a、第2部分20b以及第3部分20c之3層構造的情況作為例子來進行了說明，但是，閘極絕緣層20係並不被限定於上述之三層構造。例如，閘極絕緣層20，係亦可為單層構造，亦可為二層構造或四層以上之構造。
若依據第1實施形態之電晶體100，則係成為能夠使在所期望之臨限值電壓下的ON電流增加。
(第1變形例) 圖9，係為第1實施形態的第1變形例之半導體裝置之示意剖面圖。第1實施形態之第1變形例之半導體裝置，係構成為：第1區域係包含有被設置在高電阻部分與第1電極之間之低電阻部分、或者是第2區域係包含有被設置在高電阻部分與第2電極之間之低電阻部分，低電阻部分之電阻，係較第3區域之電阻而更低，在此點上，係與第1實施形態之半導體裝置相異。
第1實施形態之第1變形例之半導體裝置，係具備有電晶體101。
氧化物半導體層16，係包含第1區域16a、第2區域16b以及第3區域16c。第3區域16c，係被設置在第1區域16a與第2區域16b之間。
例如，第1區域16a，係包含有高電阻部分16ax與低電阻部分16ay。低電阻部分16ay，係被設置在高電阻部分16ax與第1電極12之間。
高電阻部分16ax之電阻，係較低電阻部分16ay之電阻而更高。高電阻部分16ax之電阻，係較第3區域16c之電阻而更高。又，低電阻部分16ay之電阻，係較第3區域16c之電阻而更低。
高電阻部分16ax之電阻，例如，係為第3區域16c之電阻的1.1倍以上2倍以下。又，低電阻部分16ay之電阻，例如，係為第3區域16c之電阻的0.5倍以上0.9倍以下。
又，例如，第2區域16b，係包含有高電阻部分16bx與低電阻部分16by。低電阻部分16by，係被設置在高電阻部分16bx與第1電極12之間。
高電阻部分16bx之電阻，係較低電阻部分16by之電阻而更高。高電阻部分16bx之電阻，係較第3區域16c之電阻而更高。又，低電阻部分16by之電阻，係較第3區域16c之電阻而更低。
高電阻部分16bx之電阻，例如，係為第3區域16c之電阻的1.1倍以上2倍以下。又，低電阻部分16by之電阻，例如，係為第3區域16c之電阻的0.5倍以上0.9倍以下。
第1實施形態之第1變形例之半導體裝置，例如，係可藉由在第1電極12或第2電極14處適用容易將氧從氧化物半導體層16而抽出之材料，來實現之。藉由將氧從氧化物半導體層16而抽出，來將與第1電極12或第2電極14相接之部分的氧空缺密度增高，而能夠形成低電阻部分16ay或低電阻部分16by。
若依據第1變形例之電晶體101，則藉由具備有低電阻部分16ay或低電阻部分16by，電晶體101之寄生電阻係降低。故而，係成為能夠使在所期望之臨限值電壓下的ON電流更進一步增加。
另外，在第1變形例之電晶體101處，係亦能夠將低電阻部分16ay之電阻設為較第3區域16c之電阻而更高。又，係亦能夠將低電阻部分16by之電阻設為較第3區域16c之電阻而更高。
(第2變形例) 圖10，係為第1實施形態的第2變形例之半導體裝置之示意剖面圖。第1實施形態之第2變形例之半導體裝置，係使氧化物半導體層具有錐狀形狀，在此點上，係與第1實施形態之半導體裝置相異。
第1實施形態之第2變形例之半導體裝置，係具備有電晶體102。
氧化物半導體層16，係具有錐狀形狀。氧化物半導體層16之第2方向之寬幅，係隨著從第1電極12起朝向第2電極14而變大。
以上，若依據第1實施形態以及變形例，則在所期望之臨限值電壓下的電晶體之ON電流係增加，而能夠實現電晶體特性為優良之半導體裝置。
(第2實施形態) 第2實施形態之半導體記憶裝置，係具備有被與第1實施形態之半導體裝置和第1電極或第2電極作了電性連接之電容器。
第2實施形態之半導體記憶裝置，係為半導體記憶體200。第2實施形態之半導體記憶裝置，係為DRAM。半導體記憶體200，係將第1實施形態之電晶體100，作為DRAM之記憶體胞的切換電晶體來使用。
以下，針對與第1實施形態相重複之內容，係省略一部分之記述。
圖11，係為第2實施形態的半導體記憶裝置之等價電路圖。圖11，雖係針對記憶體胞MC為1個的情況來作例示，但是，記憶體胞MC，例如係亦能夠以陣列狀來被作複數個的設置。又，記憶體胞MC，例如係亦能夠以3維狀來被作複數個的配列。
半導體記憶體200，係具備有記憶體胞MC、字元線WL、位元線BL、以及板(plate)線PL。記憶體胞MC，係包含有切換電晶體TR以及電容器CA。在圖11中，被虛線所包圍之區域，係為記憶體胞MC。
字元線WL，係被與切換電晶體TR之閘極電極作電性連接。位元線BL，係被與切換電晶體TR之源極、汲極電極之其中一者作電性連接。電容器CA之其中一方之電極，係被與切換電晶體TR之源極、汲極電極之另外一者作電性連接。電容器CA之另外一方之電極，係被與板線PL作連接。
記憶體胞MC，係藉由在電容器CA中積蓄電荷，而記憶資料。資料之寫入以及讀出，係藉由使切換電晶體TR進行ON動作，來進行之。
例如，係在對於位元線BL施加了所期望之電壓的狀態下，使切換電晶體TR進行ON動作，來進行對於記憶體胞MC之資料之寫入。
又，例如，係使切換電晶體TR進行ON動作，並檢測出與在電容器中所積蓄的電荷量相對應之位元線BL之電壓變化，而進行記憶體胞MC之資料之讀出。
圖12，係為第2實施形態的半導體記憶裝置之示意剖面圖。圖12，係對於半導體記憶體200之記憶體胞MC之剖面作展示。
半導體記憶體200，係包含有矽基板10、切換電晶體TR、電容器CA、第1層間絕緣層50以及第2層間絕緣層52。
矽基板10，例如係為單晶矽。基板，例如係亦可為矽基板以外之半導體基板。基板，例如係亦可為絕緣基板。
切換電晶體TR，係具備有第1電極12、第2電極14、氧化物半導體層16、閘極電極18、閘極絕緣層20、第1絕緣層22以及第2絕緣層24。閘極絕緣層20，係包含第1部分20a、第2部分20b以及第3部分20c。
切換電晶體TR，係具有與第1實施形態之電晶體100相同之構造。
電容器CA，係被設置在矽基板10與切換電晶體TR之間。電容器CA，係被設置在矽基板10與第1電極12之間。電容器CA，係被與第1電極12作電性連接。
電容器CA，係具備有胞電極71、板電極72、電容器絕緣膜73。胞電極71，係被與第1電極12作電性連接。胞電極71，例如係與第1電極12相接。
胞電極71以及板電極72，例如，係為氮化鈦。電容器絕緣膜73，例如，係具有氧化鋯、氧化鋁、氧化鋯之層積構造。
閘極電極18，例如，係被與未圖示之字元線WL作電性連接。第2電極14，例如，係被與未圖示之位元線BL作電性連接。板電極72，例如，係被與未圖示之板線PL作電性連接。
半導體記憶體200，係將OFF動作時之通道漏洩電流為極小的氧化物半導體電晶體適用在切換電晶體TR處。故而，係實現電荷保持特性為優良之DRAM。
又，半導體記憶體200，係具備有使ON電流有所增加之切換電晶體TR。故而，例如，係實現使寫入、讀出速度有所提升的DRAM。
以上，雖係以被適用有第1實施形態之電晶體的半導體記憶體200為例來作了說明，但是，半導體記憶體，係亦可為適用有第1實施形態之第1變形例或者是第2變形例之電晶體的半導體記憶體。
另外，電容器CA，係亦可為被設置在切換電晶體TR之上之構造。電容器CA，係亦可被與第2電極14作電性連接。亦可為在矽基板10與電容器CA之間而被設置有切換電晶體TR之構造。
以上，若依據第2實施形態之半導體記憶體200，則切換電晶體TR之ON電流係增加，而能夠實現動作特性為優良之半導體記憶裝置。
(第3實施形態) 第3實施形態之半導體裝置，係具備有：第1電極；和第2電極；和氧化物半導體層，係被設置在第1電極與第2電極之間，並被與第1電極以及第2電極作了電性連接；和閘極電極，係被氧化物半導體層所包圍；和閘極絕緣層，係被設置在閘極電極與氧化物半導體層之間，並包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)，並且化學組成為與氧化物半導體層相異。
圖13、圖14以及圖15，係為第3實施形態的半導體裝置之示意剖面圖。圖14，係為圖13之BB'剖面圖。圖15，係為圖13之CC'剖面圖。
在圖13中，係將上下方向稱作第1方向。在圖13中，係將左右方向稱作第2方向。在圖14中，係將上下方向稱作第3方向。第3方向，係為與第1方向以及第2方向相垂直的方向。
第3實施形態之半導體裝置，係具備有電晶體300。電晶體300，係為在氧化物半導體處被形成有通道的氧化物半導體電晶體。電晶體300，係使被形成有通道的氧化物半導體層包圍閘極電極地而被作設置。
電晶體300，係具備有第1電極12、第2電極14、氧化物半導體層16、閘極電極18、閘極絕緣層20以及絕緣層25。閘極絕緣層20，係包含第1部分20a、第2部分20b以及第3部分20c。
第1電極12，係作為電晶體300之源極電極或汲極電極而起作用。
第1電極12，係為導電體。第1電極12，例如，係包含有氧化物導電體或者是金屬。第1電極12，例如，係為包含銦(In)、錫(Sn)以及氧(O)之氧化物導電體。第1電極12，例如，係為氧化銦錫。第1電極12，例如，係為包含鎢(W)、鉬(Mo)、銅(Cu)、鋁(Al)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鉭(Ta)之金屬。第1電極12，例如，係為氮化鈦或硫化鎳。
第1電極12，例如，係亦可具有使複數之導電體被作了層積的層積構造。
第2電極14，係作為電晶體300之源極電極或汲極電極而起作用。從第1電極12起而朝向第2電極14之方向，係為第1方向。
第2電極14，係為導電體。第2電極14，例如，係包含有氧化物導電體或者是金屬。第2電極14，例如，係為包含銦(In)、錫(Sn)以及氧(O)之氧化物導電體。第2電極14，例如，係為氧化銦錫。第2電極14，例如，係為包含鎢(W)、鉬(Mo)、銅(Cu)、鋁(Al)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鉭(Ta)之金屬。第2電極14，例如，係為氮化鈦或硫化鎳。
第2電極14，例如，係亦可具有使複數之導電體被作了層積的層積構造。
第1電極12與第2電極14，例如，係藉由相同之材料而被形成。第1電極12以及第2電極14，例如，係為包含銦(In)、錫(Sn)以及氧(O)之氧化物導電體。第1電極12以及第2電極14，例如，係為氧化銦錫。
氧化物半導體層16，係被設置在第1電極12與第2電極14之間。氧化物半導體層16，係與第1電極12相接。氧化物半導體層16，係與第2電極14相接。氧化物半導體層16，係被與第1電極12以及第2電極14作電性連接。
如同在圖13中所示一般，氧化物半導體層16，係在與第1方向以及第2方向相平行之剖面上，而包圍閘極電極18。
氧化物半導體層16，係為氧化物半導體。氧化物半導體層16，例如係為非晶質。
氧化物半導體層16，例如，係包含有從由銦(In)、鎵(Ga)、矽(Si)、鋁(Al)以及錫(Sn)所成之群之中所選擇之至少1個的元素、和鋅(Zn)、以及氧(O)。氧化物半導體層16，例如，係包含有銦(In)、鎵(Ga)以及鋅(Zn)。氧化物半導體層16，例如，係包含有銦(In)、鋁(Al)以及鋅(Zn)。
氧化物半導體層16，例如，係包含有從由鈦(Ti)、鋅(Zn)以及鎢(W)而成之群之中所選擇之至少1個的元素。氧化物半導體層16，例如，係包含有氧化鈦、氧化鋅或者是氧化鎢。
氧化物半導體層16，例如，係具有與第1電極12之化學組成以及第2電極14之化學組成相異之化學組成。
氧化物半導體層16，例如係包含有氧空缺(Oxygen Vacancy)。氧化物半導體層16中之氧空缺，係作為對於氧化物半導體層16而供給電子之摻雜物而起作用。
閘極電極18，係與氧化物半導體層16相對向。如同在圖13中所示一般，閘極電極18，係被氧化物半導體層16所包圍。
閘極電極18，例如，係為金屬、金屬化合物或半導體。閘極電極18，例如係包含鎢(W)。
閘極絕緣層20，係被設置在閘極電極18與氧化物半導體層16之間。如同在圖13中所示一般，閘極絕緣層20，係被氧化物半導體層16所包圍。閘極絕緣層20，係與氧化物半導體層16相接。
閘極絕緣層20，係具有與氧化物半導體層16相異之化學組成。
閘極絕緣層20，係包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)。閘極絕緣層20，例如，係包含有身為「上述至少1個的金屬元素之氧化物」的金屬氧化物。
閘極絕緣層20，例如，係包含有從由氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鋅、氧化銦、氧化錫以及氧化鎵而成之群之中所選擇之至少1個的金屬氧化物。
閘極絕緣層20，例如係包含矽(Si)。閘極絕緣層20，例如係包含氧化矽。
閘極絕緣層20，例如係包含矽(Si)以及氮(N)。閘極絕緣層20，例如係包含氮化矽或氮氧化矽。
閘極絕緣層20，例如，係包含第1部分20a、第2部分20b以及第3部分20c。第3部分20c，係被設置在第1部分20a與第2部分20b之間。第1部分20a，係被設置在氧化物半導體層16與第2部分20b之間。
第1部分20a、第2部分20b以及第3部分20c，例如，係形成三層構造。第1部分20a、第2部分20b以及第3部分20c，例如，係形成層積構造(stacked structure)。
第1部分20a，例如，係與氧化物半導體層16相接。第2部分20b，例如，係與閘極電極18相接。
第1部分20a，係包含矽(Si)以及氧(O)。第1部分20a，例如係包含氧化矽。第1部分20a，例如係為氧化矽。
第2部分20b，係包含矽(Si)以及氮(N)。第2部分20b，例如係包含氮化矽或氮氧化矽。第2部分20b，例如係為氮化矽或氮氧化矽。
第3部分20c，係包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)。閘極絕緣層20，例如，係包含有身為「上述至少1個的金屬元素之氧化物」的金屬氧化物。
第3部分20c，例如，係包含有從由氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鋅、氧化銦、氧化錫以及氧化鎵而成之群之中所選擇之至少1個的金屬氧化物。第3部分20c，例如，係為氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鋅、氧化銦、氧化錫或者是氧化鎵。
例如，第3部分20c之上述至少1個的金屬元素之原子濃度，係較第1部分20a以及第2部分20b之上述至少1個的金屬元素之原子濃度而更高。例如，當上述至少1個的金屬元素係為鋁(Al)的情況時，第3部分20c之鋁(Al)之原子濃度，係較第1部分20a以及第2部分之鋁(Al)之原子濃度而更高。
例如，第2部分20b之氮(N)之原子濃度，係較第1部分20a以及第3部分20c之氮(N)之原子濃度而更高。
閘極絕緣層20，例如，係包含有從由氮(N)、碳(C)、氫(H)以及氯(Cl)而成之群中所選擇之至少1個的元素。
閘極絕緣層20之從氧化物半導體層16起而朝向閘極電極18之方向之厚度，例如，係為2nm以上10nm以下。例如，閘極絕緣層20之第2方向之厚度，例如，係為2nm以上10nm以下。
第3部分20c之從氧化物半導體層16起而朝向閘極電極18之方向之厚度，例如，係為0.5nm以上3nm以下。例如，第3部分20c之第2方向之厚度，係為0.5nm以上3nm以下。
絕緣層25，例如，係包含氧(O)。絕緣層25，例如，係包含氧化物。
絕緣層25，例如係包含矽(Si)以及氧(O)。絕緣層25，例如係包含氧化矽。絕緣層25，例如係為氧化矽。
以下，針對第3實施形態之半導體裝置的作用以及效果作說明。
在氧化物半導體層處形成通道之氧化物半導體電晶體，係具備有「OFF動作時之通道漏洩電流為極小」之優良的特性。因此，例如，係能夠將氧化物半導體電晶體適用在DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)之記憶體胞的切換電晶體處。藉由將氧化物半導體電晶體適用在切換電晶體處，DRAM之電荷保持特性係提升。
例如，為了使DRAM之寫入、讀出速度提升，係對於切換電晶體之ON電流之增加有所期望。在氧化物半導體電晶體之臨限值電壓與ON電流之間，係存在有取捨(tradeoff)之關係。換言之，若是氧化物半導體電晶體之臨限值電壓變高，則ON電流係會降低，若是臨限值電壓變低，則ON電流係會增加。
第3實施形態之電晶體300之閘極絕緣層20，係包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)。
第3實施形態之電晶體300，係藉由使閘極絕緣層20包含有上述至少1個的金屬元素、以及氧(O)，而使臨限值電壓與ON電流之間之取捨關係有所改善。故而，係成為能夠使在所期望之臨限值電壓下的ON電流增加。
藉由使閘極絕緣層20包含有上述至少1個的金屬元素以及氧(O)而能夠使臨限值電壓與ON電流之間之取捨關係有所改善的理由，可以推測到，乃是因為在閘極絕緣層20中被形成有固定電荷或者是偶極(dipole)，而電晶體300之臨限值電壓變高之故。
第3實施形態之電晶體300之閘極絕緣層20，較理想，係包含有包含矽(Si)以及氧(O)之第1部分20a。藉由設置第1部分20a，例如，係能夠降低閘極絕緣層20中之阱準位。故而，例如，係能夠降低電晶體300之閘極漏洩電流。
又，例如，藉由設置第1部分20a，例如，係能夠降低閘極絕緣層20與氧化物半導體層16之界面之界面準位。故而，例如，載子之移動度係提升，電晶體300之ON電流係增加。
第3實施形態之電晶體300之閘極絕緣層20，較理想，係包含有包含矽(Si)以及氮(N)之第2部分20b。藉由設置第2部分20b，例如，係能夠對於「在閘極電極18中所包含之金屬擴散至閘極絕緣層20處並導致閘極絕緣層20之漏洩電流增大或者是導致閘極絕緣層20之信賴性降低」的情形作抑制。
第3實施形態之電晶體300之閘極絕緣層20，較理想，係包含有從由氮(N)、碳(C)、氫(H)以及氯(Cl)而成之群中所選擇之至少1個的元素。
藉由使閘極絕緣層20包含有氮(N)或碳(C)，例如，在閘極電極18中所包含之金屬擴散至閘極絕緣層20處的情形係被抑制，而能夠實現閘極絕緣層20之漏洩電流之降低和閘極絕緣層20之信賴性之提升。
藉由使閘極絕緣層20包含有氫(H)或氯(Cl)，例如，在閘極絕緣層20中之阱準位係降低，而能夠實現閘極絕緣層20之漏洩電流之降低和閘極絕緣層20之信賴性之提升。
另外，雖係主要針對在閘極絕緣層20中所包含之上述至少1個的金屬元素係為鋁(Al)的情況來作了說明，但是，就算是上述至少1個的金屬元素係為鋁(Al)以外，亦能夠實現與鋁(Al)相同之作用以及效果。
又，雖係針對閘極絕緣層20為包含第1部分20a、第2部分20b以及第3部分20c之3層構造的情況作為例子來進行了說明，但是，閘極絕緣層20係並不被限定於上述之三層構造。例如，閘極絕緣層20，係亦可為單層構造，亦可為二層構造或四層以上之構造。
若依據第3實施形態之電晶體300，則係成為能夠使在所期望之臨限值電壓下的ON電流增加。
以上，若依據第3實施形態，則在所期望之臨限值電壓下的電晶體之ON電流係增加，而能夠實現電晶體特性為優良之半導體裝置。
(第4實施形態) 第4實施形態之半導體記憶裝置，係具備有被與第3實施形態之半導體裝置和第1電極或第2電極作了電性連接之電容器。
第4實施形態之半導體記憶裝置，係為半導體記憶體400。第4實施形態之半導體記憶裝置，係為DRAM。半導體記憶體400，係將第3實施形態之電晶體300，作為DRAM之記憶體胞的切換電晶體來使用。
以下，針對與第3實施形態重複之內容，係省略一部分之記述。
第4實施形態之半導體記憶裝置之等價電路圖，係與在第2實施形態中所示之圖11相同。圖11，雖係針對記憶體胞MC為1個的情況來作例示，但是，記憶體胞MC，例如係亦能夠以陣列狀來被作複數個的設置。又，記憶體胞MC，例如係亦能夠以3維狀來被作複數個的配列。
半導體記憶體400，係如同在圖11中所示一般，具備有記憶體胞MC、字元線WL、位元線BL、以及板(plate)線PL。記憶體胞MC，係包含有切換電晶體TR以及電容器CA。
字元線WL，係被與切換電晶體TR之閘極電極作電性連接。位元線BL，係被與切換電晶體TR之源極、汲極電極之其中一者作電性連接。電容器CA之其中一方之電極，係被與切換電晶體TR之源極、汲極電極之另外一者作電性連接。電容器CA之另外一方之電極，係被與板線PL作電性連接。
記憶體胞MC，係藉由在電容器CA中積蓄電荷，而記憶資料。資料之寫入以及讀出，係藉由使切換電晶體TR進行ON動作，來進行之。
例如，係在對於位元線BL施加了所期望之電壓的狀態下，使切換電晶體TR進行ON動作，來進行對於記憶體胞MC之資料之寫入。
又，例如，係使切換電晶體TR進行ON動作，並檢測出與在電容器中所積蓄的電荷量相對應之位元線BL之電壓變化，而進行記憶體胞MC之資料之讀出。
圖16，係為第4實施形態的半導體記憶裝置之示意剖面圖。圖16，係對於半導體記憶體400之記憶體胞MC之剖面作展示。
半導體記憶體400，係包含有矽基板10、切換電晶體TR、電容器CA以及層間絕緣層54。
矽基板10，例如係為單晶矽。基板，例如係亦可為矽基板以外之半導體基板。基板，例如係亦可為絕緣基板。
切換電晶體TR，係具備有第1電極12、第2電極14、氧化物半導體層16、閘極電極18、閘極絕緣層20。閘極絕緣層20，係包含第1部分20a、第2部分20b以及第3部分20c。
切換電晶體TR，係具有與第3實施形態之電晶體300相同之構造。
從第1電極12起而朝向第2電極14之第1方向，例如，係與矽基板10之表面相平行。閘極電極18，例如，係於與矽基板10之表面相垂直之第3方向上延伸。
電容器CA，係被設置在切換電晶體TR之第1方向上。電容器CA，係被與第1電極12作電性連接。
電容器CA，係具備有胞電極71、板電極72、電容器絕緣膜73。胞電極71，係被與第1電極12作電性連接。胞電極71，例如係與第1電極12相接。
胞電極71以及板電極72，例如，係為氮化鈦。電容器絕緣膜73，例如，係具有氧化鋯、氧化鋁、氧化鋯之層積構造。
閘極電極18，例如，係被與未圖示之字元線WL作電性連接。第2電極14，例如，係被與未圖示之位元線BL作電性連接。板電極72，例如，係被與未圖示之板線PL作連接。
半導體記憶體400，係將OFF動作時之通道漏洩電流為極小的氧化物半導體電晶體適用在切換電晶體TR處。故而，係實現電荷保持特性為優良之DRAM。
又，半導體記憶體400，係具備有使ON電流有所增加之切換電晶體TR。故而，例如，係實現使寫入、讀出速度有所提升的DRAM。
另外，例如，在圖16中，係亦可於與矽基板10之表面相垂直之第3方向上，將使閘極電極18以及板電極72作了共通化的複數之記憶體胞MC作層積。
以上，若依據第4實施形態之半導體記憶體400，則切換電晶體TR之ON電流係增加，而能夠實現動作特性為優良之半導體記憶裝置。
(第5實施形態) 第5實施形態之半導體裝置，係具備有：第1電極；和第2電極；和氧化物半導體層，係被設置在第1電極與第2電極之間，並被與第1電極以及第2電極作了電性連接；和閘極電極，係包圍氧化物半導體層；和閘極絕緣層，係被設置在閘極電極與氧化物半導體層之間，並包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)，並且化學組成為與氧化物半導體層相異。
圖17、圖18以及圖19，係為第5實施形態的半導體裝置之示意剖面圖。圖18，係為圖17之DD'剖面圖。圖19，係為圖17之EE'剖面圖。
在圖17中，係將上下方向稱作第1方向。在圖17中，係將左右方向稱作第2方向。在圖18中，係將上下方向稱作第3方向。第3方向，係為與第1方向以及第2方向相垂直的方向。
第5實施形態之半導體裝置，係具備有電晶體500。電晶體500，係為在氧化物半導體處被形成有通道的氧化物半導體電晶體。電晶體500，係使閘極電極包圍被形成有通道的氧化物半導體層。電晶體100，係為所謂的環繞式閘極電晶體(Surrounding Gate Transistor，SGT)。
電晶體500，係具備有第1電極12、第2電極14、氧化物半導體層16、閘極電極18以及閘極絕緣層20。閘極絕緣層20，係包含第1部分20a、第2部分20b以及第3部分20c。
第1電極12，係作為電晶體500之源極電極或汲極電極而起作用。
第1電極12，係為導電體。第1電極12，例如，係包含有氧化物導電體或者是金屬。第1電極12，例如，係為包含銦(In)、錫(Sn)以及氧(O)之氧化物導電體。第1電極12，例如，係為氧化銦錫。第1電極12，例如，係為包含鎢(W)、鉬(Mo)、銅(Cu)、鋁(Al)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鉭(Ta)之金屬。第1電極12，例如，係為氮化鈦或硫化鎳。
第1電極12，例如，係亦可具有使複數之導電體被作了層積的層積構造。
第2電極14，係作為電晶體500之源極電極或汲極電極而起作用。從第1電極12起而朝向第2電極14之方向，係為第1方向。第2電極14，係被氧化物半導體層16所包圍。
第2電極14，係為導電體。第2電極14，例如，係包含有氧化物導電體或者是金屬。第2電極14，例如，係為包含銦(In)、錫(Sn)以及氧(O)之氧化物導電體。第2電極14，例如，係為氧化銦錫。第2電極14，例如，係為包含鎢(W)、鉬(Mo)、銅(Cu)、鋁(Al)、鈦(Ti)、鎳(Ni)、鉑(Pt)或鉭(Ta)之金屬。第2電極14，例如，係為氮化鈦或硫化鎳。
第2電極14，例如，係亦可具有使複數之導電體被作了層積的層積構造。
第1電極12與第2電極14，例如，係藉由相同之材料而被形成。第1電極12以及第2電極14，例如，係為包含銦(In)、錫(Sn)以及氧(O)之氧化物導電體。第1電極12以及第2電極14，例如，係為氧化銦錫。
氧化物半導體層16，係被設置在第1電極12與第2電極14之間。氧化物半導體層16，係與第1電極12相接。氧化物半導體層16，係與第2電極14相接。氧化物半導體層16，係被與第1電極12以及第2電極14作電性連接。
如同在圖17中所示一般，氧化物半導體層16，係在與第1方向以及第2方向相平行之剖面上，而包圍第2電極14。
氧化物半導體層16，係為氧化物半導體。氧化物半導體層16，例如係為非晶質。
氧化物半導體層16，例如，係包含有從由銦(In)、鎵(Ga)、矽(Si)、鋁(Al)以及錫(Sn)所成之群之中所選擇之至少1個的元素、和鋅(Zn)、以及氧(O)。氧化物半導體層16，例如，係包含有銦(In)、鎵(Ga)以及鋅(Zn)。氧化物半導體層16，例如，係包含有銦(In)、鋁(Al)以及鋅(Zn)。
氧化物半導體層16，例如，係包含有從由鈦(Ti)、鋅(Zn)以及鎢(W)而成之群之中所選擇之至少1個的元素。氧化物半導體層16，例如，係包含有氧化鈦、氧化鋅或者是氧化鎢。
氧化物半導體層16，例如，係具有與第1電極12之化學組成以及第2電極14之化學組成相異之化學組成。
氧化物半導體層16，例如係包含有氧空缺(Oxygen Vacancy)。氧化物半導體層16中之氧空缺，係作為對於氧化物半導體層16而供給電子之摻雜物而起作用。
閘極電極18，係與氧化物半導體層16相對向。如同在圖18中所示一般，閘極電極18，係在與第2方向以及第3方向相平行之剖面上，而包圍氧化物半導體層16。
閘極電極18，例如，係為金屬、金屬化合物或半導體。閘極電極18，例如係包含鎢(W)。
閘極絕緣層20，係被設置在閘極電極18與氧化物半導體層16之間。如同在圖18中所示一般，閘極絕緣層20，係包圍氧化物半導體層16。閘極絕緣層20，係與氧化物半導體層16相接。
閘極絕緣層20，係具有與氧化物半導體層16相異之化學組成。
閘極絕緣層20，係包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)。閘極絕緣層20，例如，係包含有身為「上述至少1個的金屬元素之氧化物」的金屬氧化物。
閘極絕緣層20，例如，係包含有從由氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鋅、氧化銦、氧化錫以及氧化鎵而成之群之中所選擇之至少1個的金屬氧化物。
閘極絕緣層20，例如係包含矽(Si)。閘極絕緣層20，例如係包含氧化矽。
閘極絕緣層20，例如係包含矽(Si)以及氮(N)。閘極絕緣層20，例如係包含氮化矽或氮氧化矽。
閘極絕緣層20，例如，係包含第1部分20a、第2部分20b以及第3部分20c。第3部分20c，係被設置在第1部分20a與第2部分20b之間。第1部分20a，係被設置在氧化物半導體層16與第2部分20b之間。
第1部分20a、第2部分20b以及第3部分20c，例如，係形成三層構造。第1部分20a、第2部分20b以及第3部分20c，例如，係形成層積構造(stacked structure)。
第1部分20a，例如，係與氧化物半導體層16相接。第2部分20b，例如，係與閘極電極18相接。
第1部分20a，係包含矽(Si)以及氧(O)。第1部分20a，例如係包含氧化矽。第1部分20a，例如係為氧化矽。
第2部分20b，係包含矽(Si)以及氮(N)。第2部分20b，例如係包含氮化矽或氮氧化矽。第2部分20b，例如係為氮化矽或氮氧化矽。
第3部分20c，係包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)。閘極絕緣層20，例如，係包含有身為「上述至少1個的金屬元素之氧化物」的金屬氧化物。
第3部分20c，例如，係包含有從由氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鋅、氧化銦、氧化錫以及氧化鎵而成之群之中所選擇之至少1個的金屬氧化物。第3部分20c，例如，係為氧化鋁、氧化鉿、氧化鋯、氧化鑭、氧化釔、氧化鋅、氧化銦、氧化錫或者是氧化鎵。
例如，第3部分20c之上述至少1個的金屬元素之原子濃度，係較第1部分20a以及第2部分20b之上述至少1個的金屬元素之原子濃度而更高。例如，當上述至少1個的金屬元素係為鋁(Al)的情況時，第3部分20c之鋁(Al)之原子濃度，係較第1部分20a以及第2部分之鋁(Al)之原子濃度而更高。
例如，第2部分20b之氮(N)之原子濃度，係較第1部分20a以及第3部分20c之氮(N)之原子濃度而更高。
閘極絕緣層20，例如，係包含有從由氮(N)、碳(C)、氫(H)以及氯(Cl)而成之群中所選擇之至少1個的元素。
閘極絕緣層20之從氧化物半導體層16起而朝向閘極電極18之方向之厚度，例如，係為2nm以上10nm以下。例如，閘極絕緣層20之第2方向之厚度，例如，係為2nm以上10nm以下。
第3部分20c之從氧化物半導體層16起而朝向閘極電極18之方向之厚度，例如，係為0.5nm以上3nm以下。例如，第3部分20c之第2方向之厚度，係為0.5nm以上3nm以下。
絕緣層25，例如，係包含氧(O)。絕緣層25，例如，係包含氧化物。
絕緣層25，例如係包含矽(Si)以及氧(O)。絕緣層25，例如係包含氧化矽。絕緣層25，例如係為氧化矽。
以下，針對第5實施形態之半導體裝置的作用以及效果作說明。
在氧化物半導體層處形成通道之氧化物半導體電晶體，係具備有「OFF動作時之通道漏洩電流為極小」之優良的特性。因此，例如，係能夠將氧化物半導體電晶體適用在DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)之記憶體胞的切換電晶體處。藉由將氧化物半導體電晶體適用在切換電晶體處，DRAM之電荷保持特性係提升。
例如，為了使DRAM之寫入、讀出速度提升，係對於切換電晶體之ON電流之增加有所期望。在氧化物半導體電晶體之臨限值電壓與ON電流之間，係存在有取捨(tradeoff)之關係。換言之，若是氧化物半導體電晶體之臨限值電壓變高，則ON電流係會降低，若是臨限值電壓變低，則ON電流係會增加。
第5實施形態之電晶體500之閘極絕緣層20，係包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)。
第5實施形態之電晶體500，係藉由使閘極絕緣層20包含有上述至少1個的金屬元素、以及氧(O)，而使臨限值電壓與ON電流之間之取捨關係有所改善。故而，係成為能夠使在所期望之臨限值電壓下的ON電流增加。
藉由使閘極絕緣層20包含有上述至少1個的金屬元素以及氧(O)而能夠使臨限值電壓與ON電流之間之取捨關係有所改善的理由，可以推測到，乃是因為在閘極絕緣層20中被形成有固定電荷或者是偶極(dipole)，而電晶體500之臨限值電壓變高之故。
第5實施形態之電晶體500之閘極絕緣層20，較理想，係包含有包含矽(Si)以及氧(O)之第1部分20a。藉由設置第1部分20a，例如，係能夠降低閘極絕緣層20中之阱準位。故而，例如，係能夠降低電晶體500之閘極漏洩電流。
又，例如，藉由設置第1部分20a，例如，係能夠降低閘極絕緣層20與氧化物半導體層16之界面之界面準位。故而，例如，載子之移動度係提升，電晶體300之ON電流係增加。
第5實施形態之電晶體500之閘極絕緣層20，較理想，係包含有包含矽(Si)以及氮(N)之第2部分20b。藉由設置第2部分20b，例如，係能夠對於「在閘極電極18中所包含之金屬擴散至閘極絕緣層20處並導致閘極絕緣層20之漏洩電流增大或者是導致閘極絕緣層20之信賴性降低」的情形作抑制。
第5實施形態之電晶體500之閘極絕緣層20，較理想，係包含有從由氮(N)、碳(C)、氫(H)以及氯(Cl)而成之群中所選擇之至少1個的元素。
藉由使閘極絕緣層20包含有氮(N)或碳(C)，例如，在閘極電極18中所包含之金屬擴散至閘極絕緣層20處的情形係被抑制，而能夠實現閘極絕緣層20之漏洩電流之降低和閘極絕緣層20之信賴性之提升。
藉由使閘極絕緣層20包含有氫(H)或氯(Cl)，例如，在閘極絕緣層20中之阱準位係降低，而能夠實現閘極絕緣層20之漏洩電流之降低和閘極絕緣層20之信賴性之提升。
另外，雖係主要針對在閘極絕緣層20中所包含之上述至少1個的金屬元素係為鋁(Al)的情況來作了說明，但是，就算是上述至少1個的金屬元素係為鋁(Al)以外，亦能夠實現與鋁(Al)相同之作用以及效果。
又，雖係針對閘極絕緣層20為包含第1部分20a、第2部分20b以及第3部分20c之3層構造的情況作為例子來進行了說明，但是，閘極絕緣層20係並不被限定於上述之三層構造。例如，閘極絕緣層20，係亦可為單層構造，亦可為二層構造或四層以上之構造。
若依據第5實施形態之電晶體500，則係成為能夠使在所期望之臨限值電壓下的ON電流增加。
以上，若依據第5實施形態，則在所期望之臨限值電壓下的電晶體之ON電流係增加，而能夠實現電晶體特性為優良之半導體裝置。
(第6實施形態) 第6實施形態之半導體記憶裝置，係具備有被與第5實施形態之半導體裝置和第1電極或第2電極作了電性連接之電容器。
第6實施形態之半導體記憶裝置，係為半導體記憶體600。第6實施形態之半導體記憶裝置，係為DRAM。半導體記憶體600，係將第5實施形態之電晶體500，作為DRAM之記憶體胞的切換電晶體來使用。
以下，針對與第5實施形態相重複之內容，係省略一部分之記述。
第6實施形態之半導體記憶裝置之等價電路圖，係與在第2實施形態中所示之圖11相同。圖11，雖係針對記憶體胞MC為1個的情況來作例示，但是，記憶體胞MC，例如係亦能夠以陣列狀來被作複數個的設置。又，記憶體胞MC，例如係亦能夠以3維狀來被作複數個的配列。
半導體記憶體600，係如同在圖11中所示一般，具備有記憶體胞MC、字元線WL、位元線BL、以及板(plate)線PL。記憶體胞MC，係包含有切換電晶體TR以及電容器CA。
字元線WL，係被與切換電晶體TR之閘極電極作電性連接。位元線BL，係被與切換電晶體TR之源極、汲極電極之其中一者作電性連接。電容器CA之其中一方之電極，係被與切換電晶體TR之源極、汲極電極之另外一者作電性連接。電容器CA之另外一方之電極，係被與板線PL作電性連接。
記憶體胞MC，係藉由在電容器CA中積蓄電荷，而記憶資料。資料之寫入以及讀出，係藉由使切換電晶體TR進行ON動作，來進行之。
例如，係在對於位元線BL施加了所期望之電壓的狀態下，使切換電晶體TR進行ON動作，來進行對於記憶體胞MC之資料之寫入。
又，例如，係使切換電晶體TR進行ON動作，並檢測出與在電容器中所積蓄的電荷量相對應之位元線BL之電壓變化，而進行記憶體胞MC之資料之讀出。
圖20，係為第6實施形態的半導體記憶裝置之示意剖面圖。圖20，係對於半導體記憶體600之記憶體胞MC之剖面作展示。
半導體記憶體600，係包含有矽基板10、切換電晶體TR、電容器CA以及層間絕緣層54。
矽基板10，例如係為單晶矽。基板，例如係亦可為矽基板以外之半導體基板。基板，例如係亦可為絕緣基板。
切換電晶體TR，係具備有第1電極12、第2電極14、氧化物半導體層16、閘極電極18、閘極絕緣層20。閘極絕緣層20，係包含第1部分20a、第2部分20b以及第3部分20c。
切換電晶體TR，係具有與第5實施形態之電晶體500相同之構造。
從第1電極12起而朝向第2電極14之第1方向，例如，係與矽基板10之表面相平行。第2電極14，例如，係於與矽基板10之表面相垂直之第3方向上延伸。
電容器CA，係被設置在切換電晶體TR之第1方向上。電容器CA，係被與第1電極12作電性連接。
電容器CA，係具備有胞電極71、板電極72、電容器絕緣膜73。胞電極71，係被與第1電極12作電性連接。胞電極71，例如係與第1電極12相接。
胞電極71以及板電極72，例如，係為氮化鈦。電容器絕緣膜73，例如，係具有氧化鋯、氧化鋁、氧化鋯之層積構造。
閘極電極18，例如，係被與未圖示之字元線WL作電性連接。第2電極14，例如，係被與未圖示之位元線BL作電性連接。板電極72，例如，係被與未圖示之板線PL作連接。
半導體記憶體600，係將OFF動作時之通道漏洩電流為極小的氧化物半導體電晶體適用在切換電晶體TR處。故而，係實現電荷保持特性為優良之DRAM。
又，半導體記憶體600，係具備有使ON電流有所增加之切換電晶體TR。故而，例如，係實現使寫入、讀出速度有所提升的DRAM。
另外，例如，在圖20中，係亦可於與矽基板10之表面相垂直之第3方向上，將使第2電極14以及板電極72作了共通化的複數之記憶體胞MC作層積。
以上，若依據第6實施形態之半導體記憶體600，則切換電晶體TR之ON電流係增加，而能夠實現動作特性為優良之半導體記憶裝置。
雖係針對本發明之數種實施形態作了說明，但是，該些實施形態，係僅為作為例子所提示者，而並非為對於本發明之範圍作限定者。此些之新穎的實施形態，係可藉由其他之各種形態來實施，在不脫離發明之要旨的範圍內，係可進行各種之省略、置換、變更。此些之實施形態或其變形，係亦被包含於發明之範圍或要旨中，並且亦被包含在申請專利範圍中所記載的發明及其均等範圍內。
以下，針對本發明之構成例作記述。下述構成例，係被包含在本發明之範圍中。 構成例1. 一種半導體裝置，係具備有：第1電極；和 第2電極；和 氧化物半導體層，係被設置於前述第1電極與前述第2電極之間，並被與前述第1電極以及前述第2電極作電性連接；和 閘極電極，係包圍前述氧化物半導體層；和 閘極絕緣層，係被設置在前述閘極電極與前述氧化物半導體層之間，並包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)，並且化學組成為與前述氧化物半導體層相異。
構成例2. 如構成例1所記載之半導體裝置，其中，前述氧化物半導体層係包圍前述第2電極。
構成例3. 如構成例1所記載之半導體裝置，其中，前述閘極絕緣層，係包含有矽(Si)。
構成例4. 如構成例1所記載之半導體裝置，其中，前述閘極絕緣層，係包含有矽(Si)以及氮(N)。
構成例5. 如構成例1所記載之半導體裝置，其中，前述閘極絕緣層，係包含有包含矽(Si)以及氧(O)之第1部分、和包含矽(Si)以及氮(N)之第2部分、以及被設置在前述第1部分與前述第2部分之間並且包含有前述至少1個的金屬元素以及氧(O)之第3部分， 前述第1部分，係被設置在前述氧化物半導體層與前述第2部分之間。
構成例6. 如構成例5所記載之半導體裝置，其中，前述第3部分之前述至少1個的金屬元素之原子濃度，係較前述第1部分以及前述第2部分之前述至少1個的金屬元素之原子濃度而更高， 前述第2部分之氮(N)之原子濃度，係較前述第1部分以及前述第3部分之氮(N)之原子濃度而更高。
構成例7. 如構成例6所記載之半導體裝置，其中，前述第3部分之從前述氧化物半導體層起而朝向前述閘極電極之方向的厚度，係為3nm以下。
構成例8. 一種半導體記憶裝置，係具備有：如構成例1所記載之半導體裝置；和 電容器，係被與前述第1電極或前述第2電極作電性連接。
12:第1電極 14:第2電極 16:氧化物半導體層 16a:第1區域 16ax:高電阻部分 16ay:低電阻部分 16b:第2區域 16bx:高電阻部分 16by:低電阻部分 16c:第3區域 18:閘極電極 20:閘極絕緣層 20a:第1部分 20b:第2部分 20c:第3部分 22:第1絕緣層 24:第2絕緣層 100:電晶體(半導體裝置) 200:半導體記憶體(半導體記憶裝置) 300:電晶體(半導體裝置) 400:半導體記憶體(半導體記憶裝置) CA:電容器
[圖1]係為第1實施形態的半導體裝置之示意剖面圖。 [圖2]係為第1實施形態的半導體裝置之示意剖面圖。 [圖3]係為對於第1實施形態的半導體裝置之製造方法之其中一例作展示之示意剖面圖。 [圖4]係為對於第1實施形態的半導體裝置之製造方法之其中一例作展示之示意剖面圖。 [圖5]係為對於第1實施形態的半導體裝置之製造方法之其中一例作展示之示意剖面圖。 [圖6]係為對於第1實施形態的半導體裝置之製造方法之其中一例作展示之示意剖面圖。 [圖7]係為對於第1實施形態的半導體裝置之製造方法之其中一例作展示之示意剖面圖。 [圖8]係為第1實施形態之半導體裝置的作用以及效果之說明圖。 [圖9]係為第1實施形態的第1變形例之半導體裝置之示意剖面圖。 [圖10]係為第1實施形態的第2變形例之半導體裝置之示意剖面圖。 [圖11]係為第2實施形態的半導體記憶裝置之等價電路圖。 [圖12]係為第2實施形態的半導體記憶裝置之示意剖面圖。 [圖13]係為第3實施形態的半導體裝置之示意剖面圖。 [圖14]係為第3實施形態的半導體裝置之示意剖面圖。 [圖15]係為第3實施形態的半導體裝置之示意剖面圖。 [圖16]係為第4實施形態的半導體記憶裝置之示意剖面圖。 [圖17]係為第5實施形態的半導體裝置之示意剖面圖。 [圖18]係為第5實施形態的半導體裝置之示意剖面圖。 [圖19]係為第5實施形態的半導體裝置之示意剖面圖。 [圖20]係為第6實施形態的半導體記憶裝置之示意剖面圖。
12:第1電極 14:第2電極 16:氧化物半導體層 16a:第1區域 16b:第2區域 16c:第3區域 18:閘極電極 20:閘極絕緣層 20a:第1部分 20b:第2部分 20c:第3部分 22:第1絕緣層 24:第2絕緣層 100:電晶體(半導體裝置)

Claims (18)

  1. 一種半導體裝置，係具備有：第1電極；和第2電極；和氧化物半導體層，係被設置在前述第1電極與前述第2電極之間，並包含有第1區域、和第2區域、以及位置在前述第1區域與前述第2區域之間之第3區域；和閘極電極，係與前述第3區域相對向；和第1絕緣層，係與前述第1區域相對向；和第2絕緣層，係與前述第2區域相對向；和閘極絕緣層，係被設置在前述閘極電極與前述氧化物半導體層之間、和前述第1絕緣層與前述氧化物半導體層之間、以及前述第2絕緣層與前述氧化物半導體層之間，並包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)，並且具有與前述氧化物半導體層相異之化學組成，前述第1區域以及前述第2區域之至少其中一者，係包含有電阻為較前述第3區域之電阻而更高之高電阻部分，前述第1區域係包含有被設置在前述高電阻部分與前述第1電極之間之低電阻部分、或者是前述第2區域係包含有被設置在前述高電阻部分與前述第2電極之間之低電阻部分，前述低電阻部分之電阻，係較前述第3區域之電阻而 更低。
  2. 如請求項1所記載之半導體裝置，其中，前述閘極絕緣層，係包含有矽(Si)。
  3. 如請求項1所記載之半導體裝置，其中，前述閘極絕緣層，係包含有矽(Si)以及氮(N)。
  4. 如請求項3所記載之半導體裝置，其中，被設置在前述第1絕緣層與前述氧化物半導體層之間之前述閘極絕緣層之中之氮的原子濃度，係較被設置在前述閘極電極與前述氧化物半導體層之間之前述閘極絕緣層之中之氮的原子濃度而更低，或者是，被設置在前述第2絕緣層與前述氧化物半導體層之間之前述閘極絕緣層之中之氮的原子濃度，係較被設置在前述閘極電極與前述氧化物半導體層之間之前述閘極絕緣層之中之氮的原子濃度而更低。
  5. 如請求項3所記載之半導體裝置，其中，被設置在前述第1絕緣層與前述氧化物半導體層之間之前述閘極絕緣層之中之前述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比，係較被設置在前述閘極電極與前述氧化物半導體層之間之前述閘極絕緣層之中之前述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比而更高，或者是，被設置在前述第2絕緣層與前述氧化物半導體層之間之前述閘極絕緣層之中之前述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比，係較被設置在前述 閘極電極與前述氧化物半導體層之間之前述閘極絕緣層之中之前述至少其中1個的金屬元素的原子濃度之相對於氮的原子濃度之比而更高。
  6. 如請求項1所記載之半導體裝置，其中，前述閘極絕緣層，係包含有包含矽(Si)以及氧(O)之第1部分、和包含矽(Si)以及氮(N)之第2部分、以及被設置在前述第1部分與前述第2部分之間並且包含有前述至少1個的金屬元素以及氧(O)之第3部分，前述第1部分，係被設置在前述氧化物半導體層與前述第2部分之間。
  7. 如請求項6所記載之半導體裝置，其中，前述第3部分之前述至少1個的金屬元素之原子濃度，係較前述第1部分以及前述第2部分之前述至少1個的金屬元素之原子濃度而更高，前述第2部分之氮(N)的原子濃度，係較前述第1部分以及前述第3部分之氮(N)的原子濃度而更高。
  8. 如請求項6所記載之半導體裝置，其中，前述第3部分之從前述氧化物半導體層起而朝向前述閘極電極之方向的厚度，係為3nm以下。
  9. 如請求項1所記載之半導體裝置，其中，前述閘極絕緣層，係包含有從由氮(N)、碳(C)、氫(H)以及氯(Cl)而成之群中所選擇之至少1個的元素。
  10. 如請求項1所記載之半導體裝置，其中， 前述閘極電極係包圍前述第3區域，前述第1絕緣層係包圍前述第1區域，前述第2絕緣層係包圍前述第2區域。
  11. 一種半導體記憶裝置，係具備有：如請求項1所記載之半導體裝置；和電容器，係被與前述第1電極或前述第2電極作電性連接。
  12. 一種半導體裝置，係具備有：第1電極；和第2電極；和氧化物半導體層，係被設置於前述第1電極與前述第2電極之間，並被與前述第1電極以及前述第2電極作電性連接；和閘極電極，係被前述氧化物半導體層所包圍；和閘極絕緣層，係被設置在前述閘極電極與前述氧化物半導體層之間，並包含有從由鋁(Al)、鉿(Hf)、鋯(Zr)、鑭(La)、釔(Y)、鋅(Zn)、銦(In)、錫(Sn)以及鎵(Ga)而成之群之中所選擇之至少1個的金屬元素、以及氧(O)，並且化學組成為與前述氧化物半導體層相異。
  13. 如請求項12所記載之半導體裝置，其中，前述閘極絕緣層，係包含有矽(Si)。
  14. 如請求項12所記載之半導體裝置，其中，前述閘極絕緣層，係包含有矽(Si)以及氮(N)。
  15. 如請求項12所記載之半導體裝置，其中，前述閘極絕緣層，係包含有包含矽(Si)以及氧(O)之第1部分、和包含矽(Si)以及氮(N)之第2部分、以及被設置在前述第1部分與前述第2部分之間並且包含有前述至少1個的金屬元素以及氧(O)之第3部分，前述第1部分，係被設置在前述氧化物半導體層與前述第2部分之間。
  16. 如請求項15所記載之半導體裝置，其中，前述第3部分之前述至少1個的金屬元素之原子濃度，係較前述第1部分以及前述第2部分之前述至少1個的金屬元素之原子濃度而更高，前述第2部分之氮(N)的原子濃度，係較前述第1部分以及前述第3部分之氮(N)的原子濃度而更高。
  17. 如請求項15所記載之半導體裝置，其中，前述第3部分之從前述氧化物半導體層起而朝向前述閘極電極之方向的厚度，係為3nm以下。
  18. 一種半導體記憶裝置，係具備有：如請求項12所記載之半導體裝置；和電容器，係被與前述第1電極或前述第2電極作電性連接。
TW112126203A 2023-03-24 2023-07-13 半導體裝置及半導體記憶裝置 TWI875080B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023048944A JP2024137422A (ja) 2023-03-24 2023-03-24 半導体装置及び半導体記憶装置
JP2023-048944 2023-03-24

Publications (2)

Publication Number Publication Date
TW202439926A TW202439926A (zh) 2024-10-01
TWI875080B true TWI875080B (zh) 2025-03-01

Family

ID=92765276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112126203A TWI875080B (zh) 2023-03-24 2023-07-13 半導體裝置及半導體記憶裝置

Country Status (4)

Country Link
US (1) US20240321995A1 (zh)
JP (1) JP2024137422A (zh)
CN (1) CN118693151A (zh)
TW (1) TWI875080B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201138070A (en) * 2009-09-29 2011-11-01 Samsung Electronics Co Ltd Vertical-type semiconductor device and method of manufacturing the same
TW201304073A (zh) * 2011-03-10 2013-01-16 Semiconductor Energy Lab 記憶體裝置及其製造方法
US20200044095A1 (en) * 2017-03-30 2020-02-06 Intel Corporation Vertical multi-gate thin film transistors
TW202137417A (zh) * 2020-03-24 2021-10-01 日商鎧俠股份有限公司 半導體裝置及半導體記憶裝置
US20220302120A1 (en) * 2021-03-22 2022-09-22 Kioxia Corporation Semiconductor device and semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841675B2 (en) * 2011-09-23 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Minute transistor
US9320111B2 (en) * 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR102403389B1 (ko) * 2016-09-12 2022-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2020222068A1 (ja) * 2019-04-30 2020-11-05 株式会社半導体エネルギー研究所 冗長メモリセルを有する記憶装置、半導体装置、および、電子機器
JP2023044118A (ja) * 2021-09-17 2023-03-30 キオクシア株式会社 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201138070A (en) * 2009-09-29 2011-11-01 Samsung Electronics Co Ltd Vertical-type semiconductor device and method of manufacturing the same
TW201304073A (zh) * 2011-03-10 2013-01-16 Semiconductor Energy Lab 記憶體裝置及其製造方法
US20200044095A1 (en) * 2017-03-30 2020-02-06 Intel Corporation Vertical multi-gate thin film transistors
US20220149208A1 (en) * 2017-03-30 2022-05-12 Intel Corporation Vertical multi-gate thin film transistors
TW202137417A (zh) * 2020-03-24 2021-10-01 日商鎧俠股份有限公司 半導體裝置及半導體記憶裝置
US20220302120A1 (en) * 2021-03-22 2022-09-22 Kioxia Corporation Semiconductor device and semiconductor memory device

Also Published As

Publication number Publication date
TW202439926A (zh) 2024-10-01
US20240321995A1 (en) 2024-09-26
JP2024137422A (ja) 2024-10-07
CN118693151A (zh) 2024-09-24

Similar Documents

Publication Publication Date Title
US11942545B2 (en) Semiconductor memory device
US11349033B2 (en) Semiconductor device and semiconductor memory device
TWI789716B (zh) 半導體裝置及半導體記憶裝置
TWI872299B (zh) 半導體裝置及半導體記憶裝置
CN115835623B (zh) 半导体存储装置
TWI866053B (zh) 半導體裝置及半導體記憶裝置
TWI830322B (zh) 半導體裝置及半導體記憶裝置
TWI797917B (zh) 半導體裝置、半導體記憶裝置及半導體裝置之製造方法
TWI875080B (zh) 半導體裝置及半導體記憶裝置
TWI852037B (zh) 半導體裝置、半導體記憶裝置、及半導體裝置之製造方法
TWI835220B (zh) 半導體裝置及半導體記憶裝置
TWI845327B (zh) 半導體裝置以及半導體記憶裝置
TWI855363B (zh) 半導體裝置及半導體記憶裝置
CN117279367A (zh) 半导体存储装置