[go: up one dir, main page]

TWI830322B - 半導體裝置及半導體記憶裝置 - Google Patents

半導體裝置及半導體記憶裝置 Download PDF

Info

Publication number
TWI830322B
TWI830322B TW111129020A TW111129020A TWI830322B TW I830322 B TWI830322 B TW I830322B TW 111129020 A TW111129020 A TW 111129020A TW 111129020 A TW111129020 A TW 111129020A TW I830322 B TWI830322 B TW I830322B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
electrode
layer
oxide
Prior art date
Application number
TW111129020A
Other languages
English (en)
Other versions
TW202339203A (zh
Inventor
佐久間恵子
塩川太郎
佐久間究
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202339203A publication Critical patent/TW202339203A/zh
Application granted granted Critical
Publication of TWI830322B publication Critical patent/TWI830322B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

實施方式提供一種電晶體特性優異的半導體裝置。實施方式的半導體裝置包括：第一電極；第二電極；第一氧化物半導體層，設於第一電極與第二電極之間；閘極電極，與第一氧化物半導體層相向；第二氧化物半導體層，設於閘極電極與第一氧化物半導體層之間，且與第一電極隔開；以及閘極絕緣層，設於閘極電極與第二氧化物半導體層之間。

Description

半導體裝置及半導體記憶裝置
本發明的實施方式是有關於一種半導體裝置及半導體記憶裝置。
[相關申請案的參照]
本申請案享有以日本專利申請案2022-041799號(申請日：2022年3月16日)為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包含基礎申請案的全部內容。
在氧化物半導體層形成通道的氧化物半導體電晶體具備斷開動作時的通道漏電流極小的優異特性。因此，例如可將氧化物半導體電晶體適用於動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)的記憶胞元的開關電晶體。
本發明所欲解決的課題在於提供一種電晶體特性優異的半導體裝置。
實施方式的半導體裝置包括：第一電極；第二電極；第一氧化物半導體層，設於所述第一電極與所述第二電極之間；閘極電極，與所述第一氧化物半導體層相向；第二氧化物半導體層，設於所述閘極電極與所述第一氧化物半導體層之間，且與所述第 一電極隔開；以及閘極絕緣層，設於所述閘極電極與所述第二氧化物半導體層之間。
實施方式的半導體記憶裝置，包括：第一電極；第二電極；第一氧化物半導體層，設於所述第一電極與所述第二電極之間；閘極電極，與所述第一氧化物半導體層相向；第二氧化物半導體層，設於所述閘極電極與所述第一氧化物半導體層之間，且與所述第一電極隔開；閘極絕緣層，設於所述閘極電極與所述第二氧化物半導體層之間；以及電容器，電性連接於所述第一電極或所述第二電極。
10:矽基板
12:下部電極(第一電極)
14:上部電極(第二電極)
16:第一氧化物半導體層
16a:第一部分
17:第二氧化物半導體層
18:閘極電極
20:閘極絕緣層
22:基板絕緣層
24:下部絕緣層
26:上部絕緣層
31:第一氧化矽膜
32:第一氧化銦錫膜
33:第二氧化矽膜
34:鎢層
35:第三氧化矽膜
36:開口部
37:第四氧化矽膜
38:第一氧化物半導體膜
41:第二氧化物半導體膜
42:第二氧化銦錫膜
45:氧化物半導體膜
46:芯絕緣層
50:下部層間絕緣層
52:上部層間絕緣層
71:胞元電極
72:板電極
73:電容器絕緣膜
100、200、300、400、201、900:電晶體(半導體裝置)
500:半導體記憶體(半導體記憶裝置)
BL:位元線
CA:電容器
MC:記憶胞元
PL:板線
TR:開關電晶體
WL:字元線
圖1是第一實施方式的半導體裝置的示意剖面圖。
圖2是第一實施方式的半導體裝置的示意剖面圖。
圖3是第一實施方式的半導體裝置的示意剖面圖。
圖4是表示第一實施方式的半導體裝置的製造方法的一例的示意剖面圖。
圖5是表示第一實施方式的半導體裝置的製造方法的一例的示意剖面圖。
圖6是表示第一實施方式的半導體裝置的製造方法的一例的示意剖面圖。
圖7是表示第一實施方式的半導體裝置的製造方法的一例的示意剖面圖。
圖8是表示第一實施方式的半導體裝置的製造方法的一例的示意剖面圖。
圖9是表示第一實施方式的半導體裝置的製造方法的一例的示意剖面圖。
圖10是表示第一實施方式的半導體裝置的製造方法的一例的示意剖面圖。
圖11是表示第一實施方式的半導體裝置的製造方法的一例的示意剖面圖。
圖12是比較例的半導體裝置的示意剖面圖。
圖13是表示比較例的半導體裝置的製造方法的一例的示意剖面圖。
圖14是表示比較例的半導體裝置的製造方法的一例的示意剖面圖。
圖15是表示比較例的半導體裝置的製造方法的一例的示意剖面圖。
圖16是第二實施方式的半導體裝置的示意剖面圖。
圖17是第二實施方式的變形例的半導體裝置的示意剖面圖。
圖18是第三實施方式的半導體裝置的示意剖面圖。
圖19是第四實施方式的半導體裝置的示意剖面圖。
圖20是第五實施方式的半導體記憶裝置的等價電路圖。
圖21是第五實施方式的半導體記憶裝置的示意剖面圖。
以下，參照圖式來說明本發明的實施方式。再者，以下的說明中，對於相同或類似的構件等標註相同的符號，對於已說明了一次的構件等，有時適當省略其說明。
而且，本說明書中，有時為了方便而使用「上」或「下」等用語。「上」或「下」不過是表示圖式內的相對位置關係的用語，並非規定相對於重力的位置關係的用語。
構成本說明書中的半導體裝置以及半導體記憶裝置的構件的化學成分的定性分析以及定量分析例如可藉由二次離子質量分析法(Secondary Ion Mass Spectrometry，SIMS)、能量分散型X射線分光法(Energy Dispersive X-ray Spectroscopy，EDX)、拉塞福反向散射分析法(Rutherford Back-Scattering Spectroscopy，RBS)來進行。而且，對於構成半導體裝置以及半導體記憶裝置的構件的厚度、構件間的距離、結晶粒徑等的測定，例如可使用透射型電子顯微鏡(Transmission Electron Microscope，TEM)。
(第一實施方式)
第一實施方式的半導體裝置包括：第一電極；第二電極；第一氧化物半導體層，設於第一電極與第二電極之間；閘極電極，與第一氧化物半導體層相向；第二氧化物半導體層，設於閘極電極與第一氧化物半導體層之間，且與第一電極隔開；以及閘極絕緣層，設於閘極電極與第二氧化物半導體層之間。
圖1、圖2以及圖3是第一實施方式的半導體裝置的示意剖面圖。圖2是圖1的AA'剖面圖。圖3是圖1的BB'剖面圖。 圖1中，將上下方向稱作第一方向。圖1中，將左右方向稱作第二方向。第二方向垂直於第一方向。
第一實施方式的半導體裝置為電晶體100。電晶體100是在氧化物半導體中形成通道的氧化物半導體電晶體。電晶體100中，閘極電極是包圍形成有通道的氧化物半導體層而設。電晶體100為所謂的環閘電晶體(Surrounding Gate Transistor，SGT)。電晶體100為所謂的縱型電晶體。
電晶體100包括下部電極12、上部電極14、第一氧化物半導體層16、第二氧化物半導體層17、閘極電極18、閘極絕緣層20、下部絕緣層24以及上部絕緣層26。第一氧化物半導體層16包含第一部分16a。
下部電極12為第一電極的一例。上部電極14為第二電極的一例。
矽基板10例如為單晶矽。基板並不限定於矽基板。基板例如亦可為矽基板以外的半導體基板。基板例如亦可為絕緣基板。
下部電極12被設於矽基板10之上。在矽基板10與下部電極12之間，設有基板絕緣層22。
下部電極12作為電晶體100的源極電極或汲極電極發揮功能。
下部電極12為導電體。下部電極12例如包含氧化物導電體或金屬。下部電極12例如是包含銦(In)、錫(Sn)以及氧 (O)的氧化物導電體。下部電極12例如為氧化銦錫。下部電極12例如是包含鎢(W)、鉬(Mo)、銅(Cu)、鋁(Al)、鈦(Ti)或鉭(Ta)的金屬。
下部電極12例如亦可具有多個導電體的積層結構。
上部電極14被設於矽基板10之上。上部電極14被設於下部電極12之上。在矽基板10與上部電極14之間設有下部電極12。自下部電極12朝向上部電極14的方向為第一方向。
上部電極14作為電晶體100的源極電極或汲極電極發揮功能。
上部電極14為導電體。上部電極14例如包含氧化物導電體或金屬。上部電極14例如是包含銦(In)、錫(Sn)以及氧(O)的氧化物導電體。上部電極14例如為氧化銦錫。上部電極14例如是包含鎢(W)、鉬(Mo)、銅(Cu)、鋁(Al)、鈦(Ti)或鉭(Ta)的金屬。
上部電極14例如亦可具有多個導電體的積層結構。
下部電極12與上部電極14例如是由同一材料所形成。下部電極12以及上部電極14例如是包含銦(In)、錫(Sn)以及氧(O)的氧化物導電體。下部電極12以及上部電極14例如為氧化銦錫。
第一氧化物半導體層16被設於矽基板10之上。第一氧化物半導體層16被設於下部電極12與上部電極14之間。第一氧化物半導體層16例如與下部電極12相接。第一氧化物半導體層 16例如與上部電極14相接。
在與第一方向垂直的剖面中，第一氧化物半導體層16的第二方向的寬度例如自上部電極14朝向下部電極12而變小。例如，在與第一方向平行的剖面中，第一氧化物半導體層16的側面具有正錐形狀。
第一氧化物半導體層16的第一方向的長度例如為80nm以上且200nm以下。第一氧化物半導體層16的第二方向的寬度例如為20nm以上且100nm以下。
第一氧化物半導體層16為氧化物半導體。第一氧化物半導體層16例如為非晶。
第一氧化物半導體層16例如包含選自由銦(In)、鎵(Ga)、矽(Si)、鋁(Al)以及錫(Sn)所組成的群組中的至少一個元素與鋅(Zn)以及氧(O)。第一氧化物半導體層16例如包含銦(In)、鎵(Ga)以及鋅(Zn)。第一氧化物半導體層16例如包含銦(In)、鋁(Al)以及鋅(Zn)。
第一氧化物半導體層16例如包含選自由鈦(Ti)、鋅(Zn)以及鎢(W)所組成的群組中的至少一個元素。第一氧化物半導體層16例如包含氧化鈦、氧化鋅或氧化鎢。
第一氧化物半導體層16例如具有與下部電極12的化學成分以及上部電極14的化學成分不同的化學成分。
第一氧化物半導體層16包含第一部分16a。如圖3所示，第一部分16a在與第一方向垂直的面中被下部電極12包圍。
第一氧化物半導體層16例如包含氧空位。第一氧化物半導體層16中的氧空位作為施子發揮功能。
第二氧化物半導體層17被設於矽基板10之上。第二氧化物半導體層17被設於閘極電極18與第一氧化物半導體層16之間。
如圖2所示，第二氧化物半導體層17包圍第一氧化物半導體層16。第二氧化物半導體層17與第一氧化物半導體層16相接。
第二氧化物半導體層17被設於下部電極12與上部電極14之間。第二氧化物半導體層17與下部電極12隔開。第二氧化物半導體層17在第一方向上與下部電極12隔開。在第一方向上，在第二氧化物半導體層17與下部電極12之間設有閘極絕緣層20。
例如，在與第一方向平行的剖面中，第二氧化物半導體層17的側面具有正錐形狀。
在第二氧化物半導體層17中，形成有在電晶體100的導通動作時成為電流路徑的通道。
第二氧化物半導體層17為氧化物半導體。第二氧化物半導體層17例如為非晶。
第二氧化物半導體層17例如包含選自由銦(In)、鎵(Ga)、矽(Si)、鋁(Al)以及錫(Sn)所組成的群組中的至少一個元素與鋅(Zn)以及氧(O)。第二氧化物半導體層17例如包含銦(In)、鎵(Ga)以及鋅(Zn)。第二氧化物半導體層17例如 包含銦(In)、鋁(Al)以及鋅(Zn)。
第二氧化物半導體層17例如包含選自由鈦(Ti)、鋅(Zn)以及鎢(W)所組成的群組中的至少一個元素。第二氧化物半導體層17例如包含氧化鈦、氧化鋅或氧化鎢。
第二氧化物半導體層17例如具有與第一氧化物半導體層16相同的化學成分。第二氧化物半導體層17例如具有與下部電極12的化學成分以及上部電極14的化學成分不同的化學成分。
第二氧化物半導體層17的、閘極絕緣層20與第一氧化物半導體層16之間的部分的厚度例如為2nm以上且10nm以下。
閘極電極18與第一氧化物半導體層16相向。而且，閘極電極18與第二氧化物半導體層17相向。閘極電極18是以其在第一方向上的位置座標成為下部電極12在第一方向上的位置座標與上部電極14在第一方向上的位置座標之間的值的方式而設。
如圖2所示，閘極電極18是包圍第一氧化物半導體層16而設。閘極電極18被設於第一氧化物半導體層16的周圍。
如圖2所示，閘極電極18是包圍第二氧化物半導體層17而設。閘極電極18被設於第二氧化物半導體層17的周圍。
閘極電極18例如為金屬、金屬化合物或半導體。閘極電極18例如包含鎢(W)。
閘極電極18的第一方向的長度例如為20nm以上且100nm以下。
閘極絕緣層20被設於閘極電極18與第二氧化物半導體 層17之間。閘極絕緣層20是包圍第二氧化物半導體層17而設。閘極絕緣層20與第二氧化物半導體層17相接。
閘極絕緣層20例如為氧化物、氮化物或氮氧化物。閘極絕緣層20例如包含氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿或氧化鋯。閘極絕緣層20例如包含氧化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉿膜或氧化鋯膜。閘極絕緣層20例如包含所述例示中列舉的膜的積層膜。閘極絕緣層20的厚度例如為2nm以上且10nm以下。
基板絕緣層22被設於矽基板10與下部電極12之間。基板絕緣層22例如為氧化物、氮化物或氮氧化物。基板絕緣層22例如包含氧化矽、氮化矽或氮氧化矽。基板絕緣層22例如為氧化矽、氮化矽或氮氧化矽。
下部絕緣層24被設於下部電極12之上。下部絕緣層24被設於閘極電極18與下部電極12之間。
下部絕緣層24包圍第一氧化物半導體層16以及第二氧化物半導體層17。下部絕緣層24包圍閘極絕緣層20。在下部絕緣層24與第二氧化物半導體層17之間設有閘極絕緣層20。
下部絕緣層24例如為氧化物、氮化物或氮氧化物。下部絕緣層24例如包含氧化矽、氮化矽或氮氧化矽。下部絕緣層24例如包含氧化矽層、氮化矽層或氮氧化矽層。下部絕緣層24例如為氧化矽層、氮化矽層或氮氧化矽層。
上部絕緣層26被設於閘極電極18之上。上部絕緣層26 被設於閘極電極18與上部電極14之間。
上部絕緣層26包圍第一氧化物半導體層16以及第二氧化物半導體層17。上部絕緣層26包圍閘極絕緣層20。在上部絕緣層26與第二氧化物半導體層17之間設有閘極絕緣層20。
上部絕緣層26例如為氧化物、氮化物或氮氧化物。上部絕緣層26例如包含氧化矽、氮化矽或氮氧化矽。上部絕緣層26例如包含氧化矽層、氮化矽層或氮氧化矽層。上部絕緣層26例如為氧化矽層、氮化矽層或氮氧化矽層。
接下來，對第一實施方式的半導體裝置的製造方法的一例進行說明。
圖4、圖5、圖6、圖7、圖8、圖9、圖10以及圖11是表示第一實施方式的半導體裝置的製造方法的一例的示意剖面圖。圖4~圖11分別表示與圖1對應的剖面。圖4~圖11是表示電晶體100的製造方法的一例的圖。
首先，在矽基板10上，依序沿第一方向積層第一氧化矽膜31、第一氧化銦錫膜32、第二氧化矽膜33、鎢層34以及第三氧化矽膜35(圖4)。第一氧化矽膜31、第一氧化銦錫膜32、第二氧化矽膜33、鎢層34以及第三氧化矽膜35例如是藉由化學氣相沈積(Chemical Vapor Deposition，CVD)法而形成。
第一氧化矽膜31最終成為基板絕緣層22。第一氧化銦錫膜32的一部分最終成為下部電極12。第二氧化矽膜33的一部分最終成為下部絕緣層24。鎢層34的一部分最終成為閘極電極 18。第三氧化矽膜35的一部分最終成為上部絕緣層26。
接下來，形成自第三氧化矽膜35的表面貫穿第三氧化矽膜35、鎢層34、第二氧化矽膜33而到達第一氧化銦錫膜32的開口部36(圖5)。開口部36例如具有朝向第一氧化銦錫膜32而孔徑變小的正錐形狀。開口部36例如是使用微影法以及反應離子蝕刻(Reactive Ion Etching，RIE)法而形成。
接下來，在開口部36的內部，形成第四氧化矽膜37(圖6)。第四氧化矽膜37例如是藉由CVD法而形成。第四氧化矽膜37的一部分最終成為閘極絕緣層20。
接下來，在開口部36的內部，形成第一氧化物半導體膜38(圖7)。第一氧化物半導體膜38的一部分成為第二氧化物半導體層17。
第一氧化物半導體膜38例如包含銦(In)、鎵(Ga)以及鋅(Zn)。第一氧化物半導體膜38例如利用CVD法而形成。
接下來，對開口部36的底部的第一氧化物半導體膜38以及第四氧化矽膜37進行蝕刻，使第一氧化銦錫膜32露出(圖8)。進而，對第一氧化銦錫膜32進行蝕刻而形成凹部40。第一氧化物半導體膜38、第四氧化矽膜37以及第一氧化銦錫膜32是使用RIE法來蝕刻。
在對第一氧化物半導體膜38、第四氧化矽膜37以及第一氧化銦錫膜32進行蝕刻時，第一氧化物半導體膜38的表面被暴露於蝕刻下，因此會受到加工損傷。
接下來，以第二氧化物半導體膜41來嵌入開口部36(圖9)。第二氧化物半導體膜41的一部分成為第一氧化物半導體層16。嵌入凹部40的第一氧化物半導體層16成為第一氧化物半導體層16的第一部分16a。
第二氧化物半導體膜41例如包含銦(In)、鎵(Ga)以及鋅(Zn)。第二氧化物半導體膜41例如利用CVD法而形成。
接下來，去除第二氧化物半導體膜41的上部，使第三氧化矽膜35的表面露出(圖10)。第二氧化物半導體膜41例如是使用RIE法來進行蝕刻而去除。
接下來，形成第二氧化銦錫膜42(圖11)。第二氧化銦錫膜42為第二導電膜的一例。第二氧化銦錫膜42例如是藉由CVD法而形成。第二氧化銦錫膜42最終成為上部電極14。
藉由以上的製造方法，製造圖1、圖2以及圖3所示的電晶體100。
以下，對第一實施方式的半導體裝置的作用以及效果進行說明。
在氧化物半導體層中形成通道的氧化物半導體電晶體具備斷開動作時的通道漏電流極小的優異特性。因此，例如研討將氧化物半導體電晶體適用於DRAM的記憶胞元的開關電晶體。由於斷開動作時的通道漏電流極小，因此藉由將氧化物半導體電晶體適用於開關電晶體，從而DRAM的電荷保持特性提高。
圖12是比較例的半導體裝置的示意剖面圖。圖12是與 第一實施方式的半導體裝置的圖1對應的圖。
比較例的半導體裝置為電晶體900。電晶體900為氧化物半導體電晶體。電晶體900與第一實施方式的電晶體100的不同之處在於，在閘極電極18與第一氧化物半導體層16之間不包括第二氧化物半導體層17。而且，電晶體900與第一實施方式的電晶體100的不同之處在於，第一氧化物半導體層16不包括第一部分16a。
比較例的電晶體900中，閘極絕緣層20與第一氧化物半導體層16相接。
圖13、圖14以及圖15是表示比較例的半導體裝置的製造方法的一例的示意剖面圖。圖13、圖14以及圖15分別表示與圖12對應的剖面。圖13、圖14以及圖15是表示電晶體900的製造方法的一例的圖。
直至在開口部36的內部形成第四氧化矽膜37為止，與第一實施方式的製造方法同樣(圖13)。第四氧化矽膜37例如是藉由CVD法而形成。第四氧化矽膜37的一部分最終成為閘極絕緣層20。
接下來，對開口部36的底部的第四氧化矽膜37進行蝕刻，使第一氧化銦錫膜32露出(圖14)。第四氧化矽膜37是使用RIE法來蝕刻。
在對第四氧化矽膜37進行蝕刻時，第四氧化矽膜37的表面被暴露於蝕刻中，因此會受到加工損傷。
接下來，以氧化物半導體膜45來嵌入開口部36(圖15)。氧化物半導體膜45的一部分成為第一氧化物半導體層16。
氧化物半導體膜45例如包含銦(In)、鎵(Ga)以及鋅(Zn)。氧化物半導體膜45例如利用CVD法而形成。
隨後，去除氧化物半導體膜45的上部，使第三氧化矽膜35的表面露出。隨後，與第一實施方式的製造方法同樣地，形成成為上部電極14的氧化銦錫膜。
藉由以上的製造方法，製造圖12所示的電晶體900。
比較例的電晶體900的製造方法中，在對開口部36底部的第四氧化矽膜37進行蝕刻時，成為閘極絕緣層20的第四氧化矽膜37的表面暴露於蝕刻中，會受到加工損傷。尤其，在第四氧化矽膜37的表面為正錐形狀的情況下，對表面造成的加工損傷將變大。因此，例如電晶體900的閘極絕緣層20的漏電流增大，或者閘極絕緣層20的可靠性下降。
而且，例如因閘極絕緣層20與第一氧化物半導體層16的界面受到加工損傷，而載子的遷移率下降，電晶體900的導通電流下降。
第一實施方式的電晶體100中，在閘極絕緣層20與第一氧化物半導體層16之間設有第二氧化物半導體層17。藉由設置第二氧化物半導體層17，從而在對開口部36底部的第四氧化矽膜37進行蝕刻時，成為閘極絕緣層20的第四氧化矽膜37的表面由第一氧化物半導體膜38予以保護。
因此，成為閘極絕緣層20的第四氧化矽膜37的表面不會暴露於蝕刻中。因而，不會產生電晶體100的閘極絕緣層20的漏電流的增大或閘極絕緣層20的可靠性的下降。
而且，第一實施方式的電晶體100中，第一氧化物半導體層16包括與下部電極12相接的第一部分16a。藉由包括第一部分16a，從而可增大第一氧化物半導體層16與下部電極12之間的接觸面積。因此，第一氧化物半導體層16與下部電極12之間的接觸電阻降低。因而，電晶體100的導通電流增大。
第一實施方式的電晶體100中，在對開口部36底部的第四氧化矽膜37進行蝕刻時，成為閘極絕緣層20的第四氧化矽膜37的表面由第一氧化物半導體膜38予以保護。因此，容易藉由過蝕刻來形成凹部40(圖8)。使用該凹部40，可形成與下部電極12相接的第一部分16a。
以上，根據第一實施方式，實現電晶體特性優異的半導體裝置。
(第二實施方式)
第二實施方式的半導體裝置與第一實施方式的半導體裝置的不同之處在於，第一氧化物半導體層的化學成分與第二氧化物半導體層的化學成分不同。以下，對於與第一實施方式重覆的內容，有時省略部分記述。
圖16是第二實施方式的半導體裝置的示意剖面圖。圖16是與第一實施方式的圖1對應的圖。
第二實施方式的半導體裝置為電晶體200。電晶體200是在氧化物半導體中形成通道的氧化物半導體電晶體。電晶體200中，閘極電極是包圍形成有通道的氧化物半導體層而設。電晶體200為所謂的SGT。電晶體200為所謂的縱型電晶體。
電晶體200包括下部電極12、上部電極14、第一氧化物半導體層16、第二氧化物半導體層17、閘極電極18、閘極絕緣層20、下部絕緣層24以及上部絕緣層26。第一氧化物半導體層16包含第一部分16a。
電晶體200的第一氧化物半導體層16的化學成分與第二氧化物半導體層17的化學成分不同。
例如，第二氧化物半導體層17的銦(In)的原子濃度高於第一氧化物半導體層16的銦(In)的原子濃度。例如，第二氧化物半導體層17以及第一氧化物半導體層16包含銦(In)、鎵(Ga)以及鋅(Zn)，第二氧化物半導體層17的銦(In)的原子濃度高於第一氧化物半導體層16的銦(In)的原子濃度。
而且，例如第一氧化物半導體層16的鎵(Ga)的原子濃度高於第二氧化物半導體層17的鎵(Ga)的原子濃度。例如，第一氧化物半導體層16以及第二氧化物半導體層17包含銦(In)、鎵(Ga)以及鋅(Zn)，第一氧化物半導體層16的鎵(Ga)的原子濃度高於第二氧化物半導體層17的鎵(Ga)的原子濃度。
而且，例如第二氧化物半導體層17包含銦(In)、鋁(Al)以及鋅(Zn)，第一氧化物半導體層16包含銦(In)、鎵(Ga)以 及鋅(Zn)。例如，第二氧化物半導體層17的鋁(Al)的原子濃度高於第一氧化物半導體層16的鋁(Al)的原子濃度。
根據第二實施方式的電晶體200，藉由改變第一氧化物半導體層16的化學成分與第二氧化物半導體層17的化學成分，從而可使電晶體特性最佳化。
例如，藉由使第二氧化物半導體層17的銦(In)的原子濃度高於第一氧化物半導體層16的銦(In)的原子濃度，從而電晶體200的載子遷移率提高，可使導通電流增加。
藉由增高第二氧化物半導體層17的銦(In)的原子濃度，第二氧化物半導體層17的載子遷移率提高。電晶體200中，第二氧化物半導體層17將閘極絕緣層20夾在中間而與下部電極12隔開。因此，自第二氧化物半導體層17朝向下部電極12的直接的電流路徑被阻斷。因而，即便第二氧化物半導體層17的載子遷移率提高，亦可抑制電晶體200的斷開漏電流的增加。
而且，藉由使第一氧化物半導體層16的鎵(Ga)的原子濃度高於第二氧化物半導體層17的鎵(Ga)的原子濃度，從而電晶體200的載子遷移率下降，可使斷開漏電流降低。
藉由增高第一氧化物半導體層16的鎵(Ga)的原子濃度，從而第一氧化物半導體層16的載子遷移率下降。電晶體200中，在閘極絕緣層20的正下方設有第二氧化物半導體層17。導通電流主要流經閘極絕緣層20正下方的第二氧化物半導體層17。因此，即便第一氧化物半導體層16的載子遷移率下降，亦可抑制電 晶體200的導通電流的下降。
而且，藉由使第二氧化物半導體層17的鋁(Al)的原子濃度高於第一氧化物半導體層16的鋁(Al)的原子濃度，從而可抑制電晶體200的臨限值變動。第二氧化物半導體層17例如包含銦(In)、鋁(Al)以及鋅(Zn)。
藉由增高第二氧化物半導體層17的鋁(Al)的原子濃度，從而第二氧化物半導體層17的耐熱性提高。因而，可抑制電晶體200的臨限值變動。第一氧化物半導體層16的化學成分可為了使耐熱性以外的特性最佳化而選擇。第一氧化物半導體層16例如包含銦(In)、鎵(Ga)以及鋅(Zn)。
(變形例)
圖17是第二實施方式的變形例的半導體裝置的示意剖面圖。圖17是與第二實施方式的圖16對應的圖。
第二實施方式的變形例的電晶體201與第二實施方式的電晶體200的不同之處在於，第二氧化物半導體層17與上部電極14隔開。在第一方向上，在第二氧化物半導體層17與上部電極14之間設有第一氧化物半導體層16。變形例的電晶體201例如可藉由下述方式而形成，即，在與第一實施方式的製造方法的圖8對應的凹部形成的蝕刻時，選擇成為第二氧化物半導體層17的氧化物半導體膜的蝕刻速率較成為閘極絕緣層20的氧化矽膜的蝕刻速率快的蝕刻條件。
根據變形例的電晶體201，第二氧化物半導體層17將第 一氧化物半導體層16夾在中間而與上部電極14隔開。因此，自第二氧化物半導體層17朝向上部電極14的直接的電流路徑被阻斷。因而，即便第二氧化物半導體層17的載子遷移率提高，與第二實施方式的電晶體200相比，亦可進一步抑制電晶體201的斷開漏電流的增加。
以上，根據第二實施方式以及變形例，可實現電晶體特性優異的半導體裝置。
(第三實施方式)
第三實施方式的半導體裝置與第一實施方式的半導體裝置的不同之處在於，包含芯絕緣層。以下，對於與第一實施方式重覆的內容，有時省略部分記述。
圖18是第三實施方式的半導體裝置的示意剖面圖。圖18是與第一實施方式的圖1對應的圖。
第三實施方式的半導體裝置為電晶體300。電晶體300是在氧化物半導體中形成通道的氧化物半導體電晶體。電晶體300中，閘極電極是包圍形成有通道的氧化物半導體層而設。電晶體300為所謂的SGT。電晶體300為所謂的縱型電晶體。
電晶體300包括下部電極12、上部電極14、第一氧化物半導體層16、第二氧化物半導體層17、閘極電極18、閘極絕緣層20、下部絕緣層24以及上部絕緣層26。第一氧化物半導體層16包含第一部分16a、芯絕緣層46。
芯絕緣層46在與第一方向垂直的面中被第一氧化物半 導體層16包圍。芯絕緣層46例如包含閘極電極18，在與第一方向垂直的剖面中被第一氧化物半導體層16包圍。
芯絕緣層46例如為氧化物、氮化物或氮氧化物。芯絕緣層46例如包含氧化矽、氮化矽或氮氧化矽。芯絕緣層46例如包含氧化矽層、氮化矽層或氮氧化矽層。芯絕緣層46例如為氧化矽層、氮化矽層或氮氧化矽層。
藉由包含芯絕緣層46，例如第一氧化物半導體層16的體積下降，電晶體300的斷開漏電流降低。
以上，根據第三實施方式，可實現電晶體特性優異的半導體裝置。
(第四實施方式)
第四實施方式的半導體裝置與第一實施方式的半導體裝置的不同之處在於，在與第一方向平行的剖面中，第一氧化物半導體層的側面與第一方向平行。以下，對於與第一實施方式重覆的內容，有時省略部分記述。
圖19是第四實施方式的半導體裝置的示意剖面圖。圖19是與第一實施方式的圖1對應的圖。
第四實施方式的半導體裝置為電晶體400。電晶體400是在氧化物半導體中形成通道的氧化物半導體電晶體。電晶體400中，閘極電極是包圍形成有通道的氧化物半導體層而設。電晶體400為所謂的SGT。電晶體400為所謂的縱型電晶體。
電晶體400包括下部電極12、上部電極14、第一氧化 物半導體層16、第二氧化物半導體層17、閘極電極18、閘極絕緣層20、下部絕緣層24以及上部絕緣層26。第一氧化物半導體層16包含第一部分16a。
在與第一方向平行的剖面中，第一氧化物半導體層16的側面與第一方向平行。第一氧化物半導體層16的側面不具有正錐形狀。
藉由第一氧化物半導體層16的側面不具有正錐形狀，從而可進一步加大第一氧化物半導體層16的第一部分16a與下部電極12之間的接觸面積。因此，第一氧化物半導體層16與下部電極12之間的接觸電阻進一步降低。因而，電晶體400的導通電流增大。
以上，根據第四實施方式，可實現電晶體特性優異的半導體裝置。
(第五實施方式)
第五實施方式的半導體記憶裝置包括：第一電極；第二電極；第一氧化物半導體層，設於第一電極與第二電極之間；閘極電極，與第一氧化物半導體層相向；第二氧化物半導體層，設於閘極電極與第一氧化物半導體層之間，且與第一電極隔開；閘極絕緣層，設於閘極電極與第二氧化物半導體層之間；以及電容器，電性連接於第一電極或第二電極。
第五實施方式的半導體記憶裝置為半導體記憶體500。第五實施方式的半導體記憶裝置為DRAM。半導體記憶體500使 用第一實施方式的電晶體100來作為DRAM的記憶胞元的開關電晶體。
以下，對於與第一實施方式重覆的內容，省略部分記述。
圖20是第五實施方式的半導體記憶裝置的等價電路圖。圖20例示了記憶胞元MC為一個的情況，但記憶胞元MC例如亦可呈陣列狀設有多個。
半導體記憶體500包括記憶胞元MC、字元線WL、位元線BL以及板線PL。記憶胞元MC包含開關電晶體TR以及電容器CA。圖20中，由虛線包圍的區域為記憶胞元MC。
字元線WL電性連接於開關電晶體TR的閘極電極。位元線BL電性連接於開關電晶體TR的源極/汲極電極的其中一者。電容器CA的其中一個電極電性連接於開關電晶體TR的源極/汲極電極的另一者。電容器CA的另一個電極連接於板線PL。
記憶胞元MC藉由於電容器CA中蓄積電荷來記憶資料。資料的寫入以及讀出是藉由使開關電晶體TR進行導通動作而進行。
例如，在對位元線BL施加有所期望的電壓的狀態下使開關電晶體TR進行導通動作，進行對記憶胞元MC的資料寫入。
而且，例如使開關電晶體TR進行導通動作，對與蓄積於電容器中的電荷量相應的位元線BL的電壓變化進行偵測，進行記憶胞元MC的資料讀出。
圖21是第五實施方式的半導體記憶裝置的示意剖面 圖。圖21表示半導體記憶體500的記憶胞元MC的剖面。
半導體記憶體500包含矽基板10、開關電晶體TR、電容器CA、下部層間絕緣層50以及上部層間絕緣層52。
開關電晶體TR包括下部電極12、上部電極14、第一氧化物半導體層16、第二氧化物半導體層17、閘極電極18、閘極絕緣層20、下部絕緣層24以及上部絕緣層26。第一氧化物半導體層16包含第一部分16a。
下部電極12為第一電極的一例。上部電極14為第二電極的一例。
開關電晶體TR具有與第一實施方式的電晶體100同樣的結構。
電容器CA被設於矽基板10與開關電晶體TR之間。電容器CA被設於矽基板10與下部電極12之間。電容器CA電性連接於下部電極12。
電容器CA包括胞元電極71、板電極72、電容器絕緣膜73。胞元電極71電性連接於下部電極12。胞元電極71例如與下部電極12相接。
胞元電極71以及板電極72例如為氮化鈦。電容器絕緣膜73例如具有氧化鋯、氧化鋁、氧化鋯的積層結構。
閘極電極18例如電性連接於未圖示的字元線WL。上部電極14例如電性連接於未圖示的位元線BL。板電極72例如連接於未圖示的板線PL。
半導體記憶體500將斷開動作時的通道漏電流極小的氧化物半導體電晶體適用於開關電晶體TR。因此，實現電荷保持特性優異的DRAM。
而且，半導體記憶體500的開關電晶體TR例如降低閘極絕緣層20的漏電流。因而，半導體記憶體500的動作特性提高。
第一實施方式至第四實施方式中，以閘極電極18包圍第一氧化物半導體層16而設的電晶體為例進行了說明，但本發明的實施方式的電晶體亦可為閘極電極未包圍氧化物半導體層的電晶體。例如，本發明的實施方式的電晶體亦可為氧化物半導體層被兩個閘極電極夾著的電晶體。
第五實施方式中，以適用第一實施方式的電晶體的半導體記憶體為例進行了說明，但本發明的實施方式的半導體記憶體亦可為適用第二實施方式至第四實施方式的電晶體的半導體記憶體。
第五實施方式中，以胞元電極電性連接於下部電極12的半導體記憶體為例進行了說明，但本發明的實施方式的半導體記憶體亦可為胞元電極電性連接於上部電極14的半導體記憶體。
以上，對本發明的若干實施方式進行了說明，但該些實施方式是作為示例而提示，並不意圖限定發明的範圍。該些新穎的實施方式能以其他的各種形態來實施，在不脫離發明主旨的範圍內可進行各種省略、替換、變更。例如，亦可將一實施方式的構成元件替換或變更為另一實施方式的構成元件。該些實施方式 或其變形包含在發明的範圍或主旨內，並且包含在申請專利範圍所記載的發明及其均等的範圍內。
10:矽基板 12:下部電極（第一電極）  14:上部電極（第二電極）  16:第一氧化物半導體層  16a:第一部分  17:第二氧化物半導體層  18:閘極電極  20:閘極絕緣層  22:基板絕緣層 24:下部絕緣層 26:上部絕緣層 100:電晶體（半導體裝置）

Claims (20)

  1. 一種半導體裝置，包括：  第一電極；  第二電極；  第一氧化物半導體層，設於所述第一電極與所述第二電極之間；  閘極電極，與所述第一氧化物半導體層相向；  第二氧化物半導體層，設於所述閘極電極與所述第一氧化物半導體層之間，且與所述第一電極隔開；以及  閘極絕緣層，設於所述閘極電極與所述第二氧化物半導體層之間。
  2. 如請求項1所述的半導體裝置，其中  所述第一氧化物半導體層與所述第一電極以及所述第二電極相接。
  3. 如請求項2所述的半導體裝置，其中  所述第一氧化物半導體層包含在與自所述第一電極朝向所述第二電極的第一方向垂直的面中被所述第一電極包圍的第一部分。
  4. 如請求項1所述的半導體裝置，其中  所述閘極絕緣層被設於所述第二氧化物半導體層與所述第一電極之間。
  5. 如請求項1所述的半導體裝置，其中  所述閘極電極包圍所述第一氧化物半導體層。
  6. 如請求項1所述的半導體裝置，其中  所述第一氧化物半導體層的化學成分與所述第二氧化物半導體層的化學成分不同。
  7. 如請求項6所述的半導體裝置，其中  所述第二氧化物半導體層的銦（In）的原子濃度高於所述第一氧化物半導體層的銦（In）的原子濃度。
  8. 如請求項6所述的半導體裝置，其中  所述第一氧化物半導體層的鎵（Ga）的原子濃度高於所述第二氧化物半導體層的鎵（Ga）的原子濃度。
  9. 如請求項1至請求項8中任一項所述的半導體裝置，其中  所述第二氧化物半導體層與所述第二電極隔開。
  10. 如請求項9所述的半導體裝置，其中  所述第一氧化物半導體層被設於所述第二氧化物半導體層與所述第二電極之間。
  11. 一種半導體記憶裝置，包括：  第一電極；  第二電極；  第一氧化物半導體層，設於所述第一電極與所述第二電極之間；  閘極電極，與所述第一氧化物半導體層相向；  第二氧化物半導體層，設於所述閘極電極與所述第一氧化物半導體層之間，且與所述第一電極隔開；  閘極絕緣層，設於所述閘極電極與所述第二氧化物半導體層之間；以及  電容器，電性連接於所述第一電極或所述第二電極。
  12. 如請求項11所述的半導體記憶裝置，其中  所述第一氧化物半導體層與所述第一電極以及所述第二電極相接。
  13. 如請求項12所述的半導體記憶裝置，其中  所述第一氧化物半導體層包含在與自所述第一電極朝向所述第二電極的第一方向垂直的面中被所述第一電極包圍的第一部分。
  14. 如請求項11所述的半導體記憶裝置，其中  所述閘極絕緣層被設於所述第二氧化物半導體層與所述第一電極之間。
  15. 如請求項11所述的半導體記憶裝置，其中  所述閘極電極包圍所述第一氧化物半導體層。
  16. 如請求項11所述的半導體記憶裝置，其中  所述第一氧化物半導體層的化學成分與所述第二氧化物半導體層的化學成分不同。
  17. 如請求項16所述的半導體記憶裝置，其中  所述第二氧化物半導體層的銦（In）的原子濃度高於所述第一氧化物半導體層的銦（In）的原子濃度。
  18. 如請求項16所述的半導體記憶裝置，其中  所述第一氧化物半導體層的鎵（Ga）的原子濃度高於所述第二氧化物半導體層的鎵（Ga）的原子濃度。
  19. 如請求項11至請求項18中任一項所述的半導體記憶裝置，其中  所述第二氧化物半導體層與所述第二電極隔開。
  20. 如請求項19所述的半導體記憶裝置，其中  所述第一氧化物半導體層被設於所述第二氧化物半導體層與所述第二電極之間。
TW111129020A 2022-03-16 2022-08-02 半導體裝置及半導體記憶裝置 TWI830322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022041799A JP2023136275A (ja) 2022-03-16 2022-03-16 半導体装置及び半導体記憶装置
JP2022-041799 2022-03-16

Publications (2)

Publication Number Publication Date
TW202339203A TW202339203A (zh) 2023-10-01
TWI830322B true TWI830322B (zh) 2024-01-21

Family

ID=88067380

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129020A TWI830322B (zh) 2022-03-16 2022-08-02 半導體裝置及半導體記憶裝置

Country Status (4)

Country Link
US (1) US20230299206A1 (zh)
JP (1) JP2023136275A (zh)
CN (1) CN116825821A (zh)
TW (1) TWI830322B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202537449A (zh) * 2024-02-22 2025-09-16 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2025215498A1 (ja) * 2024-04-12 2025-10-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202027232A (zh) * 2018-12-28 2020-07-16 日商半導體能源研究所股份有限公司 記憶體件及包括該記憶體件的半導體裝置
TW202131457A (zh) * 2020-02-07 2021-08-16 日商鎧俠股份有限公司 半導體裝置及半導體記憶裝置
TW202137417A (zh) * 2020-03-24 2021-10-01 日商鎧俠股份有限公司 半導體裝置及半導體記憶裝置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020198343A (ja) * 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202027232A (zh) * 2018-12-28 2020-07-16 日商半導體能源研究所股份有限公司 記憶體件及包括該記憶體件的半導體裝置
TW202131457A (zh) * 2020-02-07 2021-08-16 日商鎧俠股份有限公司 半導體裝置及半導體記憶裝置
TW202137417A (zh) * 2020-03-24 2021-10-01 日商鎧俠股份有限公司 半導體裝置及半導體記憶裝置

Also Published As

Publication number Publication date
TW202339203A (zh) 2023-10-01
US20230299206A1 (en) 2023-09-21
JP2023136275A (ja) 2023-09-29
CN116825821A (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
US11430886B2 (en) Semiconductor device and semiconductor memory device
US10790396B2 (en) Semiconductor device and method for manufacturing the same
JP2022049604A (ja) 半導体装置及び半導体記憶装置
TWI830322B (zh) 半導體裝置及半導體記憶裝置
CN115835623B (zh) 半导体存储装置
TWI872299B (zh) 半導體裝置及半導體記憶裝置
TWI866053B (zh) 半導體裝置及半導體記憶裝置
TWI852037B (zh) 半導體裝置、半導體記憶裝置、及半導體裝置之製造方法
TWI845327B (zh) 半導體裝置以及半導體記憶裝置
TWI835220B (zh) 半導體裝置及半導體記憶裝置
US20240324180A1 (en) Semiconductor device and semiconductor memory device
US12520527B2 (en) Semiconductor device and semiconductor memory device
US20240321995A1 (en) Semiconductor device and semiconductor memory device
US20230387317A1 (en) Semiconductor device and semiconductor storage device