[go: up one dir, main page]

TWI872126B - 保形且平滑之氮化鈦層及其形成方法 - Google Patents

保形且平滑之氮化鈦層及其形成方法 Download PDF

Info

Publication number
TWI872126B
TWI872126B TW109134683A TW109134683A TWI872126B TW I872126 B TWI872126 B TW I872126B TW 109134683 A TW109134683 A TW 109134683A TW 109134683 A TW109134683 A TW 109134683A TW I872126 B TWI872126 B TW I872126B
Authority
TW
Taiwan
Prior art keywords
precursor
exposure
vapor deposition
film
forming
Prior art date
Application number
TW109134683A
Other languages
English (en)
Other versions
TW202122621A (zh
Inventor
鄭昇勳
尼羅伊 慕克爾吉
奥山美一
納里曼 納吉柏拉什拉菲
佈生 Ｂ 聶
金石熙
索米爾古瑪 J 瑞斯
Original Assignee
美商尤金納斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商尤金納斯股份有限公司 filed Critical 美商尤金納斯股份有限公司
Publication of TW202122621A publication Critical patent/TW202122621A/zh
Application granted granted Critical
Publication of TWI872126B publication Critical patent/TWI872126B/zh

Links

Images

Classifications

    • H10P14/6339—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H10D64/01342—
    • H10P14/3416—
    • H10P14/432—
    • H10P14/6682—
    • H10W20/033—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

所揭示的技術大體上係關於形成包括氮化鈦(TiN)之薄膜，且更特定言之係關於藉由週期性氣相沈積程序形成包括(TiN)之該薄膜。在一項態樣中，一種形成包括TiN之薄膜之方法包括使半導體基板暴露至一或多個各包括暴露至第一Ti前驅體及暴露至第一N前驅體之第一週期性氣相沈積循環以形成該薄膜之第一部分，及使該半導體基板暴露至一或多個各包括暴露至第二Ti前驅體及暴露至第二N前驅體之第二週期性氣相沈積循環以形成該薄膜之第二部分，其中在該一或多個第一週期性氣相沈積循環期間暴露至該第一Ti前驅體及該第一N前驅體之一或兩者係在與在該一或多個第二週期性氣相沈積循環期間對應暴露至該第二Ti前驅體及該第二N前驅體之一或兩者不同的壓力下。態樣亦係關於併入該薄膜之半導體結構及其形成方法。

Description

保形且平滑之氮化鈦層及其形成方法
本發明大體上係關於形成氮化鈦層，且更特定言之係關於保形且平滑之氮化鈦層。
氮化鈦(TiN)已被廣泛用於積體電路(IC)中之各種結構之製造。例如，TiN已用於擴散阻障、各種電極及金屬化結構。TiN在IC製造中之此廣泛使用可歸因於其結構、熱及電性質。隨著各種IC結構之尺寸縮小，TiN經形成於具有愈來愈小之尺寸及複雜拓撲之特徵上。例如，隨著技術節點按比例調整至10 nm節點且甚至更小，需要可保形地加襯裡於具有小至幾奈米之尺寸之高縱橫比溝渠及通孔之TiN層(例如，作為擴散阻障)。儘管數十年來在IC產業中已使用諸如物理氣相沈積(PVD)及化學氣相沈積(CVD)之技術來形成TiN，但對將沈積於較小溝渠或通孔中之TiN膜之保形性之經增加需求可最終限制其等之使用。另一方面，雖然已證實原子層沈積(ALD)用於TiN膜之保形沈積，但該膜之一些電性質(例如，導電率)及實體性質(例如，表面粗糙度)相較於使用諸如物理氣相沈積(PVD)之其他方法形成之TiN膜可能較差。因此，需要用於形成用於IC製造中之相對於藉由PVD及CVD形成之TiN膜具有優越表面平滑度及階梯覆蓋率同時亦具有匹配或優越電及實體性質之以TiN為主之膜之原子層沈積方法。
在一項態樣中，一種藉由週期性氣相沈積程序形成包括氮化鈦(TiN)之薄膜之方法包括藉由使半導體基板暴露至各包括至第一Ti前驅體之暴露及至第一N前驅體之暴露之一或多個第一週期性氣相沈積循環而在該半導體基板上形成該薄膜之第一部分。此外，該方法包括藉由使該半導體基板暴露至各包括至第二Ti前驅體之暴露及至第二N前驅體之暴露之一或多個第二週期性氣相沈積循環而在該薄膜之該第一部分上形成該薄膜之第二部分。相對於在該一或多個第一ALD循環期間至Ti前驅體及N前驅體之一或兩者之對應暴露，在該一或多個第二ALD循環期間至該Ti前驅體及該N前驅體之一或兩者之暴露係在較高壓力下。
在另一態樣中，一種藉由週期性氣相沈積程序形成包括氮化鈦(TiN)之薄膜之方法包括提供包括具有超過1之縱橫比之溝渠或通孔之半導體基板。此外，該方法包括藉由使該半導體基板暴露至各包括至第一Ti前驅體之暴露及至第一N前驅體之暴露之一或多個第一週期性氣相沈積循環以在該溝渠或該通孔中形成該薄膜之第一部分而在該溝渠或該通孔中形成該薄膜。此外，該方法包括使該半導體基板暴露至各包括至第二Ti前驅體之暴露及至第二N前驅體之暴露之一或多個第二週期性氣相沈積循環以在該薄膜之該第一部分上形成該薄膜之第二部分。相對於在該一或多個第二週期性氣相沈積循環期間至該第二Ti前驅體及該第二N前驅體之一或兩者之對應暴露，在該一或多個第一週期性氣相沈積循環期間至該第一Ti前驅體及該第一N前驅體之一或兩者之暴露係在不同壓力下。
在另一態樣中，一種半導體結構包括半導體基板，該半導體基板包括在具有超過5之縱橫比之溝渠或通孔中之非金屬側壁表面。此外，該半導體結構包括保形地塗佈該非金屬側壁表面之包括TiN之薄膜，其中形成於該溝渠或該通孔之高度之下25%及該溝渠或該通孔之該高度之上25%上之該薄膜之厚度之比率超過0.9。
如上文所描述，積體電路(IC)產業中需要具有優越電及實體性質之平滑且保形TiN膜，以及形成此等膜之方法。為解決此等及其他需求，本文中揭示包括TiN之平滑且保形薄膜，及形成該薄膜之週期性氣相沈積方法，此薄膜顯示藉由週期性氣相沈積程序沈積之膜之保形性特性，同時亦具有優於或匹配藉由現有物理氣相沈積(PVD)及化學氣相沈積(CVD)方法形成之TiN膜之電及實體性質之電及實體性質。特定言之，形成包括氮化鈦(TiN)之薄膜之方法包括藉由使半導體基板暴露至各包括至第一Ti前驅體之暴露及至第一N前驅體之暴露之一或多個第一週期性氣相沈積循環而在該半導體基板上形成該薄膜之第一部分。此外，該方法包括藉由使半導體基板暴露至各包括至第二Ti前驅體之暴露及至第二N前驅體之暴露之一或多個第二週期性氣相沈積循環而在該薄膜之該第一部分上形成該薄膜之第二部分。相較於在該一或多個第一週期性氣相沈積循環期間至該第一Ti前驅體及該第一N前驅體之一或兩者之對應暴露，在該一或多個第二週期性氣相沈積循環期間至該第二Ti前驅體及該第二N前驅體之一或兩者之暴露係不同的。本文中所揭示之週期性氣相沈積程序有時被稱為原子層沈積(ALD)。然而，週期性氣相沈積程序並不限於原子層沈積程序。例如，在本文中所描述之各項實施例中，前驅體可使反應表面部分或實質上飽和。
藉由在薄膜之第一部分之沈積期間在相對較低壓力(例如，小於3托)下使基板暴露至Ti及/或N前驅體，初始膜生長可實質上以逐層生長模式繼續進行，此有利地導致相對於藉由在較高壓力(例如，大於3托或5托)下使基板暴露至Ti及/或N前驅體而沈積之可比較TiN膜較低之平均晶粒大小及表面粗糙度。另一方面，藉由在薄膜之第二部分之沈積期間在相對較高壓力(例如，大於3托)下使基板暴露至Ti及/或N前驅體，膜生長之後一部分有利地導致相對於藉由在相對較低壓力(例如，小於3托或小於1托)下使基板暴露至Ti及/或N前驅體而沈積之可比較TiN膜較高之保形度或階梯覆蓋率。
另外，相較於以在相對較高壓力下暴露至Ti及/或N前驅體開始而生長之可比較薄膜，由於TiN膜之第一部分以逐層模式生長，故薄膜之第二部分可使用第一部分作為模板以逐層模式生長。
作為最終結果，當沈積於特定表面(例如，包括非金屬表面之表面)上時，包括藉由根據本文中所揭示之方法在用於Ti前驅體及N前驅體之一或兩者之兩個不同對應暴露壓力下沈積而沈積之第一及第二部分之薄膜有利地具有優於使用單一壓力形成於相同表面上之薄膜層之表面粗糙度及保形性之組合。替代性地或此外，部分歸因於改良之平滑度及保形性，薄膜具有相較於藉由一些現有方法形成之TiN層相對較低之電阻率。
如本文中所描述，除非明確限制，否則由其構成元素所指之不具有其特定化學計量比之化合物應被理解為涵蓋各元素之所有可能非零濃度。例如，氮化鈦(TiN)應被理解為涵蓋可由通式Tix N表達之氮化鈦之所有可能化學計量及非化學計量組合物，其中x＞0，包含TiN、Ti3 N4 、Ti4 N3 、Ti6 N5 、Ti2 N及TiN2 以及Ti及N之其他非化學計量組合物。
如上文所描述，氮化鈦(TiN)在積體電路(IC)製造中發揮重要作用。雖然在IC產業中已使用諸如物理氣相沈積(PVD)及化學氣相沈積(CVD)之技術來沈積TiN，但對用於形成具有高保形性而不會顯著損害電及實體性質之以TiN為主之膜之沈積方法之需求已日益增加。
另外，雖然諸如電漿增強型原子層沈積(PE-ALD)之電漿增強型程序可有效地在具有相對較低縱橫比之表面上形成保形膜，但此等程序可能無法有效地在具有相對較高縱橫比之通孔及腔內部沈積膜。在不受理論約束之情況下，針對此之一個可能原因在於，在一些境況下，電漿或其活性物種可能無法到達高縱橫比通孔之較深部分。在此等境況中，通孔之不同部分可暴露至不同量之電漿或其活性物種，從而導致非均勻沈積之非所要結構效應，諸如相較於較深部分(有時被稱為尖化或鍵孔形成)，在通孔之開口附近沈積較厚膜。由於此等原因，熱ALD可更為有利，因為熱ALD不取決於電漿或其活性物種到達其所沈積之表面之部分之能力。
然而，雖然熱ALD技術可適於在形貌(尤其具有相對較高縱橫比(例如，超過1:1)之形貌)上形成相對保形TiN膜，但本發明者已認識到，藉由熱ALD形成之TiN膜在某些方面(例如，膜粗糙度及電阻率)可不如藉由PVD或CVD形成之TiN膜。在此方面，本發明者已發現，ALD生長之以TiN為主之膜之一些電性質及/或實體性質可受生長模式影響。特定言之，本發明者已發現，雖然可期望在ALD中以二維逐層生長模式生長以TiN為主之膜，但在一些境況下可能不容易達成此逐層生長模式。本發明者已進一步發現，藉由ALD以逐層生長模式生長以TiN為主之膜在IC製造中提出特定挑戰，其中在非金屬表面(尤其絕緣表面(諸如氧化物及氮化物表面)或半導體表面(諸如經摻雜及無摻雜矽表面))上形成以TiN為主之膜。本發明者已認識到，可以逐層生長模式生長以TiN為主之膜之程度可繼而取決於初始生長模式，該初始生長模式取決於表面之類型，如本文中參考圖1A至圖1D所描述，而不欲受任何理論約束。
圖1A示意性地繪示TiN層之成核且圖1B至圖1D繪示TiN層在不同表面上之不同生長模式。參考圖1A，一旦前驅體分子104到達基板100之表面，其等便實體地吸附於該表面上。一些經吸附分子104可沿著基板100之表面擴散直至其等到達待化學吸附之能量上有利位置。該表面擴散尤其係由基板溫度、基板材料及經吸附分子之動能來管理。當藉由經化學吸附分子形成之核之大小超過藉由體積自由能與表面能之間的權衡而判定之特定大小(有時被稱為「臨界大小」)時，核可變得能量上穩定，且開始在大小上生長。因此，穩定核之如此形成之層108藉由併入額外前驅體分子104而繼續生長。後續膜生長可根據在圖1B至圖1D中示意性地繪示之不同生長模式分類。
圖1B示意性地繪示導致三維島狀物之層112之形成之三維島狀生長模式(有時被稱為Volmer–Weber生長模式)。在不受任何理論約束之情況下，當與三維島狀物相關聯之淨表面自由能為正時，該島狀生長模式可佔主導地位，從而指示與結合至基板相比，經沈積原子更牢固地彼此結合。將瞭解，例如，當TiN金屬層沈積在一些半導體及/或絕緣材料表面上時，TiN層之ALD生長之能量學可有利於島狀生長模式。
圖1C繪示導致相對平滑二維層116之形成之逐層生長模式(有時被稱為Frank-van der Merwe生長模式)。在不受任何理論約束之情況下，當與彼此結合相比，經沈積原子更牢固地結合至基板時，該逐層生長模式可佔主導地位，使得能量上有利於穩定二維層116。當層之間的結合能量自第一單層至TiN層之體晶值連續降低時，可維持逐層生長模式。
雖然圖1B及圖1C係薄膜之兩種不同可能生長模式，但將瞭解，在一些境況下，在逐層生長模式與三維生長模式中間之生長模式係可能的。圖1D繪示被稱為Stranski-Krastanov (SK)生長模式之中間生長模式之實例。在不受任何理論約束之情況下，SK生長可發生在以逐層模式開始之薄膜生長中。當逐層生長在形成一或多個單層之後變得不利時，島狀生長模式開始主導優勢高於逐層生長模式，從而導致其中在二維初始層上形成三維島狀物之薄膜結構120。SK生長模式可作為應變鬆弛機制(應變引發之粗糙化)發生。
除了沈積物與基板之間的相互作用之外，其他因素(諸如基板溫度、反應器壓力及沈積速率)可顯著影響成核及早期生長程序，此繼而影響所得薄膜之最終奈米結構或微結構。例如，增強表面擴散之沈積條件(例如，相對較高基板溫度、相對較低壓力及/或較低沈積速率)可促進以逐層模式生長。因此，如本文中所揭示，藉由(例如)憑藉降低壓力及生長速率來增強在TiN膜之初始部分之沈積期間之表面擴散，根據實施例之初始膜生長可實質上以逐層生長模式繼續進行。
據發現，當藉由ALD在IC製造中所關注之各種表面(諸如介電質及半導體表面)上生長TiN時，ALD生長以三維島狀生長模式或SK生長模式初始化。例如，在一些境況下，在包含經摻雜及無摻雜之Si、SiO2 、Si3 N4 及其他高K或低K材料之基板表面上之TiN之ALD生長可以島狀生長模式或SK生長模式繼續進行。本發明者已發現，部分歸因於島狀生長模式或SK生長模式之初始生長模式，藉由ALD之TiN之後續生長通常導致對於用於高縱橫比結構之超薄保形TiN之各種應用非所要之膜形態，如圖2中所繪示。
圖2係藉由熱ALD生長於用原生氧化物塗佈之Si基板上之TiN層之橫截面透射電子顯微照片。在以三維島狀或SK生長模式生長之初始膜之後，TiN之ALD生長通常藉由具有不同定向之相鄰晶體之競爭性生長特性化，在一些境況下，其導致接近於成核層之V形晶粒且最終以較高膜厚度形成柱狀形態。如圖2中所繪示，所得膜形態包含引起顯著表面粗糙度之琢面柱頂及相對於晶粒具有較低密度之柱邊界。將瞭解，該等柱邊界相對於晶粒本身可具有顯著更差之擴散阻障性質，且可用作用於將非所要污染物輸送通過TiN層之最小電阻之路徑。
本發明者已發現，當藉由在相對較低壓力(例如，小於1托)下使基板暴露至Ti及/或N前驅體而在非金屬表面上形成TiN層之初始部分時，在TiN沈積之初始階段(例如，成核階段)中可抑制初始三維或SK生長模式且可促進逐層生長模式。除其他原因外，此可是因為，經吸附之Ti及N前驅體分子之局部擴散具有更多時間來局部擴散且以相對較低接觸角潤濕基板表面(尤其非金屬表面)。在相對較低暴露壓力下生長之TiN層導致均勻地覆蓋大面積之該非金屬表面而實質上未形成島狀物之層，使得初始生長階段更傾向於有利於在基板表面上之逐層生長模式，在基板表面上，ALD TiN通常將有利於如上所述之三維島狀或SK生長模式。因此，藉由憑藉在相對較低前驅體暴露壓力(例如，小於3托)下使基板暴露至Ti及/或N前驅體來起始TiN之ALD，所得初始層可以逐層模式生長(例如，在成核階段中)。可藉由在相對較高前驅體暴露壓力(例如，大於3托)下使基板暴露至Ti及/或N前驅體而繼續進行之後續塊體生長階段可繼續以逐層模式進行。藉由採用根據實施例之方法，可避免TiN之習知ALD之一些缺點，尤其在藉由ALD在一些半導體及/或絕緣材料(尤其包括Si、SiO2 及/或Si3 N4 之無機層)上直接形成TiN層時，此通常可與藉由如上所述之島狀或SK生長模式接著進行柱狀生長特性化之初始生長相關聯。
圖3A係示意性地繪示根據實施例之藉由使基板暴露至具有不同對應前驅體暴露壓力之複數個循環來形成TiN層之原子層沈積方法300的流程圖。所得膜可具有在不同對應暴露壓力下形成之至少兩個區域。圖3B示意性地繪示根據圖3A中所繪示之方法之包括藉由其中使基板暴露至具有不同對應前驅體暴露壓力之複數個循環之原子層沈積方法形成之TiN層之半導體結構350的橫截面視圖。參考圖3A，方法300包含在經組態用於ALD (例如，熱ALD)之反應腔室中提供310包括非金屬表面之基板。此外，方法300包括初始階段(例如，成核階段)，該初始階段包含藉由在第一各自暴露壓力下使半導體基板暴露至各包括至第一Ti前驅體及第一N前驅體之之暴露之一或多個第一ALD循環而在基板上形成320薄膜之第一部分。方法300進一步包括後期階段(例如，塊體沈積階段)，包含藉由在第二各自暴露下使半導體基板暴露至各包括至第二Ti前驅體及第二N前驅體之暴露之一或多個第二ALD循環而在薄膜之第一部分上形成330薄膜之第二部分。相對於在該一或多個第一ALD循環期間至Ti前驅體及N前驅體之一或兩者之對應暴露，在該一或多個第二ALD循環期間至Ti前驅體及N前驅體之一或兩者之暴露係在較高壓力下。
參考圖3B，包括基板360之半導體薄膜結構350之橫截面視圖，基板360繼而包括非金屬表面，例如，介電質及/或半導體表面。包括TiN之薄膜之第一部分370經形成於基板360上，且該薄膜之第二部分380經形成於第一部分370上。第一部分370及第二部分380係藉由圖3A中所繪示之其中使基板360暴露至具有不同對應前驅體暴露壓力之第一及第二循環之原子層沈積方法來形成。由於第一部分370可在如上文所論述之初始階段(例如，成核階段)中以逐層生長模式生長，故至少第一部分370或第一部分370及第二部分380兩者可實質上無藉由V形晶粒之柱狀生長及相對較高(例如，厚度之10%)表面粗糙度特性化之具有不同定向之相鄰晶體。相對於在成核及塊體沈積階段期間在單一壓力下形成之可比較薄膜層，所得TiN層具有包含相對較高保形性或階梯覆蓋率、較低表面粗糙度、較小平均晶粒大小、較高導電率及/或阻障特性之一或多者之優越性質。
如在本文中及貫穿說明書所描述，將瞭解，其上形成根據實施例之TiN薄膜之半導體基板可以各種基板實施，包含(但不限於)可由以下形成之經摻雜半導體基板：IV族元素材料(例如，Si、Ge、C或Sn)或由IV族材料形成之合金(例如，SiGe、SiGeC、SiC、SiSn、SiSnC、GeSn等)；III-V族化合物半導體材料(例如，GaAs、GaN、InAs等)或由III-V族材料形成之合金；II-VI族半導體材料(CdSe、CdS、ZnSe等)或由II-VI族材料形成之合金。
根據某些實施例，基板亦可實施為絕緣體上半導體，諸如絕緣體上矽(SOI)基板。SOI基板通常包含其中上文所描述之各種結構係使用諸如埋藏式SiO2 層之絕緣體層與支撐基板隔離之矽-絕緣體-矽結構。另外，將瞭解，本文中所描述之各種結構可至少部分形成於在表面區域處或附近形成之磊晶層中。
此外，基板可包含形成於其上之各種結構，僅舉幾例，例如，擴散區域、隔離區域、電極、通孔及線，可在其等上形成包括根據實施例之TiN層之任何結構，包含具有一或多個半導體或介電質表面之拓撲特徵(諸如通孔、腔、孔或溝渠)。因此，其上形成根據實施例之TiN層之非金屬表面可包含：半導體表面，例如，經摻雜或無摻雜之Si表面；及/或介電質表面，僅舉幾例，例如，層間介電質(ILD)表面、遮罩或硬遮罩表面或閘極介電質表面，其可包含無機絕緣體、氧化物、氮化物、高K介電質、低K介電質或碳，僅舉幾例介電材料。
如在本文中及貫穿說明書所描述，反應器腔室係指包含單個晶圓處理反應腔室或批次晶圓處理反應腔室之適當地經組態用於熱原子層沈積(ALD)之任何反應腔室。在熱ALD反應器中，基板可放置於諸如基座或運搬艇(carrier boat)之合適基板固持器上。基板可藉由通過經加熱基座之傳導來直接加熱，或藉由來自輻射源(諸如燈)之輻射或藉由通過經加熱腔室壁之對流來間接加熱。
通常，在ALD程序中，將反應物或前驅體(例如，氧化及還原反應物)交替地引入至其中安置有基板之反應腔室中。一或多個反應物或前驅體之引入繼而可與用於自反應腔室移除過量反應物或前驅體之清除或抽出程序交替。可在適當時間段內在條件下將反應物引入至反應腔室中，使得用前驅體或反應物及/或反應物之反應產物使基板之表面變得至少部分飽和。接著可自基板移除過量或殘餘前驅體或反應物，諸如藉由清除及/或抽出反應腔室。可藉由合適真空泵抽程序來執行抽出程序且可藉由將非反應性或惰性氣體(例如，氮氣或稀有氣體)引入至反應腔室中來執行清除步驟。在下文實例中之藉由熱ALD形成之層之背景內容中，通常存在兩類前驅體或反應物，即，氮(N)前驅體及鈦(Ti)前驅體。
在下文中，參考圖4，根據實施例，藉由ALD (例如，熱ALD)形成具有藉由使基板暴露至具有不同對應前驅體暴露壓力之複數個循環來形成之至少兩個區域之包括TiN之薄膜之方法300 (圖3A)之實例性實施方案。藉由使基板暴露至具有不同對應前驅體暴露壓力之複數個循環之 TiN 之原子層沈積
再次參考圖3A，在反應腔室中提供310包括非金屬表面之基板(圖3B中之基板360)之後，方法300繼續藉由原子層沈積(ALD) (例如，熱ALD)憑藉使半導體基板暴露至一或多個第一ALD循環而在該非金屬表面上形成320薄膜之第一部分，接著藉由使半導體基板暴露至一或多個第二ALD循環而形成薄膜之第二部分。在下文中，用圖解法描述在該等第一及第二ALD循環期間施加之暴露壓力。
圖4用圖解法繪示根據各項實施例之對應於在用於形成薄膜之第一部分370 (圖3B)之第一循環400A或階段(例如，成核階段)及用於形成薄膜之第二部分380 (圖3B)之第二循環400B或階段(例如，塊體生長階段)期間之基板至Ti及N前驅體之暴露的壓力跡線400。參考圖4，藉由使半導體基板暴露至各包括至第一Ti前驅體之分壓力之一或多次暴露404或暴露脈衝及至第一N前驅體之分壓力之一或多次暴露408或暴露脈衝之一或多個第一ALD循環400A來形成薄膜之第一部分。藉由使半導體基板暴露至各包括至第二Ti前驅體之分壓力之一或多次暴露412或暴露脈衝及至第二N前驅體之分壓力之一或多次暴露416或暴露脈衝之一或多個第二ALD循環400B來形成薄膜之第二部分。
如示意性地描繪，至第一Ti前驅體之暴露404、至第一N前驅體之暴露408、至第二Ti前驅體之暴露412及至第二N前驅體之暴露416之各者可具有不同分壓力狀態(regime)，包含對應分壓力上升狀態404A、408A、412A及416A、主暴露狀態404B、408B、412B及416B及分壓力下降狀態404C、408C、412C及416C。分壓力上升狀態404A、408A、412A及416A之各者可對應於(例如)引入至反應腔室中之各自前驅體。主暴露狀態404B、408B、412B及416B之各者可對應於在其間反應腔室中之各自前驅體之量相對恆定之週期。例如，可使用壓力傳感器或節流閥來維持各自前驅體之相對恆定量。分壓力下降狀態404C、408C、412C及416C之各者可對應於(例如)自反應腔室清除或抽出各自前驅體時之狀態。
仍參考圖4，將瞭解，在一些實施方案中，可在各次暴露之後抽出及/或清除前驅體。在其中可抽出而未清除前驅體之一些實施方案中，反應腔室壓力可實質上藉由各自前驅體之分壓力表示，且暴露404、408、412及416之壓力跡線可實質上表示在各自暴露期間之反應腔室壓力或前驅體分壓力。在其中用惰性氣體清除而未抽出前驅體之一些實施方案中，反應腔室壓力可藉由對應於暴露404、408、412及416之總反應腔室壓力404P、408P、412P及416P表示，其中該等總反應腔室壓力源自各自前驅體與惰性氣體之混合物。
實際上，泵抽及清除之組合可用於較高處理量及改良之膜品質。在此等實施方案中，在量測包含清除及泵抽期間之總壓力404P、408P、412P及416P時，可使基板經受第一Ti前驅體、第一N前驅體、第二Ti前驅體及第二N前驅體之分壓力。在一些實施例中，在使用壓力傳感器並用惰性氣體代替經移除前驅體來調整泵抽功率時，可使總腔室壓力貫穿給定前驅體暴露或暴露脈衝保持相對恆定。在此等實施方案中，用於形成第一部分(圖3B中之370)之一或多個第一ALD循環400A各可包括至第一Ti前驅體之分壓力之一或多次暴露404 (在經量測參數可為總反應腔室壓力404P時)，及至第一N前驅體之分壓力之一或多次暴露408 (在經量測參數可為總反應腔室壓力408P時)。類似地，用於形成第二部分(圖3B中之380)之一或多個第二ALD循環400B可各包括至第二Ti前驅體之分壓力之一或多次暴露412 (在經量測參數可為總壓力412P時)，及至第二N前驅體之分壓力之一或多次暴露416 (在經量測參數可為總壓力416P時)。
根據各項實施例，在至前驅體之暴露期間，經量測之總反應腔室壓力可與該前驅體之分壓力成比例。因此，分別相對於總壓力404P及408P較高之總壓力412P及416P對應於第二Ti前驅體及第二N前驅體分別相對於第一Ti前驅體及第一N前驅體之分壓力較高之分壓力。然而，實施例並不限於此且在其他實施例中，分別相對於總壓力404P及408P較高之總壓力412P及416P可對應於第二Ti前驅體及第二N前驅體分別相對於第一Ti前驅體及第一N前驅體之分壓力相同或較低之分壓力。
再次參考圖3A中之所繪示方法300，相對於在初始(例如，成核階段)之一或多個第一ALD循環期間之第一Ti前驅體及第一N前驅體之暴露壓力之對應一或兩者，在後期階段(例如，塊體沈積階段)之一或多個第二ALD循環期間之第二Ti前驅體及第二N前驅體之暴露壓力之一或兩者係較高的。在一些實施例中，暴露壓力可為前驅體之分壓力或反應腔室之總壓力。因此，在各項實施例中，參考圖4，分別相對於至第一Ti前驅體之暴露404及至第一N前驅體之暴露408之對應一或兩者，至第二Ti前驅體之暴露412及至第二N前驅體之暴露416之一或兩者可在較高分壓力及/或較高總反應腔室壓力下。
仍參考圖4，在各項實施例中，在第一循環400A及第二循環400B期間至Ti及N前驅體之對應暴露之間的對應分壓力或總壓力可為在分壓力上升狀態404A、408A、412A及416A、主暴露狀態404B、408B、412B及416B及分壓力下降狀態404C、408C、412C及416C之任一者期間之對應分壓力或總壓力。例如，相對於在第一ALD循環400A期間之分別在主暴露狀態404B及408B期間至第一Ti前驅體及第一N前驅體之一或兩者之暴露404、408，在第二ALD循環400B期間之分別在主暴露狀態412B及416B期間至第二Ti前驅體及第二N前驅體之一或兩者之暴露412、416可在較高總壓力或分壓力下。在各項其他實施例中，在第一循環400A及第二循環400B期間至Ti及N前驅體之對應暴露之間的對應分壓力或總壓力可為在暴露404、408、412及416期間之對應平均值、平均數或峰值分壓力或總壓力。
仍參考圖4，在所繪示實施例中，在至第一Ti前驅體之暴露404及至第一N前驅體之暴露408期間之總壓力及/或分壓力係不同的，且在至第二Ti前驅體之暴露412及至第二N前驅體之暴露416期間之總壓力及/或分壓力係不同的。然而，實施例並不限於此且在一些實施例中，在至第一Ti前驅體之暴露404及至第一N前驅體之暴露408期間之總壓力及/或分壓力可保持恆定，及/或在至第二Ti前驅體之暴露412及至第二N前驅體之暴露416期間之總壓力及/或分壓力可保持恆定。
仍參考圖4，在至第一Ti前驅體之暴露404及至第一N前驅體之暴露408期間之總壓力之各者(其可為相同或不同的)可為0.01托至0.2托、0.2托至0.4托、0.4托至0.6托、0.6托至0.8托、0.8托至1.0托、1.0托至1.5托、1.5托至2.0托、2.0托至2.5托、2.5托至3.0托或在藉由此等值之任一者界定之範圍內之壓力。在至第二Ti前驅體之暴露412及至第二N前驅體之暴露416期間之總壓力之各者(其可為相同或不同的)可為3.0托至4.0托、4.0托至5.0托、5.0托至6.0托、6.0托至7.0托、7.0托至8.0托、8.0托至9.0托、9.0托至10.0托、10.0托至11.0托、11.0托至12.0托或在藉由此等值之任一者界定之範圍內之壓力。在至第二Ti前驅體之暴露412及至第一Ti前驅體之暴露404期間之反應腔室之總壓力(以托為單位量測)之比率可為2至5、5至10、10至20、20至50、50至100，或在藉由此等值之任一者界定之範圍內。類似地，在至第二N前驅體之暴露416及至第一N前驅體之暴露408期間之反應腔室之總壓力之比率可為2至5、5至10、10至20、20至50、50至100，或在藉由此等值之任一者界定之範圍內。在暴露404、408、412及416之各者中，各自Ti或N前驅體可構成反應腔室中之氣體分子之總量之1%至2%、2%至5%、5%至10%、10%至20%、20%至50%、50%至100%，或在藉由此等值之任一者界定之範圍內之百分比。
仍參考圖4，根據各項實施例，控制在至第一Ti前驅體之暴露404及至第一N前驅體之暴露408期間之總壓力或分壓力，以及各自前驅體及惰性氣體之流動速率及反應腔室之泵抽功率，使得在第一循環400A或階段期間之沈積速率按包含至第一Ti前驅體之暴露404及至第一N前驅體之暴露408之每循環係0.10 Å/循環至0.20 Å/循環、0.20 Å/循環至0.30 Å/循環、0.30 Å/循環至0.40 Å/循環、0.40 Å/循環至0.50 Å/循環、0.50 Å/循環至0.60 Å/循環或在藉由此等值之任一者界定之範圍內之值。控制在至第二Ti前驅體之暴露412及至第二N前驅體之暴露416期間之總壓力或分壓力，以及各自前驅體及惰性氣體之流動速率及反應腔室之泵抽功率，使得在第二循環400B或階段期間之沈積速率按包含至第一Ti前驅體之暴露404及至第一N前驅體之暴露408之每循環係0.20 Å/循環至0.30 Å/循環、0.30 Å/循環至0.40 Å/循環、0.40 Å/循環至0.50 Å/循環、0.50 Å/循環至0.60 Å/循環、0.60 Å/循環至0.70 Å/循環、0.70 Å/循環至0.80 Å/循環或在藉由此等值之任一者界定之範圍內之值。在第二循環400B期間之每循環之沈積速率對與在第一循環400A期間之每循環之沈積速率之比率可為1至1.5、1.5至2.0、2.5至3.0或在藉由此等值之任一者界定之範圍內之比率。
本發明者已發現，當形成320 (圖3A)包括TiN之薄膜之第一部分370 (圖3B)及形成330 (圖3A)該薄膜之第二部分380 (圖3B)之各者包括使半導體基板分別暴露至第一循環400A (圖4)及第二循環400B (圖4)之1個至25個循環、26個至50個循環、50個至100個循環、100個至200個循環、200個至300個循環、300個至400個循環、400個至500個循環、500個至600個循環或在藉由此等值之任一者界定之範圍內之值時，可實現本文中所揭示之TiN薄膜之各種技術優點。根據各項實施例，第二循環之數目與第一循環之數目之比率可大於1、2、5或10或在藉由此等值之任一者界定之範圍內之比率，或小於1、0.5、0.1或在藉由此等值之任一者界定之範圍內之比率。包括TiN之包含第一部分370 (圖3B)及第二部分380 (圖3B)之薄膜之總厚度可具有不超過約25 nm、20 nm、15 nm、10 nm、7 nm、4 nm、2 nm或具有在藉由此等值之任一者界定之範圍內之值之經組合堆疊厚度。第一部分370 (圖3B)與第二部分380 (圖3B)之間的厚度比率可為約1:20至1:10、1:10至1:5、1:5至1:2、1:2至1:1、1:1至2:1、2:1至5:1、5:1至10:1、10:1至20:1或在藉由此等值之任一者界定之範圍內之比率。將瞭解，在一些實施例中，例如，當較高保形性相較於較低膜粗糙度可更重要時，第一部分370 (圖3B)可相對較薄，而在其他實施例中，例如，當較低膜粗糙度相較於較高保形性可更重要時，第二部分380 (圖3B)可相對較薄。
仍參考圖4，基板至第一Ti前驅體之暴露404及基板至第二Ti前驅體之暴露412之各者係使得分別用第一Ti前驅體或第二Ti前驅體使基板之表面實質上或部分飽和。在基板至第一Ti前驅體之暴露404及基板至第二Ti前驅體之暴露412之各者之後，可抽出及/或清除未保持吸附或化學吸附於基板之表面上之過量或殘餘第一及/或第二Ti前驅體或其等之反應產物。
類似地，基板至第一N前驅體之暴露408及基板至第二N前驅體之暴露416之各者係使得分別用第一N前驅體或第二N前驅體使基板實質上或部分飽和。在基板至第一N前驅體之暴露408及基板至第二N前驅體之暴露416之各者之後，可抽出及/或清除未保持吸附或化學吸附於基板之表面上之過量或殘餘第一及/或第二N前驅體或其等之反應產物。使基板經受至第一Ti前驅體之一或多次暴露及至第一N前驅體之一或多次暴露可每TiN循環形成約一個單層或更少。類似地，使基板經受至第二Ti前驅體之一或多次暴露及至第二N前驅體之一或多次暴露可每TiN循環形成約一個單層或更少。
在一些實施例中，至第一Ti前驅體之暴露404、至第一N前驅體之暴露408、至第二Ti前驅體之暴露412及/或至第二N前驅體之暴露416可在其他前驅體之引入之前循序地執行複數次。例如，有利的是，在一些境況下，例如，在存在實質空間位阻效應時，使基板不止一次暴露至Ti前驅體及/或N前驅體可導致更高表面飽和位準。
仍參考圖4，將瞭解，可取決於競爭情況選擇至第一Ti前驅體及至第一N前驅體之暴露之相對順序。在一些實施方案中，第一Ti前驅體有利地可為基板表面暴露至之第一前驅體。例如，Si表面至第一Ti前驅體之一或多次直接暴露可導致形成TiSi之一或多個單層且防止形成SiN，此繼而可有利於降低底層Si與形成於其上方之TiN層之間的接觸電阻。然而，在一些其他實施方案中，第一N前驅體有利地可為基板暴露至之第一前驅體。例如，藉由使Si基板直接暴露至第一N前驅體，可有意地形成SiN之一或多個單層，此可有利於改良堆疊之阻障特性。
將瞭解，在各項實施例中，基於包含對前驅體之空間位阻效應之易感性之各種考量，可改變在第一循環408A之各者中之基板至第一Ti反應物及/或第一N前驅體之暴露及在第二循環408B之各者中之至第二Ti反應物及/或第二N前驅體之暴露之頻率及重複率以獲得所要厚度及化學計量。
根據各項實施例，對於形成根據實施例之TiN層之第一及第二部分可為相同或不同之第一及第二Ti前驅體之非限制性實例包含四氯化鈦(TiCl4 )、四(二甲基胺基)鈦(TDMAT)或四(二乙基胺基)鈦(TDEAT)。對於TiN之第一及第二部分具有相同前驅體可為有利的，例如，成本較低及/或程序設計更容易。然而，例如，針對不同沈積特性或膜品質，對於TiN之第一及第二部分具有不同前驅體可為有利的。
根據各項實施例，對於形成根據實施例之TiN層之第一及第二部分可為相同或不同之第一及第二N前驅體之非限制性實例包含氨(NH3 )、聯氨(N2 H4 )或甲基聯氨(CH3 (NH)NH2 、「MMH」)。對於TiN之第一及第二部分具有相同前驅體可為有利的，例如，成本較低及/或程序設計更容易。然而，例如，針對不同沈積特性或膜品質，對於TiN之第一及第二部分具有不同前驅體可為有利的。
根據各項實施例，用於清除之惰性氣體之非限制性實例可包含氮氣N2 或稀有氣體(諸如Ar或He)。
根據實施例，當在350o C至800o C、450o C至750o C、500o C至700o C、550o C至650o C或在藉由此等值之任一者界定之範圍內(例如，約600o C)之基板溫度下形成包括TiN之薄膜之第一部分370及第二部分380 (圖3B)之一或兩者時，可實現本文中所描述之各種技術優點及益處。在第一部分370及第二部分380之生長期間使溫度保持相同可有利於處理量並易於程序控制，因為在程序期間之溫度調整可能需要很長時間。
在各項實施例中，第一及第二Ti前驅體以及第一及第二N前驅體之各者之暴露時間或脈衝時間可在約0.1秒至1秒、1秒至10秒、10秒至30秒、30秒至60秒之範圍內，或可為藉由此等值之任一者界定之範圍內之持續時間。
有利的是，當使用根據各項實施例之其中使基板暴露至具有不同對應前驅體暴露壓力之複數個循環之原子層沈積方法來形成TiN層時，可將表面粗糙度及電阻率之一或兩者實質上降低至包含使用具有單個壓力設定點之其他ALD程序形成之TiN膜之習知TiN膜。在經沈積時，根據本文中所描述之方法形成且具有上述厚度及第一部分370與第二部分380 (圖3B)之間的厚度比率之包括TiN之薄膜可具有在薄膜之平均厚度之基礎上之3%、4%、5%、6%、7%、8%及9%或在藉由此等值之任一者界定之範圍內之值之均方根(RMS)表面粗糙度。替代性地，在經沈積時，具有上述厚度及第一部分370與第二部分380 (圖3B)之間的厚度比率之包括TiN之薄膜可具有小於2.5 nm、2 nm、1.5 nm、1.0 nm、0.5 nm或在藉由此等值之任一者界定之範圍內之值之RMS表面粗糙度值。
在經沈積時，根據本文中所描述之方法形成且具有上述厚度及第一部分370與第二部分380 (圖3B)之間的厚度比率之包括TiN之薄膜可具有＜70 μΩ-cm、70 μΩ-cm至100 μΩ-cm、100 μΩ-cm至130 μΩ-cm、130 μΩ-cm至160 μΩ-cm、160 μΩ-cm至190 μΩ-cm、190 μΩ-cm至220 μΩ-cm、220 μΩ-cm至250 μΩ-cm、250 μΩ-cm至280 μΩ-cm、280 μΩ-cm至310 μΩ-cm或大於310 μΩ-cm，或在藉由此等值之任一者界定之範圍內(例如，小於約200 μΩ-cm)之值之電阻率。
除了降低表面粗糙度及電阻率之外，根據本文中所揭示之方法形成之包括TiN之薄膜在沈積於高縱橫比結構中時亦具有高保形性。在高縱橫比結構之背景內容中，保形性之一量度在本文中被稱為階梯覆蓋率。例如，高縱橫比結構可為通孔、孔、溝渠、腔或類似結構。藉由闡釋性實例，圖5示意性地繪示具有形成於其中之實例性高縱橫比結構516之半導體結構500，以繪示定義及/或量測形成於高縱橫比結構上之薄膜之保形性之一些實例性度量。所繪示之高縱橫比結構516係用在其之不同部分處具有不同厚度之TiN層512加襯裡。如本文中所描述，高縱橫比結構具有超過1之縱橫比，例如，定義為高縱橫比結構516之深度或高度(H)除以開口區域處之寬度(W)之比率。在所繪示實例中，高縱橫比結構516係經形成穿過形成於半導體基板504上之介電質層508 (例如，層間介電質(ILD)層)之通孔，使得高縱橫比結構516之底表面暴露底層半導體504。TiN層512可以不同厚度塗佈高縱橫比結構516之不同表面。如本文中所描述，用於定義或量測以高縱橫比形成之薄膜之保形性之一個度量被稱為階梯覆蓋率。階梯覆蓋率可定義為薄膜在高縱橫比結構之下或底部區域處之厚度與該薄膜在該高縱橫比結構之上或頂部區域處之厚度之間的比率。該上或頂部區域可為高縱橫比結構之在相對較小深度處(例如，在自開口之頂部量測之H之0至10%或0至25%處)之區域。該下或底部區域可為高縱橫比結構之在相對較大深度處(例如，在自開口之頂部量測之H之90%至100%或75%至100%處)之區域。在一些高縱橫比結構中，可藉由形成於高縱橫比結構之底表面處之薄膜512A之厚度與形成於高縱橫比結構之上或頂部側壁表面處之薄膜512C之厚度之比率來定義或量測階梯覆蓋率。然而，將瞭解，一些高縱橫比結構可能不具有明確定義之底表面或具有小曲率半徑之底表面。在此等結構中，可藉由形成於高縱橫比結構之下或底部側壁表面處之薄膜512B之厚度與形成於高縱橫比結構之上或頂部側壁表面處之薄膜512C之厚度之比率來更一致地定義或量測階梯覆蓋率。
如上文所描述，根據本文中所揭示之方法形成之包括TiN之薄膜導致降低之表面粗糙度及電阻率，同時亦在高縱橫比結構中提供高保形性。根據各項實施例，可根據實施例以如本文中所定義之超過70%、80%、90%、95%或具有在藉由此等值之任一者界定之範圍內之值之階梯覆蓋率用TiN膜保形地塗佈具有超過1、2、5、10、20、50、100、200或在藉由此等值之任一者界定之範圍內之值之縱橫比之高縱橫比結構。藉由使基板暴露至具有不同對應前驅體暴露壓力之複數個循環而形成之 TiN 之實體特性化。
圖6係繪示在0.5托之相對較低腔室壓力下在總計600個經組合第一循環(例如，成核階段)及第二循環(例如，塊體沈積階段)中依據至Ti及N前驅體之暴露之第一循環之數目而變化之實驗量測之均方根(RMS)表面粗糙度趨勢604及階梯覆蓋率趨勢608。至Ti及N前驅體之暴露之第二循環係在5托之相對較高腔室壓力下。圖6中之各實驗資料點係自用於表面粗糙度量測之生長於經SiO2 塗佈之原生Si基板上之TiN膜及生長於形成於SiO2 中且具有約40:1縱橫比之通孔中之TiN膜獲取。第一及第二循環之經量測沈積速率分別係0.28 Å/循環及0.38 Å/循環。實驗資料係在用0個第一循環(0 Å) / 600個第二循環(228 Å)、50個第一循環(14 Å) / 550個第二循環(209 Å)、200個第一循環(56 Å) / 400個第二循環(152 Å)及600個第一循環(168 Å) / 0個第二循環(0 Å)生長之四個不同TiN膜上量測。該四個TiN膜分別具有約228 Å、223 Å、208 Å及168 Å之總厚度。如上文所描述，TiN膜之經量測表面粗糙度值隨著包含在相對較低壓力下之暴露之第一循環之相對數目增加而減小。在不受任何理論約束之情況下，此可係因為較低生長速率傾向於容許更多表面擴散，此傾向於降低表面粗糙度並促進逐層生長。用於以0個第一循環/ 600個第二循環、50個第一循環/ 550個第二循環及200個第一循環/ 400個第二循環生長之薄膜之經量測表面粗糙度值分別為約21 Å、17.5 Å及12.5 Å，對應於在各自TiN膜之總厚度之基礎上之約9%、8%及6%。另外，如上文所論述，相對於用600個第一循環/ 0個第二循環生長之膜，對於用0個第一循環/ 600個第二循環生長之薄膜，TiN膜之經量測階梯覆蓋率值更高。在不受任何理論約束之情況下，此可係因為較高壓力傾向於容許更多前驅體到達高縱橫比通孔之底部，此傾向於改良階梯覆蓋率。然而，令人驚訝的是，本發明者已發現，直至約50個第一循環(循環總數之8%)，第一循環之增加數目實際上改良階梯覆蓋率。因此，根據一些實施例中，形成TiN膜之第一部分包括使半導體基板交替地暴露至各包括在小於約3托之相對較低暴露壓力下至第一Ti前驅體之暴露及至第一N前驅體之暴露之1個至50個循環。
圖7A至圖9繪示根據實施例之在藉由使基板暴露至具有相同前驅體暴露壓力之循環而生長之TiN膜與藉由使基板暴露至具有不同對應前驅體暴露壓力之複數個循環而生長之TiN膜之間的進一步實驗比較。圖7A係用藉由其中在對應於第二循環之相同前驅體暴露壓力下使基板暴露至ALD循環之原子層沈積方法形成之TiN層加襯裡之高縱橫比通孔的橫截面透射電子顯微照片。圖7B及圖7C係僅使用在5托之相對較高腔室壓力下至Ti及N前驅體之暴露之第二循環來生長之TiN膜的透射電子顯微照片(TEM)。該等TEM係在形成於SiO2 中之具有約40:1縱橫比之通孔之上(圖7B)區域及下(圖7C)區域處獲取之該通孔之影像。相比而言，圖8A及圖8B係根據實施例之使用在相對較低(0.5托)及較高(5托)腔室壓力下至Ti及N前驅體之暴露之第一及第二循環之組合來生長之TiN膜的透射電子顯微照片(TEM)。該等TEM係在形成於SiO2 中之具有約40:1縱橫比之通孔之上(圖8A)區域及下(圖8B)區域處獲取之該通孔之影像。圖9係繪示在自展示於圖7A至圖7C中之TEM顯微照片量測之經量測階梯覆蓋率904與自展示於圖8A至圖8B中之TEM顯微照片量測之經量測階梯覆蓋率908之間的實驗統計比較的圖表。圖9中之資料點表示自通孔之下區域內之不同位置及通孔之上區域內之不同位置獲取之比率。雖然自TEM影像不容易看出，但圖9中之統計比較清楚地繪示根據實施例沈積之TiN膜之93%之較高中值階梯覆蓋率及使用單一暴露壓力沈積之TiN膜之87%之中值階梯覆蓋率。另外，根據實施例沈積之TiN膜之經量測階梯覆蓋率之統計分佈係實質上小於使用單一暴露壓力沈積之TiN膜之經量測階梯覆蓋率之統計分佈，從而指示後者之膜粗糙度顯著更高。應用
根據本文中所揭示之各項實施例使用不同暴露壓力形成之包括TiN之薄膜可用於各種應用中，尤其在基板包括可受益於如本文中所揭示之TiN層之各種有利特性之相對較高縱橫比結構及/或非金屬表面之情況下。實例性應用包含用於具有超過1、2、5、10、20、50、100、200或在藉由此等值之任一者界定之範圍內之值之縱橫比(例如，定義為深度除以頂部寬度之比率)之通孔、孔、溝渠、腔或類似結構之沈積。
藉由實例，圖10示意性地繪示在用於接觸結構(例如，源極或汲極接觸件)之形成於可經重度摻雜之主動半導體基板區域上之擴散阻障之背景內容中之應用。繪示半導體器件1000之部分，其包含基板1004，包括介電材料(諸如氧化物或氮化物)之介電質層1008 (例如，層間或金屬間介電質(ILD)層)形成於基板1004上。為形成至基板1004之各種區域(包含各種經摻雜區域，例如，源極及汲極區域)之接觸件，可形成穿過介電質層1008之通孔或溝渠。該通孔或該溝渠可暴露各種非金屬表面，例如，通孔之包括基板表面(例如，矽基板表面)之經暴露底表面，以及介電質側壁。可用根據本文中所描述之各項實施例形成之TiN層之第一部分(對應於圖3B中之第一部分370)接著用第二部分(對應於圖3B中之第二部分380)保形地塗佈通孔之底表面及側表面。根據本文中所揭示之各項實施例，首先可在通孔之內表面上直接形成保形第一部分，接著形成保形第二TiN層。此後，可用金屬(例如，W、Al或Cu)填充經加襯裡通孔以形成接觸插塞1016。例如，可藉由CVD使用(例如) WF6 用鎢填充通孔。
出於各種原因，根據實施例形成之阻障層1012可為有利的。特定言之，歸因於藉由ALD形成之阻障層1012之保形性質，可實質上減小在後續金屬填充程序期間之夾斷(pinching off)之傾向。另外，如上文所描述，阻障層1012可提供跨其之有效材料輸送阻礙，例如，摻雜物(B、P)自基板1004向外擴散，以及來自接觸插塞形成程序之反應物、蝕刻劑及金屬(例如，F、Cl、W或Cu)向內擴散。可藉由降低之表面粗糙度及增加之階梯覆蓋率來增強阻障效應。此外，如上文所描述，逐層生長模式可減小阻障層1012之總體接觸電阻。此外，歸因於降低之膜粗糙度，可形成相對較薄阻障層1012，同時仍完成其所要阻障功能，從而導致接觸電阻進一步降低。
根據本文中所揭示之各項實施例形成之TiN層之其他應用包含(僅舉幾例)形成於凹入基板中之導電結構(例如，埋藏式電極或線)、電極(例如，DRAM電容器電極或閘極電極)、用於較高金屬層級之金屬化阻障(例如，用於Cu接觸件/線之通孔/溝渠中之阻障)、高縱橫比垂直棒狀電極或用於三維記憶體之通孔及矽穿孔(TSV)。
儘管本文中已參考特定實施例描述本發明，但此等實施例並不用於限制本發明且係出於闡釋性目的而闡述。熟習此項技術者將明白，可在不脫離本發明之精神及範疇之情況下進行修改及改良。
本文中所揭示之各項實施例之此等簡單修改及改良係在本發明之範疇內，且此外，本發明之特定範疇將藉由隨附發明申請專利範圍予以定義。
在前文中，將瞭解，實施例之任一者之任何特徵可與實施例之任何其他者之任何其他特徵組合或用實施例之任何其他者之任何其他特徵組合置換。
除非背景內容另有清楚要求，否者在描述及發明申請專利範圍各處，字詞「包括(comprise/comprising)」、「包含(include/including)」及類似者應解釋為包含意義，與排他性或詳盡性意義相反；即，解釋為「包含但不限於」之意義。如本文中通常所使用，字詞「耦合」係指可直接連接或藉由一或多個中間元件連接之兩個或兩個以上元件。同樣地，如本文中通常所使用，字詞「連接」係指可直接連接或藉由一或多個中間元件連接之兩個或兩個以上元件。此外，字詞「在本文中」、「在上文」、「在下文」及類似含義之字詞在於本申請案中使用時應係指本申請案整體而非指本申請案之任何特定部分。在背景內容允許之情況下，上文[實施方式]中之使用單數或複數之字詞亦可分別包含複數或單數。關於兩個或兩個以上品項之清單之字詞「或」，該字詞涵蓋所有以下字詞解釋：該清單中之品項之任一者、該清單中之所有品項及該清單中之品項之任何組合。
此外，除非另有明確陳述或在如所使用之背景內容內以其他方式理解，否則本文中使用之條件語言(尤其諸如「可以(can/could)」、「可能(might)」、「可(may)」、「例如(e.g./for example)」、「諸如」及類似者)一般意欲傳達某些實施例包含而其他實施例不包含特定特徵、元件及/或狀態。因此，此條件語言一般並不意欲暗示一或多項實施例在任何情況下需要特徵、元件及/或狀態，或此等特徵、元件及/或狀態是否包含於任何特定實施例中或在任何特定實施例中執行。
雖然已描述某些實施例，但此等實施例僅藉由實例呈現，且並不意欲限制本發明之範疇。實際上，本文中所描述之新穎設備、方法及系統可依多種其他形式體現；此外，可在不脫離本發明之精神之情況下在本文中所描述之方法及系統之形式上作出各種省略、置換及改變。例如，雖然以給定配置呈現特徵，但替代實施例可用不同組件及/或感測器形貌執行類似功能性，且可刪除、移動、添加、細分、組合及/或修改一些特徵。此等特徵之各者可依多種不同方式實施。可組合上文所描述之各項實施例之元件及動作之任何合適組合以提供進一步實施例。上文所描述之各種特徵及程序可彼此獨立地實施，或可以各種方式組合。本發明之特徵之所有可能組合及子組合意欲落在本發明之範疇內。
100:基板 104:前驅體分子/經吸附分子 108:層 112:層 116:相對平滑二維層/穩定二維層 120:薄膜結構 300:原子層沈積方法/方法 310:步驟 320:步驟 330:步驟 350:半導體結構/半導體薄膜結構 360:基板 370:第一部分 380:第二部分 400:壓力跡線 400A:第一循環/第一原子層沈積(ALD)循環 400B:第二循環/第二原子層沈積(ALD)循環 404:暴露 404A:分壓力上升狀態 404B:主暴露狀態 404C:分壓力下降狀態 404P:總反應腔室壓力/總壓力 408:暴露 408A:分壓力上升狀態 408B:主暴露狀態 408C:分壓力下降狀態 408P:總反應腔室壓力/總壓力 412:暴露 412A:分壓力上升狀態 412B:主暴露狀態 412C:分壓力下降狀態 412P:總反應腔室壓力/總壓力 416:暴露 416A:分壓力上升狀態 416B:主暴露狀態 416C:分壓力下降狀態 416P:總反應腔室壓力/總壓力 500:半導體結構 504:半導體基板/底層半導體 508:介電質層 512:TiN層 512A:薄膜 512B:薄膜 512C:薄膜 516:高縱橫比結構 604:均方根(RMS)表面粗糙度趨勢 608:階梯覆蓋率趨勢 904:經量測階梯覆蓋率 908:經量測階梯覆蓋率 1000:半導體器件 1004:基板 1008:介電質層 1012:阻障層 1016:接觸插塞
圖1A至圖1D示意性地繪示在不同生長模式下之薄膜之成核及生長機制。
圖2係藉由熱原子層沈積生長於經氧化物塗佈之矽基板上之TiN層之橫截面透射電子顯微照片。
圖3A係示意性地繪示根據實施例之藉由使基板暴露至具有不同對應前驅體暴露壓力之複數個循環來形成TiN層之原子層沈積方法的流程圖。
圖3B示意性地繪示根據實施例之包括藉由其中使基板暴露至具有不同對應前驅體暴露壓力之複數個循環之原子層沈積方法形成之TiN層之半導體結構的橫截面視圖。
圖4示意性地繪示根據實施例之其中使基板暴露至具有不同對應前驅體暴露壓力之複數個循環之原子層沈積方法之不同循環的壓力跡線。
圖5示意性地繪示用在通孔之不同部分處具有不同厚度之TiN層加襯裡之該通孔的橫截面視圖。
圖6係展示根據實施例之藉由其中使基板暴露至具有不同對應前驅體暴露壓力之複數個循環之原子層沈積方法形成之TiN層之依據厚度而變化之實驗量測之表面粗糙度及階梯覆蓋率趨勢的圖表。
圖7A係用藉由其中使基板暴露至在相同前驅體暴露壓力下執行之ALD循環之原子層沈積方法形成之TiN層加襯裡之高縱橫比通孔的橫截面透射電子顯微照片。
圖7B係圖7A中所展示之高縱橫比通孔之上區域之橫截面透射電子顯微照片。
圖7C係圖7A中所展示之高縱橫比通孔之下區域之橫截面透射電子顯微照片。
圖8A係根據實施例之藉由其中使基板暴露至具有不同對應前驅體暴露壓力之複數個循環之原子層沈積方法在類似於圖7A中所展示之高縱橫比通孔之高縱橫比通孔之上區域處形成之TiN層的橫截面透射電子顯微照片。
圖8B係形成在圖8A中所展示之高縱橫比通孔溝渠之下區域處之TiN層的橫截面透射電子顯微照片。
圖9係展示根據實施例之在單一暴露壓力下藉由原子層沈積形成之TiN層與在複數個暴露壓力下藉由原子層沈積形成之TiN層之間的經量測階梯覆蓋率之統計比較的圖表。
圖10示意性地繪示根據實施例之用藉由其中使基板暴露至具有不同對應前驅體暴露壓力之複數個循環之原子層沈積方法形成之TiN層加襯裡之通孔的橫截面視圖。
400:壓力跡線
400A:第一循環/第一原子層沈積(ALD)循環
400B:第二循環/第二原子層沈積(ALD)循環
404:暴露
404A:分壓力上升狀態
404B:主暴露狀態
404C:分壓力下降狀態
404P:總反應腔室壓力/總壓力
408:暴露
408A:分壓力上升狀態
408B:主暴露狀態
408C:分壓力下降狀態
408P:總反應腔室壓力/總壓力
412:暴露
412A:分壓力上升狀態
412B:主暴露狀態
412C:分壓力下降狀態
412P:總反應腔室壓力/總壓力
416:暴露
416A:分壓力上升狀態
416B:主暴露狀態
416C:分壓力下降狀態
416P:總反應腔室壓力/總壓力

Claims (21)

  1. 一種藉由週期性氣相沈積程序形成包括氮化鈦(TiN)之薄膜之方法，該方法包括：藉由使半導體基板暴露至一或多個各包括暴露至第一Ti前驅體及暴露至第一N前驅體之第一週期性氣相沈積循環而在該半導體基板上形成該薄膜之第一部分；及藉由使該半導體基板暴露至一或多個各包括暴露至第二Ti前驅體及暴露至第二N前驅體之第二週期性氣相沈積循環而在該薄膜之該第一部分上形成該薄膜之第二部分，其中相對於在該一或多個第一週期性氣相沈積循環期間之對應暴露至該第一Ti前驅體及該第一N前驅體之一或兩者，在該一或多個第二週期性氣相沈積循環期間之暴露至該第二Ti前驅體及該第二N前驅體之一或兩者係在較高壓力下，其中形成該薄膜之該第一部分及該薄膜之該第二部分包括藉由熱週期性氣相沈積來沈積。
  2. 如請求項1之方法，其中在該一或多個第一週期性氣相沈積循環期間之該等暴露至該第一Ti前驅體及該第一N前驅體之一或兩者係在小於1托之反應器壓力下，且其中在該一或多個第二週期性氣相沈積循環期間之該等暴露至該第二Ti前驅體及該第二N前驅體之一或兩者係在大於5托之反應器壓力下。
  3. 如請求項1之方法，其中相對於在該一或多個第一週期性氣相沈積循環期間之該對應暴露至該第一Ti前驅體及該第一N前驅體之各者，在該一或多個第二週期性氣相沈積循環期間之該暴露至該第二Ti前驅體及該第二N前驅體之各者係在較高壓力下。
  4. 如請求項1之方法，其中形成該薄膜之該第一部分包括在包括使該半導體基板暴露至該第一Ti前驅體及暴露至該第一N前驅體之該等第一週期性氣相沈積循環之每一者小於0.3Å之第一沈積速率下沈積，且其中形成該薄膜之該第二部分包括在包括使該半導體基板暴露至該第二Ti前驅體及暴露至該第二N前驅體之該等第二週期性氣相沈積循環之每一者大於0.3Å之第二沈積速率下沈積。
  5. 如請求項1之方法，其中該薄膜之均方根表面粗糙度小於該薄膜之厚度之8%。
  6. 如請求項1之方法，其中形成該薄膜之該第一部分包括使半導體表面及絕緣體表面之一或兩者直接暴露至該一或多個第一週期性氣相沈積循環。
  7. 如請求項1之方法，其中形成該薄膜之該第一部分及該第二部分之一或兩者包括以逐層生長模式生長。
  8. 如請求項1之方法，其中形成該薄膜之該第一部分包括使該半導體基 板交替地暴露至1個至50個第一週期性氣相沈積循環。
  9. 如請求項1之方法，其中形成該薄膜之該等第一及第二部分包括在400℃與600℃之間的溫度下形成。
  10. 如請求項1之方法，其中該半導體基板包括包含內表面之溝渠或通孔，該內表面包括在具有超過1之縱橫比之溝渠或通孔中之非金屬側壁表面，且其中形成該薄膜包括保形地加襯裡於該內表面，其中形成於該溝渠或該通孔之高度之下25%上及形成於該溝渠或該通孔之該高度之上25%上之該薄膜之厚度之比率超過0.9。
  11. 如請求項1之方法，其中該薄膜之電阻率係小於200μΩ-cm。
  12. 如請求項1之方法，其中該第一Ti前驅體係與該第二Ti前驅體相同且該第一N前驅體係與該第二N前驅體相同。
  13. 一種藉由週期性氣相沈積程序形成包括氮化鈦(TiN)之薄膜之方法，該方法包括：提供包括具有超過1之縱橫比之溝渠或通孔之半導體基板；藉由使該半導體基板暴露至一或多個各包括暴露至第一Ti前驅體及暴露至第一N前驅體之第一週期性氣相沈積循環以在該溝渠或該通孔中形成該薄膜之第一部分；及使該半導體基板暴露至一或多個各包括暴露至第二Ti前驅體及暴 露至第二N前驅體之第二週期性氣相沈積循環以在該薄膜之該第一部分上形成該薄膜之第二部分而在該溝渠或該通孔中形成該薄膜，其中相對於在該一或多個第二週期性氣相沈積循環期間之對應暴露至該第二Ti前驅體及該第二N前驅體之一或兩者，在該一或多個第一週期性氣相沈積循環期間之暴露至該第一Ti前驅體及該第一N前驅體之一或兩者係在不同壓力下，其中形成該薄膜之該第一部分及該薄膜之該第二部分包括藉由熱週期性氣相沈積來沈積。
  14. 如請求項13之方法，其中相對於在該一或多個第一週期性氣相沈積循環期間之對應暴露至該第一Ti前驅體及該第一N前驅體之一或兩者，在該一或多個第二週期性氣相沈積循環期間之暴露至該第二Ti前驅體及該第二N前驅體之一或兩者係在較高壓力下。
  15. 如請求項14之方法，其中相對於在該一或多個第一週期性氣相沈積循環期間之對應暴露至該第一Ti前驅體及該第一N前驅體之一或兩者，在該一或多個第二週期性氣相沈積循環期間之暴露至該第二Ti前驅體及該第二N前驅體之一或兩者係在高出5倍或更大之壓力下。
  16. 如請求項13之方法，其中形成該第一部分包括使該半導體基板交替地暴露至1個至50個第一週期性氣相沈積循環。
  17. 如請求項13之方法，其中形成該第一部分包括使該半導體基板暴露 至第一數目個第一週期性氣相沈積循環，且其中形成該第二部分包括使該半導體基板暴露至大於該第一數目個第一週期性氣相沈積循環兩倍之第二數目個第二週期性氣相沈積循環。
  18. 如請求項13之方法，其中該薄膜之均方根表面粗糙度小於該薄膜之厚度之8%。
  19. 如請求項13之方法，其中形成該包括TiN之薄膜包括藉由熱週期性氣相沈積在400℃與600℃之間的溫度下形成。
  20. 如請求項13之方法，其中該溝渠或該通孔具有超過5之縱橫比及包括非金屬側壁表面之內表面，且其中形成該薄膜包括保形地加襯裡於該內表面，其中形成於該溝渠或該通孔之高度之下25%上及形成於該溝渠或該通孔之該高度之上25%上之該薄膜之厚度之比率超過0.9。
  21. 如請求項13之方法，其中該第一Ti前驅體係與該第二Ti前驅體相同且該第一N前驅體係與該第二N前驅體相同。
TW109134683A 2019-10-08 2020-10-07 保形且平滑之氮化鈦層及其形成方法 TWI872126B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/595,945 2019-10-08
US16/595,945 US11482413B2 (en) 2019-10-08 2019-10-08 Conformal and smooth titanium nitride layers and methods of forming the same

Publications (2)

Publication Number Publication Date
TW202122621A TW202122621A (zh) 2021-06-16
TWI872126B true TWI872126B (zh) 2025-02-11

Family

ID=75274960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109134683A TWI872126B (zh) 2019-10-08 2020-10-07 保形且平滑之氮化鈦層及其形成方法

Country Status (6)

Country Link
US (2) US11482413B2 (zh)
JP (2) JP7766024B2 (zh)
KR (1) KR20220082859A (zh)
CN (1) CN114729451A (zh)
TW (1) TWI872126B (zh)
WO (1) WO2021071625A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12444648B2 (en) 2019-10-08 2025-10-14 Eugenus, Inc. Conformal titanium silicon nitride-based thin films and methods of forming same
US12272599B2 (en) 2019-10-08 2025-04-08 Eugenus, Inc. Conformal and smooth titanium nitride layers and methods of forming the same
US12283486B2 (en) 2019-10-08 2025-04-22 Eugenus, Inc. Conformal and smooth titanium nitride layers and methods of forming the same
US11482413B2 (en) 2019-10-08 2022-10-25 Eugenus, Inc. Conformal and smooth titanium nitride layers and methods of forming the same
US12431388B2 (en) 2019-10-08 2025-09-30 Eugenus, Inc. Conformal titanium silicon nitride-based thin films and methods of forming same
KR102254394B1 (ko) * 2020-07-16 2021-05-24 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
US20240234482A9 (en) * 2022-10-19 2024-07-11 Micron Technology, Inc. Microelectronic devices including capacitors, and related electronic systems and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040013803A1 (en) * 2002-07-16 2004-01-22 Applied Materials, Inc. Formation of titanium nitride films using a cyclical deposition process
US20080274616A1 (en) * 2007-05-02 2008-11-06 Tokyo Electron Limited Method for depositing titanium nitride films for semiconductor manufacturing
US20080305561A1 (en) * 2007-06-07 2008-12-11 Shrinivas Govindarajan Methods of controlling film deposition using atomic layer deposition
US10388513B1 (en) * 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US20190304790A1 (en) * 2018-03-27 2019-10-03 Asm Ip Holding B.V. Method of forming an electrode on a substrate and a semiconductor device structure including an electrode

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221174B1 (en) 1999-02-11 2001-04-24 Applied Materials, Inc. Method of performing titanium/titanium nitride integration
KR100439028B1 (ko) * 2001-12-27 2004-07-03 삼성전자주식회사 2단계 증착방식을 이용한 반도체 장치의 제조방법
US6943097B2 (en) 2003-08-19 2005-09-13 International Business Machines Corporation Atomic layer deposition of metallic contacts, gates and diffusion barriers
US7235482B2 (en) * 2003-09-08 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a contact interconnection layer containing a metal and nitrogen by atomic layer deposition for deep sub-micron semiconductor technology
KR100589285B1 (ko) * 2004-08-19 2006-06-14 주식회사 아이피에스 다중 적층막 구조의 금속 질화 막 증착 방법
US7966969B2 (en) 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US20060128127A1 (en) 2004-12-13 2006-06-15 Jung-Hun Seo Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
JP2012506947A (ja) 2008-10-27 2012-03-22 アプライド マテリアルズ インコーポレイテッド 三元化合物の気相堆積方法
JP4647682B2 (ja) * 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
JP5774822B2 (ja) * 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP5087657B2 (ja) * 2009-08-04 2012-12-05 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2011168881A (ja) 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
JP2012193445A (ja) * 2011-02-28 2012-10-11 Tokyo Electron Ltd 窒化チタン膜の形成方法、窒化チタン膜の形成装置及びプログラム
JP2013133521A (ja) 2011-12-27 2013-07-08 Tokyo Electron Ltd 成膜方法
KR102207992B1 (ko) * 2012-10-23 2021-01-26 램 리써치 코포레이션 서브-포화된 원자층 증착 및 등각막 증착
JP6118197B2 (ja) 2013-07-02 2017-04-19 東京エレクトロン株式会社 成膜方法
JP6258657B2 (ja) * 2013-10-18 2018-01-10 東京エレクトロン株式会社 成膜方法および成膜装置
US9745658B2 (en) 2013-11-25 2017-08-29 Lam Research Corporation Chamber undercoat preparation method for low temperature ALD films
JP6204570B2 (ja) * 2014-03-28 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
KR102065243B1 (ko) 2017-05-01 2020-01-10 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US12283486B2 (en) 2019-10-08 2025-04-22 Eugenus, Inc. Conformal and smooth titanium nitride layers and methods of forming the same
US11482413B2 (en) 2019-10-08 2022-10-25 Eugenus, Inc. Conformal and smooth titanium nitride layers and methods of forming the same
US12272599B2 (en) 2019-10-08 2025-04-08 Eugenus, Inc. Conformal and smooth titanium nitride layers and methods of forming the same
EP4259845A4 (en) 2020-12-10 2024-07-24 Eugenus, Inc. CONFORMAL AND SMOOTH TITANIUM NITRIDE LAYERS AND METHODS FOR THEIR PRODUCTION

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040013803A1 (en) * 2002-07-16 2004-01-22 Applied Materials, Inc. Formation of titanium nitride films using a cyclical deposition process
US20080274616A1 (en) * 2007-05-02 2008-11-06 Tokyo Electron Limited Method for depositing titanium nitride films for semiconductor manufacturing
US20080305561A1 (en) * 2007-06-07 2008-12-11 Shrinivas Govindarajan Methods of controlling film deposition using atomic layer deposition
US20190304790A1 (en) * 2018-03-27 2019-10-03 Asm Ip Holding B.V. Method of forming an electrode on a substrate and a semiconductor device structure including an electrode
US10388513B1 (en) * 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition

Also Published As

Publication number Publication date
WO2021071625A1 (en) 2021-04-15
US20210104396A1 (en) 2021-04-08
CN114729451A (zh) 2022-07-08
JP7766024B2 (ja) 2025-11-07
US11482413B2 (en) 2022-10-25
US12308226B2 (en) 2025-05-20
JP2022552204A (ja) 2022-12-15
US20230215725A1 (en) 2023-07-06
KR20220082859A (ko) 2022-06-17
TW202122621A (zh) 2021-06-16
JP2026012867A (ja) 2026-01-27

Similar Documents

Publication Publication Date Title
TWI872126B (zh) 保形且平滑之氮化鈦層及其形成方法
TWI872125B (zh) 氮化鈦平滑層及其形成方法
US12165918B2 (en) Conformal titanium nitride-based thin films and methods of forming same
US20250279318A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
TW202240006A (zh) 保形且平滑之氮化鈦層及其形成方法
TW202307249A (zh) 以氮化鈦矽為主之保形薄膜及其形成方法
US12283486B2 (en) Conformal and smooth titanium nitride layers and methods of forming the same
TW202244303A (zh) 保形且平滑之氮化鈦層及其形成方法
CN117355631A (zh) 保形且平滑的氮化钛层及其形成方法
CN117378032A (zh) 保形的氮化钛硅基薄膜及其形成方法