TWI872125B

TWI872125B - 氮化鈦平滑層及其形成方法

Info

Publication number: TWI872125B
Application number: TW109134682A
Authority: TW
Inventors: 鄭昇勳; 尼羅伊慕克爾吉; 金石熙; 崔圭鎮; 朱蒙西; 金海英; 奥山美一; 納里曼納吉柏拉什拉菲; 佈生Ｂ聶; 索米爾古瑪 J 瑞斯
Original assignee: 美商尤金納斯股份有限公司
Priority date: 2019-10-08
Filing date: 2020-10-07
Publication date: 2025-02-11
Also published as: TW202129048A; US20230395369A1; US11587784B2; US20210104397A1; US12444603B2; WO2021071626A1; KR20220083730A

Abstract

所揭示的技術大體上係關於形成氮化鈦層，且更特定言之係關於藉由原子層沈積在晶種層上形成氮化鈦層。在一項態樣中，半導體結構包括包含非金屬表面之半導體基板。此外，該半導體結構包括保形地塗佈該非金屬表面之包括矽(Si)及氮(N)之晶種層及保形地塗佈該晶種層之TiN層。態樣亦係關於形成該等半導體結構之方法。

Description

氮化鈦平滑層及其形成方法

本發明大體上係關於形成氮化鈦層，且更特定言之係關於氮化鈦平滑層。

氮化鈦(TiN)已被廣泛用於積體電路(IC)中之各種結構之製造。例如，TiN已用於擴散阻障、各種電極及金屬化結構。TiN在IC製造中之此廣泛使用可歸因於其結構、熱及電性質。隨著各種IC結構之尺寸縮小，TiN經形成於具有愈來愈小之尺寸及複雜形貌之特徵上。例如，隨著技術節點按比例調整至10 nm節點且甚至更小，需要可保形地加襯裡於具有小至幾奈米之尺寸之高縱橫比溝渠及通孔之TiN層(例如，作為擴散阻障)。儘管數十年來在IC產業中已使用諸如物理氣相沈積(PVD)及化學氣相沈積(CVD)之技術來形成TiN，但對將沈積於較小溝渠或通孔中之TiN膜之保形性之經增加需求可最終限制其等之使用。另一方面，雖然已證實原子層沈積(ALD)用於TiN膜之保形沈積，但該膜之一些電性質(例如，導電率)及實體性質(例如，表面粗糙度)相較於使用其他技術(例如，物理氣相沈積(PVD))形成之TiN膜可能較差。因此，需要用於形成用於IC製造中之相對於藉由(例如) PVD形成之TiN膜具有優越保形性同時亦具有匹配或優越電及實體性質之以TiN為主之膜之原子層沈積方法。

在一項態樣中，一種形成包括氮化鈦(TiN)之薄膜之方法包括提供包括非金屬表面之半導體基板。此外，該方法包括藉由原子層沈積(ALD)在該非金屬表面上形成包括矽(Si)及氮(N)之晶種層。該方法進一步包括藉由ALD在該晶種層上形成TiN層。包括形成於該晶種層上之該TiN層之堆疊具有小於該堆疊之厚度之約8%之均方根表面粗糙度。

在另一態樣中，一種形成包括氮化鈦(TiN)之薄膜之方法包括提供包括非金屬表面之半導體基板。此外，該方法包括藉由原子層沈積(ALD)在該非金屬表面上形成包括矽(Si)及氮(N)之晶種層。該方法進一步包括藉由熱ALD在該晶種層上形成TiN層。包括形成於該晶種層上之該TiN層之堆疊具有小於約200 μΩ-cm之電阻率。

在另一態樣中，一種半導體結構包括包含非金屬表面之半導體基板。此外，該半導體結構包括保形地塗佈該非金屬表面之包括矽(Si)及氮(N)之晶種層及保形地塗佈該晶種層之TiN層。包括形成於該晶種層上之該TiN層之堆疊具有小於該堆疊之厚度之約8%之均方根表面粗糙度。

如上文所描述，積體電路(IC)產業中需要具有優越電及實體性質之保形TiN膜，以及形成此等膜之方法。為解決此等及其他需求，本文中揭示包括晶種層及形成於該晶種層上之TiN層之薄膜，及形成該薄膜之原子層沈積(ALD)方法，其顯示藉由ALD沈積之膜之保形性特性，同時亦具有優越或匹配藉由現有物理氣相沈積(PVD)及化學氣相沈積(CVD)方法形成之TiN膜之電及實體性質之電及實體性質。特定言之，形成包括氮化鈦(TiN)之薄膜之方法包括藉由原子層沈積(例如，熱原子層沈積(ALD))在基板之非金屬表面上形成包括矽(Si)及氮(N)之晶種層。該方法進一步包括藉由ALD (例如，熱ALD)在該晶種層上形成TiN層。相對於在無晶種層之情況下藉由熱ALD形成於非金屬表面上之TiN層，包括根據本文中所揭示之方法沈積之TiN之薄膜有利地具有大約相同或更低之表面粗糙度。替代性地或此外，相對於在無晶種層之情況下藉由熱ALD形成於非金屬表面上之TiN層，包括根據本文中所揭示之方法沈積之TiN之薄膜有利地具有大約相同或更低之平均晶粒大小。替代性地或此外，相對於在無晶種層之情況下藉由熱ALD形成於非金屬表面上之TiN層，包括根據本文中所揭示之方法沈積之TiN之薄膜有利地具有大約相同或更低之電阻率。

如本文中所描述，除非明確限制，否則由其構成元素所指之不具有其特定化學計量比之化合物應被理解為涵蓋各元素之所有可能非零濃度。例如，氮化鈦(TiN)應被理解為涵蓋可由通式Ti_x N表達之氮化鈦之所有可能化學計量及非化學計量組合物，其中x＞0，包含TiN、Ti₃ N₄ 、Ti₄ N₃ 、Ti₆ N₅ 、Ti₂ N及TiN₂ 以及Ti及N之其他非化學計量組合物。類似地，氮化矽(SiN)應被理解為涵蓋可由通式Si_y N表達之氮化矽之所有可能化學計量及非化學計量組合物，包含Si₃ N₄ ，其中y＞0。類似地，氮化鈦矽(TiSiN)應被理解為涵蓋可由通式Ti_x Si_y N表達之氮化鈦矽之所有可能化學計量及非化學計量組合物，其中x＞0且y＞0。

如上文所描述，氮化鈦(TiN)在積體電路(IC)製造中發揮重要作用。雖然在IC產業中已使用諸如物理氣相沈積(PVD)及化學氣相沈積(CVD)之技術來沈積TiN，但對用於形成具有高保形性而不會顯著損害電及實體性質之以TiN為主之膜之沈積方法之需求已日益增加。

另外，雖然諸如電漿增強型原子層沈積(PE-ALD)之電漿增強型程序可有效地在具有相對較低縱橫比之表面上形成保形膜，但此等程序可能無法有效地在具有相對較高縱橫比之通孔及腔內部沈積膜。在不受理論約束之情況下，針對此之一個可能原因在於，在一些境況下，電漿可能無法到達高縱橫比通孔之較深部分。在此等境況中，通孔之不同部分可暴露至不同量之電漿，從而導致非均勻沈積之非所要結構效應，諸如相較於較深部分(有時被稱為尖化或鍵孔形成)，在通孔之開口附近沈積較厚膜。由於此等原因，熱ALD可更為有利，因為熱ALD不取決於電漿到達其所沈積之表面之部分之能力。

然而，雖然熱ALD技術可適於在形貌(尤其具有相對較高縱橫比(例如，超過1:1)之形貌)上形成TiN相對保形膜，但本發明者已認識到，藉由熱ALD形成之TiN膜在某些方面(例如，膜粗糙度及電阻率)可不如藉由PVD或CVD形成之TiN膜。在此方面，本發明者已發現，ALD生長之以TiN為主之膜之一些電性質及/或實體性質可受生長模式影響。特定言之，本發明者已發現，雖然可期望在ALD中以二維逐層生長模式生長以TiN為主之膜，但在一些境況下可能不容易達成此逐層生長模式。本發明者已進一步發現，藉由ALD以逐層生長模式生長以TiN為主之膜在IC製造中提出特定挑戰，其中在非金屬表面(尤其絕緣表面(諸如氧化物及氮化物表面)或半導體表面(諸如經摻雜及無摻雜矽表面))上形成以TiN為主之膜。本發明者已認識到，可以逐層生長模式生長以TiN為主之膜之程度可繼而取決於初始生長模式，該初始生長模式取決於表面之類型，如本文中參考圖1A至圖1D所描述，而不受任何理論約束。

圖1A示意性地繪示TiN層之成核且圖1B至圖1D繪示TiN層在不同表面上之不同生長模式。參考圖1A，一旦前驅體分子104到達基板100之表面，其等便實體地吸附於該表面上。一些經吸附分子104可沿著基板100之表面擴散直至其等到達待化學吸附之能量上有利位置。該表面擴散尤其係由基板溫度、基板材料及經吸附分子之動能來管理。當藉由經化學吸附分子形成之核之大小超過藉由體積自由能與表面能之間的權衡而判定之特定大小(有時被稱為「臨界大小」)時，核可變得能量上穩定，且開始在大小上生長。因此，穩定核之如此形成之層108藉由併入額外前驅體分子104而繼續生長。後續膜生長可根據在圖1B至圖1D中示意性地繪示之不同生長模式分類。

圖1B示意性地繪示導致三維島狀物之層112之形成之三維島狀生長模式(有時被稱為Volmer–Weber生長模式)。在不受任何理論約束之情況下，當與三維島狀物相關聯之淨表面自由能為正時，該島狀生長模式可佔主導地位，從而指示與結合至基板相比，經沈積原子更牢固地彼此結合。將瞭解，例如，當TiN金屬層沈積在一些半導體及/或絕緣材料表面上時，TiN層之ALD生長之能量學可有利於島狀生長模式。

圖1C繪示導致相對平滑二維層116之形成之逐層生長模式(有時被稱為Frank-van der Merwe生長模式)。在不受任何理論約束之情況下，當與彼此結合相比，經沈積原子更牢固地結合至基板時，該逐層生長模式可佔主導地位，使得能量上有利於穩定二維層116。當層之間的結合能量自第一單層至TiN層之體晶值連續降低時，可維持逐層生長模式。

雖然圖1B及圖1C係薄膜之兩種不同可能生長模式，但將瞭解，在一些境況下，在逐層生長模式與三維生長模式中間之生長模式係可能的。圖1D繪示被稱為Stranski-Krastanov (SK)生長模式之中間生長模式之實例。在不受任何理論約束之情況下，SK生長可發生在以逐層模式開始之薄膜生長中。當逐層生長在形成一或多個單層之後變得不利時，島狀生長模式開始主導優勢高於逐層生長模式，從而導致其中在二維初始層上形成三維島狀物之薄膜結構120。SK生長模式可作為應變鬆弛機制(應變引發之粗糙化)發生。

除了沈積物與基板之間的相互作用之外，其他因素(諸如基板溫度及沈積速率)可顯著影響成核及早期生長程序，此繼而影響所得薄膜之最終奈米結構或微結構。例如，在相對較高基板溫度及較低沈積速率下之沈積可促進相對較大晶粒之生長，而相對較低基板溫度及較高沈積速率可有利於形成較小晶粒。

據發現，當藉由ALD在IC製造中所關注之各種表面(諸如介電質及半導體表面)上生長TiN時，ALD生長以三維島狀生長模式或SK生長模式初始化。例如，在一些境況下，在包含經摻雜及無摻雜之Si、SiO₂ 、Si₃ N₄ 及其他高K或低K材料之基板表面上之TiN之ALD生長可以島狀生長模式或SK生長模式繼續進行。本發明者已發現，部分歸因於島狀生長模式或SK生長模式之初始生長模式，藉由ALD之TiN之後續生長通常導致對於用於高縱橫比結構之超薄保形TiN之各種應用非所要之膜形態，如圖2中所繪示。

圖2係藉由熱ALD生長於用原生氧化物塗佈之Si基板上之TiN層之橫截面透射電子顯微照片。在以三維島狀或SK生長模式生長之初始膜之後，TiN之ALD生長通常藉由具有不同定向之相鄰晶體之競爭性生長特性化，在一些境況下，其導致接近於成核層之V形晶粒且最終以較高膜厚度形成柱狀形態。如圖2中所繪示，所得膜形態包含引起顯著表面粗糙度之琢面柱頂及相對於晶粒具有較低密度之柱邊界。將瞭解，該等柱邊界相對於晶粒本身可具有顯著更差之擴散阻障性質，且可用作用於將非所要污染物輸送通過TiN層之最小電阻之路徑。

本發明者已發現，當在TiN層之生長之前藉由熱ALD在非金屬表面上形成包括矽(Si)及氮(N)之晶種層時，可抑制初始三維或SK生長模式且可促進逐層生長模式。除其他原因外，此可能是因為，包括Si及N之晶種層以相對較低接觸角潤濕非金屬表面，使得所得層均勻地覆蓋大面積之非金屬表面，而實質上未形成島狀物，使得初始生長階段更傾向於有利於基板表面上之逐層生長模式，在基板表面上，ALD TiN通常將有利於如上所述之三維島狀或SK生長模式。因此，藉由ALD在一些半導體及/或絕緣材料(尤其包括矽之無機層(例如，Si、SiO₂ 及Si₃ N₄ ))上直接沈積TiN層可導致藉由如上所述之島狀或SK生長模式接著進行柱狀生長特性化之初始生長。相比而言，當在TiN之ALD之前以逐層模式在非金屬表面上形成包括Si及N之薄晶種層或區域時，藉由熱ALD形成於該薄晶種層或區域上之TiN層可繼續以逐層模式生長。

圖3示意性地繪示可使用根據本文中所揭示之實施例之方法形成之包括形成於包括Si及N之晶種層上之TiN層之半導體薄膜結構300的橫截面視圖。半導體薄膜結構300包括包含非金屬表面(例如，介電質及/或半導體表面)之基板310，藉由原子層沈積(ALD)在基板310上形成包括Si及N之晶種層320，接著藉由ALD形成實質上比晶種層320厚之TiN層330。晶種層之非限制性實例包含氮化矽(SiN)及氮化鈦矽(TiSiN)。

圖4係藉由熱ALD在藉由根據實施例之熱ALD生長於經原生氧化物覆蓋之Si基板上之TiSiN晶種層上生長之TiN層的橫截面透射電子顯微照片。本發明者已觀察到，在以逐層生長模式生長之TiSiN之初始晶種層之後，TiN之熱ALD生長亦以逐層模式進行，使得不同於直接生長於與圖2中所繪示相同之表面上之TiN，藉由V形晶粒之柱狀生長特性化之具有不同定向之相鄰晶體之競爭性生長及源自其之相對較高表面粗糙度並不明顯。相較於在無晶種層之情況下直接形成於非金屬表面上之相同TiN層，所得經接種TiN層具有包含優越保形性、較低表面粗糙度、較小平均晶粒大小、較高導電率及/或阻障特性之一或多者之優越性質。

圖5A示意性地繪示根據實施例之藉由熱ALD在包括Si及N之晶種層上形成TiN層之方法500的流程圖。該方法包含在經組態用於熱ALD之反應腔室中提供510包括非金屬表面之基板。此外，方法包括藉由熱原子層沈積(ALD)在該非金屬表面上形成520包括矽(Si)及氮(N)之晶種層或區域。方法進一步包括藉由熱ALD在該晶種層上形成530實質上比晶種層厚之TiN層。

在圖4中示意性地繪示之所得薄膜堆疊有利地具有相對於在無晶種層之情況下將使用相同程序配方直接形成於非金屬表面上之TiN層大約相同或更低之表面粗糙度，及/或相對於在無晶種層之情況下將使用相同程序配方直接形成於非金屬表面上之TiN層大約相同或更低之電阻率。因此形成之薄膜結構可具有類似於圖4中所繪示之薄膜結構之形態。參考圖4，將瞭解，雖然將包括Si及N之晶種層320與TiN層330描繪為相異層，但實際上，歸因於在薄膜結構300之形成期間及/或之後之原子擴散，藉由晶種層320與TiN層330形成之介面可不會原子突變或相異。因此，該介面區域可具有介於包括Si及N之晶種層320與TiN層330之塊體區域之間的組合物。在此方面，包括Si及N之晶種層320與TiN層330可在本文中分別互換地稱為包括Si及N之晶種區域320，及TiN區域330。

如在本文中及貫穿說明書所描述，將瞭解，其上形成經接種TiN薄膜之半導體基板可以各種基板實施，包含(但不限於)可由以下形成之經摻雜半導體基板：IV族元素材料(例如，Si、Ge、C或Sn)或由IV族材料形成之合金(例如，SiGe、SiGeC、SiC、SiSn、SiSnC、GeSn等)；III-V族化合物半導體材料(例如，GaAs、GaN、InAs等)或由III-V族材料形成之合金；II-VI族半導體材料(CdSe、CdS、ZnSe等)或由II-VI族材料形成之合金。

根據某些實施例，基板亦可實施為絕緣體上半導體，諸如絕緣體上矽(SOI)基板。SOI基板通常包含其中上文所描述之各種結構係使用諸如埋藏式SiO₂ 層之絕緣體層與支撐基板隔離之矽-絕緣體-矽結構。另外，將瞭解，本文中所描述之各種結構可至少部分形成於在表面區域處或附近形成之磊晶層中。

此外，基板可包含形成於其上之各種結構，僅舉幾例，例如，擴散區域、隔離區域、電極、通孔及線，可在其等上形成包括根據實施例之TiN層之任何結構，包含具有一或多個半導體或介電質表面之形貌特徵(諸如通孔、腔、孔或溝渠)。因此，其上形成根據實施例之晶種層之非金屬表面可包含：半導體表面，例如，經摻雜或無摻雜之Si表面；及/或介電質表面，僅舉幾例，例如，層間介電質(ILD)表面、遮罩或硬遮罩表面或閘極介電質表面，其可包含無機絕緣體、氧化物、氮化物、高K介電質、低K介電質或碳，僅舉幾例介電材料。

如在本文中及貫穿說明書所描述，反應器腔室係指包含單個晶圓處理反應腔室或批次晶圓處理反應腔室之適當地經組態用於熱原子層沈積(ALD)之任何反應腔室。在熱ALD反應器中，基板可放置於諸如基座或運搬艇(carrier boat)之合適基板上。基板可藉由通過經加熱基座之傳導來直接加熱，或藉由來自輻射源(諸如燈)之輻射或藉由通過經加熱腔室壁之對流來間接加熱。

通常，在ALD程序中，將反應物或前驅體(例如，氧化及還原反應物)交替地引入至其中安置有基板之反應腔室中。一或多個反應物或前驅體之引入繼而可與用於自反應腔室移除過量反應物或前驅體之清除及/或抽出程序交替。可在適當時間段內的一條件下將反應物引入至反應腔室中，使得基板之表面變得經前驅體或反應物及/或反應物之反應產物至少部分飽和。接著可將過量或殘餘前驅體或反應物從反應腔室清除及/或抽出。可藉由合適真空泵抽程序來執行抽出程序且可藉由將非反應性或惰性氣體(例如，氮氣或稀有氣體)引入至反應腔室中來執行清除步驟。在其中形成SiN、TiSiN及TiN之一或多者之下文實例中之藉由熱ALD形成之層之背景內容中，通常存在兩類前驅體或反應物，即，氮(N)前驅體及非氮前驅體。非氮前驅體包含Si前驅體及Ti前驅體。

在下文中，參考圖5B，描述藉由使非金屬表面暴露至作為初始非氮前驅體之Si前驅體來形成包括矽(Si)及氮(N)之晶種層或區域之實例性實施方案。參考圖5C，描述在晶種層上形成TiN層之實例性實施方案。藉由熱 ALD 形成包括 Si 及 N 之晶種層

再次參考圖5A，在反應腔室中提供510包括非金屬表面之基板(圖3中之基板310)之後，方法500繼續藉由熱原子層沈積(ALD)在該非金屬表面上形成520包括Si及N之晶種層或區域(對應於圖3中之晶種層320)。圖5B繪示根據一些實施例形成晶種層。包括Si及N之晶種層可在數個連續沈積步驟中形成，該等連續沈積步驟之各者繼而可包括子步驟且被執行一或多次，如本文中所描述。

參考圖5B，在各項實施例中，形成520晶種層或區域包括使基板經受524包括至Si前驅體之暴露之第一沈積階段。在一些實施例中，形成520晶種層另外包括使基板經受528A包含至第一N前驅體之暴露之第二沈積階段。在此等實施例中，可週期性地重複該等第一及第二沈積階段以形成包括Si及N之晶種層(例如，SiN)。在一些其他實施例中，形成520晶種層另外包括使基板經受528B包含至第一Ti前驅體之暴露及至第一N前驅體之暴露之組合之第二沈積階段。在此等實施例中，可週期性地重複該等第一及第二沈積階段以形成包括Si、N及Ti之晶種層(例如，TiSiN)。形成520晶種層或區域包括一或多個循環，各循環包括如圖5B中所繪示之可執行多次之使基板經受524一或多個第一沈積階段及使基板經受528A或528B一或多個第二沈積階段。使基板經受524第一沈積階段及使基板經受528A或528B第二沈積階段之各者繼而可包括至前驅體之一或多次暴露(諸如在脈衝中)，如下文所描述。

使基板經受524第一沈積階段包括執行基板至Si前驅體之一或多次暴露。至該Si前驅體之各次暴露係使得用Si前驅體使基板之表面實質上完全或部分飽和。在至Si前驅體之一或多次暴露之後，可抽出或清除未保持吸附或化學吸附於基板之表面上之過量或殘餘Si前驅體或其反應產物。

在一些實施例中，在(若干)第二沈積階段之前可循序地執行複數次至Si前驅體之暴露。有利的是，在一些境況下，例如，在藉由暴露用於Si前驅體吸附之更多反應部位而存在實質空間位阻效應時，使基板不止一次暴露至Si前驅體可導致更高表面飽和位準。

仍參考圖5B，在一些實施例中，使基板經受528A一或多個第二沈積階段可包括執行基板至第一N前驅體之一或多次暴露。至該第一N前驅體之各次暴露係使得用第一N前驅體使基板之表面完全或部分飽和。在至第一N前驅體之一或多次暴露之後，可抽出或清除未保持吸附或化學吸附於基板之表面上之過量或殘餘N前驅體或其反應產物。

在一些實施例中，在返回至第一沈積階段之前可循序地執行複數次至第一N前驅體之暴露。有利的是，在一些境況下，例如，在存在實質空間位阻效應時，使基板不止一次暴露至第一N前驅體可導致更高表面飽和位準。

當形成520晶種層或區域包括使基板週期性地經受各包括使基板經受524包括至Si前驅體之(若干次)暴露之第一沈積階段及使基板經受528A包括至第一N前驅體之(若干次)暴露之第二沈積階段之一或多個循環時(如圖5B中所繪示)，包括Si及N之所得晶種層可包含SiN層或區域。

本發明者已發現，如包含使基板經受524第一沈積階段及使基板經受528A第二沈積階段之所繪示實施例中所展示，藉由使半導體基板首先暴露至Si前驅體來形成520晶種層在增強晶種層之逐層生長模式方面可尤其有利。然而，實施例並不限於此且在其他實施例中，半導體基板在週期性沈積程序中可首先暴露至N前驅體。

將瞭解，在各項實施例中，基於包含對前驅體之空間位阻效應之易感性之各種考量，可改變如本文中所描述之基板至Si前驅體及/或至第一N前驅體之暴露之頻率及重複次數，以及循環之重複次數以獲得所得晶種層之所要厚度及化學計量。

仍參考圖5B，在一些其他實施例中，使基板經受528B一或多個第二沈積階段包括使基板經受至第一Ti前驅體之一或多次暴露及至第一N前驅體之一或多次暴露。至該第一Ti前驅體之各次暴露係使得用第一Ti前驅體使基板之表面實質上或部分飽和。在使基板暴露至第一Ti前驅體之後，可抽出或清除未保持吸附或化學吸附於基板之表面上之過量或殘餘第一Ti前驅體或其反應產物。類似地，至第一N前驅體之各次暴露係使得用第一N前驅體使基板實質上或部分飽和。在使基板暴露至第一N前驅體之後，可抽出或清除未保持吸附或化學吸附於基板之表面上之過量或殘餘第一N前驅體或其反應產物。使基板經受528B各包括至第一Ti前驅體之一或多次暴露及至第一N前驅體之一或多次暴露之一或多個第二沈積階段可局部地形成TiN之一或多個單層。當添加至使基板經受524包括至Si前驅體之暴露之第一沈積階段時，所得晶種層可包括TiSiN層或區域。

在一些實施例中，至第一Ti前驅體之暴露及/或至第一N前驅體之暴露可執行複數次。有利的是，在一些境況下，例如，在存在實質空間位阻效應時，使基板不止一次暴露至Ti前驅體及/或第一N前驅體可導致更高表面飽和位準。因此，各包括循序進行之Ti及N暴露之多個第二沈積階段可在Si暴露之間執行。

在其中使基板經受528B一或多個第二沈積階段包括使基板經受至第一Ti前驅體之一或多次暴露及至第一N前驅體之一或多次暴露之實施例中，將瞭解，可取決於境況選擇至第一Ti前驅體及至第一N前驅體之暴露之順序。在一些實施方案中，至該第一Ti前驅體之一或多次暴露可緊接在使基板經受524各包括至Si前驅體之一或多次暴露之一或多個第一沈積階段之後。例如，至第一Ti前驅體之一或多次暴露直接跟隨在至Si前驅體之一或多次暴露之後可防止形成SiN，此對於藉由使用TiSiN晶種層降低電阻率可為有利的。然而，在一些其他實施方案中，至第一N前驅體之一或多次暴露可緊接在使基板經受524各包括至Si前驅體之一或多次暴露之一或多個第一沈積階段之後，使得形成SiN之一或多個單層，此對於改良堆疊之阻障特性可係有利的。

當形成520晶種層或區域包括使基板週期性地經受各包括使基板經受524各包括至Si前驅體之暴露之一或多個第一沈積階段及使基板經受528B各包括至Ti前驅體及N前驅體之交替暴露之一或多個第二沈積階段之一或多個循環時(如圖5B中所繪示)，包括Si、Ti及N之所得晶種層可包含TiSiN層或區域。

本發明者已發現，如包含使基板經受524一或多個第一沈積階段及使基板經受528B一或多個第二沈積階段之所繪示實施例中所展示，藉由使半導體基板最初暴露至Si前驅體來形成520晶種層在增強晶種層之逐層生長模式方面可尤其有利。然而，實施例並不限於此且在其他實施例中，半導體基板可首先暴露至Ti前驅體或N前驅體。

將瞭解，在各項實施例中，基於包含對前驅體之空間位阻效應之易感性之各種考量，可改變基板至Si前驅體、第一Ti前驅體及/或第一N前驅體之暴露之頻率及重複率以獲得所要厚度及化學計量。

在又一些其他實施例中，各包含使基板經受524至第一沈積階段及使基板經受528A包括至第一N前驅體之暴露之第二沈積階段之一或多個循環可與使基板經受528B包括至第一Ti前驅體及第一N前驅體之暴露之一或多個第二沈積階段交替地執行。在此等實施例中，SiN之層或區域可與TiN之層或區域交替地形成以形成TiSiN層或區域。在一些實施方案中，歸因於足夠原子擴散，所得TiSiN層可為均勻的，而不具有可區分之SiN或TiN區域。在一些其他實施方案中，歸因於不足原子擴散，所得TiSiN層可包括包含可區分之SiN或TiN區域之奈米積層結構。

根據各項實施例，用於形成晶種層或區域之第一Ti前驅體之非限制性實例可包含四氯化鈦(TiCl₄ )、四(二甲基胺基)鈦(TDMAT)或四(二乙基胺基)鈦(TDEAT)。

根據各項實施例，用於形成晶種層或區域之第一N前驅體之非限制性實例可包含氨(NH₃ )、聯氨(N₂ H₄ )或甲基聯氨(CH₃ (NH)NH₂ 、「MMH」)。

根據各項實施例，用於清除之惰性氣體之非限制性實例可包含氮氣N₂ 或稀有氣體(諸如Ar)。

根據一些實施例，尤其適於增強逐層生長模式之Si反應物或前驅體可為氫化物前驅體。該氫化物前驅體之實例包含矽烷(SiH₄ )及乙矽烷(Si₂ H₆ )。

根據一些其他實施例，尤其適於增強逐層生長模式之Si反應物或前驅體可為氯化矽或氯矽烷。實例包含四氯化矽(SiCl₄ )、一氯甲矽烷(SiH₃ Cl、「MCS」)、二氯矽烷(SiH₂ Cl₂ 、「DCS」)、三氯矽烷(SiHCl₃ )、六氯乙矽烷(Si₂ Cl₆ 、「HCDS」)及八氯乙矽烷(Si₃ Cl₈ 、「OCTS」)。本發明者已發現，可期望地使用含矽及氯之Si前驅體來形成包括Si及N之晶種層(例如，SiN層或TiSiN層)，此導致在廣泛多種條件下藉由含矽及氯之Si前驅體使表面自限制飽和。在不受任何理論約束之情況下，本發明者已發現，相較於其他Si前驅體，以上Si前驅體在作為第一非氮前驅體引入以形成晶種層時對於以逐層生長模式生長晶種層及後續TiN層可為有利的。該逐層生長模式係透過藉由前驅體及晶種層之基板表面之經改良潤濕來達成，該潤濕可藉由早期生長階段之核與基板表面之間的小接觸角特性化。由於逐層生長模式，可達成改良之保形性及降低之表面粗糙度，此對於以小尺寸加襯裡於高縱橫比可為有利的。此外，在不受任何理論約束之情況下，含氯之Si前驅體之自限制飽和可能夠在生長方向上更精確控制組合物。

在用於形成晶種層之週期性程序中引入Si前驅體作為第一前驅體可存在額外益處。在一些實施例中，可在通孔或溝渠中形成晶種層/TiN層堆疊以形成直接與Si基板製成之接觸。在此等境況中，在形成該通孔或該溝渠之後，其上將形成晶種層之經暴露Si基板可在其上形成有氧化矽(例如，原生氧化物)。由於其等之存在可增加接觸電阻或甚至導致開路，故在基板上沈積阻障結構之前，一些方法包含單獨氧化物移除或預清洗程序(其可為原位或非原位且可為濕式或乾式)。此移除程序可增加程序時間及成本，且亦可引入非所要污染物(諸如氟)。有利的是，根據實施例，除各種額外非預期益處外，在本文中所揭示之包含溫度及壓力之各種條件下使用一些以上Si前驅體形成晶種層可無需此單獨氧化物移除程序。此係藉由在使基板暴露至N前驅體或Ti前驅體之前使基板暴露至作為第一前驅體之Si前驅體而實現。因此，在一些實施例中，基板包括形成於其上之原生氧化物，且形成晶種層或區域包括使該氧化物暴露至作為第一前驅體之Si前驅體，在此期間可移除(諸如揮發)基板上之氧化物，從而暴露底層矽基板以起始晶種層之沈積。對氧化物移除有效之尤其有效之Si前驅體包含不含鹵化物之無機矽烷(例如，SiH₄ 或Si₂ H₆ )。因此，使用矽烷作為用於晶種層或區域之沈積之含矽前驅體可協同地提供原位溶液以使用相同反應物在相同反應器腔室中組合氧化物移除及晶種層或區域沈積作為單個程序序列之部分。

根據實施例，當在350^o C至800^o C、450^o C至750^o C、500^o C至700^o C、550^o C至650^o C或在藉由此等值之任一者界定之範圍內(例如，約600^o C)之基板溫度下形成晶種層時，可實現本文中所描述之各種技術優點及益處。

根據實施例，在使基板暴露至Ti前驅體、Si前驅體及/或N前驅體期間在反應腔室中之個別前驅體之任一者之總反應腔室壓力或分壓可為0.001.0托至3.0托、3.0托至5.0托、5.0托至7.0托、7.0托至10.0托、10.0托至15.0托，或在藉由此等值之任一者界定之範圍內之壓力。在至Ti前驅體、N前驅體及/或Si前驅體之暴露之各者中，各自前驅體可構成反應腔室中之氣體分子之總量之1%至2%、2%至5%、5%至10%、10%至20%、20%至50%、50%至100%，或在藉由此等值之任一者界定之範圍內之百分比。本發明者已發現，在一些境況下，當總壓力或分壓力超出此等值時，保形性或階梯覆蓋率可尤其開始降低。

在各項實施例中，前驅體之暴露時間或脈衝時間係在約0.1秒與60秒之範圍內。

根據實施例，當形成包括Si及N之晶種層(例如，包括SiN層之晶種層)時，Si前驅體之暴露次數與N前驅體之暴露次數之比率可為1:2、1:1、3:1、5:1、7:1、9:1，或在藉由此等值之任一者界定之範圍內之比率。在本文中所描述之用於形成包括Si及N之晶種層或區域之程序條件之組合下，至前驅體之暴露之比率係使得Si以超過在晶種層中之原子總數之基礎上之約40%、50%、60%、70%、80%、90%或在藉由此等值之任一者界定之範圍內之值之平均濃度存在於晶種層或區域中。

根據實施例，當形成包括Ti、Si及N之晶種層(例如，包括TiSiN層之晶種層)時，Ti前驅體或N前驅體之暴露次數與Si前驅體之暴露次數之比率可為5:1、6:1、7:1、8:1、9:1、10:1，或在藉由此等值之任一者界定之範圍內之比率。在本文中所描述之用於形成包括Ti、Si及N之晶種層或區域之程序條件之組合下，至前驅體之暴露之比率係使得Si以超過在晶種層中之原子總數之基礎上之約10%、15%、20%、25%、30%、35%、40%或在藉由此等值之任一者界定之範圍內之值之平均濃度存在於晶種層或區域中。

如本文中所描述，可藉由使基板交替地暴露至各包括至Si前驅體及N前驅體之暴露之一或多個階段來形成包括Si及N之晶種層或區域(例如，SiN層或區域)。替代性地，可藉由使基板交替地暴露至各包括至Ti前驅體、Si前驅體及N前驅體之暴露之一或多個階段來形成包括Ti、Si及N之晶種層或區域(例如，TiSiN層或區域)。在一些實施例中，在執行一或多個循環以形成包括Si及N或Ti、Si及N之晶種層或區域之後，可藉由使基板一或多次暴露至作為最後前驅體之Si前驅體來完成晶種層形成。本發明者已發現，使基板暴露至作為最後前驅體之Si前驅體(例如，來代替N前驅體)可增強晶種層與形成於晶種層上之後續TiN層之間的歐姆接觸，從而降低所得晶種層/TiN層堆疊之電阻率及/或擴散阻障效能。

在一些實施例中，可定製前驅體暴露序列以針對包括Si及N之晶種層在層生長方向上提供Si及N之濃度梯度或差，或針對包括Ti、Si及N之晶種層在層生長方向上提供Ti、Si及N之濃度梯度或差。例如，使基板暴露至作為最後前驅體之Si前驅體可產生濃度梯度，該濃度梯度在層法線方向上具有增加之矽濃度及降低之氮濃度，且在包括Ti、Si及N之晶種層中具有降低之鈦濃度。可最佳化此等濃度梯度以用於增強所得晶種層/TiN層堆疊之歐姆接觸、電阻率及/或擴散阻障效能。

另外，在一些實施例中，在晶種層中產生Si濃度之梯度，使得基板附近之底部介面區域具有高於平均Si濃度之Si濃度。例如，晶種層之底部介面區域可具有超過在晶種層或區域中之原子濃度之基礎上之50%、70%、90%、99%或在藉由此等值之任一者界定之範圍內之值之矽濃度。當晶種層經形成以具有此Si濃度梯度時，相較於晶種層之上區域可更富矽之底部介面區域可降低接觸電阻及/或可提供對形成底層金屬所使用之化學元素(例如，Cl或F)之擴散之經改良抵抗力。例如，當晶種層直接接觸以鎢為主之金屬時，在底部介面附近具有較高Si含量之晶種層/TiN堆疊可形成對形成以鎢為主之接觸件所使用之氣體(諸如氟)之經改良擴散阻障。另外，類似配置亦可提供針對底層Si作用區域(例如，具有經摻雜區域之多晶矽或單晶矽)中之摻雜物之經改良擴散阻障功能性。另外，具有底層材料之富Si介面可提供經改良接觸電阻。

然而，實施例並不限於此且在一些其他實施例中，在晶種層中產生Si濃度之梯度，使得晶種層之頂表面區域或晶種層與後續TiN層之間的介面區域具有高於平均Si濃度之Si濃度。例如，晶種層之頂表面區域可具有超過在晶種層或區域中之原子濃度之基礎上之50%、70%、90%、99%或在藉由此等值之任一者界定之範圍內之值之矽濃度。

在各項實施例中，晶種層可有利地為至少部分非晶的。至少部分非晶之晶種層可有利地更有利於以逐層生長模式生長晶種。另外，隨後在至少部分非晶之晶種層上生長之TiN層可以逐層模式更有利地生長，而不受底層晶種層之結晶定向或紋理影響。為達成此等及其他益處，在一些實施例中，晶種層可經形成為實質上完全非晶的或包括由非晶基質圍繞之奈米晶區域。例如，晶種層可包含在SiN或TiSiN之非晶基質中之TiSi、TiN、SiN或TiSiN奈米晶體。根據各項實施例，取決於境況，當Si之原子濃度超過10%、15%、20%或25%時，包括TiSiN之晶種層可為至少部分非晶的。

概括而言，形成520包括Si及N之晶種層或區域包括交替地執行各包括一或多個第一沈積階段(各包括暴露至Si前驅體)及一或多個第二沈積階段(各包括暴露至N前驅體或暴露至Ti前驅體及N前驅體兩者)之一或多個循環。根據一些實施例，該一或多個循環之各者包括其中使基板暴露至Si前驅體之一或多個第一沈積階段及其中使基板暴露至N前驅體之一或多個第二沈積階段，使得所得晶種層包括Si及N (例如，SiN層或區域)。根據一些其他實施例，一或多個循環之各者包括其中使基板暴露至Si前驅體之一或多個第一沈積階段及其中使基板交替地暴露至Ti前驅體及N前驅體之一或多個第二沈積階段，使得所得晶種層包括Si、Ti及N (例如，TiSiN層或區域)。根據各項實施例，可定製基板暴露至Ti前驅體、N前驅體及Si前驅體之各者之頻率及次數以獲得所要化學計量、厚度及結晶度，如下文所描述。藉由熱 ALD 在晶種層上形成 TiN 層

再次參考圖5A，在提供510基板及藉由熱ALD形成520包括Si及N之晶種層或區域之後，方法500繼續藉由熱ALD在該晶種層上形成530 TiN層。圖5C繪示根據一些實施例在晶種層上形成530 TiN層。在各項實施例中，形成530 TiN層包括使基板經受各包括基板至第二Ti前驅體之一或多次暴露及至第二N前驅體之一或多次暴露之一或多個循環。形成530 TiN層之循環可類似於如上文關於圖5B所描述之包含使基板經受528B一或多個第二沈積階段之形成520晶種層之子步驟，但在一些實施例中可如下文進一步所論述使用不同前驅體。

在各項實施例中，形成530 TiN包括使基板經受534一或多個循環，各循環包括至第二Ti前驅體之暴露及至第二N前驅體之暴露。至該第二Ti前驅體之各次暴露係使得用第二Ti前驅體使基板之表面完全或部分飽和。在使基板暴露至第二Ti前驅體之後，可抽出或清除未保持吸附或化學吸附於基板之表面上之過量或殘餘第二Ti前驅體或其反應產物。類似地，至該第二N前驅體之各次暴露係使得用第二N前驅體使基板完全或部分飽和。在使基板暴露至第二N前驅體之後，可抽出或清除未保持吸附或化學吸附於基板之表面上之過量或殘餘第二N前驅體或其反應產物。

在一些實施例中，至第二Ti前驅體之暴露及/或至第二N前驅體之暴露可執行複數次。有利的是，在一些境況下，例如，在存在實質空間位阻效應時，使基板不止一次暴露至第二Ti前驅體及/或第二N前驅體可導致更高表面飽和位準

本文中省略形成530 TiN之相同或類似於如上文關於圖5B中之形成520晶種層所描述之對應細節之各種參數及額外細節，例如：使基板經受528B一或多個第二沈積階段。

根據各項實施例，可與上文關於晶種層形成所描述之第一N前驅體相同或不同之第二N前驅體之非限制性實例包含氨(NH₃ )、聯氨(N₂ H₄ )或甲基聯氨(CH₃ (NH)NH₂ 、「MMH」)。

根據各項實施例，可與上文關於晶種層形成所描述之第一Ti前驅體相同或不同之第二Ti前驅體之非限制性實例包含四氯化鈦(TiCl₄ )、四(二甲基胺基)鈦(TDMAT)或四(二乙基胺基)鈦(TDEAT)。

有利的是，當根據各項實施例在晶種層上形成TiN層時，可相較於在無晶種層之情況下形成(例如，在非金屬表面上直接形成)之TiN層降低表面粗糙度及電阻率之一或兩者。例如，當形成為擴散阻障結構時，包含晶種層及TiN層之堆疊之總厚度可具有不超過約20 nm、15 nm、10 nm、7 nm、4 nm、2 nm或具有在藉由此等值之任一者界定之範圍內之值之經組合堆疊厚度。在總堆疊厚度中，晶種層或區域之厚度可為約5 nm、4 nm、3 nm、2 nm、1 nm、0.5 nm或具有在藉由此等值之任一者界定之範圍內之值，且該經組合厚度之剩餘部分可歸因於TiN層。TiN層與晶種層之厚度比率可超過5、10、20、50、100、200、400或為在藉由此等值之任一者界定之範圍內之值。

在經沈積時，具有上述厚度之晶種層可具有在晶種層之平均厚度之基礎上之0.5%、1%、1.5%、2%、2.5%、3%、3.5%、4%、4.5%及5%之均方根(RMS)表面粗糙度，且包含晶種層及TiN層之堆疊可具有在堆疊之平均厚度之基礎上之3%、4%、5%、6%、7%、8%及9%之RMS表面粗糙度。替代性地，在經沈積時，具有上述厚度之晶種層可具有小於0.5 nm、0.4 nm、0.3 nm、0.2 nm、0.1 nm或在藉由此等值之任一者界定之範圍內之值之均方根(RMS)表面粗糙度值。替代性地，在經沈積時，包含晶種層及TiN層之堆疊可具有小於2.5 nm、2 nm、1.5 nm、1.0 nm、0.5 nm或在藉由此等值之任一者界定之範圍內之值之RMS表面粗糙度值。相對於在無晶種層之情況下生長於相同非金屬表面(例如，介電質或半導體表面)上之TiN層，表面粗糙度可在無晶種層之情況下生長之TiN層之平均厚度之基礎上降低10%、20%、30%、40%、50%或60%。藉由實驗實例，SiO₂ 表面上之已生長晶種層可具有約1.1%之RMS粗糙度且在無晶種層之情況下在SiO₂ 表面上之已生長TiN層可具有約8.4%之RMS粗糙度且在形成於SiO₂ 表面上之晶種層上之已生長TiN層可具有約5.8%之RMS粗糙度，從而表示藉由使用晶種層，表面粗糙度降低約30%。

在經沈積時，包含晶種層及TiN層之堆疊可具有＜70 μΩ-cm、70 μΩ-cm至100 μΩ-cm、100 μΩ-cm至130 μΩ-cm、130 μΩ-cm至160 μΩ-cm、160 μΩ-cm至190 μΩ-cm、190 μΩ-cm至220 μΩ-cm、220 μΩ-cm至250 μΩ-cm、250 μΩ-cm至280 μΩ-cm、280 μΩ-cm至310 μΩ-cm或大於310 μΩ-cm，或在藉由此等值之任一者界定之範圍內(例如，小於約200 μΩ-cm)之值之電阻率。相對於在無晶種層之情況下生長於相同表面(例如，介電質或半導體表面)上之TiN層，此等值可表示TiN層之電阻率降低達在無晶種層之情況下生長於相同表面上之TiN層之電阻率之基礎上之10%、20%、30%、40%、50%或60%。藉由實驗實例，在無晶種層之情況下在SiO₂ 表面上之已生長TiN層可具有約170 μΩ之電阻率，且在形成於SiO₂ 上之晶種層上之已生長TiN層可具有100 μΩ之電阻率，從而表示藉由使用晶種層，電阻率降低約40%。晶種層 /TiN 層堆疊之實體特性化

圖6係繪示分別針對TiSiN晶種層、TiN層及TiSiN晶種層/TiN層堆疊之依據各自層之經沈積厚度而變化之實驗量測之均方根(RMS)表面粗糙度趨勢604、608及612。各實驗資料係來自生長於經SiO₂ 塗佈之原生Si基板上之膜。對應於生長於SiO₂ 表面上之TiSiN晶種層、TiN層及TiSiN晶種層/TiN層堆疊之表面粗糙度趨勢604、608及612展示相對於各自厚度分別小於約1.1%、8.4%及5.8%之均方根(RMS)表面粗糙度值。對於不同層，經量測之RMS粗糙度值通常隨厚度線性地按比例調整，高達至少約22.5 nm。如藉由表面粗糙度趨勢604、608及612所證實，部分歸因於如上文所描述以逐層生長模式生長至少晶種層，TiSiN晶種層之存在導致如在TiSiN晶種層/TiN層堆疊上量測之實質上較低之最終表面粗糙度。

圖7係繪示分別針對各生長於經SiO₂ 塗佈之原生Si基板上之TiN層及TiSiN晶種層/TiN層堆疊之依據TiN層或堆疊厚度而變化之實驗量測之電阻率趨勢704及708。對於電阻率趨勢708之資料點之各者，對應於至Si、N及Ti前驅體之暴露之約2個循環之具有約0.5 nm之厚度之TiSiN晶種層係在藉由熱ALD形成TiN層之前藉由熱ALD生長。對於7 nm至約16 nm之厚度範圍，生長於TiSiN晶種層上之TiN層之電阻率展示在相對於在無晶種層之情況下直接生長之對應TiN層之電阻率值高約20%與低20%之間的電阻率值。應用

根據本文中所揭示之各項實施例之晶種層/TiN層堆疊可用於各種應用中，尤其在基板包括可受益於如本文中所揭示之晶種層/TiN層堆疊之各種有利特性之相對較高縱橫比結構及/或非金屬表面之情況下。實例性應用包含用於具有超過1、2、5、10、20、50、100、200或在藉由此等值之任一者界定之範圍內之值之縱橫比(例如，定義為深度除以頂部寬度之比率)之通孔、孔、溝渠、腔或類似結構之沈積。

藉由實例，圖8示意性地繪示在用於接觸結構(例如，源極或汲極接觸件)之形成於可經重度摻雜之主動半導體基板區域上之擴散阻障之背景內容中之應用。繪示半導體器件800之部分，其包含基板804，包括介電材料(諸如氧化物或氮化物)之介電質層808 (例如，金屬間介電質(ILD)層)形成於基板804上。為形成至基板804之各種區域(包含各種經摻雜區域，例如，源極及汲極區域)之接觸件，可形成穿過介電質層808之通孔或溝渠。該通孔或該溝渠可暴露各種非金屬表面，例如，通孔之包括基板表面(例如，矽基板表面)之經暴露底表面，以及介電質側壁。可用根據本文中所描述之各項實施例形成之阻障層812保形地塗佈通孔之底表面及側表面。根據本文中所揭示之各項實施例，首先可在通孔之內表面上直接形成保形晶種層，接著形成保形TiN層。此後，可用金屬(例如，W、Al或Cu)填充經加襯裡通孔以形成接觸插塞816。例如，可藉由CVD使用(例如) WF₆ 用鎢填充通孔。

出於各種原因，根據實施例形成之阻障層812可為有利的。特定言之，歸因於藉由ALD形成之阻障層812之保形性質，可實質上減小在後續金屬填充程序期間之夾斷(pinching off)之傾向。另外，如上文所描述，阻障層812可提供跨其之有效材料輸送阻礙，例如，摻雜物(B、P)自基板804向外擴散，以及來自接觸插塞形成程序之反應物、蝕刻劑及金屬(例如，F、Cl、W或Cu)向內擴散。可藉由減少之晶界數目及/或至少部分非晶之晶種層來增強阻障效應。此外，如上文所描述，逐層生長模式可減小阻障層812之總體接觸電阻。此外，歸因於降低之膜粗糙度，可形成相對較薄阻障層812，從而導致接觸電阻進一步降低。

根據本文中所揭示之各項實施例之晶種層/TiN層堆疊之其他應用包含(僅舉幾例)形成於凹入基板中之導電結構(例如，埋藏式電極或線)、電極(例如，DRAM電容器電極或閘極電極)、用於較高金屬層級之金屬化阻障(例如，Cu阻障)、高縱橫比垂直棒狀電極或用於三維記憶體之通孔及矽穿孔(TSV)。

儘管本文中已參考特定實施例描述本發明，但此等實施例並不用於限制本發明且係出於闡釋性目的而闡述。熟習此項技術者將明白，可在不脫離本發明之精神及範疇之情況下進行修改及改良。

本文中所揭示之各項實施例之此等簡單修改及改良係在本發明之範疇內，且此外，本發明之特定範疇將藉由隨附發明申請專利範圍予以定義。

在前文中，將瞭解，實施例之任一者之任何特徵可與實施例之任何其他者之任何其他特徵組合或用實施例之任何其他者之任何其他特徵組合置換。

除非背景內容另有清楚要求，否者在描述及發明申請專利範圍各處，字詞「包括(comprise/comprising)」、「包含(include/including)」及類似者應解釋為包含意義，與排他性或詳盡性意義相反；即，解釋為「包含但不限於」之意義。如本文中通常所使用，字詞「耦合」係指可直接連接或藉由一或多個中間元件連接之兩個或兩個以上元件。同樣地，如本文中通常所使用，字詞「連接」係指可直接連接或藉由一或多個中間元件連接之兩個或兩個以上元件。此外，字詞「在本文中」、「在上文」、「在下文」及類似含義之字詞在於本申請案中使用時應係指本申請案整體而非指本申請案之任何特定部分。在背景內容允許之情況下，上文[實施方式]中之使用單數或複數之字詞亦可分別包含複數或單數。關於兩個或兩個以上品項之清單之字詞「或」，該字詞涵蓋所有以下字詞解釋：該清單中之品項之任一者、該清單中之所有品項及該清單中之品項之任何組合。

此外，除非另有明確陳述或在如所使用之背景內容內以其他方式理解，否則本文中使用之條件語言(尤其諸如「可以(can/could)」、「可能(might)」、「可(may)」、「例如(e.g./for example)」、「諸如」及類似者)一般意欲傳達某些實施例包含而其他實施例不包含特定特徵、元件及/或狀態。因此，此條件語言一般並不意欲暗示一或多項實施例在任何情況下需要特徵、元件及/或狀態，或此等特徵、元件及/或狀態是否包含於任何特定實施例中或在任何特定實施例中執行。

雖然已描述某些實施例，但此等實施例僅藉由實例呈現，且並不意欲限制本發明之範疇。實際上，本文中所描述之新穎設備、方法及系統可依多種其他形式體現；此外，可在不脫離本發明之精神之情況下在本文中所描述之方法及系統之形式上作出各種省略、置換及改變。例如，雖然以給定配置呈現特徵，但替代實施例可用不同組件及/或感測器形貌執行類似功能性，且可刪除、移動、添加、細分、組合及/或修改一些特徵。此等特徵之各者可依多種不同方式實施。可組合上文所描述之各項實施例之元件及動作之任何合適組合以提供進一步實施例。上文所描述之各種特徵及程序可彼此獨立地實施，或可以各種方式組合。本發明之特徵之所有可能組合及子組合意欲落在本發明之範疇內。

100:基板 104:前驅體分子/經吸附分子 108:層 112:層 116:相對平滑二維層/穩定二維層 120:薄膜結構 300:半導體薄膜結構/薄膜結構 310:基板 320:晶種層/晶種區域 330:TiN層/TiN區域 500:方法 510:步驟 520:步驟 524:步驟 528A:步驟 528B:步驟 530:步驟 534:步驟 604:實驗量測之均方根(RMS)表面粗糙度趨勢/表面粗糙度趨勢 608:實驗量測之均方根(RMS)表面粗糙度趨勢/表面粗糙度趨勢 612:實驗量測之均方根(RMS)表面粗糙度趨勢/表面粗糙度趨勢 704:電阻率趨勢 708:電阻率趨勢 800:半導體器件 804:基板 808:介電質層 812:阻障層 816:接觸插塞

圖1A至圖1D示意性地繪示在不同生長模式下之薄膜之成核及生長機制。

圖2係藉由熱原子層沈積生長於經氧化物塗佈之矽基板上之TiN層之橫截面透射電子顯微照片。

圖3示意性地繪示根據實施例之包括形成於包括Si及N之晶種層上之TiN層之半導體結構的橫截面視圖。

圖4係根據實施例之藉由熱原子層沈積在生長於經氧化物塗佈之矽基板上之TiSiN晶種層上生長之TiN層的橫截面透射電子顯微照片。

圖5A示意性地繪示根據實施例之藉由原子層沈積在包括Si及N之晶種層上形成TiN層之方法的流程圖。

圖5B示意性地繪示根據實施例之藉由原子層沈積形成包括Si及N之晶種層之方法的流程圖。

圖5C示意性地繪示根據實施例之藉由原子層沈積形成TiN層之方法的流程圖。

圖6係展示TiSiN晶種層、TiN層及包含TiSiN晶種層上之TiN層之堆疊之依據厚度而變化之實驗量測之表面粗糙度值的圖表。

圖7係展示TiN層及包含TiSiN晶種層上之TiN層之堆疊之依據厚度而變化之實驗量測之電阻率值的圖表。

圖8示意性地繪示根據實施例之用形成於包括Si及N之晶種層上之TiN層加襯裡之通孔的橫截面視圖。

500:方法

510:步驟

520:步驟

530:步驟

Claims

一種形成包括氮化鈦(TiN)之薄膜之方法，該方法包括：提供包括非金屬表面之半導體基板；藉由原子層沈積(ALD)在該非金屬表面上形成包括SiN之晶種層，其中形成該晶種層包括使該半導體基板交替地暴露至一或多個循環，所述循環之各者包括暴露至Si前驅體及暴露至N前驅體，從而形成該晶種層；及藉由ALD在該晶種層上形成TiN層，其中包括形成於該晶種層上之該TiN層之堆疊之均方根表面粗糙度小於該堆疊之厚度之8%。
如請求項1之方法，其中相對於在無該晶種層之情況下形成於該非金屬表面上之對應TiN層，該堆疊之表面粗糙度係相同或更低。
如請求項1之方法，其中形成該晶種層及該TiN層包括藉由熱ALD形成。
如請求項1之方法，其中該非金屬表面包括半導體表面及絕緣體表面之一或兩者。
如請求項1之方法，其中形成該晶種層及該晶種層上之該TiN層之一或兩者包括以逐層生長模式生長。
如請求項1之方法，其中該晶種層為SiN層。
如請求項1之方法，其中形成該晶種層包括使該半導體基板交替地暴露至一或多個各包括暴露至該Si前驅體、暴露至鈦(Ti)前驅體及暴露至該N前驅體之循環，從而形成TiSiN層。
如請求項1之方法，其中形成該晶種層及該晶種層上之該TiN層之一或兩者包括使該半導體基板暴露至選自由SiH₄、Si₂H₆、SiH₂Cl₂、SiH₃Cl、Si₂Cl₆及Si₃Cl₈組成之群組之Si前驅體。
如請求項1之方法，其中該晶種層以厚度0.5nm至5nm之該晶種層覆蓋該非金屬表面。
如請求項1之方法，其中該晶種層係至少部分非晶的。
如請求項1之方法，其中該半導體基板包括包含內表面之溝渠或通孔，該內表面包括該非金屬表面，且其中形成該薄膜進一步包括保形地加襯裡於該內表面。
如請求項1之方法，其中相對於在無該晶種層之情況下形成於該非金屬表面上之對應TiN層，形成於該晶種層上之該TiN層之電阻率係相同或更低。
一種形成包括氮化鈦(TiN)之薄膜之方法，該方法包括：提供包括非金屬表面之半導體基板；藉由原子層沈積(ALD)在該非金屬表面上形成包括SiN之晶種層，其中形成該晶種層包括使該半導體基板交替地暴露至一或多個循環，所述循環之各者包括暴露至Si前驅體及暴露至N前驅體，從而形成該晶種層；及藉由ALD在該晶種層上形成TiN層，其中包括形成於該晶種層上之該TiN層之堆疊之電阻率係小於200μΩ-cm。
如請求項13之方法，其中形成該晶種層及該TiN層包括藉由熱ALD形成。
如請求項13之方法，其中相對於在無該晶種層之情況下形成於該非金屬表面上之對應TiN層，該堆疊之該電阻率係相同或更低。
如請求項13之方法，其中形成該晶種層包括使該半導體基板暴露至作為第一前驅體之該Si前驅體。
如請求項13之方法，其中該晶種層為SiN層。
如請求項13之方法，其中形成該晶種層進一步包括使該半導體基板暴露至鈦(Ti)前驅體，接著使該半導體基板暴露至該N前驅體，從而形成TiSiN層。
如請求項13之方法，其中該晶種層及該TiN層之厚度之比率係使得該TiN層具有小於200μΩ-cm之電阻率。
如請求項13之方法，其中形成於該晶種層上之該TiN層與該晶種層之間的厚度比率超過5。
如請求項13之方法，其中相對於在無該晶種層之情況下形成於該非金屬表面上之對應TiN層，形成於該晶種層上之該TiN層之表面粗糙度係相同或更低。