TWI871961B - 包含接觸結構的半導體元件的製備方法 - Google Patents

Abstract

本揭露提供一種半導體元件的製備方法，包括提供一基底；形成一介電層在該基底上；沿著該介電層形成一單元接觸點開口以暴露該基底；共形地形成部分填充該單元接觸點開口的一犧牲層，以形成暴露該基底的一中間開口；形成完全填滿該中間開口的一阻擋層；移除該犧牲層；以該阻擋層當作一遮罩而執行一蝕刻製程，以將該單元接觸點開口加深至該基底中，並將該單元接觸點開口轉變為圍繞該基底的一突出部的一延伸單元接觸點開口；移除該阻擋層；以及形成一接觸結構在該延伸單元接觸點開口中。

Description

包含接觸結構的半導體元件的製備方法

本申請案是2023年12月18日申請之第112149347號申請案的分割案，第112149347號申請案主張2023年10月3日申請之美國正式申請案第18/376,059號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。

本揭露關於一種接觸結構、包括一接觸結構的一半導體元件以及該半導體元件的製備方法。特別是有關於一種具有一延伸部的接觸結構。

半導體元件使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的尺寸逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的製程期間，增加不同的問題。因此，仍然持續著在達到改善品質、良率、效能與可靠度以及降低複雜度方面的挑戰。

上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種半導體元件的製備方法，包括提供一基底；形成一介電層在該基底上；沿著該介電層形成一單元接觸點開口以暴露該基底；共形地形成部分填充該單元接觸點開口的一犧牲層，以形成暴露該基底的一中間開口；形成完全填滿該中間開口的一阻擋層；移除該犧牲層；以該阻擋層當作一遮罩而執行一蝕刻製程，以將該單元接觸點開口加深至該基底中，並將該單元接觸點開口轉變為圍繞該基底的一突出部的一延伸單元接觸點開口；移除該阻擋層；以及形成一接觸結構在該延伸單元接觸點開口中。

由於本揭露的半導體元件的設計，該延伸部可以增加該接觸結構的接觸面積。結果，可以改善半導體元件的效能。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。

此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係 用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。

應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。

應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。

除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」可被使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，為精確地相同的、相等的，或是平坦的，或者是其可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異可因為製造流程而發生。

在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，均包括在半導體元件的範疇中。

應當理解，在本揭露的描述中，上方(above)(或之上(up))對應Z方向箭頭的該方向，而下方(below)(或之下(down))對應Z方向箭頭的相對方向。

圖1是流程示意圖，例示本揭露一實施例的半導體元件1A的製備方法10。圖2到圖10是剖視示意圖，例示本揭露一實施例製備半導體元件1A的流程。圖11是頂視示意圖，例示本揭露一實施例的中間半導體元件。圖12是沿圖11的剖線A-A’的剖視示意圖。

請參考圖1至圖10，在步驟S11中，可提供一基底101，多個字元線結構200可形成在基底101中，一下介電層111可形成在基底101上，一位元線接觸點301可以形成在基底101上，一中間介電層113和一上介電層115可以依序形成在下介電層111上，一位元線303可以形成在位元線接觸點301上，以及多個單元接觸點開口401O可以沿著上介電層115、中間介電層113和下介電層111而形成以暴露基底101。

請參考圖2，基底101可以包括一塊狀半導體基底。舉例來說，塊狀半導體基底可以包括一元素半導體，例如矽或鍺；一化合物半導體，如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦或其他III-V族化合物半導體或II-VI族化合物半導體；或其組合。

請參考圖2，一隔離層103可以形成在基底101中。可執行一系列沉積製程以沉積一墊氧化物層(圖未示)和一墊氮化物層(圖未示)在基底101上。可以執行一微影製程和隨後的一蝕刻製程，例如一非等向性乾蝕刻製程，以形成穿透墊氧化物層、墊氮化物層並延伸到基底101的多個溝槽。一絕緣材料可以沉積到該等溝槽中，​​並且可以隨後執行一平坦化製程，例如化學機械研磨，直到暴露基底101的上表面101TS為止，以移除多餘的填充材料，為後續處理步驟提供大致平坦的表面，同時形成隔離層103。舉例來說，絕緣材料可以是氧化矽或其他適用的絕緣材料。在一些實施例中，隔離層103可以在基底101中界定一主動區AA。

請參考圖2，一雜質區105可以形成在主動區AA中。在一些實施例中，雜質區105的製作技術可以包括使用p型摻雜物或n型摻雜物的一植入製程。雜質區105可以用作半導體元件1A的源極和汲極。

術語「p型摻雜物」是指當添加到一本質半導體材料中時產生多個價電子缺陷的一雜質。在一含矽半導體材料中，p型摻雜物的例子包括硼、鋁、鎵或銦，但並不以此為限。術語「n型摻雜物」是指當添加到一本質半導體材料時向該本質半導體材料貢獻多個自由電子的一雜質。在一含矽材料中，n型摻雜物的例子包括銻、砷或磷，但並不以此為限。

請參考圖2，一第一遮罩層811可以形成在基底101上。在一些實施例中，第一遮罩層811可以是光阻層並且可以包含多個字元線結構200的圖案。

請參考圖3，可以使用第一遮罩層811作為一遮罩來執行一溝槽蝕刻製程，以移除部分隔離層103和部分基底101，並同時形成多個溝槽TR1、TR2。在一些實施例中，形成在基底101中的多個溝槽TR1可以比形成在隔離層103的多個溝槽TR2更淺。在形成多個溝槽TR1、TR2之後，可以移除第一遮罩層811。

請參考圖4，一第一絕緣材料層611可以共形地形成在基底101上、在隔離層103上以及在多個溝槽TR1、TR2中。第一絕緣材料層611可以在多個溝槽TR1、TR2中具有一U形橫截面輪廓。在一些實施例中，第一絕緣材料層611可以具有在大約1nm至大約7nm範圍內的厚度，包括大約1nm、大約2nm、大約3nm、大約4nm、大約5nm、大約6nm，或大約7nm。

在一些實施例中，第一絕緣材料層611的製作技術可以包括一熱氧化製程。舉例來說，第一絕緣材料層611的製作技術可以包括氧化多個溝槽TR1、TR2的表面。在一些實施例中，第一絕緣材料層611的製作技術可以包括一沉積製程，例如化學氣相沉積或原子層沉積。第一絕緣材料611可以包括一高k材料、一氧化物、一氮化物、一氮氧化物或其組合。在一些實施例中，在沉積一墊多晶矽層(為了清楚起見圖未示)之後，第一絕緣材料層611的製作技術可以包括自由基氧化該襯墊多晶矽層。在一些實施例中，在形成一墊氮化矽層(為了清楚起見圖未示)之後，第一絕緣材料層611的製作技術可以包括自由基氧化該墊氮化矽層。

在一些實施例中，高k介電材料可以包括一含鉿材料。舉例來說，含鉿材料可以是氧化鉿、氧化鉿矽、氮氧化鉿矽、或其組合。在一些實施例中，舉例來說，高k介電材料可以是氧化鑭、氧化鑭鋁、氧化鋯、氧化矽鋯、氮氧化鋯矽、氧化鋁或其組合。

請參考圖4，多個字元線下導電層203可以分別對應形成在多個溝槽TR1、TR2中。舉例來說，可形成一導電材料(圖未示)以填滿多個溝槽TR1、TR2。隨後可以執行一回蝕製程，以部分移除形成在多個溝槽TR1、TR2中的導電材料，並同時形成多個字元線下導電層203。在一些實施例中，導電材料可以是一功函數材料，例如鈦、氮化鈦、矽、矽鍺或其組合。應該注意的是，術語「功函數」是指材料(例如金屬)相對於真空層級的整體化學勢。舉例來說，在本實施例中，導電材料為氮化鈦，其製作技術可是包括化學氣相沉積。

請參考圖4，多個字元線上導電層205可以形成在多個溝槽TR1、TR2中。在一些實施例中，舉例來說，多個字元線上導電層205可以包括多晶矽、多晶鍺、多晶矽鍺、摻雜多晶矽、摻雜多晶鍺、摻雜多晶矽鍺或其組合。在一些實施例中，多個字元線上導電層205可以摻雜p型摻雜物或n型摻雜物。在一些實施例中，例如多晶矽、多晶鍺或多晶矽鍺的一導電材料可以沉積到多個溝槽TR1、TR2中。隨後可以執行一回蝕製程而移除部分導電層以形成多個字元線上導電層205。在一些實施例中，摻雜物可以併入導電材料的沉積製程中。在一些實施例中，可以在回蝕製程之後使用一植入製程來摻雜摻雜物。

請參考圖4，可形成一字元線罩蓋層207以完全填滿多個溝槽TR1、TR2。在一些實施例中，舉例來說，字元線罩蓋層207可以包括氮化矽、氮氧化矽、氮氧化矽或其他適用的介電材料。在一些實施例中，舉例來說，字元線罩蓋層207的製作技術可以包括化學氣相沉積、電漿增強化學氣相沉積或其他適用的沉積製程。

應當理解，本揭露的氮氧化矽是指含有矽、氮和氧的物質，且其中氧的比例大於氮的比例。氮氧化矽是指含有矽、氧和氮的物質，其中氮的比例大於氧的比例。

請參考圖5，可以執行一平坦化製程，例如化學機械研磨，直到暴露基底101的上表面101TS為止，以移除多餘的材料並為後續處理步驟提供大致平坦的表面。在平坦化製程之後，第一絕緣材料層611可以分別對應地轉換成多個溝槽TR1、TR2中的多個字元線介電層201。字元線罩蓋層207可以變成多個區段並且可以分別對應地形成在多個字元線上導電層205上。多個字元線介電層201、多個字元線下導電層203、多個字元線上導電層205和多個字元線罩蓋層207一起配置成多個字元線結構200。應當理解，雖然溝槽TR1中的字元線結構200和溝槽TR2中的字元線結構200的尺寸不同，但它們的層組成保持相同。

請參考圖6，下介電層111可以形成在基底101上。在一些實施例中，舉例來說，下介電層111可以包括氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、旋塗低k介電層、化學氣相沉積低k介電層、或其組合。本揭露全文使用的術語「低k」表示介電常數小於氧化矽的介電材料。在一些實施例中，下介電層111可以包括一自平坦化材料，例如一旋塗玻璃或一旋塗低k介電材料，例如SiLK ^TM。自平坦化介電材料的使用可以避免執行後續平坦化步驟的需要。在一些實施例中，舉例來說，下介電層111的製作技術可以包括一沉積製程，例如化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或旋塗。

請參考圖6，一第二遮罩層813可形成在下介電層111上。在一些實施例中，第二遮罩層813可以是光阻層並且可以包括位元線接觸點301的圖案。

請參考圖7，可以使用第二遮罩層813作為一遮罩來執行一位元線接觸點蝕刻製程，以移除部分下介電層111和部分雜質區105，並同時形成位元線接觸點開口301O。位元線接觸點開口301O可以形成為延伸到雜質區105，並且可以位於形成在溝槽TR2中的字元線結構200之間。在形成位元線接觸點開口301O之後，可以移除第二遮罩層813。

請參考圖8，位元線接觸點301可以形成在位元線接觸點開口301O中，其藉由沉積一導電材料並隨後經歷例如化學機械研磨的一平坦化製程所實現。在一些實施例中，舉例來說，導電材料可以是鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物、或其組合。位元線接觸點301可以電性連接到雜質區105。

請參考圖9，中間介電層113可以形成在下介電層111上。在一些實施例中，中間介電層113可以包括與下介電層111相同的材料，但並不以此為限。在一些實施例中，位元線303可以形成在中間介電層113中並且可以形成在位元線接觸點301上。位元線303可以經由位元線接觸點301而電性耦接到雜質區105。在一些實施例中，舉例來說，位元線303可以包括鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物、或其組合。

請參考圖9，上介電層115可以形成在中間介電層113上。在一些實施例中，上介電層115可以包括與下介電層111相同的材料，但並不以此為限。一第三遮罩層815可以形成在上介電層115上。在一些實施例中，第三遮罩層815可以是光阻層並且可以包含多個單元接觸點開口401O的圖案。

請參考圖10，可以使用第三遮罩層815作為一遮罩來執行單元接觸點蝕刻製程，以移除上介電層115、中間介電層113和下介電層111的一些部分。在單元接觸點蝕刻製程之後，可以形成穿過上介電層115、中間介電層113和下介電層111的多個單元接觸點開口401O。

為了描述的簡潔、清楚和方便，僅描述一個單元接觸點開口401O。

請參考圖11和圖12，可以藉由一灰化製程或其他適用的半導體製程來移除第三遮罩層815。雜質區105的一部分和隔離層103的一部分可以經由單元接觸點開口401O而暴露。在一些實施例中，在頂視圖中，單元接觸點開口401O可以包括一方形剖面輪廓。在一些實施例中，單元接觸點開口401O可以包括一矩形剖面輪廓(圖未示)。

圖13是頂視示意圖，例示本揭露一實施例的中間半導體元件。圖14是沿圖13的剖線A-A’的剖視示意圖。圖15是頂視示意圖，例示本揭露一實施例的中間半導體元件。圖16和圖17是沿圖15的剖線A-A’的剖視示意圖，例示本揭露一實施例的半導體元件的部分製造流程。圖18是頂視示意圖，例示本揭露一實施例的中間半導體元件。圖19是沿圖18的剖線A-A’的剖視示意圖。

請參考圖1和圖13至圖19，在步驟S13中，可以依序地形成一第一犧牲層711和一第二犧牲層713以部分填充多個單元接觸點開口401O，進而形成暴露雜質區105的多個第一中間開口711O和多個第二中間開口713O。

可執行一開口調整製程以調整在單元接觸點開口401O內的暴露部分。在一些實施例中，開口調節製程可以包括一個沉積動作和隨後的一個蝕刻動作。沉積動作和隨後的蝕刻動作可以稱為一個循環。在開口調節製程期間可以執行多個循環。在沉積動作期間，犧牲材料可以完全填充到單元接觸點開口401O中。隨後的蝕刻動作可以移除部分犧牲材料，進而在單元接觸點開口401O內留下一中間開口。這可以有效地減少單元接觸點開口401O內的暴露部分的尺寸，導致其僅被部分填充。對於該製程的一視覺表示，請參考圖13至圖19，其顯示包括兩個循環的例示性開口調節製程。

請參考圖13和圖14，在開口調節製程的第一循環的沉積動作期間，可以沉積第一犧牲層711以完全填充單元接觸點開口401O。第一犧牲層711可以包括犧牲材料。在一些實施例中，舉例來說，第一犧牲層711的製作技術可以包括化學氣相沉積、電漿增強化學氣相沉積或其他適用的沉積製程。可以執行一平坦化製程直到暴露上介電層115的上表面為止，以為後續半導體製程提供大致平坦的表面。在一些實施例中，平坦化製程可以是可選擇的。

在一些實施例中，犧牲材料可以是對上介電層115和雜質區105(或基底101)具有蝕刻選擇性的一材料。在一些實施例中，舉例來說，犧牲材料可以包括氮化矽、氮化硼、矽氮化硼、磷氮化硼、硼碳氮化矽或其組合。在一些實施例中，舉例來說，犧牲材料可以包括氮化硼、矽硼氮化物、磷氮化硼、硼碳氮化矽或其組合。

請參考圖15和圖16，在開口調節製程的第一循環的蝕刻動作期間，可以執行蝕刻製程以移除第一犧牲層711的一部分，進而產生第一中間開口711O。剩餘的第一犧牲層711可以主要黏附在單元接觸點開口401O的側壁。在目前階段，單元接觸點開口401O內的暴露部分仍可包括隔離層103和雜質區105。在一些實施例中，第一中間開口711O在頂視圖中可以具有一圓形剖面輪廓，但並不以此為限。在一些實施例中，第一中間開口711O可具有一直徑(或尺寸)D1。

請參考圖17，在開口調諧製程的第二循環的沉積動作期間，附加的犧牲材料可以共形地沉積在上介電層115上方，以將第一犧牲層711轉變成第二犧牲層713。在目前階段，可以填滿第一中間開口711O的基部，藉此在單元接觸點開口401O內不餘留暴露部分。

參考圖18和圖19，在開口調節製程的第二循環的蝕刻動作期間，可以執行蝕刻製程以移除第二犧牲層713的一部分，藉此產生第二中間開口713O。剩餘的第二犧牲層713可以主要黏附在單元接觸點開口401O的側壁。剩餘的第二犧牲層713可以比剩餘的第一犧牲層711更厚。在目前階段，單元接觸點開口401O內的暴露部分可以只包括雜質區105。在一些實施例中，第二中間開口713O在頂視圖中可以具有一圓形剖面輪廓，但並不以此為限。在一些實施例中，第二中間開口713O可具有一直徑(或尺寸)D2。第二中間開口713O的直徑D2可以小於第一中間開口711O的直徑D1。

或者，在一些實施例中，在形成第二中間開口713O(圖未示)之後，單元接觸點開口401O內的暴露部分還可以包括雜質區105和隔離層103。然而，在形成第二中間開口713O之後單元接觸點開口401O內的暴露部分的面積可以小於在形成第一中間開口711O之後單元接觸點開口401O內的暴露部分的面積。

在一些實施例中，可以執行一平坦化製程，例如化學機械研磨，直到暴露上介電層115的上表面為止，以移除多餘的材料並為後續處理步驟提供大致平坦的表面。在一些實施例中，平坦化製程可以是可選擇的。

在一些實施例中，可以執行更多循環的開口調節製程，直到實現中間開口所需的直徑(或尺寸)。在一些實施例中，可以僅執行一個循環的開口調節製程來實現中間開口所需的直徑。

圖20是頂視示意圖，例示本揭露一實施例的中間半導體元件。圖21是沿圖20的剖線A-A’的剖視示意圖。圖22是頂視示意圖，例示本揭露一實施例的中間半導體元件。圖23到圖26是沿圖22的剖線A-A’的剖視示意圖，例示本揭露一實施例的半導體元件的部分製造流程。圖27是頂視示意圖，例示本揭露一實施例的中間半導體元件。

請參考圖1和圖20至圖27，在步驟S15中，多個阻擋層817可以形成在多個第二中間開口713O，可以移除第二犧牲層713，可以加深多個單元接觸點開口401O以形成多個延伸的單元接觸點開口403E，可以移除多個阻擋層817，並且多個接觸結構400可以形成在多個延伸的單元接觸點開口403E中。

為了描述的簡潔、清楚、方便，僅描述一層阻擋層817。

請參考圖20和圖21，阻擋層817可以完全填滿第二中間開口713O。在一些實施例中，阻擋層817、第二犧牲層713和上介電層115的各上表面可以大致呈共面。在一些實施例中，阻擋層817可以包括對第二犧牲層713和上介電層115具有蝕刻選擇性的一材料。在一些實施例中，阻擋層817可以是一光阻層。

或者，在一些實施例中，阻擋層817的上表面可以低於第二犧牲層713的上表面或上介電層115(圖未示)的上表面。

請參考圖22和圖23，可以移除第二犧牲層713。在一些實施例中，第二犧牲層713的移除可以藉由例如濕蝕刻製程的一蝕刻製程所實現。在一些實施例中，在濕蝕刻期間，第二犧牲層713與阻擋層817的蝕刻率比可以在大約100:1與大約2:1之間、在大約15:1與大約2:1之間、或在大約10:1與大約2:1之間。在一些實施例中，在濕蝕刻期間，第二犧牲層713和上介電層115的蝕刻率比可以在大約100:1與大約2:1之間、在大約15:1與大約2:1之間、或在大約10:1與大約2:1之間。

請參考圖24，可以使用例如非等向性乾蝕刻製程的一蝕刻製程來朝基底101加深單元接觸點開口401O。非等向性乾蝕刻製程可以採用阻擋層817作為一遮罩。在非等向性蝕刻製程之後，單元接觸點開口401O可以擴展以形成延伸的單元接觸點開口403E。延伸的單元接觸點開口403E的下段可以包圍雜質區105的一突出部101P，其被阻擋層817所遮蔽。

請參考圖25，可以透過例如一灰化製程或一蝕刻製程以移除阻擋層817。在一些實施例中，突出部101P的上表面101PT和基底101的上表面101TS可以大致呈共面。在一些實施例中，由於在移除阻擋層817(圖未示)期間突出部101P的消耗，突出部101P的上表面101PT可以稍微低於基底101的上表面101PT。

請參考圖26和圖27，可以沉積一導電材料以完全填充延伸的單元接觸點開口403E。可以執行一平坦化製程，例如化學機械研磨，直到暴露上介電層115的上表面為止，以移除多餘的材料，為後續處理步驟提供大致平坦的表面，並同時形成多個接觸結構400。在一些實施例中，舉例來說，導電材料可以是鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物、或其組合。

為了描述的簡潔、清楚、方便，僅描述一種接觸結構400。

在一些實施例中，接觸結構400可以包括一本體部401和一延伸部403。延伸部403可以設置在延伸的單元接觸點開口 403E的下段中並且包圍雜質區105的突出部101P。在一些實施例中，延伸部403的上表面403TS、突出部101P的上表面101PT以及基底101的上表面101TS可以大致呈共面。在一些實施例中，延伸部403的下表面403BS大致可以是平坦的。在一些實施例中，在頂視圖中，延伸部403可以具有一正方形環狀剖面輪廓。

本體部401可以形成在延伸部403和突出部101P上。在一些實施例中，在頂視圖中，本體部401可具有一正方形剖面輪廓。在一些實施例中，在頂視圖中，本體部401可具有一矩形剖面輪廓(圖未示)。在一些實施例中，延伸部403的一高度H1與接觸結構400的一高度H2的一高度比可以在大約0.05與大約0.30之間、在大約0.10與大約0.30之間、或在大約0.15與大約0.20之間。

換句話說，延伸部403可以從本體部401延伸到基底101。一凹槽403R可以從延伸部分403的下表面403BS凹進並通往本體部分401。凹槽403R可以容納直接接觸本體部401的突出部101P。在一些實施例中，在頂視圖中，本體部401的中心點CP1(表示為十字標記)可以與凹槽的中心點CP2(表示為十字標記)(或稱為突出部101P的中心點CP2)對準。

在本揭露的描述中，假定一x-y-z座標系，其中x和y指平行於結構主表面的平面內的尺寸，z 指垂直於該平面的尺寸，當一個特徵具有大致相同的x、y座標時，一個特徵與另一個特徵對準。

藉由採用延伸部403可以增加接觸結構400的接觸面積。結果，可以改善半導體元件1A的效能。

圖28是剖視圖，例示本揭露另一實施例的半導體元件1B的本體部401和延伸部403。

請參考圖28，半導體元件1B可以具有與圖27所示的結構類似的一結構。圖28中與圖27相同或類似的元件已經用類似的元件編號來標記，並且已經省略重複的描述。

在半導體元件1B中，在頂視圖中，本體部401可以具有一圓形剖面輪廓。在頂視圖中，延伸部403可以具有一環形剖面輪廓。

圖29是剖視圖，例示本揭露另一實施例的半導體元件1C的本體部401和延伸部403。

請參考圖29，半導體元件1C可以具有與圖27所示的結構類似的一結構。圖29中與圖27相同或類似的元件已經用類似的元件編號來標記，並且已經省略重複的描述。

在半導體元件1C中，在頂視圖中，本體部401的中心點CP1可以不與凹槽的中心點CP2(或突出部101P的中心點CP2)對準。

圖30是剖視示意圖，例示本揭露另一實施例的半導體元件1D。

請參考圖30，半導體元件1D可以具有與圖27所示的結構類似的一結構。圖30中與圖27相同或類似的元件已經用類似的元件編號來標記，並且已經省略重複的描述。

在半導體元件1D中，延伸部403的下表面403BS可以相對於基底101的上表面101TS而傾斜。在一些實施例中，設置在溝槽TR2中的字元線結構200附近的下表面403BS可以高於設置在溝槽TR1中的字元線結構200附近的下表面403BS。

本揭露之一實施例提供一種接觸結構，包括一本體部；以及一延伸部，自該本體部向下延伸且包括一凹槽。該凹槽自該延伸部的一下表面凹陷，通往該本體部，並暴露該本體部。

本揭露之另一實施例提供一種半導體元件，包括一基底；一雜質區，設置在該基底中；以及一接觸結構，包括：一本體部，設置在該基底上；以及一延伸部，自該本體部朝該基底向下延伸並形成一凹槽。該凹槽容納該雜質區的一突出部，該突出部直接接觸該本體部。

本揭露之另一實施例提供一種半導體元件的製備方法，包括提供一基底；形成一介電層在該基底上；沿著該介電層形成一單元接觸點開口以暴露該基底；共形地形成部分填充該單元接觸點開口的一犧牲層，以形成暴露該基底的一中間開口；形成完全填滿該中間開口的一阻擋層；移除該犧牲層；以該阻擋層當作一遮罩而執行一蝕刻製程，以將該單元接觸點開口加深至該基底中，並將該單元接觸點開口轉變為圍繞該基底的一突出部的一延伸單元接觸點開口；移除該阻擋層；以及形成一接觸結構在該延伸單元接觸點開口中。

由於本揭露的半導體元件的設計，延伸部403可以增加接觸結構400和雜質區105之間的接觸面積。結果，可以改善半導體元件1A的效能。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。

10:製備方法 1A:半導體元件 1B:半導體元件 1C:半導體元件 1D:半導體元件 101:基底 101P:突出部 101PT:上表面 101TS:上表面 103:隔離層 105:雜質區 111:下介電層 113:中間介電層 115:上介電層 200:字元線結構 201:字元線介電層 203:字元線下導電層 205:字元線上導電層 207:字元線罩蓋層 301:位元線接觸點 301O:位元線接觸點開口 303:位元線 400:接觸結構 401:本體部 401O:單元接觸點開口 403:延伸部 403BS:下表面 403E:延伸的單元接觸點開口 403R:凹槽 403TS:上表面 611:第一絕緣材料層 711:第一犧牲層 711O:第一中間開口 713:第二犧牲層 713O:第二中間開口 811:第一遮罩層 813:第二遮罩層 815:第三遮罩層 817:阻擋層 AA:主動區 CP1:中心點 CP2:中心點 D1:直徑 D2:直徑 H1:高度 H2:高度 S11:步驟 S13:步驟 S15:步驟 TR1:溝槽 TR2:溝槽 Z:方向

當與附圖一起閱讀時，從以下詳細描述中可以最好地理解本揭露的各方面。應當理解，根據業界的標準慣例，各種特徵並非按比例繪製。事實上，為了清楚討論，可以任意增加或減少各種特徵的尺寸。 圖1是流程示意圖，例示本揭露一實施例的半導體元件的製備方法。 圖2到圖10是剖視示意圖，例示本揭露一實施例製備半導體元件的流程。 圖11是頂視示意圖，例示本揭露一實施例的中間半導體元件。 圖12是沿圖11的剖線A-A’的剖視示意圖。 圖13是頂視示意圖，例示本揭露一實施例的中間半導體元件。 圖14是沿圖13的剖線A-A’的剖視示意圖。 圖15是頂視示意圖，例示本揭露一實施例的中間半導體元件。 圖16和圖17是沿圖15的剖線A-A’的剖視示意圖，例示本揭露一實施例的半導體元件的部分製造流程。 圖18是頂視示意圖，例示本揭露一實施例的中間半導體元件。 圖19是沿圖18的剖線A-A’的剖視示意圖。 圖20是頂視示意圖，例示本揭露一實施例的中間半導體元件。 圖21是沿圖20的剖線A-A’的剖視示意圖。 圖22是頂視示意圖，例示本揭露一實施例的中間半導體元件。 圖23到圖26是沿圖22的剖線A-A’的剖視示意圖，例示本揭露一實施例的半導體元件的部分製造流程。 圖27是頂視示意圖，例示本揭露一實施例的中間半導體元件。 圖28和圖29是剖視示意圖，例示本揭露一些實施例的半導體元件的本體部與延伸部。 圖30是剖視示意圖，例示本揭露另一實施例的半導體元件。

1A:半導體元件

101:基底

101P:突出部

101PT:上表面

101TS:上表面

103:隔離層

105:雜質區

111:下介電層

113:中間介電層

115:上介電層

200:字元線結構

301:位元線接觸點

303:位元線

400:接觸結構

401:本體部

403:延伸部

403BS:下表面

403E:延伸的單元接觸點開口

403R:凹槽

403TS:上表面

AA:主動區

H1:高度

H2:高度

Z:方向

Claims (10)

1. 一種半導體元件的製備方法，包括：提供一基底；形成一介電層在該基底上；沿著該介電層形成一單元接觸點開口以暴露該基底；共形地形成部分填充該單元接觸點開口的一犧牲層，以形成暴露該基底的一中間開口；形成完全填滿該中間開口的一阻擋層；移除該犧牲層；以該阻擋層當作一遮罩而執行一蝕刻製程，以將該單元接觸點開口加深至該基底中，並將該單元接觸點開口轉變為圍繞該基底的一突出部的一延伸單元接觸點開口；移除該阻擋層；以及形成一接觸結構在該延伸單元接觸點開口中。
2. 如請求項1所述之製備方法，其中該犧牲層包括氮化矽、氮化硼、矽氮化硼、磷氮化硼、硼碳氮化矽或其組合。
3. 如請求項1所述之製備方法，其中該阻擋層包括光阻。
4. 如請求項3所述之製備方法，其中該阻擋層藉由灰化製程移除。
5. 如請求項1所述之製備方法，其中該接觸結構包括鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物、金屬氮化物、過渡金屬鋁化物、或其組合。
6. 如請求項1所述之製備方法，其中該接觸結構包括一延伸部以及一本體部，其中該延伸部圍繞該基底的該突出部，該本體部形成在該延伸部上。
7. 如請求項6所述之製備方法，其中該本體部在一頂視圖中具有一正方形剖面輪廓。
8. 如請求項7所述之製備方法，其中該延伸部在該頂視圖中具有一正方形環狀剖面輪廓。
9. 如請求項6所述之製備方法，其中該本體部在一頂視圖中具有一圓形剖面輪廓。
10. 如請求項9所述之製備方法，其中該延伸部在該頂視圖中具有一正方形環狀剖面輪廓。