[go: up one dir, main page]

TW201919119A - 製造半導體結構之方法 - Google Patents

製造半導體結構之方法 Download PDF

Info

Publication number
TW201919119A
TW201919119A TW107111534A TW107111534A TW201919119A TW 201919119 A TW201919119 A TW 201919119A TW 107111534 A TW107111534 A TW 107111534A TW 107111534 A TW107111534 A TW 107111534A TW 201919119 A TW201919119 A TW 201919119A
Authority
TW
Taiwan
Prior art keywords
layer
metal
metal gate
gate structure
gate
Prior art date
Application number
TW107111534A
Other languages
English (en)
Inventor
殷立煒
古淑瑗
鄭振輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919119A publication Critical patent/TW201919119A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種方法包含分別在半導體基板的第一和第二區域提供金屬閘極結構，利用兩步驟的蝕刻製程同時裁切金屬閘極結構以分別在第一和第二區域內形成第一和第二溝槽，以及利用絕緣材料填充每一溝槽以形成第一和第二閘極隔離結構。兩步驟的蝕刻製程的每一步驟使用不同的蝕刻化學品和條件。第一區域和第二區域內的金屬閘極結構具有不同的閘極長度和閘極電極組成。

Description

製造半導體結構之方法
本揭露係關於一種半導體元件，特別係關於一種半導體元件之製造方法。
積體電路產業歷經快速成長。積體電路材料及設計上之技術進展已經產生數個世代的積體電路，每一世代具有比前一世代更小的體積及更複雜之電路。積體電路演進的過程中，功能密度(如每一晶片面積上的互連裝置數量)普遍增加，而幾何尺寸(如使用一製程能製造的最小組件或線路)則減少。此縮小比例製程通常藉由增加製造效率以及降低相關成本以提供優勢。
此比例的縮小同樣增加積體電路的製程及製造的複雜性，為使這些進展得以實現，需要積體電路的製程以及製造上相似的發展。舉例來說，三維結構的鰭式場效電晶體已取代平面電晶體，而金屬閘極已取代多晶矽閘極，致力於藉縮小特徵尺寸以改善裝置表現。然而，在鰭式場效電晶體內使用金屬閘極存在挑戰。在一個例子中，金屬閘極取代多晶矽閘極後，必須裁切(或者蝕刻)金屬閘極以提供每一個 別電晶體。如何有效率地裁切金屬閘極則須進一步改善。
本揭露內容之實施例提供一種半導體結構，包含第一區域以及第二區域。第一區域包含形成於第一複數鮨上方的第一金屬閘極結構，第二區域包含形成於第二複數鰭上方的第二金屬閘極結構。第一金屬閘極結構比第二金屬閘極結構多出一層塊狀導電層。同時裁切第一金屬閘極結構以形成第一溝槽，以及裁切第二金屬閘極結構以形成第二溝槽。裁切包含第一蝕刻製程以及第二蝕刻製程。第一蝕刻製程選擇性地移除不同於塊狀導電層的部分第一金屬閘極結構以及第二金屬閘極結構，而第二蝕刻製程移除剩餘部分的第一金屬閘極結構以及第二金屬閘極結構。沉積絕緣材料於第一溝槽以在第一金屬閘極結構內形成第一閘極隔離結構，以及沉積絕緣材料於第二溝槽以在第二金屬閘極結構內形成第二閘極隔離結構。
100‧‧‧方法
102、104、106、108、110、112、114、116‧‧‧操作
200‧‧‧鰭式場效電晶體裝置
202‧‧‧第一區域
204‧‧‧第二區域
206‧‧‧基板
208‧‧‧隔離結構
210‧‧‧鰭
212、214‧‧‧(偽、金屬)閘極結構
216‧‧‧閘極空間層
218‧‧‧偽閘極介電層
220‧‧‧高介電常數閘極介電層
222‧‧‧層間介電層
224‧‧‧偽閘極電極
226‧‧‧溝槽
228‧‧‧源極/漏極特徵
300‧‧‧裝置
302‧‧‧第一金屬層
304‧‧‧第二金屬層
306‧‧‧第三金屬層
400‧‧‧裝置
402、404‧‧‧硬遮罩層
406、410‧‧‧溝槽
408‧‧‧剩餘的金屬層
412、414‧‧‧閘極隔離結構
BB’CC’‧‧‧線段
L1、L2‧‧‧閘極長度
x、y‧‧‧軸向
閱讀以下詳細敘述並搭配對應之圖式，可理解本揭露之多個樣態。應指出的是，為與產業標準實務一致，多數構造特徵並未依比例畫製，僅為說明目的而使用。事實上，多數構造特徵的尺寸可以任意方式增大或縮少，以為明確之討論：第1圖繪示根據本揭露內容不同面向製造鰭式場效電晶體 裝置例示方法的流程圖；第2A、3A、4A、5A、6A、7A以及8A圖繪示根據本揭露內容不同面向製造鰭式場效電晶體裝置相同例示方法的不同步驟的上視圖；第2B、3B、4B、5B、6B、7B以及8B圖分別繪示根據本揭露內容不同面向沿著第2A、3A、4A、5A、6A、7A以及8A圖中線段BB’的例示鰭式場效電晶體裝置的部分剖面圖；第2C、3C、4C、5C、6C、7C、7D以及8C圖分別繪示根據本揭露內容不同面向沿著第2A、3A、4A、5A、6A、7A以及8A圖中線段CC’的例示鰭式場效電晶體裝置的部分剖面圖。
以下揭示內容提供許多不同實施例或示例，用於實施本揭露之不同特徵。下文描述組件及排列之特定實例以簡化本揭露書的內容。當然，該等實例僅為示例且並不意欲為限制性。舉例而言，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。另外，本揭露可在各實例中重複元件符號及/或字母。此重複本身並不指示所論述之各實施例及/或配置之間的關係。
進一步地，為了便於描述，本文可使用空間相對性用語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所圖示一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性用語意欲包含元件在使用或操作中之不同定向。裝置可經其他方式定向(旋轉90度或處於其他定向)且因此可同樣解讀本文所使用之空間相對性描述詞。
大致上本揭露內容與製造半導體裝置方法有關，更特別的是有關在用以形成記憶體裝置或是邏輯裝置的鰭式場效電晶體內裁切金屬閘極結構的方法，又或者可被稱作裁切金屬閘極(cut metal gate,CMG)製程。鰭式場效電晶體裝置，舉例來說，可為互補式金屬氧化物半導體裝置，並包含P型金屬氧化物半導體場效電晶體裝置以及n型金屬氧化物半導體場效電晶體裝置。以下揭露續行以一種鰭式場效電晶體裝置實例來描述本案應用端的不同實施例。鰭式場效電晶體裝置內的金屬閘極結構可包含各種不同的結構與組成，取決於所需裝置的功能(如記憶體裝置或是邏輯裝置)。在鰭式場效電晶體裝置內製造金屬閘極結構通常必須裁切或是縮短金屬閘極結構以符合後續裝置製程。對於具有不同閘極長度以及多種不同金屬層的金屬閘極，實施可有效地移除所有金屬層的裁切金屬閘極製程造成挑戰。舉例來說，一給定蝕刻劑的蝕刻選擇性可能根據金屬層的組成而不同。進一步地說，蝕刻劑的負載效率可能因為不同的閘極長度而有所差異。因此，本揭露考慮了藉由調整 其中一或多個蝕刻參數以實施CMG製程的方法。
方法100的製程步驟如第1圖所繪示，描述相對於例示鰭式場效電晶體裝置200以及其後續的修改(如裝置400)的平面上視圖以及剖面圖。第2A、3A、4A、5A、6A、7A以及8A圖繪示根據本揭露不同實施例的各種組件的鰭式場效電晶體裝置的上視圖。第2B、3B、4B、5B、6B、7B以及8B圖繪示方法100的後續製程步驟沿著BB’方向擷取的鰭式場效電晶體裝置的部分剖面圖。第2C、3C、4C、5C、6C、7C、7D以及8C圖繪示方法100的後續製程步驟沿著CC’方向擷取的鰭式場效電晶體裝置的部分剖面圖。
第1圖為根據本揭露多個面向製造鰭式場效電晶體裝置方法100的流程圖。然而，可理解的是，本應用不應限定於特定裝置種類。進一步可理解的是，可在本文製程方法前，期間或之後提供附加步驟，而所描述的一些步驟可被取代、刪除或移動以用於本揭露額外實施例中。
如第2A圖所繪示，方法100包含操作102，其包含提供基板206，用以配置以具有第一區域202以及第二區域204。在一些實施例中，第一區域202包含積體電路特徵，用以提供諸如輸入/輸出裝置等邏輯裝置，以及諸如及閘(AND)、或閘(OR)、反或閘(NOR)，以及逆變器等邏輯閘。第二區域204包含積體電路特徵，用以提供諸如靜態隨機存取記憶體微處理器等記憶體裝置。
請參考第2B和2C圖，基板206通常包含可描述為具有有序原子結構或晶體結構的晶體材料。在一些實施例 中，基板206包含一種具有晶體結構的基本半導體，例如矽。此外，又或者基板206包含其他基本半導體，例如鍺；化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦，及/或銻化銦；合金半導體，例如矽化鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦，及/或砷磷化鎵銦；或上述其組合。又或者，基板206為絕緣層上覆半導體基板，例如絕緣體上覆矽基板、絕緣體上覆矽化鍺基板，或是絕緣體上覆鍺基板。絕緣層上覆半導體基板可利用佈值氧隔離(separation by implantation of oxygen,SIMOX)、晶圓鍵結，及/或其他適宜方法製成。
請參考第1圖，方法100進行至操作104，期間形成鰭210。如第2A到第2B圖所描述，平行的鰭210實質上形成於基板206上方，並被隔離結構208所隔開。在一些實施例中，形成鰭210的同時導致隔離結構208的形成。在一些實施例中，隔離結構208包含諸如氧化矽、氮化矽、氮氧化矽、氟摻雜矽玻璃、低介電常數材料，其他適宜介電材料，或上述混合材料。隔離結構208可包含不同結構，如淺溝槽隔離結構、深溝槽隔離結構，及/或矽局部氧化結構。
鰭210和隔離結構208可藉由任何適宜製程形成。在例示性實施例中，製程可包含下列步驟：一或多個在基板206上方圖案化硬遮罩層(未揭示)的製程，蝕刻製程(如乾式蝕刻及/或濕式蝕刻製程)以在未被圖案化的硬遮罩層覆蓋的基板206中蝕刻出溝槽，以及沉積製程(如化學氣相沉積製程及/或旋塗式玻璃製程)以在溝槽中填充一或多種 絕緣材料來形成隔離結構208。溝槽可被部分填充，其中溝槽之間剩餘的基板形成鰭210。可利用一或多個微影製程以圖案化硬遮罩層(未揭示)，其中包含雙圖案化或多重圖案化製程。通常雙圖案化多重圖案化製程會結合微影和自對準製程，使得創造出的圖案，舉例來說，較單一直接微影製程具有更小的間距。舉例來說，在一實施例中，犧牲層形成於基板206上方，並被微影製程圖案化。利用自對準製程沿著圖案化的犧牲層形成空間層。接著，移除犧牲層，而剩餘的空間層或是心軸成為圖案化的硬遮罩層。
溝槽可被絕緣材料部分填充外，操作104可以絕緣材料完全地填充溝槽，藉由研磨製程如化學機械研磨/平坦化以移除多餘的絕緣材料，使填充的溝槽頂面平坦，以及選擇性地在暴露的基板206上方生長一或多層磊晶半導體材料以形成鰭210和介於鰭210之間的隔離結構208。磊晶半導體材料，舉例來說，可為矽、鍺、矽化鍺，其他適宜材料，或上述混合材料。在一些實施例中，填充的溝槽可具有多層結構如填充氮化矽或是氧化矽的熱氧化襯墊層。因此，藉由本文提供的實施例所形成的鰭210可能包含與基板206相同的材料，又或者可包含一或多層在基板206上方磊晶生長的半導體材料。在所述的實施例中，鰭210可包含與基板206相同的材料。
硬遮罩層(未揭示)包含任何適宜材料如氧化矽、氮化矽、碳化矽、碳氧化矽、氮氧化矽、旋塗式玻璃、低介電常數材料、四乙氧基矽烷、電漿增強矽氧層 (plasma-enhanced oxide,PE-oxide)、高深寬比製程形成的氧化物，或是其他適宜材料，且可藉由一適當方法，如熱氧化、化學氣相沉積、高密度電漿化學氣相沉積、物理氣相沉積、原子層沉積、電鍍，其他適宜方法，或上述混合方法來形成。例示性蝕刻製程可包含乾式蝕刻、濕式蝕刻，其他適宜蝕刻製程，或上述混合蝕刻製程。在一些實施例中，濕式蝕刻製程實施蝕刻液，其包含氫氧化銨、過氧化氫、硫酸、四甲基氫氧化銨，其他適宜濕式蝕刻液，或上述混合蝕刻液。舉例來說，濕式蝕刻液可使用氫氧化銨/過氧化氫溶液、氫氧化銨/過氧化氫/水溶液(稱為氫氧化銨與過氧化氫混合物(APM))，或是硫酸/過氧化氫溶液(稱為硫酸與過氧化氫混合物(SPM))。在一些實施例中，乾式蝕刻製程使用蝕刻氣體包含，其包含含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、三氟甲烷及/或六氟甲烷)、含氧氣體、含氯氣體(如氯氣、三氯甲烷、四氯甲烷及/或三氯化硼)、含溴氣體(如溴化氫及/或三溴甲烷)、含碘氣體，其他適宜氣體及/或電漿，或上述混合材料。在一些實施例中，執行反應式離子蝕刻製程。在蝕刻製程後，圖案化的硬遮罩層自基板206中移除。
請回頭參考第1圖，方法100進行至操作106，期間偽閘極結構形成於隔離結構208上，並分別在第一區域202以及第二區域204接合鰭210。具體而言，如第3A到第3C圖所繪示，閘極結構212形成於第一區域202內，而閘極結構214形成於第二區域204內。雖然本揭露的實施例在第 一區域202內提供閘極結構212，然而可理解的是，額外的閘極結構可形成於第一區域202內並平行於所述的閘極結構212。在第3A和第3C圖所述的實施例中，在第一區域202內形成的閘極結構212的閘極長度L1較在第二區域204內形成的閘極結構214的閘極長度L2長。
如第3C圖所繪示，在一實施例中，每一偽閘極結構(亦即212和214)可包含偽界面層(未揭示)、偽閘極介電層218，以及包含多晶矽的偽閘極電極224。在不同的實施例中，偽閘極結構212和214可包含額外的層，如覆蓋層、擴散阻擋層、介電質層、導電層，其他適宜的層，及/或上述混合的層。偽閘極結構212和214可藉由沉積以及蝕刻製程形成。
在一些實施例中，亦可藉由適宜製程在偽閘極電極224上方形成硬遮罩層(未揭示)，以在方法100實施期間符合不同製程。硬遮罩層可包含任何適宜材料，舉例來說，如氮化矽、氮化鈦、氮氧化矽、碳化矽、碳氧化矽、旋塗式玻璃、低介電常數材料、四以氧基矽烷、電漿增強矽氧層、高深寬比製程形成的氧化物，及/或其他適宜材料。
在一些實施例中，閘極空間層216可形成在偽閘極結構212和214的側壁上。閘極空間層可包含介電材料，如氧化矽、氮化矽、氮氧化矽、碳化矽，其他適宜材料，或上述混合材料，並可包含一或多層材料。閘極空間層216可藉由在隔離結構208、鰭210，以及偽閘極結構212和214上方沉積一空間層材料做為包覆層來形成。隨後，在蝕刻製 程中非等向性地反向蝕刻空間層材料。偽閘集結構212和214側壁的部分空間層材料保留並形成閘極空間層216。為了清楚起見，在第3B圖以及後續的第4B、5B、6B、7B、8B圖省略閘極結構212(包含偽閘極以及後續的金屬閘極結構)末端以及閘極空間層216。
在所述的實施例中，部分的偽閘極結構212和214在實施高熱預算製程後會經歷高介電常數金屬閘極取代製程。在一些實施例中，多個金屬層取代偽閘極電極224以形成導電電極，而高介電常數閘極介電層220則取代偽閘極介電層218。
請回頭參考第1圖，方法100進行至操作108，期間各種特徵(統稱為源極/漏極特徵228)在鰭210(如第3A、4A、5A、6A、7A以及8A中的源極/漏極特徵228的上視圖)的源極/漏極區中形成。在一些實施例中，源極/漏極特徵228可高至鰭210的頂面上方。操作108可藉由不同製程實施。舉例來說，可首先使鰭210凹陷以形成溝槽來形成源極/漏極特徵228。在一些實施例中，凹陷製程包含蝕刻製程，可選擇性地蝕刻在鰭式場效電晶體裝置200的其他特徵上方的鰭210。蝕刻製程可為乾式蝕刻、濕式蝕刻，或是上述混合蝕刻製程。在一些實施例中，凹陷製程實施氧化製程。舉例來說，凹陷製程可暴露鰭210於臭氧環境中，從而氧化部分的鰭210，接著藉由清洗製程及/或蝕刻製程(如本文中所述的那些製程)以移除部分的鰭210。
形成源極/漏極特徵228進一步包含在鰭式場效 電晶體的源極/漏極區域的鰭210上方形成磊晶結構。在一些實施例中，磊晶結構包含一或多個磊晶層。適宜的磊晶半導體材料，舉例來說，包含單一元素半導體材料如鍺或矽；或化合物半導體材料如砷化鎵、砷化鋁鎵；或半導體合金如矽化鍺、磷砷化鎵。在一些實施例中，根據所需裝置類型，本文中提供的磊晶結構可包含不同摻雜物。舉例來說，所需為n型金屬氧化物半導體場效電晶體時，磊晶結構可包含一或多個矽或矽碳的磊晶層，其中矽或矽碳摻雜了n型摻雜物如砷、磷，其他n型摻雜物，或上述混合n型摻雜物。又或者所需為p型金屬氧化物半導體場效電晶體時，磊晶結構可包含一或多個矽化鍺的磊晶層，其中矽化鍺摻雜了p型摻雜物如硼、銦，其他p型摻雜物，或上述混合p型摻雜物。在一些實施例中，操作108可分別形成用於n型金屬氧化物半導體場效電晶體和p型金屬氧化物半導體場效電晶體的源極/漏極特徵228。
在一些實施例中，本文中提供的磊晶結構可藉由適宜沉積製程來形成，舉例說明，如化學氣相沉積、金屬有機氣相沉積，其他沉積方法，或上述混合沉積方法。可實施任何適宜製程(如離子佈值製程、擴散製程、原位摻雜製程，或上述混合製程)以摻雜沉積在凹陷的鰭210上方的磊晶半導體材料。在一些實施例中，執行選擇性磊晶成長(selective epitaxial growth,SEG)製程以在凹陷的鰭210上生長半導體材料磊晶層，其中在選擇性磊晶成長製程期間將摻雜物引入半導體材料中(如對選擇性磊晶成長製程 的源材料加入摻雜物)以形成一摻雜磊晶層。選擇性磊晶成長製程可以化學氣相沉積技術(如氣相磊晶、超高真空化學氣相沉積、低壓化學氣相沉積，及/或電漿增強化學氣相沉積)、分子束磊晶，其他適宜選擇性磊晶成長製程，或上述混合方法來實施。選擇性磊晶成長製程可使用氣體前驅物(如四氫化矽等含矽氣體及/或四氫或鍺等含鍺氣體)及/或液體前驅物，其與鰭210的組成物反應以形成矽或矽化鍺的磊晶層。可執行一或多個退火製程以活化磊晶結構。退火製程包括快速熱退火及/或雷射退火製程。
請回頭參考第1圖，方法100進行至操作110，期間高介電常數金屬閘極結構取代第一區域202以及第二區域202的偽閘極結構212和214，以形成裝置300。在一些實施例中，以高介電常數金屬閘極取代偽閘極結構212和214包含多種製程。舉例來說，高介電常數金屬閘極取代製程包含在源極/漏極特徵228上方沉積一接觸蝕刻終止層(未揭示)，沉積一層間介電層222(如第3A到第3C圖所繪示)，移除偽閘極電極224以在第一區域202和第二區域204內形成溝槽226(如第4A到第4C圖所繪示)，以及在溝槽226中形成高介電常數金屬閘極結構212和214以形成裝置300(如第5A到第5C圖和第6A到第6C圖所繪示)。此些製程將於下述做進一步闡釋。
接觸蝕刻終止層(未揭示)可包含氮化矽、氮氧化矽、含有氧或碳元素的氮化矽，及/或其他材料，並可以化學氣相沉積、物理氣相沉積、原子層沉積，或其他適宜方 法形成。層間介電層222沉積在隔離結構208以及接觸蝕刻終止層上方，並填充在第一區域202和第二區域204的偽閘極結構之間的空間。
在一些實施例中，層間介電層222包含介電材料如四乙氧基矽烷、未摻雜的矽玻璃，或摻雜的氧化矽如硼磷矽玻璃、熔矽石玻璃(fused silica glass,FSG)、磷矽玻璃、硼摻雜矽玻璃，及/或其他適宜介電材料。層間介電層222可包含具有多種介電材料的多層結構。層間介電層222可以沉積製程，例如化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、金屬有機氣相沉積、遠程電漿化學氣相沉積、電漿增強化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、電鍍，其他適宜方法，或上述混合方法來形成。
在層間介電層222沉積後，可執行平坦化製程使得偽閘極電極224的頂部暴露。在一些實施例中，平坦化製程可為化學機械平坦化/研磨製程。接著，移除至少一偽閘極結構212和214的一部分以形成溝槽226(如通孔)以及暴露出配置在偽閘極電極224下方的任何材料層(如界面層)。在一些實施例中，形成溝槽226包含執行蝕刻製程以選擇性地移除偽閘極電極224。蝕刻製程可為乾式蝕刻、濕式蝕刻，或上述混合蝕刻製程。可調控選擇性的蝕刻製程使得偽閘極電極224相對於接觸蝕刻終止層(未揭示)以及層間介電層222來說經歷適當的蝕刻速率。
高介電常數金屬閘極取代製程110進展下，在 第一區域202以及第二區域204內形成高介電常數金屬閘極結構。第5A到第5C圖描述完成在第二區域204內閘極結構214的金屬閘極取代製程，以及部分完成在第一區域202內閘極結構212的金屬閘極取代製程。第6A到第6C圖描述完成在第一區域202內閘極結構212的金屬閘極取代製程。在不同的實施例中，閘極結構212和214可包含額外的層，舉例來說，如覆蓋層、界面層、擴散層、阻擋層、硬遮罩層，以及上述混合的層。
在一些實施例中，首先在溝槽226中形成高介電常數閘極介電層以形成高介電常數金屬閘極結構212和214。雖然在本文中未描述，然而在一些實施例中提供了在沉積高介電常數閘極介電層220之前，可在溝槽226中形成界面層。界面層可以化學氧化、熱氧化、原子層沉積、化學氣相沉積，及/或其他適宜方法形成。高界電常數閘極介電層220可包含一或多種高介電常數介電材料(或一或多層高介電常數介電材料)，如矽酸鉿氧化合物、氧化鉿、氧化鋁、氧化鋯、氧化鑭、氧化鈦、氧化釔、鈦酸鍶，或是上述混合材料。高介電常數介電層108可以化學氣相沉積、原子層沉積及/或其他適宜方法形成。
接著，高介電常數金屬閘極取代製程110進展下，分別形成金屬閘極結構212和214的閘極電極。在所述的實施例，如第5A到第5C和第6A到第6C所例示的製程中，形成每一閘極電極包含沉積多層金屬層(如導電層)。
第5A到第5C圖繪示在閘極結構212和214的溝 槽226內的閘極介電層上方形成第一金屬層302和第二金屬層304。在一些實施例中，第一金屬層302和第二金屬層304各自包含至少一種導電材料，舉例來說，如鋁、銅、鈦、鉭、鎢、鉑、鉬、鈷、銀、錳、鋯、釕、氮化鉭、矽化鎳、矽化鈷、氮化鈦、氮化鎢、鋁鈦合金、氮化鋁鈦、氮碳化鉭、碳化鉭、氮矽化鉭、碳化鋁鈦，其他導電材料，或上述混合材料。在一些實施例中，第一金屬層302和第二金屬層304為功函數金屬層，這些金屬層被調控為所需的功函數(如n型功函數或p型功函數)。在一些實施例中，第一金屬層302和第二金屬層304兩者皆包含n型功函數材料，舉例來說，如鈦、銀、錳、鋯、鋁鉭合金、氮化鋁鈦、碳化鉭、氮碳化鉭、氮矽化鉭，其他適宜n型功函數材料，或上述混合材料。在其他實施例中，第一金屬層302和第二金屬層304兩者皆包含p型功函數材料，舉例來說，如氮化鈦、氮化鉭、釕、鉬、鋁、鎢、鉑、二矽化鋯、二矽化鉬、二矽化鉭、二矽化鎳、氮化鎢，其他適宜p型功函數材料，或上述混合材料。在一些實施例中，第一金屬層302和第二金屬層304包含相反種類的功函數材料。舉例來說，第一金屬層302包含n型功函數材料，而第二金屬層則包含p型功函數材料，反之亦然。如第5A圖所繪示，一些功函數金屬層302和304配置在多個鰭210上方。
在一些實施例中，閘極結構212和214的閘極電極層可僅包含一功函數金屬層，又或者與第一金屬層302或第二金屬層304相似的三或多層功函數金屬層。本文中提供 的裝置的臨界電壓能被有利地調控為不同功函數金屬層的組合。在一些實施例中，閘極結構212和214包含相同種類(亦即n型或p型)的功函數金屬層。在另外的實施例中，閘極結構212和214包含不同種類的功函數金屬層。
第6A到第6C圖繪示完成金屬閘極結構212和214的形成。具體而言，第三金屬層306沉積在第二金屬層304上方以形成閘極結構212的閘極電極。在一些實施例中，第三金屬層306為塊狀導電層，其包含一或多種的鋁、鎢、鈷、銅，也可選擇性地包含多晶矽、鈦、鉭、金屬合金，其他適宜材料，或上述混合材料。在所述的實施例中，第三金屬層306包含鎢。
因此，如第6C圖所繪示，第二區域204閘極結構214內的閘極電極包含功函數金屬層(亦即第一金屬層302、第二金屬層304，以及其他任何額外的功函數金屬層)。如第6C圖所繪示，第一區域202的閘極結構212內的閘極電極除了包含與閘極結構214相似或相同的功函數金屬層外，亦包含塊狀導電層(亦即第三金屬層306)。雖然在本文中未描述，然而取決於所需的積體電路裝置設計，第二區域204內閘極結構214的閘極電極亦可包含一或多個如本文所提供的第三金屬層306等塊狀導電層。
功函數金屬層(亦即第一金屬層302和第二金屬層304)以及塊狀導電層(亦即第三導電層306)可以各種沉積製程形成，舉例來說，如化學氣相沉積、物理氣相沉積、原子層沉積、電鍍，其他適宜方法，或上述混合方法。可執 行一化學機械平坦化製程以移除多餘的材料(如任何多餘的功函數層及/或任何多餘的塊狀導電層)，以及使閘極結構212和214的頂面平坦。
請回頭參考第1圖，方法100進行至操作112和114，期間溝槽410和406分別在金屬閘極結構212和214內形成，使得金屬閘極結構縮短。如第7A到第7D圖所繪示。在所述的實施例中，同時在連續的圖案化和蝕刻製程中裁切閘極結構212和214，以在金屬閘極結構內形成溝槽。在一些實施例中，裁切製程首先在金屬閘極結構212和214上方使用硬遮罩層402和404。硬遮罩層402和404，舉例來說，可包含氧化矽、氮化矽、碳化矽、碳氧化矽、氮氧化矽、旋塗式玻璃、低介電常數材料、四乙氧基矽烷、電漿增強矽氧層、高深寬比製程形成的氧化物，或其他適宜材料，並可以適宜方法，如化學氣相沉積、高密度電漿化學氣相沉積、物理氣相沉積、原子層沉積、電鍍，其他適宜方法，或上述混合方法來形成。
接著，在硬遮罩層404上方使用光阻層(未揭示)並利用連續微影製程以圖案化光阻層。接著如第7C到第7D所繪示，圖案轉移至硬遮罩層402和404。隨後，利用下述所描述的兩個蝕刻製程蝕刻圖案化的硬遮罩層所暴露出的部分金屬閘極結構212和214。
在一些實施例中，方法100進行至化學機械平坦化製程，其包含第一蝕刻製程，如第1圖方法100的操作112所繪示。在所述的實施例中，以施加偏壓的乾式蝕刻製 程實施第一蝕刻製程112。在一些實施例中，第一蝕刻製程112使用的蝕刻劑包含含有氧氣以及一或多種氯基氣體的混合氣體。一例示性實施例提供了混合氣體可包含一或多種下述氣體，如氯氣、三氯化硼、四氯化矽、氧氣，以及其他適宜氣體。在一些實施例中，施加偏壓的功率範圍為約100瓦至約300瓦，而蝕刻製程持續時間為約100秒至約1000秒。在所述的實施例中，施加的偏壓容許沿著金屬閘極結構212和214側壁的金屬層進行非等向性蝕刻。
在第一蝕刻製程112之後，功函數金屬層302和高介電常數閘極介電層220的剩餘部分(剩餘的金屬層408)留在溝槽406內的金屬閘極結構214的側壁上，然而並無金屬層留在金屬閘極結構212的側壁上(見第7C圖)。此可能為與深寬比有關之蝕刻的現象，其通常描述具有較高深寬比的特徵與具有較低深寬比的特徵之間的蝕刻效率差異。在本實施例中，舉例來說，相較金屬閘極結構212來說，有相同高度但較短閘極長度L2的金屬閘極結構214，具有比金屬閘極結構212高的深寬比。因此，當同時裁切的時候，金屬閘極結構214的蝕刻效率低於金屬閘極結構212的蝕刻效率，也因此對比金屬閘極結構212來說，較難從金屬閘極結構214的底部角落移除剩餘的金屬層408以及高介電常數閘極介電層220。因此，方法100包含第二蝕刻製程114以完成化學機械平坦化製程。第7D圖繪示了第二蝕刻製程114，並在下述有詳細的討論。
在一些實施例中，第二蝕刻製程114使用的蝕 刻劑包含含有氧氣以及一或多種氟基氣體的混合氣體。例示性實施例提供了混合氣體可包含一或多種下述氣體，如四氟化碳、六氟化硫、三氟化氮、氧氣，以及其他適宜氣體。在一些實施例中，第二蝕刻製程114持續時間介於約30秒和約100秒之間。在一些實施例中，第二蝕刻製程114施加的偏壓功率實質上低於第一蝕刻製程112所施加的偏壓功率，舉例來說，可小於約20瓦。在一例子中，第二蝕刻製程114並無施加偏壓(亦即功率為0瓦)。實質上第二蝕刻製程114施加的低的偏壓欲達成更高程度的等向性蝕刻效果(亦即在水平以及垂直兩個方向)，而非非等向性蝕刻效果，以移除金屬層(如302、304以及306)和高介電常數閘極介電層220的任何剩餘部分。其後，從裝置300表面移除圖案化的硬遮罩層402和404。
如上所述，使用氟基蝕刻劑以實施第二蝕刻製程114，而使用氯基蝕刻劑以實施第一蝕刻製程112。此差異原因與使用的蝕刻劑對於欲移除的金屬層的化學選擇性以及蝕刻效率有關。舉例來說，氯基蝕刻劑在移除功函數金屬層302和304(包含如鈦及/或鉭)較有效果，然而卻與塊狀導電層306(包含如鎢)反應速率較慢。另一方面，氟基蝕刻劑與功函數金屬層金屬(如鈦或鉭)反應時會形成難以移除的蝕刻副產物，然而氟基蝕刻劑在蝕刻如鎢等塊狀導電金屬時較有效果。
在一些實施例中，在第二蝕刻製程114之後，每個溝槽406和410的底面在隔離結構208的頂面下方。在 進一步的實施例中，如第7D圖所繪示，溝槽410的底面不與溝槽406的底面共平面，而低於溝槽406的底面。如上所述，與深寬比有關之蝕刻的現象通常導致對具有低深寬比的特徵有更好的蝕刻效率。因此，當同時裁切兩個閘極結構時，在第一區域202內的金屬閘極結構202相較第二區域204內的金屬閘極結構214，會有較佳的蝕刻程度，導致金屬閘極結構212具有較深的裁切輪廓。
請回頭參考第1圖，以及如第8A到第8C圖所繪示，在操作116中方法100進行至完成裝置400的形成，期間絕緣材料分別沉積於溝槽406與410內，以在第一區域202形成閘極隔離結構414，以及在第二區域204內形成至少一閘極隔離結構412。在一些實施例中，絕緣材料，舉例來說，包含氧化矽、氮化矽、氮氧化矽、磷矽玻璃、硼磷矽玻璃、氟矽玻璃、低介電常數材料，其他適宜介電材料，或上述混合材料。閘極隔離結構412可以不同沉積製程形成，如原子層沉積、化學氣相沉積、物理氣相沉積，及/或其他適宜製程。接著可執行化學機械平坦化製程以移除任何多餘的絕緣材料，並使閘極隔離結構412和414的頂部部分平坦。在一些實施例中，如第8B和第8C圖所繪示，閘極隔離結構414的底面在隔離特徵208下方。在一些實施例中，如第8C圖所繪示，第一區域202內的閘極隔離結構414的底面低於第二區域204內的閘極隔離結構412的底面。
因此，由於本文所例示的金屬閘極裁切製程，第一區域202內的閘極隔離結構414的側壁與塊狀導電層 306直接接觸，然而第二區域204內的閘極隔離結構412的側壁與功函數金屬層(如功函數金屬層304)而非與塊狀導電層306直接接觸。
依據本文提供的不同實施例所形成的鰭式場效電晶體裝置400，可包含在微處理器、記憶體，及/或其他積體電路裝置內。在一些實施例中，鰭式場效電晶體裝置400可為積體電路晶片、系統晶片，或其他一部份的一部份，其包含各種被動和主動微電子裝置如電阻、電容、感應器、二極體、金屬氧化物半導體場效電晶體、互補式金屬氧化物半導體電晶體、雙載子接面電晶體、橫向擴散金屬氧化物半導體電晶體、高電壓電晶體、高頻率電晶體，其他適合組件，或上述混合組件。額外特徵可在後續製程步驟中加入鰭式場效電晶體裝置400中。舉例來說，不同的垂直互連特徵如接觸孔及/或通孔，及/或平行互連特徵如導線，以及多層互連特徵如金屬層和層間介電質，可形成於基板206上方，用以配置連接鰭式場效電晶體400的各種特徵或結構。不同互連特徵可實施不同導電材料，包含鋁、鋁合金(如鋁矽銅合金)、銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽、金屬矽化物，其他適宜金屬，或上述混合金屬。金屬矽化物可包含矽化鎳、矽化鈷、矽化鎢、矽化鉭、矽化鈦、矽化鉑、矽化鉺、矽化鈀，或上述混合金屬矽化物。
雖然不意欲限定，但本揭露的一或多個實施例為半導體裝置及其製造方法提供了改進。舉例來說，本揭露的實施例提供了同時裁切在不同裝置區內具有不同閘極長 度以及組成的金屬閘極結構的能力，因此合併了圖案化以及蝕刻步驟，並改善了整體製程的效率。進一步地，本文提供的方法的不同實施例可容易地與現有可形成所需並使用於記憶體裝置(如靜態隨機存取記憶體裝置)以及邏輯裝置的金屬閘極的半導體製程整併。
因此，本揭露提供許多不同半導體裝置內的金屬閘極及其製造方法的實施例。一方面來說，本揭露提供製造半導體裝置的方法，其包含提供包含第一區域與第二區域的半導體結構，第一區域包含形成於第一複數鮨上方的第一金屬閘極結構，第二區域包含形成於第二複數鰭上方的第二金屬閘極結構；同時裁切第一金屬閘極結構以形成第一溝槽以及裁切第二金屬閘極結構以形成第二溝槽，而裁切包含第一蝕刻製程以及第二蝕刻製程；以及在第一溝槽內和第二溝槽內沉積絕緣材料，以分別在第一金屬閘極結構內形成第一閘極隔離結構及在第二金屬閘極結構內形成第二閘極隔離結構。
在一些實施例中，第一金屬閘極結構較第二金屬閘極結構多出一層，其中該層為塊狀導電層。在一些實施例中，第一金屬閘極結構被配置較第二金屬閘極結構具有一較長的閘極長度。在進一步的實施例中，第一金屬閘極結構內的塊狀導電層包含鎢。
在一些實施例中，第一蝕刻製程選擇性地移除不同於塊狀導電層的部分第一和第二金屬閘極結構，而第二蝕刻製程無選擇性地移除第一和第二金屬閘極結構的剩餘 部分。
在一些實施例中，第一金屬閘極結構包含一或多層功函數金屬層，而第二金屬閘極結構包含與第一金屬閘極結構相同或不同的一或多層功函數金屬層。在進一步的實施例中，第一蝕刻製程移除第一金屬閘極結構內未被塊狀導電層覆蓋的部分功函數金屬層，且同時移除第二金屬閘極結構內的大部分功函數金屬層；然而第二蝕刻製程移除塊狀導電層以及第一金屬閘極結構內未被塊狀導電層覆蓋的剩餘功函數金屬層，且同時移除第二金屬閘極結構內的剩餘功函數層。
在一些實施例中，第一蝕刻製程使用選自氯氣、三氯化硼以及四氯化矽的氯基蝕刻劑，且施加功率範圍介於約100瓦至約300瓦的偏壓。在一些實施例中，第二蝕刻製程使用選自四氟化碳、六氟化硫以及三氟化氮的氟基蝕刻劑，且施加功率小於約20瓦的偏壓。
另一方面來說，本揭露提供製造半導體裝置的方法，其包含提供半導體結構，此半導體結構包含形成於第一區域內的複數鰭上方的第一金屬閘極結構，第一金屬閘極結構包含第一閘極介電層、一或多個功函數金屬層，以及塊狀導電層；利用第一蝕刻製程移除未被塊狀導電層覆蓋的部分功函數金屬層以及第一閘極介電層；利用第二蝕刻製程移除塊狀導電層以及剩餘部分的功函數金屬層以及第一閘極介電層，以在第一金屬閘極結構內形成第一溝槽；以及在第一溝槽內沉積絕緣材料以形成第一閘極隔離結構，其側壁與 塊狀導電層直接接觸。
在一些實施例中，第一蝕刻製程使用選自氯氣、三氯化硼以及四氯化矽的氯基蝕刻劑，且施加功率範圍介於約100瓦至約300瓦的偏壓。在一些實施例中，第二蝕刻製程使用選自四氟化碳、六氟化硫以及三氟化氮的氟基蝕刻劑，且施加功率小於約20瓦的偏壓。
在一些實施例中，方法進一步包含提供形成在與第一區域相鄰的半導體結構的第二區域內的複數鰭上方的第二金屬閘極結構，第二金屬閘極結構包含第二閘極介電層以及一或多個功函數金屬層，但不包含塊狀導電層；利用第一蝕刻製程移除第二金屬閘極結構大部分的第二閘極介電層以及一或多個功函數層；利用第二蝕刻製程移除第二金屬閘極結構的剩餘部分以在第二金屬閘極結構內形成第二溝槽；以及在第二溝槽內沉積絕緣材料以形成第二閘極隔離結構，其側壁與第二金屬閘極結構的功函數金屬層直接接觸。
又一方面來說，本揭露提供半導體裝置，其包含半導體基板的第一區域，第一區域包含形成於第一複數鰭以及第一閘極隔離結構上方的第一金屬閘極結構，以及半導體基板的第二區域，第二區域包含形成於第二複數鰭以及第二閘極隔離結構上方的第二金屬閘極結構。在一些實施例中，第一金屬閘極結構包含一或多個功函數金屬層以及塊狀導電層。在一些實施例中，第二金屬閘極結構包含一或多層功函數金屬層，但不包含塊狀導電層。在進一步的實施例 中，第一閘極隔離結構的側壁與塊狀導電層直接接觸。
在一些實施例中，第一區域包含一或多個邏輯裝置，第二區域包含一或多個記憶體裝置。
在一些實施例中，第一金屬閘極結構用以配置以具有較第二金屬閘極結構長的閘極長度。
在一些實施例中，第一金屬閘極結構以及第二金屬閘極結構的一或多個功函數金屬層皆為n型或皆為p型。
在一些實施例中，方法進一步包含形成於半導體基板上方的隔離結構，以隔離第一鰭和第二鰭，使得第一閘極隔離結構的底面在隔離特徵的頂面下方。在進一步的實施例中，第二閘極隔離結構的底面在隔離特徵的頂面下方，但在第一閘極隔離結構的底面上方。
前述概述之一些實施例可使得所屬技術領域之專業人員更加理解本揭露之多個面向。所屬技術領域之專業人員應了解，可利用本揭露之製程和結構為各種變動或潤飾來實現及/或達到本說明書所述之實施例之相同目的及/或優點，亦應理解所為之各種變動或潤飾不應偏離本揭露之精神和範圍。

Claims (1)

  1. 一種製造半導體結構之方法，包含：提供一半導體結構，包含一第一區域以及一第二區域，該第一區域包含形成於一第一複數鮨上方的一第一金屬閘極結構，該第二區域包含形成於一第二複數鰭上方的一第二金屬閘極結構，其中該第一金屬閘極結構比該第二金屬閘極結構多出一層，且該層包含一塊狀導電層；同時裁切該第一金屬閘極結構以形成一第一溝槽，以及裁切該第二金屬閘極結構以形成一第二溝槽，裁切包含一第一蝕刻製程以及一第二蝕刻製程，其中該第一蝕刻製程選擇性地移除不同於該塊狀導電層的部分的該第一金屬閘極結構以及該第二金屬閘極結構，且其中該第二蝕刻製程移除剩餘部分的該第一金屬閘極結構以及該第二金屬閘極結構；以及分別沉積一絕緣材料於該第一溝槽以及該第二溝槽內以在該第一金屬閘極結構內形成一第一閘極隔離結構，以及在該第二金屬閘極結構內形成一第二閘極隔離結構。
TW107111534A 2017-11-09 2018-03-31 製造半導體結構之方法 TW201919119A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/808,618 US10424588B2 (en) 2017-11-09 2017-11-09 Cutting metal gates in fin field effect transistors
US15/808,618 2017-11-09

Publications (1)

Publication Number Publication Date
TW201919119A true TW201919119A (zh) 2019-05-16

Family

ID=66328845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111534A TW201919119A (zh) 2017-11-09 2018-03-31 製造半導體結構之方法

Country Status (3)

Country Link
US (3) US10424588B2 (zh)
CN (1) CN109767984A (zh)
TW (1) TW201919119A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749803B (zh) * 2019-10-18 2021-12-11 台灣積體電路製造股份有限公司 高電壓電晶體結構與其製作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811320B2 (en) 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US10879124B2 (en) * 2017-11-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form a fully strained channel region
US11158545B2 (en) 2018-09-25 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming isolation features in metal gates
KR102812124B1 (ko) * 2019-07-17 2025-05-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11145752B2 (en) * 2019-09-17 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Residue removal in metal gate cutting process
CN114678274B (zh) * 2020-12-24 2026-01-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102904670B1 (ko) 2021-03-16 2025-12-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US12317554B2 (en) * 2021-04-09 2025-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structures for semiconductor devices
CN114230154B (zh) * 2021-12-22 2022-11-22 东海县太阳光新能源有限公司 一种高寿命低变形率石英坩埚及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102025309B1 (ko) * 2013-08-22 2019-09-25 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9543153B2 (en) * 2014-07-16 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Recess technique to embed flash memory in SOI technology
KR102235612B1 (ko) * 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법
KR102326112B1 (ko) * 2015-03-30 2021-11-15 삼성전자주식회사 반도체 소자
US9607901B2 (en) * 2015-05-06 2017-03-28 Stmicroelectronics, Inc. Integrated tensile strained silicon NFET and compressive strained silicon-germanium PFET implemented in FINFET technology
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749803B (zh) * 2019-10-18 2021-12-11 台灣積體電路製造股份有限公司 高電壓電晶體結構與其製作方法
US11942475B2 (en) 2019-10-18 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage transistor structure
US12148752B2 (en) 2019-10-18 2024-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage transistor structures

Also Published As

Publication number Publication date
US10658372B2 (en) 2020-05-19
US20190139969A1 (en) 2019-05-09
CN109767984A (zh) 2019-05-17
US10872897B2 (en) 2020-12-22
US20200279854A1 (en) 2020-09-03
US20200020701A1 (en) 2020-01-16
US10424588B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
US11610983B2 (en) Epitaxial features confined by dielectric fins and spacers
US20220157595A1 (en) Cut metal gate process for reducing transistor spacing
US11616061B2 (en) Cut metal gate with slanted sidewalls
US11031398B2 (en) Structure and method for semiconductor device
TWI732102B (zh) 半導體元件及其製造方法
US11037826B2 (en) Semiconductor device having merged epitaxial features with arc-like bottom surface and method of making the same
TW201919119A (zh) 製造半導體結構之方法
TWI768834B (zh) 半導體裝置及其製造方法
TW202127663A (zh) 半導體裝置
US11302798B2 (en) Semiconductor devices with air gate spacer and air gate cap
TWI799185B (zh) 半導體結構與其形成方法
TW202303925A (zh) 半導體裝置
CN110875252A (zh) 半导体器件和制造半导体器件的方法
US20220320089A1 (en) Multiple patterning gate scheme for nanosheet rule scaling
CN113594164A (zh) 半导体装置
CN221304690U (zh) 半导体结构
CN222053759U (zh) 半导体装置
CN112447524A (zh) 半导体装置的形成方法
CN110660670A (zh) 半导体结构的形成方法