TWI870141B - 3d堆疊封裝結構 - Google Patents

Abstract

一種3D堆疊封裝結構，包括：第一晶片、第二晶片、矽穿孔（Through-Silicon Via，TSV）以及多層保護結構。第二晶片與第一晶片接合，第二晶片包括由多層金屬層以及分別連接所述多層金屬層中的上下層的多個介層窗構成的內連線（interconnect）結構。矽穿孔貫穿所述第二晶片。多層保護結構設置於所述第二晶片內並包圍所述矽穿孔。多層保護結構包括：多層保護層，分別具有一開孔，以供所述矽穿孔穿過；以及多個密封環，分別連接所述多層保護層中的上下層並環繞所述矽穿孔。

Description

3D堆疊封裝結構

本發明是有關於一種3D堆疊封裝結構，且特別是有關於一種包括矽穿孔（Through-Silicon Via，TSV）完全被多層保護結構所環繞之3D堆疊封裝結構。

矽穿孔（Through-Silicon Via，TSV）是一種整合多個晶片成為單一堆疊之三維積體電路的技術。

然而，矽穿孔可能因為水氣侵蝕、應力損傷或靜電放電（Electrostatic Discharge，ESD）等問題而造成結構損壞，降低矽穿孔的可靠性。因此，如何保護上述矽穿孔的結構以維持其可靠性為持續努力的目標。

本發明提供一種3D堆疊封裝結構，可用於WoW（wafer on wafer）封裝並有效保護矽穿孔的結構，避免因為水氣侵蝕、應力損傷或靜電放電所造成的結構損壞。

本發明的一種3D堆疊封裝結構，包括：第一晶片、第二晶片、矽穿孔（Through-Silicon Via，TSV）以及多層保護結構。第二晶片與第一晶片接合，所述第二晶片包括由多層金屬層以及分別連接所述多層金屬層中的上下層的多個介層窗構成的內連線（interconnect）結構。矽穿孔則貫穿所述第二晶片。多層保護結構設置於第二晶片內並包圍所述矽穿孔，其中所述多層保護結構包括多層保護層與多個密封環。多層保護層分別具有一開孔，以供所述矽穿孔穿過。多個密封環分別連接所述多層保護層中的上下層並環繞所述矽穿孔。

在本發明的一實施例中，上述的多個密封環與上述的內連線結構中的所述多個介層窗是在相同製程中形成。

在本發明的一實施例中，上述的多層保護層與上述的內連線結構中的所述多層金屬層是在相同製程中形成。

在本發明的一實施例中，上述的多層保護層與上述的矽穿孔直接接觸。

在本發明的一實施例中，上述的第一晶片包括第一重佈線層，上述第二晶片包括第二重佈線層，且所述矽穿孔連接所述第一重佈線層與所述第二重佈線層。

在本發明的一實施例中，上述的第一晶片混合接合至所述第二晶片。

在本發明的一實施例中，上述的第一晶片以氧化物-氧化物接合至所述第二晶片。

在本發明的一實施例中，上述的第二晶片還可包括元件隔離結構，且所述矽穿孔貫穿所述元件隔離結構。

本發明另提供一種3D堆疊封裝結構，包括：第一晶片、多個第二晶片、矽穿孔（TSV）以及多個多層保護結構。第一晶片包括第一基底以及形成在所述第一基底上的第一半導體結構。多個第二晶片分別包括第二基底以及形成在所述第二基底上的第二半導體結構，其中所述第二半導體結構包括由多層金屬層以及分別連接所述多層金屬層中的上下層的多個介層窗構成的內連線（interconnect）結構，且多個第二晶片彼此接合。所述第一晶片的第一半導體結構接合至第二晶片的第二半導體結構。矽穿孔則貫穿所有第二晶片。多個多層保護結構分別設置於多個第二晶片內並包圍所述矽穿孔。每個多層保護結構包括多層保護層以及多個密封環，其中多層保護層分別具有一開孔，以供所述矽穿孔穿過，多個密封環則分別連接多層保護層中的上下層並環繞所述矽穿孔。

在本發明的另一實施例中，每個第二晶片中的多個密封環與內連線結構中的多個介層窗是在相同製程中形成。

在本發明的另一實施例中，每個第二晶片中的多層保護層與內連線結構中的多層金屬層是在相同製程中形成。

在本發明的另一實施例中，其中每個第二晶片中的所述多層保護層與所述矽穿孔直接接觸。

在本發明的另一實施例中，上述的第一晶片包括第一重佈線層，所述多個第二晶片中最外層的第二晶片包括第二重佈線層，且所述矽穿孔連接所述第一重佈線層與所述第二重佈線層。

在本發明的另一實施例中，上述的多個第二晶片以氧化物-氧化物互相接合。

在本發明的另一實施例中，上述的第一晶片以氧化物-氧化物接合至所述第二晶片。

在本發明的另一實施例中，每個第二晶片還可包括元件隔離結構，且所述矽穿孔貫穿所述元件隔離結構。

基於上述，本發明的3D堆疊封裝結構中具有保護層以及密封環，其可完全環繞矽穿孔，有效保護矽穿孔的結構，避免因為水氣侵蝕、應力損傷或靜電放電所造成的結構損壞，以維持上述矽穿孔的可靠性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

通過參考以下的詳細描述並同時結合附圖可以理解本發明，須注意的是，為了使讀者能容易瞭解及為了圖式的簡潔，本發明中的多張圖式只繪出結構的一部分，且圖式中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本發明的範圍。再者，文中提到的方向性用語如「上」、「上」等，僅是用以參考圖式的方向，並非用來限制本發明。在下文中，「包括」或類似用語應被解釋為「含有但不限定為…」之意。而且，雖文中以用語「第一」、「第二」等來描述不同的元件、組件、區域、膜層及/或區塊，但是這些元件、組件、區域、膜層及/或區塊不應當受限於這些用語。而是，這些用語僅用於區別一元件、組件、區域、膜層或區塊與另一元件、組件、區域、膜層或區塊。至於文中的「/」有包括相關列出項目中的全部的含意。

圖1A是依照本發明第一實施例的3D堆疊封裝結構10的剖面圖。

請參照圖1A，第一實施例的3D堆疊封裝結構10包括：第一晶片1000、第二晶片2000、第一矽穿孔TSVa以及第一多層保護結構PSa，其中第二晶片2000與所述第一晶片1000接合。前述「晶片」係廣義地泛指半導體裝置中已完成前段線路製程的晶圓或者經切割的晶粒，因此在一實施例中，第一晶片1000與第二晶片2000可視為第一晶圓與第二晶圓；依此類推。所述第二晶片2000包括由多層第二金屬層210以及分別連接所述多層第二金屬層210中的上下層的多個第二介層窗212構成的第二內連線（interconnect）結構214。第一矽穿孔TSVa貫穿所述第二晶片2000。第一多層保護結構PSa設置於所述第二晶片2000內並包圍所述第一矽穿孔TSVa，其中所述第一多層保護結構PSa包括：多層第一保護層CSa以及多個第一密封環SRa，第一密封環SRa分別連接所述多層第一保護層CSa中的上下層並環繞所述第一矽穿孔TSVa，多層第一保護層CSa則分別具有一開孔OP，以供所述第一矽穿孔TSVa穿過，如圖1B之局部平面圖和圖1C的立體圖所示。

在圖1B中，第一保護層CSa的外型是方形、開孔OP的輪廓是圓形，虛線圓形之間的區域為第一密封環SRa的位置，且第一密封環SRa環繞第一矽穿孔TSVa並與其相隔一距離。在圖1C中，第一多層保護結構PSa包圍第一矽穿孔TSVa，且第一矽穿孔TSVa未被包圍的部分是設置在第二晶片2000內。此外，開孔OP的尺寸可與第一矽穿孔TSVa的尺寸相當或者略大。即使開孔OP的尺寸小於第一矽穿孔TSVa的預定尺寸也可以，只要蝕刻製程能穿過上述第一保護層CSa，在這樣的情況下，第一保護層CSa會與第一矽穿孔TSVa直接接觸。

請繼續參照圖1A，第二晶片2000的內連線214以及第一多層保護結構PSa的材料可為導電材料，例如鈦、鉭、鉑、銅、金、鋁、氮化鈦或前述的組合，但不限於此。第一多層保護結構PSa中的多個第一密封環SRa以及多層第一保護層CSa的材料可相同或不相同。多層第二金屬層210與多個第二介層窗212的材料可相同或不相同。第一矽穿孔TSVa可為導電材料，例如銅、鎢、多晶矽或前述的組合，但不限於此。

第二晶片2000還可包括：第二基底200、第二介電層202、第二重佈線層（DRL）216a、第二半導體元件204等構件，但不限於此。由於第二晶片2000與所述第一晶片1000彼此接合，所以圖1A中的第二晶片2000是以倒置的狀態呈現。第二內連線結構214形成於第二基底200上的第二介電層202內，第二重佈線層216a形成於內連線結構214上並與第一矽穿孔TSVa相連。第一矽穿孔TSVa貫穿第二基底200。第二基底200還可包括第二元件隔離結構208，第一矽穿孔TSVa可通過蝕穿第二元件隔離結構208並持續蝕穿第二介電層202來形成上述第一矽穿孔TSVa。在圖1A中，第一保護結構PSa中的一個第一密封環SRa連接第二重佈線層216a。第二半導體元件204則設置於第二基底200上並通過第二內連線結構214連至其他構件，如第二重佈線層216a。

請繼續參照圖1A，第一晶片1000也可包括：第一基底100、第一介電層102、第一半導體元件104、第一內連線結構114與第一重佈線層116。第一介電層102與第一半導體元件104形成於第一基底100上。第一內連線結構114由多層第一金屬層110以及分別連接所述多層第一金屬層110中的上下層的多個第一介層窗112構成，其中第一內連線結構114的材料可為導電材料，例如鈦、鉭、鉑、銅、金、鋁、氮化鈦或前述的組合，但不限於此。第一重佈線層116設置於第一內連線結構114上，雖然圖1A中沒有顯示第一重佈線層116與其下方的第一內連線結構114之間的關係，但應知第一重佈線層116是根據需求，改變原本第一內連線結構114中的接點位置，使其能與第二晶片2000的第二半導體元件204進行電性連接，所以第一重佈線層116與其下方的第一內連線結構114之間會在其他截面通過線路相連。

由於第一實施例的3D堆疊封裝結構10可通過混合接合方式接合第一晶片1000與第二晶片2000，所以在第一晶片1000與第二晶片2000的接合面分別形成有第一金屬接合部106a，藉由第一晶片1000的第一金屬接合部106a與第二晶片2000的第一金屬接合部106a之間的接合、第一晶片1000的第一介電層102與第二晶片2000的第二介電層202之間的接合，達成上述混合接合。然而，本發明並不限於此，在其他實施例中可採用不同的接合製程。

請繼續參照圖1A，第一實施例的3D堆疊封裝結構10還可包括：背側重佈線層（Back-side Redistribution Layer）BRDL、接墊218及絕緣層220。背側重佈線層BRDL設置於第二基底200上相對於第二半導體元件204，第一矽穿孔TSVa可連接至背側重佈線層BRDL。接墊218設置於背側重佈線層BRDL上，絕緣層220則覆蓋背側重佈線層BRDL，並露出接墊218的部分表面，用來與其他裝置或電路板（未示出）相接。

在一些實施例中，第一基底100與第二基底200可以為矽或其它合適的材料，但不以此為限。前述其它合適的材料包括但不限於，矽鍺、碳化矽、砷化鎵等。絕緣層220、第一介電層102與第二介電層202的材料包括但不限於，氧化矽、氧氮化矽、氮化矽、高介電常數介電金屬氧化物（例如氧化鉿、氧化鋯、氧化鉿鋯、氧化鈦、氧化鉭、氧化釔、氧化鑭、氧化鋁等）或前述的組合。第一半導體元件104和第二半導體元件204可包括主動元件、被動元件或其組合，例如電晶體、二極體、電容、電阻、電感等。背側重佈線層BRDL、接墊218、第一重佈線層116與第二重佈線層216a的材料可為導電材料，例如鎢、鈦、鉭、鉑、銅、金、鋁、氮化鈦或前述的組合，但不限於此。

請繼續參照圖1A，所述第一多層保護結構PSa中的多個第一密封環SRa與所述第二內連線結構214中的多個第二介層窗212可通過相同製程形成，例如採用同一道光罩製程同時形成一個第二介層窗212與一個第一密封環SRa，所以該第二介層窗212與該第一密封環SRa會形成在同一平面且為相同材料，因此不需要額外的微影與蝕刻的製程，使本實施例具有製程簡單與節省成本的效果。

請繼續參照圖1A，所述第一多層保護結構PSa中的多層第一保護層CSa也可與所述第二內連線結構214中的多層第二金屬層210通過相同製程形成，例如採用同一道光罩製程同時形成一層第一保護層CSa與一層第二金屬層210，所以該層第一保護層CSa與該層第二金屬層210會形成在同一平面且為相同材料，因此不需要額外的微影與蝕刻的製程，使本實施例具有製程簡單與節省成本的效果。

在本實施例中，第一矽穿孔TSVa除了貫穿第二基底200並被第二基底200所環繞的區域之外，完全被第一保護層CSa與第一密封環SRa所環繞，因此所述第一多層保護結構PSa可有效保護第一矽穿孔TSVa，避免因為水氣侵蝕、應力損傷或靜電放電所造成的結構損壞，以維持第一矽穿孔TSVa的可靠性。

圖2是依照本發明第二實施例的3D堆疊封裝結構20的剖面圖，其中使用與第一實施例相同的元件符號來表示相同或近似的部分與構件，且相關或近似的部分與構件的相關內容也可參照第一實施例的內容，不再贅述。

具體而言，第二實施例不同於第一實施例之處，主要在於本實施例的第二晶片2000還包括第二矽穿孔TSVb以及第二多層保護結構PSb。所述第二矽穿孔TSVb貫穿所述第二晶片2000並連至第一晶片1000中的第一重佈線層116。第二多層保護結構PSb設置於所述第二晶片2000內並包圍所述第二矽穿孔TSVb，其中所述第二多層保護結構PSb包括：多層第二保護層CSb以及多個第二密封環SRb，第二密封環SRb分別連接所述多層第二保護層CSb中的上下層並環繞所述第二矽穿孔TSVb。

請繼續參照圖2，3D堆疊封裝結構20可包括第一氧化物層106b，設置在第一晶片1000與第二晶片2000之間接合面，因此可藉由第一氧化物層106b達成氧化物-氧化物接合。在本實施例中，所述第二矽穿孔TSVb可貫穿第一氧化物層106b以連接所述第一重佈線層116。此外，第一基底100還可包括第一元件隔離結構108。

須注意的是，所屬技術領域中具有通常知識者仍可依據產品需求來調整矽穿孔的具體數量與空間配置，本發明並不對此加以限制。

圖3是依照本發明第三實施例的3D堆疊封裝結構30的剖面圖，其中使用與第一實施例相同的元件符號來表示相同或近似的部分與構件，且相關或近似的部分與構件的相關內容也可參照第一實施例的內容，不再贅述。

請參照圖3，第三實施例的3D堆疊封裝結構30包括：第一晶片1000、第二晶片2000、第三晶片3000與第四晶片4000。第一晶片1000與第二晶片2000的結構詳見第一實施例。第三晶片3000包括第三基底300、第三介電層302、第三半導體元件304、第三內連線結構314與第一多層保護結構PSa’等構件。第三內連線結構314是由多層第三金屬層310以及分別連接所述多層第三金屬層310中的上下層的多個第三介層窗312構成，其餘構件與第二晶片2000相似。第四晶片4000包括第四基底400、第四介電層402、第四半導體元件404、第四內連線結構414與第一多層保護結構PSa”等構件。第四內連線結構414是由多層第四金屬層410以及分別連接所述多層第四金屬層410中的上下層的多個第四介層窗412構成，其餘構件與第二晶片2000相似。在本實施例中，由於第二晶片2000、第三晶片3000與第四晶片4000具有相同的構造，例如在基底上有相同的半導體結構，所以可將第二晶片2000、第三晶片3000與第四晶片4000視為相同的多個晶片，但不限於此。在另一實施例中，第二晶片2000、第三晶片3000與第四晶片4000可能存有差異，譬如第三半導體元件304與第四半導體元件404是不同的元件；依此類推。

在圖3中，第一矽穿孔TSVa’貫穿第二晶片2000、第三晶片3000與第四晶片4000，連接背側重佈線層BRDL與第一重佈線層116。第一多層保護結構PSa/PSa’/PSa”則分別設置於第二晶片2000、第三晶片3000與第四晶片4000內並包圍所述第一矽穿孔TSVa’，其中每個第一多層保護結構PSa/PSa’/PSa”包括：多層第一保護層CSa/CSa’/CSa” 以及多個第一密封環SRa/SRa’/SRa”。第一保護層CSa’和第一保護層CSa”可與第一保護層CSa相同，均具有開孔OP，以供所述第一矽穿孔TSVa’穿過。第一密封環SRa/SRa’/SRa”分別連接第一保護層CSa/CSa’/CSa”中的上下層並環繞第一矽穿孔TSVa’。

須注意的是，所屬技術領域中具有通常知識者仍可依據產品需求來調整堆疊晶片的具體數量，本發明並不對此加以限制。

請繼續參照圖3，第二金屬層210可連接於第一保護層CSa，第三金屬層310可連接於第一保護層CSa’，第四金屬層410可連接於第一保護層CSa”，但不限於此。在另一實施例中，第二金屬層210可不與第一保護層CSa相連；依此類推。

在本實施例中，第一晶片1000、第二晶片2000、第三晶片3000與第四晶片4000可通過以氧化物-氧化物接合方式彼此接合，所以3D堆疊封裝結構30還可包括第一氧化物層106b、第二氧化物層206b以及第三氧化物層306b，分別設置於兩個晶片之間的接合面。第三基底300與第四基底400還可包括第三元件隔離結構308與第四元件隔離結構408，以利用於形成第一矽穿孔TSVa’的蝕刻製程。

圖4是依照本發明第四實施例的3D堆疊封裝結構40的剖面圖，其中使用與第三實施例相同的元件符號來表示相同或近似的部分與構件，且相關或近似的部分與構件的相關內容也可參照第三實施例的內容，不再贅述。

具體而言，本實施例與第三實施例不同處在於晶片數變成三片，且於第二晶片2000以及第三晶片3000中多一個第二矽穿孔TSVb，第三晶片3000中多一個第三矽穿孔TSVc。第二矽穿孔TSVb周圍有第二多層保護結構PSb/PSb’。第三矽穿孔TSVc周圍有第三多層保護結構PSc’。第二多層保護結構PSb包括第二密封環SRb與第二保護層CSb、第二多層保護結構PSb’包括第二密封環SRb’與第二保護層CSb’、第三多層保護結構PSc’ 包括第三密封環SRc’與第三保護層CSc’。

在圖4中，第二晶片2000還可包括第二重佈線層216a，第三晶片3000還可包括第三重佈線層316。所述第一矽穿孔TSVa連接所述第一重佈線層116、所述第二重佈線層216a、所述第三重佈線層316以及背側重佈線層BRDL。所述第二矽穿孔TSVb連接所述第二重佈線層216a、所述第三重佈線層316與背側重佈線層BRDL。所述第三矽穿孔TSVc連接所述第三重佈線層316與背側重佈線層BRDL。

圖5是依照本發明第五實施例的3D堆疊封裝結構50的剖面圖，其中使用與第三實施例相同的元件符號來表示相同或近似的部分與構件，且相關或近似的部分與構件的相關內容也可參照第三實施例的內容，不再贅述。

具體而言，本實施例與第三實施例不同處在於晶片數變成三片，且於本實施例的第二晶片2000可包括第二矽穿孔TSVb以及第二多層保護結構PSb。第二多層保護結構PSb設置於所述第二晶片2000且包圍所述第二矽穿孔TSVb，其中第二多層保護結構PSb包括第二密封環SRb與第二保護層CSb。

在圖5中，第二晶片2000還包括兩個第二重佈線層216a/216b，第二重佈線層216a設置於第二基底200之一側，第二重佈線層216b設置於接近第一晶片1000的一側。第三晶片3000包括第三重佈線層316接近第二晶片2000。所述第二矽穿孔TSVb連接第二重佈線層216a與第二重佈線層216b。所述第一矽穿孔TSVa連接第一重佈線層116、第二重佈線層216a、第二重佈線層216b、第三重佈線層316與背側重佈線層BRDL。

請繼續參照圖5，第一晶片1000、第二晶片2000與第三晶片3000通過混合接合的方式接合在一起，所以第一晶片1000與第二晶片2000之接合面可設置第一金屬接合部106a，第二晶片2000與第三晶片3000之接合面可設置第二金屬接合部206a。由於混合接合製程是既有技術，在此不另加贅述。

圖6A至圖6E是依照本發明的第六實施例的3D堆疊封裝結構60之製造流程剖面示意圖，其中使用與第三實施例相同的元件符號來表示相同或近似的部分與構件，且相關或近似的部分與構件的相關內容也可參照第三實施例的內容，不再贅述。

請先參照圖6A，在包括第二元件隔離結構208的第二基底200上形成第二半導體元件204，再形成介電層600覆蓋第二半導體元件204，接著在介電層600中形成第二介層窗212以及第一密封環SRa，其中第一密封環SRa可形成在第二元件隔離結構208正上方，第二介層窗212則可與第二半導體元件204電性相接。第二介層窗212以及第一密封環SRa可通過相同的光罩製程先形成開口，再填入金屬材料，所以第一密封環SRa與第二介層窗212會形成在同一平面且為相同材料，且不需要額外製程來形成第一密封環SRa。

接著，請參照圖6B，在介電層600上再形成另一介電層602，然後在介電層602中形成第二金屬層210以及第一保護層CSa。第二金屬層210以及第一保護層CSa可通過相同的光罩製程先形成開口，再填入金屬材料，所以第二金屬層210以及第一保護層CSa會形成在同一平面且為相同材料，且不需要額外製程來形成第一保護層CSa。

然後，請參照圖6C，依據元件設計重複上述步驟，以形成包括由多層第二金屬層210以及分別連接所述多層第二金屬層210中的上下層的多個第二介層窗212構成的第二內連線結構214，同時形成由多層第一保護層CSa以及分別連接所述多層第一保護層CSa中的上下層的多個第一密封環SRa構成的第一保護結構PSa。圖6C中的第二介電層202即為多層介電層(如圖6B的介電層600、介電層602等)構成的結構。之後，在第二介電層202上形成第一氧化物層106b，以製得第二晶片2000。

接著，請參照圖6D，將圖6C的第二晶片2000翻轉並接合至第一晶片1000，其中所述接合的方式例如氧化物-氧化物接合。第一晶片1000則可參照第一實施例，只是不具有第一金屬接合部(106a)，並在第一基底100內包括第一元件隔離結構108。

然後，請參照圖6E，可依據產品需求重複上述步驟，以接合多個晶片，如第一晶片1000、第二晶片2000、第三晶片3000與第四晶片4000。第三晶片3000以及第四晶片4000的結構可參照第三實施例。之後，形成貫穿第二晶片2000、第三晶片3000以及第四晶片4000的第一矽穿孔TSVa，其步驟例如對準開口OP持續蝕穿第四晶片4000、第三晶片3000以及第二晶片2000，其中因為第二元件隔離結構208、第三元件隔離結構308與第四元件隔離結構408都是氧化矽，與第二介電層202、第三介電層302、第四介電層402具有相似的材料，所以能連續蝕刻出一個貫穿第四晶片4000、第三晶片3000以及第二晶片2000的穿孔，然後在其中形成導電材料，即可形成第一矽穿孔TSVa。之後，在最外層的第四晶片4000上形成背側重佈線層BRDL，再形成絕緣層420與接墊418。後續還可以包括其他製程，於此不再說明。

綜上所述，在本發明的3D堆疊封裝結構中，矽穿孔在平面以及垂直方向上完全被保護層以及密封環所環繞，可有效保護矽穿孔的結構，避免因為水氣侵蝕、應力損傷或靜電放電所造成的結構損壞，以維持上述矽穿孔的可靠性。此外，保護層和密封環與晶片中的金屬層和介層窗若是在相同製程中形成，可不需要額外的光罩製程，因此能實現製程簡單與節省成本的效果。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30、40、50、60:3D堆疊封裝結構 100:第一基底 1000:第一晶片 102:第一介電層 104:第一半導體元件 106a:第一金屬接合部 106b:第一氧化物層 108:第一元件隔離結構 110:第一金屬層 112:第一介層窗 114:第一內連線結構 116:第一重佈線層 200:第二基底 2000:第二晶片 202:第二介電層 204:第二半導體元件 206a:第二金屬接合部 206b:第二氧化物層 208:第二元件隔離結構 210:第二金屬層 212:第二介層窗 214:第二內連線結構 216a、216b:第二重佈線層 218、318、418:接墊 220、320、420:絕緣層 300:第三基底 3000:第三晶片 302:第三介電層 304:第三半導體元件 306b:第三氧化物層 308:第三元件隔離結構 310:第三金屬層 312:第三介層窗 314:第三內連線結構 316:第三重佈線層 400:第四基底 4000:第四晶片 402:第四介電層 404:第四半導體元件 408:第四元件隔離結構 410:第四金屬層 412:第四介層窗 414:第四內連線結構 600、602:介電層 BRDL:背側重佈線層 CSa、CSa’、CSa”:第一保護層 CSb、CSb’:第二保護層 CSc’:第三保護層 OP:開孔 PSa、PSa’、PSa”:第一保護結構 PSb、PSb’:第二保護結構 PSc’:第三保護結構 SRa、SRa’、SRa”:第一密封環 SRb、SRb’:第二密封環 SRc’:第三密封環 TSVa、TSVa’:第一矽穿孔 TSVb:第二矽穿孔 TSVc:第三矽穿孔

圖1A是依照本發明第一實施例的3D堆疊封裝結構的剖面圖。 圖1B是第一實施例中的圖1A的結構之局部平面圖。 圖1C是圖1A的局部放大立體示意圖。 圖2是依照本發明第二實施例的3D堆疊封裝結構的剖面圖。 圖3是依照本發明第三實施例的3D堆疊封裝結構的剖面圖。 圖4是依照本發明第四實施例的3D堆疊封裝結構的剖面圖。 圖5是依照本發明第五實施例的3D堆疊封裝結構的剖面圖。 圖6A至圖6E是依照本發明的第六實施例的3D堆疊封裝結構之製造流程剖面示意圖。

10:3D堆疊封裝結構

100:第一基底

1000:第一晶片

102:第一介電層

104:第一半導體元件

106a:第一金屬接合部

110:第一金屬層

112:第一介層窗

114:第一內連線結構

116:第一重佈線層

200:第二基底

2000:第二晶片

202:第二介電層

204:第二半導體元件

208:第二元件隔離結構

210:第二金屬層

212:第二介層窗

214:第二內連線結構

216a:第二重佈線層

218:接墊

220:絕緣層

BRDL:背側重佈線層

CSa:第一保護層

OP:開孔

PSa:第一保護結構

SRa:第一密封環

TSVa:第一矽穿孔

Claims (14)

1. 一種3D堆疊封裝結構，包括：第一晶片；第二晶片，與所述第一晶片接合，所述第二晶片包括由多層金屬層以及分別連接所述多層金屬層中的上下層的多數個介層窗構成的內連線(interconnect)結構；矽穿孔(Through-Silicon Via，TSV)，貫穿所述第二晶片，其中所述第二晶片更包括元件隔離結構，且所述矽穿孔貫穿所述元件隔離結構；以及多層保護結構，設置於所述第二晶片內並包圍所述矽穿孔，其中所述多層保護結構包括：多層保護層，分別具有一開孔，以供所述矽穿孔穿過；以及多數個密封環，分別連接所述多層保護層中的上下層並環繞所述矽穿孔。
2. 如請求項1所述的3D堆疊封裝結構，其中所述多數個密封環與所述內連線結構中的所述多數個介層窗是在相同製程中形成。
3. 如請求項1所述的3D堆疊封裝結構，其中所述多層保護層與所述內連線結構中的所述多層金屬層是在相同製程中形成。
4. 如請求項1所述的3D堆疊封裝結構，其中所述多層保護層與所述矽穿孔直接接觸。
5. 如請求項1所述的3D堆疊封裝結構，其中所述第一晶片包括第一重佈線層，所述第二晶片包括第二重佈線層，且所述矽穿孔連接所述第一重佈線層與所述第二重佈線層。
6. 如請求項1所述的3D堆疊封裝結構，其中所述第一晶片混合接合至所述第二晶片。
7. 如請求項1所述的3D堆疊封裝結構，其中所述第一晶片以氧化物-氧化物接合至所述第二晶片。
8. 一種3D堆疊封裝結構，包括：第一晶片，包括第一基底以及形成在所述第一基底上的第一半導體結構；多數個第二晶片，分別包括第二基底以及形成在所述第二基底上的第二半導體結構，其中所述第二半導體結構包括由多層金屬層以及分別連接所述多層金屬層中的上下層的多數個介層窗構成的內連線(interconnect)結構，所述多數個第二晶片彼此接合，且所述第一晶片的所述第一半導體結構接合至所述第二晶片的所述第二半導體結構；矽穿孔(Through-Silicon Via，TSV)，貫穿所述多數個第二晶片，其中每個所述第二晶片更包括元件隔離結構，且所述矽穿孔貫穿所述元件隔離結構；以及多數個多層保護結構，分別設置於所述多數個第二晶片內並 包圍所述矽穿孔，其中每個所述多層保護結構包括：多層保護層，分別具有一開孔，以供所述矽穿孔穿過；以及多數個密封環，分別連接所述多層保護層中的上下層並環繞所述矽穿孔。
9. 如請求項8所述的3D堆疊封裝結構，其中每個所述第二晶片中的所述多數個密封環與所述內連線結構中的所述多數個介層窗是在相同製程中形成。
10. 如請求項8所述的3D堆疊封裝結構，其中每個所述第二晶片中的所述多層保護層與所述內連線結構中的所述多層金屬層是在相同製程中形成。
11. 如請求項8所述的3D堆疊封裝結構，其中每個所述第二晶片中的所述多層保護層與所述矽穿孔直接接觸。
12. 如請求項8所述的3D堆疊封裝結構，其中所述第一晶片包括第一重佈線層，所述多數個第二晶片中最外層的第二晶片包括第二重佈線層，且所述矽穿孔連接所述第一重佈線層與所述第二重佈線層。
13. 如請求項8所述的3D堆疊封裝結構，其中所述多數個第二晶片以氧化物-氧化物互相接合。
14. 如請求項8所述的3D堆疊封裝結構，其中所述第一晶片以氧化物-氧化物接合至所述第二晶片。

Images