[go: up one dir, main page]

TWI869968B - 影像感測裝置與其形成的方法 - Google Patents

影像感測裝置與其形成的方法 Download PDF

Info

Publication number
TWI869968B
TWI869968B TW112130198A TW112130198A TWI869968B TW I869968 B TWI869968 B TW I869968B TW 112130198 A TW112130198 A TW 112130198A TW 112130198 A TW112130198 A TW 112130198A TW I869968 B TWI869968 B TW I869968B
Authority
TW
Taiwan
Prior art keywords
region
die
sensing
capacitor
electrically connected
Prior art date
Application number
TW112130198A
Other languages
English (en)
Other versions
TW202447949A (zh
Inventor
謝豐鍵
鄭允瑋
胡維禮
李國政
吳振銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202447949A publication Critical patent/TW202447949A/zh
Application granted granted Critical
Publication of TWI869968B publication Critical patent/TWI869968B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種影像感測裝置，包含：包含多個像素感測器的像素感測器陣列。多個電晶體可以與影像感測裝置的後段製程區電性連接。影像感測裝置還可以包含接合銲墊區，其中包含接合銲墊。介電插塞可以圍繞接合銲墊的一部份，且可以完全地延伸穿過半導體裝置區，以為像素感測器陣列的像素感測器提供電性、熱和/或光隔離。另外地和/或替代地，影像感測裝置之BEOL區中的一個或多個電容器。一個或多個電容器可以使由一個或多個像素感測器所產生的光電流，能夠直接從一個或多個源極隨耦電晶體轉移至一個或多個電容器以用於儲存。

Description

影像感測裝置與其形成的方法
本揭露的實施例實質是關於一種影像感測裝置與其形成的方法。
互補金氧半導體(complementary metal oxide semiconductor；CMOS)影像感測器可以包含多個像素感測器。CMOS影像感測器的像素感測器可以包含轉移閘極電晶體，其可以包含光電二極體和轉移閘極，其中光電二極體配置以將入射光的光子轉換為電子的光電流，轉移閘極配置以控制光電二極體和汲極區之間的光電流的流動。可以配置汲極區以接收光電流，使得光電流可以被測量和/或被轉移至CMOS影像感測器的其他區域。
本揭露提供一種影像感測裝置，包含：感測晶粒及電路晶粒。電路晶粒與感測晶粒在接合界面接合，以及其中感測晶粒包含像素感測器。像素感測器包含：感測區以及控制電路區。感測區包含位於感測晶粒之裝置區的光電 二極體。控制電路區位於裝置區的下方，包含：轉移閘極電晶體、與轉移閘極電晶體電性連接的重置閘極電晶體、與轉移閘極電晶體和重置閘極電晶體電性連接的複數個源極隨耦電晶體、與源極隨耦電晶體電性連接的電容器，以及與電容器電性連接的列選擇電晶體。
本揭露提供一種形成影像感測裝置的方法，包含：在感測晶粒中形成：像素感測器之感測區中的光電二極體，其中像素感測器包含在像素感測器陣列中、包含在感測晶粒的第一控制電路區中且與光電二極體電性連接的轉移閘極電晶體、包含在第一控制電路區中且與轉移閘極電晶體電性連接的重置閘極電晶體，以及包含在第一控制電路區中的列選擇電晶體；在電路晶粒中形成：包含在與像素感測器相關的第二控制電路區中的複數個源極隨耦電晶體；形成電容器於感測晶粒或電路晶粒之至少一者中，其中電容器與列選擇電晶體和源極隨耦電晶體電性連接；以及接合感測晶粒和電路晶粒。
本揭露提供一種影像感測裝置，包含感測晶粒以及電路晶粒。感測晶粒包含像素感測器，此像素感測器包含：感測區以及第一控制電路區。感測區包含感測晶粒之裝置區中的光電二極體。第一控制電路區位於感測區的下方，包含：轉移閘極電晶體、與轉移閘極電晶體電性連接的重置閘極電晶體、與轉移閘極電晶體和重置閘極電晶體電性連接的複數個源極隨耦電晶體，以及列選擇電晶體。電路晶粒與感測晶粒在接合界面接合，包含：第二控制電路區。 此第二控制電路區包含與源極隨耦電晶體和列選擇電晶體電性連接的電容器，其中配置電容器以儲存自源極隨耦電晶體接收到的光電流。
以下的揭露提供許多不同的實施例或示例，以實現所提供之標的之不同特徵。以下所描述之構件和排列的特定示例係用以簡化本揭露。當然這些僅為示例，並非用以作為限制。舉例而言，在以下描述中，第一特徵形成於第二特徵之上或上方，可能包含第一特徵和第二特徵以直接接觸的方式形成的實施例，亦可能包含額外特徵可能形成於第一特徵與第二特徵之間的實施例，使得第一和第二特徵可能不會直接地接觸。此外，本揭露可能會在各實施例中重複參考數字和/或字母。如此的重複係為了簡化和清楚之目的，並且其本身並非用以限定所討論之各實施例和/或配置之間的關係。
此外，在此可能會使用空間相對術語，例如「在...之下」、「在...下方」、「下方」、「在...之上」、「上方」與類似用語，以便於描述如附圖中所繪示之一個元件或部件與另外一個(一些)元件或(一些)部件之間的關係。除了在圖中所繪示之方位外，這些空間相對術語意旨含括裝置在使用或操作中的不同方位。此設備/裝置可以不同方式定位(旋轉90度或在其他方位上)，且本文所使用的空間相對描述同樣可以相應地解釋。
在一些情況下，影像感測裝置(例如，互補金氧半導體(CMOS)影像感測器)可以包含像素感測器陣列，此像 素感測器陣列包含一個或多個像素感測器。像素感測器可以包含複數個電晶體，那些電晶體配置以將像素感測器所產生的光電流轉移至影像感測裝置的電路以用於量測，使得圖像和/或影片能夠基於量測的結果而產生。那些電晶體可以包含例如轉移閘極電晶體、源極隨耦電晶體和/或列選擇電晶體等。轉移閘極電晶體可以將像素感測器所產生的光電流轉移至放大光電流的源極隨耦電晶體。列選擇電晶體可以控制光電流流向影像感測裝置的外部電路。
影像感測裝置中的像素感測器可能容易受到電、熱和/或光雜訊的影響，這可能會降低基於像素感測器產生之光電流所生成之圖像和/或影片的品質。舉例來說，電、熱和/或光雜訊(例如，暗電流、光串擾和/或電氣串擾、光焰差(optical flare))可能會造成視覺殘影(visual artifact)(例如，白/熱像素、不準確的色彩表示、低光雜訊)而降低基於像素感測器產生之光電流所生成之圖像和/或影片的品質。
在一些情況下，影像感測裝置的一個或多個區可以包含隔離結構，以減少像素感測器遭遇電、熱和/或光雜訊。例如，影像感測裝置的矽(Si)基材可以包含淺溝槽隔離(shallow trench isolation；STI)區。STI區可以包含於影像感測裝置的接合銲墊區中，以隔離影像感測裝置的接合銲墊區，如此可以減少和/或防止來自接合銲墊的電氣雜訊和/或光雜訊侵入並影響像素感測器的性能。
然而，STI區可能會在影像感測裝置的矽基材中 佔據大量的橫向區域。如此減少了影像感測裝置中可用於影像感測裝置之像素感測器的電晶體的面積。因此，可能必須減少一個或多個電晶體的尺寸，以配合像素感測器陣列中的所有電晶體。然而，減少一個或多個電晶體的尺寸可能會導致一個或多個電晶體的性能降低。例如，減少源極隨耦電晶體的尺寸可能會導致源極隨耦電晶體的訊號放大率降低，因而增加光電流中的雜訊和/或暗電流的程度等。
在本文所描述的一些實施例中，一種影像感測裝置可以包含像素感測器陣列，此像素感測器陣列包含複數個像素感測器。在像素感測器下方可以包含多個電晶體且與影像感測裝置的後段製程(BEOL)區電性連接。那些電晶體可以包含轉移閘極電晶體、重置閘極電晶體、源極隨耦電晶體、列選擇電晶體和/或其他可用以控制像素感測器之操作的電晶體。
影像感測裝置可能還包含接合銲墊區，其中包含接合銲墊。取代包含STI區以電氣隔離和/或光隔離接合銲墊，可以包含介電插塞，其中介電插塞圍繞接合銲墊的一部分並完全延伸穿過半導體裝置區(例如，矽基材(Si)和/或其他類型的半導體裝置區)，以為像素感測器陣列的像素感測器提供電氣隔離、熱隔離和/或光隔離。相對於STI區，包含介電插塞可以提供增強的電氣、熱和/或光隔離，同時佔據更小的橫向面積(相對於STI區)。介電插塞的更小橫向區域致使半導體裝置中的更多橫向區域能夠用於影像感測 裝置之像素感測器的電晶體。如此使得一個或多個電晶體可以形成為更大的尺寸，如此能夠使一個或多個電晶體達到更佳的性能。例如，介電插塞的更小橫向區域致使半導體裝置中的更多橫向區域能夠用於源極隨耦電晶體，如此使得源極隨耦電晶體的尺寸可以增大，和/或使得多個源極隨耦電晶體能夠包含於影像感測裝置之中。增加源極隨耦電晶體的尺寸和/或增加數量可以致使光電流的放大率增加，從而減少雜訊和增加由影像感測裝置所產生之照片和/或影片中的影像品質。
另外地和/或替代地，在本文所描述的一些實施例中，一個或多個電容器在影像感測裝置的BEOL區中。電容器可以進行和/或支援影像感測裝置中的一個或多個功能，像是光電流儲存、快門操作(shutter operation)、增加影像感測裝置之像素感測器的每單位面積的電容值和/或其他的功能。一個或多個電容器可以包含於BEOL區中，且可以與一個或多個電晶體電性連接。例如，一個或多個電容器可以與一個或多個源極隨耦電晶體電性連接，如此使得由一個或多個像素感測器所產生的光電流能夠直接從一個或多個源極隨耦電晶體轉移至一個或多個電容器進行儲存。
在一些實施例中，可以配置在影像感測裝置中的一個或多個電容器以支援與影像感測裝置相關的快門操作。快門是一種能夠使影像感測裝置之像素感測器陣列中的像素感測器選擇性地暴露於光線的組件。數位相機內通常包 含快門以捕獲獨立的影像或照片。電容器能夠啟用「全面曝光(global shutter)」技術或「整體快門(total shutter)」技術，其中同步曝光整個像素感測器陣列。在全面曝光的曝光操作開始時，在像素感測器陣列中的每個像素感測器可能會因為暴露於光線下而開始積累電荷。電荷可以儲存於電容中，並在全面曝光的曝光操作結束時轉移至讀取(readout)電路。
如此，在影像感測裝置之BEOL區中的一個或多個電容器可以促進影像感測裝置使用高級快門技術，能夠減少影像感測裝置產生圖像和/或影片的延遲，能夠增加影像感測裝置的低亮度(low-light)性能。除此之外，促進了光電流從(多個)源極隨耦電晶體直接轉移至(多個)電容器，能夠減少由影像感測裝置所產生之影片中的雜訊量，從而增加影像感測裝置所產生之圖像和/或影片的品質。
圖1是可以在其中實現本文所描述之系統和/或方法的示例環境100的示意圖。如圖1所示，環境100可以包含複數個半導體製程工具102至116，以及晶圓/晶粒運送工具118。半導體製程工具102至116可以包含沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、電鍍工具112、離子植入工具114、接合工具116和/或其他種類型的半導體製程工具。包含於示例環境100中的工具可以是包含於一個半導體清潔室、半導體代工廠、半導體製程廠和/或製造廠等之中。
沉積工具102是一種半導體製程工具，包含半導 體製程腔室和一個或多個裝置，能夠沉積各種類型的材料至基材上。在一些實施例中，沉積工具102包含旋轉塗佈(spin coating)工具，能夠沉積光阻層於基材(例如晶圓)的上方。在一些實施例中，沉積工具102包含化學氣相沉積(chemical vapor deposition；CVD)工具，例如電漿輔助化學氣相沉積(plasma-enhanced CVD；PECVD)工具、低壓化學氣相沉積(low pressure CVD；LPCVD)工具、高密度電漿化學氣相沉積(high-density plasma CVD；HDP-CVD)工具、次大氣壓化學氣相沉積(sub-atmospheric CVD；SACVD)工具、原子層沉積(atomic layer deposition；ALD)工具、電漿輔助原子層沉積(plasma-enhanced atomic layer deposition；PEALD)工具，或其他種類型的CVD工具。在一些實施例中，沉積工具102包含物理氣相沉積(physical vapor deposition；PVD)工具，例如濺鍍工具或其他類型的PVD工具。在一些實施例中，示例環境100包含多種類型的沉積工具102。
曝光工具104是一種半導體製程工具，能夠將光阻層曝光於輻射源，例如紫外光(ultraviolet；UV)源(例如，深紫外光光源、極紫外光(extreme UV；EUV)光源等)、X射線源、電子束(electron beam；e-beam)源，和/或類似的輻射源。曝光工具104能夠將光阻層暴露於輻射源，以從光罩轉移圖案至光阻層。圖案可以包含用於形成一個或多個半導體裝置的一個或多個半導體裝置層圖案， 可以包含用於形成半導體裝置的一個或多個結構的圖案，可以包含用於蝕刻半導體裝置之各個部分的圖案，和/或類似的圖案等。在一些實施例中，曝光工具104包含掃描儀(scanner)、步進機(stepper)，或相似類型的曝光工具。
顯影工具106是一種半導體製程工具，能夠顯影已經曝光於輻射源的光阻層，以顯影出自曝光工具104轉移至光阻層的圖案。在一些實施例中，顯影工具106透過移除光阻層的未曝光部分來顯影圖案。在一些實施例中，顯影工具106透過移除光阻層的曝光部分來顯影圖案。在一些實施例中，顯影工具106透過使用化學顯影劑溶解光阻層之曝光部分或未曝光部分來顯影圖案。
蝕刻工具108是一種半導體製程工具，能夠蝕刻基材、晶圓或半導體裝置之各種類型的材料。例如，蝕刻工具108可以包含溼式蝕刻(wet etch)工具、乾式蝕刻(dry etch)工具，和/或類似的蝕刻工具。在一些實施例中，蝕刻工具108包含充滿蝕刻劑的腔室，且將基材置放於腔室中達到特定的時間，以移除特定數量之基材的一個或多個部分。在一些實施例中，蝕刻工具108可以使用電漿蝕刻或電漿輔助蝕刻來蝕刻基材的一個或多個部分，可以包含使用電離氣體(ionized gas)來等向性地或定向地蝕刻一個或多個部分。
平坦化工具110是一種半導體製程工具，能夠研磨或平坦化晶圓或半導體裝置的各個層。例如，平坦化工具110可以包含化學機械平坦化(chemical mechanical planarization；CMP)工具和/或其他類型的平坦化工具，以研磨或平坦化沉積材料或電鍍材料的層或表面。平坦化工具110可以利用化學力和機械力的組合(例如，化學蝕刻和游離顆粒研磨(free abrasive polishing))來研磨或平坦化半導體裝置的表面。平坦化工具110可以結合研磨墊(polishing pad)和支撐環(例如，通常直徑大於半導體裝置的直徑)使用磨蝕性和腐蝕性的化學研磨液(slurry)。研磨墊和半導體裝置可以透過可活動的研磨頭(dynamic polishing head)壓在一起並透過支撐環保持在適當的位置。可活動的研磨頭可以以不同的旋轉軸旋轉以移除材料，並且平坦化半導體裝置的任何不規則形貌，使半導體裝置是平坦的或平面的。
電鍍工具112是一種半導體製程工具，能夠用一種或多種金屬來電鍍基材(例如，晶圓、半導體裝置等)或基材的一部份。例如，電鍍工具112可以包含銅電鍍裝置、鋁電鍍裝置、鎳電鍍裝置、錫電鍍裝置、複合材料或合金(例如，錫-銀、錫-鉛等)電鍍裝置，和/或用於一種或多種其他類型之導電材料、金屬和/或相似材料類型的電鍍裝置。
離子植入工具114是一種半導體製程工具，能夠將離子植入至基材中。離子植入工具114可以在電弧室(arc chamber)中從例如氣體或固體的源物質產生離子。可以提供源物質至電弧室中，且陰極和陽極之間的電弧電壓放電以產生包含源物質之離子的電漿。可以使用一個或多個萃取電極(extraction electrode)以自電弧室中的 電漿萃取出離子，且加速離子以形成離子束。可以將離子束導向基材，使得離子植入於基材的表面下方。
接合工具116是一種半導體製程工具，能夠將兩個或多個晶圓(或兩個或多個半導體基材，或兩個或多個半導體裝置)接合在一起。例如，接合工具116可以包含能夠在兩個或多個晶圓之間形成共晶接合(eutectic bond)的共晶接合工具。在這些示例中，接合工具116可以加熱兩個或多個晶圓以形成兩個或多個晶圓的材料之間的共晶系統。作為另一個實施例，接合工具116可以包含混合接合工具、直接接合工具和/或另一種類型的接合工具。
晶圓/晶粒運送工具118可以包含於群集工具(cluster tool)或包含多個製程腔室的另一種類型的工具中，且可以配置以在多個製程腔室之間運送基材和/或半導體裝置，以在製程腔室和緩衝區之間運送基材和/或半導體裝置，以在製程腔室和介面工具(例如是設備前端模組(equipment front end module；EFEM))之間運送基材和/或半導體裝置，和/或在製程腔室和運輸載體(例如，前開式晶圓傳送盒(front opening unified pod；FOUP))之間運輸基材和/或半導體裝置等。在一些實施例中，晶圓/晶粒運送工具118可以包含於多腔室(或群集)沉積工具102中，其可以包含預清潔處理室(例如，用於清潔或移除基材和/或半導體裝置上的氧化物、氧化和/或其他類型的污染物或副產品)，以及多種類型的沉積製程腔室(例如，用於沉積不同類型之材料的製程腔室、用於進行 不同類型之沉積操作的製程腔室)。
在一些實施例中，一個或多個半導體製程工具102至116和/或晶圓/晶粒運送工具118可以進行本文所述之一個或多個半導體製程操作。例如，一個或多個半導體製程工具102至116和/或晶圓/晶粒運送工具118可以在感測晶粒中形成像素感測器；可以形成感測區，此感測區包含位於感測晶粒之裝置區中的光電二極體；可以在裝置區的下方形成控制電路區，其包含轉移閘極電晶體；可以形成與轉移閘極電晶體電性連接的重置閘極電晶體；可以形成與轉移閘極電晶體和重置閘極電晶體電性連接的多個源極隨耦電晶體；可以形成與多個源極隨耦電晶體電性連接的電容器；可以形成與電容器電性連接的列選擇電晶體；可以形成電路晶粒；和/或可以接合感測晶粒和電路晶粒等。
作為另一個示例，一個或多個半導體製程工具102至116和/或晶圓/晶粒運送工具118可以在感測晶粒中形成光電二極體，此光電二極體在包含於像素感測器陣列中之像素感測器的感測區中；可以形成包含於感測晶粒之第一控制電路區中且與光電二極體電性連接的轉移閘極電晶體；可以形成包含於第一控制區中且與轉移閘極電晶體電性連接的重置閘極電晶體；可以形成包含於第一控制電路區中的列選擇電晶體；可以在電路晶粒中形成複數個源極隨耦電晶體，那些源極隨耦電晶體包含在與像素感測器相關的第二控制電路區中；可以形成電容器於感測晶粒或電 路晶粒之至少一者中，其中電容器與列選擇電晶體和那些源極隨耦電晶體電性連接；和/或可以接合感測晶粒和電路晶粒等。
作為另一個示例，一個或多個半導體製程工具102至116和/或晶圓/晶粒運送工具118可以形成感測晶粒，像素感測器包含感測區，感測區包含在感測晶粒之裝置區中的光電二極體；可以形成位於感測區下方的第一控制電路區、轉移閘極電晶體、與轉移閘極電晶體電性連接的重置閘極電晶體、與轉移閘極電晶體和重置閘極電晶體電性連接的複數個源極隨耦電晶體，以及列選擇電晶體；可以形成第二控制電路區，其包含：與那些源極隨耦電晶體和列選擇電晶體電性連接的電容器，其中電容器配置以儲存自那些源極隨耦電晶體接收的光電流；和/或可以接合感測晶粒和電路晶粒等。
在一些實施例中，一個或多個半導體製程工具102至116和/或晶圓/晶粒運送工具118可以進行結合圖6A至圖6R和/或圖12及其他示例所描述之一個或多個半導體製程操作。
提供圖1所示之裝置的數量與佈局作為一個或多個示例。實際上，與圖1所示的裝置相比，可能有更多的裝置、更少的裝置、不同的裝置或是不同排列方式的裝置。除此之外，圖1中所示的一個或多個裝置可以在單一個裝置內實現，或圖1中所示的單一個裝置可以在多個分佈式裝置實現。另外地和/或替代地，示例環境100的一組裝置 (例如，一個或多個裝置)可以進行由示例環境100之另一組裝置進行的所述之一個或多個功能。
圖2是本文所述之像素感測器200之示例的示意圖。像素感測器200可以包含前側像素感測器(例如，配置以從感測晶粒的前端接收光之光子的像素感測器)、後側像素感測器(例如，配置以從感測晶粒的後端接收光之光子的像素感測器)和/或另一種類型的像素感測器。像素感測器200可以電性連接至供應電壓(Vdd)202和電性地端204。
像素感測器200包含可配置以感測和/或累積入射光(例如，光導向像素感測器200)的感測區206。像素感測器200還包含控制電路區208。控制電路區208與感測區206電性連接，且配置以接收感測區206所產生的光電流210。除此之外，控制電路區208配置以自感測區206轉移光電流210至下游電路，例如放大器或類比-數位(analog-to-digital；AD)轉換器。
感測區206包含光電二極體212。光電二極體212能夠吸收和累積入射光的光子，且能夠基於吸收的光子來產生光電流210。光電流210的大小取決於光電二極體212中所收集到的光線量。因此，光電二極體212中之光子的累積產生電荷的累積，代表著入射光的強度或亮度(例如，更多數量的電荷可以對應至更大的強度或亮度，更少數量的電荷可以對應至更小的強度或亮度)。
光電二極體212與控制電路區208中之轉移閘極 電晶體214的源極電性連接。轉移閘極電晶體214配置以控制來自光電二極體212之光電流210的放電。基於選擇性的切換轉移閘極電晶體214的閘極，光電流210自轉移閘極電晶體214的源極供應至轉移閘極電晶體214的汲極。藉由施加轉移電壓(Vtx)216至轉移閘極電晶體214的閘極，可以選擇性的切換轉移閘極電晶體214的閘極。在一些實施例中，施加轉移電壓216至轉移閘極電晶體214的閘極，導致在轉移閘極電晶體214的源極和汲極之間形成導電通道，使得光電流210能夠沿著導電通道自源極流至汲極。在一些實施例中，從閘極移除轉移電壓216(或是不存在轉移電壓216)導致導電通道被移除，使得光電流210不能自源極流至汲極。
控制電路區208還包含重置閘極電晶體218。重置閘極電晶體218電性連接至供應電壓202和轉移閘極電晶體214的汲極。在啟動轉移閘極電晶體214以從光電二極體212讀取光電流210之前，配置重置閘極電晶體218以將轉移閘極電晶體214的汲極拉至高電壓(例如，供應電壓202)以「重置」控制電路區208。重置閘極電晶體218可以受控於重置電壓(Vrst)220。
來自轉移閘極電晶體214之汲極的輸出透過浮動擴散節點(floating diffusion node)222與源極隨耦電晶體224的閘極電性連接。來自轉移閘極電晶體214的輸出由浮動擴散節點222提供給源極隨耦電晶體224的閘極，浮動擴散節點222將浮動擴散電壓(Vfd)施加至源極 隨耦電晶體224的閘極。如此，在不從浮動擴散節點222移除或釋放光電流210的情況下，可允許觀察到光電流210。替代地使用重置閘極電晶體218來移除或釋放來自浮動擴散節點222的光電流210。
源極隨耦電晶體224用作像素感測器200的高阻抗放大器。源極隨耦電晶體224提供浮動擴散電壓的電壓電流轉換。源極隨耦電晶體224的輸出與列選擇電晶體226電性連接，配置以控制光電流210流向外部電路。列選擇電晶體226受控於選擇性地施加選擇電壓(Vdi)228至列選擇電晶體226的閘極。如此允許光電流210流向像素感測器200的輸出230。
如圖2進一步所示，電容器232可以儲存從源極隨耦電晶體224輸出的光電流210。在啟動列選擇電晶體226之前，電容器232可以儲存光電流210。啟動列選擇電晶體226可能導致儲存在電容器232中的光電流210放電至輸出230。
如本文中所描述，像素感測器200之控制電路區208的一個或多個電晶體214、218、224和/或226、和/或電容器232可以包含於堆疊式影像感測裝置(例如，3D CMOS影像感測器(3D CMOS image sensor；3DCIS)裝置)的獨立晶粒中。如此使得源極隨耦電晶體224的尺寸能夠增加和/或使得更多數量的源極隨耦電晶體224可以包含於像素感測器200中。透過減少被放大之光電流210中的雜訊和/或透過增加被放大之光電流210 的振幅，源極隨耦電晶體224之增加的尺寸和/或增加的數量可以改善光電流210的放大率等。
如上面所示，提供圖2作為一個示例。其他的示例可能與關於圖2所描述的不同。
圖3A至圖3C是本文所描述之堆疊影像感測裝置之示例300的示意圖。如圖3A中所示，可以透過接合感測晶圓302和電路晶圓304以形成堆疊影像感測裝置。例如，接合工具116可以使用混合接合技術、直接接合技術、共晶接合技術和/或另一種接合技術來進行接合操作，以接合感測晶圓302和電路晶圓304。在接合操作中，感測晶圓302上的感測晶粒306與電路晶圓304上之相關的電路晶粒308接合，以形成堆疊影像感測裝置310。然後切割並封裝影像感測裝置310。可進行其他製程步驟以形成影像感測裝置310。
每個影像感測裝置310皆包含感測晶粒306和電路晶粒308。感測晶粒306包含像素感測器陣列，此像素感測器陣列包含多個像素感測器200，或多個像素感測器200的一些部分。具體而言，像素感測器陣列至少包含像素感測器200的感測區206(並且因此包含光電二極體212)。因此，感測晶粒306主要配置以感測入射光的光子，並將光子轉換成光電流210。
電路晶粒308包含配置以量測、操控和/或以其他方式使用光電流210的電路。除此之外，電路晶粒308至少包含像素感測器200之控制電路區208的電晶體子集。 例如，電路晶粒308可以包含像素感測器200的列選擇電晶體226、像素感測器200的源極隨耦電晶體224，和/或前述之組合。這在感測晶粒306上為光電二極體212提供了更大的區域，使得光電二極體212的尺寸能夠增加，以增加像素感測器之感光性能的靈敏度和/或整體性能，和/或使得像素感測器200的尺寸能夠減小，同時保持相同尺寸的光電二極體212。
如圖3A中進一步所示，感測晶粒306可以包含後段製程(back end of line；BEOL)區312a，以及電路晶粒308可以包含BEOL區312b。BEOL區312a和BEOL區312b可以各自包含一個或多個金屬化層，這些金屬化層藉由一個或多個介電層絕緣。在其他示例中，BEOL區312a和BEOL區312b可以電性連接感測晶粒306和電路晶粒308，且可以將感測晶粒306和電路晶粒308的一個或多個元件電性連接至封裝和/或其他結構。感測晶粒306和電路晶粒308可以在接合界面314接合，此接合界面314可以包含於BEOL區312a和BEOL區312b之間，或可以包含於BEOL區312a的一部份和/或BEOL區312b的一部分之中。
圖3B是包含在感測晶粒306上之示例像素感測器陣列316的俯視圖。影像感測裝置310的感測晶粒306上可以包含像素感測器陣列316。如圖3B所示，像素感測器陣列316可以包含多個像素感測器200(或多個像素感測器200的一些部分)。如圖3B進一步所示，像素感測 器200可以排列成網格。在一些實施例中，像素感測器200是方形的(如圖3B中的示例所示)。在一些實施例中，像素感測器200包含其他種形狀，例如矩形、圓形、八邊形、菱形和/或其他形狀。
在一些實施例中，像素感測器200的尺寸(例如，寬度或直徑)約為1微米。在一些實施例中，像素感測器200的尺寸(例如，寬度或直徑)小於約1微米。例如，一個或多個像素感測器200的寬度可以包含在約0.6微米至約0.7微米的範圍內。在這些示例中，像素感測器200可以稱為次微米(sub-micron)像素感測器。次微米像素感測器可以減少像素感測器陣列316中之像素感測器的間距(例如，相鄰的像素感測器之間的距離)，如此可以使得像素感測器陣列316中的像素感測器密度增加(如此可以提升像素感測器陣列316的性能)。然而，像素感測器200之尺寸的其他數值範圍也在本揭露的範圍之內。
圖3C繪示出包含在像素感測器陣列316中之像素感測器200的詳細俯視圖。如圖3C所示，像素感測器200可以包含轉移閘極電晶體214、重置閘極電晶體218和列選擇電晶體226。此外，像素感測器200可以包含多個源極隨耦電晶體224，其包含源極隨耦電晶體224a和源極隨耦電晶體224b等。可以包含源極隨耦電晶體224b來取代STI區(例如，可以省略STI區，且可以包含源極隨耦電晶體224來替代STI區)。如本文所述，用於影像感測裝置310的接合銲墊區可以包含提供電和/或光隔離 的介電插塞，而不是STI區，這使得源極隨耦電晶體224b能夠被包含在原來可能包含STI區的位置中。在一些實施例中，源極隨耦電晶體224a和/或源極隨耦電晶體224b的尺寸(例如，閘極長度、閘極寬度、通道長度、通道寬度)可以因為省略了STI區而增加。例如，相對於其中包含STI區之影像感測裝置中的源極隨耦電晶體的閘極長度(其可以包含在約100奈米至約600奈米的範圍內)，源極隨耦電晶體224a和/或源極隨耦電晶體224b的閘極長度可以包含在約200奈米至約5000奈米的範圍內，以實現增加的放大率和減少訊號雜訊。然而，其他的數值範圍也在本揭露的範圍之內。
如上所述，提供圖3A至圖3C作為示例。其他示例可能不同於關於圖3A至圖3C中所描述的內容。
圖4是本文所描述之影像感測裝置310之實施例400的示意圖。圖4繪示出影像感測裝置310之實施例400的截面圖。
如圖4中所示，影像感測裝置310可以包含感測晶粒306和電路晶粒308。感測晶粒306可以包含BEOL區312a，以及電路晶粒308可以包含BEOL區312b。感測晶粒306和電路晶粒308可以在接合界面314接合。具體來說，感測晶粒306的BEOL區312a和電路晶粒308的BEOL區312b可以在接合界面314處接合。
電路晶粒308可以包含裝置區402，其中包含邏輯電路404。裝置區402可以包含基材，例如半導體晶粒 基材、半導體晶圓、堆疊半導體晶圓或另一種類型的基材。在一些實施例中，裝置區402由矽(Si)(例如，矽基材)、包含矽的材料、例如砷化鎵(GaAs)的III-V族化合物半導體材料、絕緣體上覆矽(silicon on insulator；SOI)或其他類型的半導體材料所形成。
邏輯電路404可以包含一個或多個特殊應用積體電路(application-specific integrated circuit；ASIC)裝置、一個或多個單晶片系統(system-on-chip；SOC)裝置、一個或多個電晶體，和/或一個或多個其他元件，配置以量測由像素感測器200所產生之光電流210的大小，以確定入射光的光強度和/或產生圖像和/或影片(例如，數位照片、數位影片)。
BEOL區312b可以包含介電區406和多個金屬化層408。介電區406可以包含一個或多個層間介電(interlayer dielectric；ILD)層、一個或多個金屬間介電(intermetal dielectric；IMD)層、和/或一個或多個蝕刻終止層(etch stop layer；ESL)等。介電區406可以包含一種或多種介電材料，例如氧化矽(silicon oxide；SiOx)、氮化矽(silicon nitride；SixNy)、氮氧化矽(silicon oxynitride；SiON)、四乙基正矽酸鹽氧化物(tetraethyl orthosilicate oxide)、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass；BPSG)、氟化矽酸鹽玻璃(fluorinated silicate glass；FSG)，和/ 或摻碳氧化矽(carbon doped silicon oxide)等。
金屬化層408可以包含接合銲墊、導線、溝槽、通孔、互連(interconnects)和/或其他類型的導電結構等，將邏輯電路404電性連接至電路晶粒308的一個或多個其他區域，和/或電性連接至感測晶粒306的一個或多個區域。金屬化層408可以包含一種或多種導電材料，例如，導電金屬、導電金屬合金、導電陶瓷、鎢(W)、鈷(Co)、釕(Ru)、鈦(Ti)、鋁(Al)、銅(Cu)，和/或金(Au)，以及其他種導電材料的示例。
BEOL區312a可以包含介電區410和多個金屬化層412。介電區410可以包含一個或多個ILD層、一個或多個IMD層，和/或一個或多個ESL等。介電區410可以包含一個或多種介電材料，例如氧化矽(silicon oxide；SiOx)、氮化矽(silicon nitride；SixNy)、氮氧化矽(silicon oxynitride；SiON)、四乙基正矽酸鹽氧化物(tetraethyl orthosilicate Oxide)、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass；BPSG)、氟化矽酸鹽玻璃(fluorinated silicate glass；FSG)，和/或摻碳氧化矽(carbon doped silicon oxide)等。
金屬化層412可以包含接合接合銲墊、導線、溝槽、通孔、互連和/或其他類型的導電結構等，將感測晶粒306的半導體裝置電性連接至感測晶粒306的一個或多個其他區域，和/或電性連接至電路晶粒308的一個或多個區 域。金屬化層412可以包含一種或多種導電材料，例如，導電金屬、導電金屬合金、導電陶瓷、鎢(W)、鈷(Co)、釕(Ru)、鈦(Ti)、鋁(Al)、銅(Cu)，和/或金(Au)，以及其他種導電材料的示例。
感測晶粒306和電路晶粒308可以透過介電質至介電質的接合(例如，介電區406和介電區410接合的地方)、透過金屬至金屬的接合(例如，金屬化層408和金屬化層412接合的地方)和/或透過另一種接合的配置，以在接合界面314處接合。在一些實施例中，接合接觸件(contacts)414可以包含於BEOL區312a和312b中，且可以用以在接合界面314處接合感測晶粒306和電路晶粒308。接合接觸件414可以包含一個或多個導電材料，例如，導電金屬、導電金屬合金、導電陶瓷、鎢(W)、鈷(Co)、釕(Ru)、鈦(Ti)、鋁(Al)、銅(Cu)和/或金(Au)，以及其他導電材料的示例。訊號可以透過接合接觸件414在感測晶粒306和電路晶粒308之間路由和/或傳輸。
如圖4進一步所示，影像感測裝置310(特別是感測晶粒306)可以包含多個橫向區域，這些橫向區域包含像素感測器陣列316、相鄰於(例如，水平相鄰於)像素感測器陣列316的黑電平校正(black level correction；BLC)區416，以及相鄰於(例如，水平相鄰於)BLC區416的接合銲墊區418等。像素感測器陣列316可以包含一個或多個像素感測器200。像素感測器200可以包含位於感測晶粒306之裝置區420中的光電二極體212。裝置區 420可以包含基材，例如半導體晶粒基材、半導體晶圓、堆疊半導體晶圓或另一種類型的基材。在一些實施例中，裝置區420由矽(Si)(例如，矽基材)、包含矽的材料、例如砷化鎵(GaAs)的III-V族化合物半導體材料、絕緣體上覆矽(SOI)，或其他類型的半導體材料所形成。
光電二極體212可以包含裝置區420的一個或多個摻雜區。裝置區420可以摻雜多種類型的離子以形成對應於光電二極體212的p-n接面或PIN接面(例如，p型部分、本質(或未摻雜)類型部分和n型部分之間的接面)。例如，裝置區420可以摻雜n型摻雜物以形成光電二極體212的第一部分(例如，n型部分)，以及摻雜p型摻雜物以形成光電二極體212的第二部分(例如，p型部分)。可以配置光電二極體212以吸收入射光的光子。由於光電效應，光子的吸收導致光電二極體212累積電荷(稱為光電流210)。在此，光子轟擊光電二極體212，如此導致光電二極體212的電子發射。電子的發射引起電子-電洞對的形成，其中電子向光電二極體212的陰極遷移，而電洞向陽極遷移，因而產生光電流210。
透過p型植入區422和p型植入區422上方的深溝槽隔離(deep trench isolation；DTI)結構424，可以將光電二極體212與其他的光電二極體和/或裝置區420的其他區域電性隔離和/或光隔離。p型植入區422和DTI結構424可以在包含於像素感測器陣列316中之像素感測器200的光電二極體212周圍形成網格。p型植入 區422可以包含摻雜了p型離子的一部分裝置區420。p型離子可以包含p型材料(例如，硼(B)或鍺(Ge)等)。DTI結構424可以包含從裝置區420之頂表面延伸至p型植入區422的介電結構(例如，氧化物結構、氮化物結構)。
可以包含p型植入區422以減少用於形成DTI結構424之裝置區420中的蝕刻深度。裝置區420的蝕刻可能損壞裝置區420和裝置區420中的光電二極體212。對光電二極體212的損壞可能性和/或損壞數量可能會隨著用於蝕刻凹槽(其中形成有DTI結構424)的蝕刻持續時間的函數而增加。DTI結構424愈深，蝕刻持續時間愈長。包含p型植入區422使得DTI結構424能夠在裝置區420中形成一個較小的深度，同時仍沿著裝置區420的全部深度提供電性隔離和/或光隔離。在裝置區420中之DTI結構424的深度減小可以減少用於形成DTI結構424之凹槽的蝕刻持續時間，如此可以降低在形成DTI結構424期間對光電二極體212造成的損壞可能性和/或損壞數量。
如圖4進一步所示，像素感測器200的多個電晶體可以位於裝置區420的下方。例如，轉移閘極電晶體214可以位於像素感測器200之光電二極體212的下方。光電二極體212可以對應於(或可以電性連接於)轉移閘極電晶體214的源極/汲極區。當啟動轉移閘極電晶體214時，由光電二極體212產生的光電流210可以轉移至轉移閘極電晶體214的另一個源極/汲極區。作為另一個示例，重置 閘極電晶體218可以位於裝置區420的下方。作為另一個示例，多個源極隨耦電晶體224a和224b可以位於裝置區420的下方。作為另一個示例，列選擇電晶體226可以位於裝置區420的下方。
透過一個或多個電性接觸件(contacts)，電晶體214、218、224a、224b和226可以電性連接至BEOL區312a中的一個或多個金屬化層412。例如，透過一組相應的源極/汲極接觸件和一個相應的閘極接觸件，每個電晶體214、218、224a、224b和226可以與金屬化層412電性連接。在一些實施例中，轉移閘極電晶體214、重置閘極電晶體218和列選擇電晶體226可以電性連接至相同的金屬化層412a。在一些實施例中，源極隨耦電晶體224a和224b可以電性連接至相同的金屬化層412b。
如圖4進一步所示，BEOL區312a中可以包含電容器232，且電容器232可以與BEOL區312a中的金屬化層412電性連接。在一些實施例中，電容器232垂直位於一個或多個源極隨耦電晶體224a和/或224b的下方。在一些實施例中，電容器232電性連接至與源極隨耦電晶體224a和224b相同的金屬化層412b。轉移閘極電晶體214、重置閘極電晶體218、源極隨耦電晶體224a和224b、列選擇電晶體226和電容器232可以包含於感測晶粒306中的同一個控制電路區208中。
如圖4進一步所示，裝置區420之上和/或上方可以包含一個或多個層。一個或多個層可以包含一個或多個 介電層、一個或多個抗反射塗(antireflective coating；ARC)層、一個或多個緩衝層，和/或一個或多個鈍化層等。在一些實施例中，裝置區420之上和/或上方可以包含氧化層426。在一些實施例中，氧化層426的厚度可以包含在約30埃(angstrom)至約50埃的範圍之內。然而，其他的數值範圍也在本揭露的範圍之內。作為另一個示例，氧化層426之上和/或上方可以包含氧化層428。在一些實施例中，氧化層428的厚度可以包含在約50埃至約70埃的範圍之內。然而，其他的數值範圍也在本揭露的範圍之內。
作為另一個示例，氧化層428之上和/或上方可以包含氧化層430。在一些實施例中，氧化層430的厚度可以包含在約450埃至約500埃的範圍之內。然而，其他的數值範圍也在本揭露的範圍之內。作為另一個示例，氧化層430之上和/或上方可以包含氧化層432。在一些實施例中，氧化層432的厚度可以包含在約500埃至約1000埃的範圍之內。然而，其他的數值範圍也在本揭露的範圍之內。
氧化層426至氧化層432可以包含氧化鉿(HfOx例如HfO2)、氧化鋁(AlxOy例如Al2O3)、氧化鉭(TaxOy例如Ta2O5)、氧化矽(SiOx例如SiO2)，和/或氧化鋯(ZrO)等。另外地和/或替代地，氧化層426至氧化層432中的一個或多個可以包含氮化物，例如碳氮化矽(SiCN)和/或氮化矽(SixNy，例如Si3N4)，以及其他示例等。
如圖4進一步所示，像素感測器陣列316中之像素感測器200的上方可以包含網格結構434。可以配置網格結構434以將光導向裝置區420中的光電二極體212，以增加像素感測器200中的光子吸收，如此可以增加像素感測器200的量子效率。網格結構434可以包含：包含一個或多個金屬層的金屬網格結構、包含一個或多個介電層的介電網格結構，或者包含金屬層、介電層和/或陶瓷層之組合的複合網格結構，以及其他示例等。
例如，網格結構434可以包含位於氧化層432之上和/或上方的陶瓷層436、位於陶瓷層436之上和/或上方的金屬層438，和/或位於金屬層438之上和/或上方的氧化層440等。陶瓷層436可以包含氮化鈦(TiN)和/或其他種合適的材料。在一些實施例中，陶瓷層436的厚度包含在約200埃至約400埃的範圍之內。然而，其他的數值範圍也在本揭露的範圍之內。金屬層438可以包含鎢(W)和/或其他合適的金屬材料。在一些實施例中，金屬層438的厚度包含在約1500埃至約1700埃的範圍之內。然而，其他的數值範圍也在本揭露的範圍之內。氧化層440可以包含氧化鉿(HfOx，例如HfO2)、氧化鋁(AlxOy，例如Al2O3)、氧化鉭(TaxOy，例如Ta2O5)、氧化矽(SiOx，例如SiO2)、和/或氧化鋯(ZrO)等。在一些實施例中，氧化層440的厚度包含在約3000埃至約5000埃的範圍之內。然而，其他的數值範圍也在本揭露的範圍之內。
網格結構434之上和/或上方可以包含緩衝氧化 層442。緩衝氧化層442可以包含氧化鉿(HfOx，例如HfO2)、氧化鋁(AlxOy，例如Al2O3)、氧化鉭(TaxOy，例如Ta2O5)、氧化矽(SiOx，例如SiO2)、和/或氧化鋯(ZrO)等。在一些實施例中，緩衝氧化層442的厚度包含在約200埃至約300埃的範圍之內。然而，其他的數值範圍也在本揭露的範圍之內。
在一些實施例中，像素感測器陣列316包含一個或多個額外的層和/或結構。例如，對於像素感測器陣列316中的一個或多個像素感測器200，可以在緩衝氧化層442之上和/或上方包含濾光層(filter layer)。濾光層可以包含一個或多個可見光濾色區，配置以過濾可見光的特定波長或波長範圍(例如，允許特定波長或波長範圍的可見光通過濾光層)、一個或多個近紅外光(near infrared；NIR)過濾區(例如，NIR帶通濾波區)，配置以允許與NIR光相關的波長通過濾光層並阻擋其他波長的光、一個或多個NIR截止濾光區，配置以阻擋NIR光穿過濾光層，和/或其他類型的濾光區。在一些實施例中，像素感測器陣列316中的一個或多個像素感測器200各自配置有濾光層的濾光區。在一些實施例中，可以從像素感測器陣列316中之一個或多個像素感測器200的濾光層省略濾光區，以允許所有波長的光穿過一個或多個像素感測器200的濾光層。在這些示例中，一個或多個像素感測器200可以配置為白像素(white pixel)感測器。
作為另一個示例，濾光層之上和/或上方可以包含 微透鏡層。微透鏡層可以包含多個微透鏡。具體來說，微透鏡層可以包含用於像素感測器陣列316中所包含之每個像素感測器200的相應微透鏡。
BLC區416可以包含光阻擋結構444，防止光進入光阻擋結構444下方之裝置區420中的感測區。感測區是「暗」的，因為光阻擋結構444防止入射光進入感測區。如此使得感測區能夠產生用於像素感測器陣列316之黑電平校正(或黑電平校準)的暗電流(dark current)量測。
光阻擋結構444可以包含一層或更多層。一層或多層可以包含一部分的陶瓷層436和一部分的金屬層438。在一些實施例中，光阻擋結構444包含延伸穿過氧化層426、氧化層428和氧化層430以將光反射遠離感測區的一個或多個部分，否則光可能會進入光阻擋結構444周圍的裝置區420。
接合銲墊區418可以包含與感測晶粒306之BEOL區312a中的金屬化層412電性連接的接合銲墊446。接合銲墊446可以包含於BEOL區312a之介電區410中的凹槽之中。具體來說，接合銲墊446的頂表面可以位於感測晶粒306之裝置區420的下方(例如，在裝置區420之底表面的下方)。
接合銲墊446可以包含導電材料，例如金、銀、鋁、銅、鋁-銅、鈦、鉭、氮化鈦、氮化鉭、鎢、金屬合金、其他種金屬或前述之組合。接合銲墊446可以提供感測晶粒306的金屬化層412與外部裝置和/或外部封裝之間的 電性連接。
接合銲墊446可以至少部分地被接合銲墊區418中的介電插塞448所包圍，其中介電插塞448延伸穿過裝置區420。介電插塞448可以完全延伸穿過裝置區420(例如，從裝置區420的頂表面至裝置區420的底表面)，並且穿至BEOL區312a之介電區410的一部分中。如此，介電插塞448可以將在裝置區420中之像素感測器200的光電二極體212與在裝置區420中的雜訊來源(例如，電雜訊和/或光雜訊)完全隔離(例如，電性隔離、熱隔離和/或光隔離)。介電插塞448還可以延伸穿過包含在裝置區420和BEOL區312a之介電區410之間的蝕刻終止層450和/或介電層452、穿過氧化層426至氧化層430，和/或穿過感測晶粒306中的另一個層等。介電插塞448可以包含一種或多種介電材料，例如氧化矽(silicon oxide；SiOx)、氮化矽(silicon nitride；SixNy)、氮氧化矽(silicon oxynitride；SiON)、原矽酸四乙酯氧化物(tetraethyl orthosilicate oxide)、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass；BPSG)、氟化石英玻璃(fluorinated Silica glass；FSG)和/或摻碳氧化矽(carbon doped silicon oxide)等。
完全延伸穿過裝置區420的介電插塞448可以在裝置區420中提供電性、熱和/或光隔離，而無需在接合銲墊區418中使用額外的STI區。省略STI區可以使得像 素感測器200中能夠包含多個源極隨耦電晶體224a和224b，和/或可以使得源極隨耦電晶體224a和/或224b的尺寸能夠增加。在其他的示例中，感測晶粒306中之源極隨耦電晶體224的尺寸增加和/或數量增加可以透過減少被放大之光電流210中的雜訊，和/或透過增加被放大之光電流210的振幅來提高光電流210的放大率。
因此，在影像感測裝置310的實施例400中，影像感測裝置310可以包含感測晶粒306以及在接合界面314與感測晶粒306接合的電路晶粒308。感測晶粒306包含像素感測器200，像素感測器200包含感測區206，感測區206包含位於感測晶粒306之裝置區420中的光電二極體212。像素感測器200可以包含控制電路區208，位於裝置區420的下方，其包含轉移閘極電晶體214、與轉移閘極電晶體214電性連接的重置閘極電晶體218、與轉移閘極電晶體214和重置閘極電晶體218電性連接的多個源極隨耦電晶體224a和224b、與多個源極隨耦電晶體224a和224b電性連接的電容器232，以及與電容器232電性連接的列選擇電晶體226。電容器232配置以儲存自那些源極隨耦電晶體224a和224b接收的光電流210。感測晶粒306的BEOL區312a中可以包含電容器232。那些源極隨耦電晶體224a和224b以及電容器232可以電性連接至感測晶粒306之BEOL區312a中的相同金屬化層412b。
如上所述，提供圖4作為一個示例。其他的示例 可能與關於圖4所描述的不同。
圖5是本文描述之電容器232的實施例500的示意圖。實施例500包含電容器232之示例結構的實現(例如，可用於實現電容器232的示例電容器結構)。
如圖5中所示，電容器232可以包含第一導電層502、絕緣層504以及第二導電層506。第一導電層502和第二導電層506可以對應至電容器232的導電電極層。第一導電層502可稱為電容器232的電容器底部金屬(capacitor bottom metal；CBM)層，而第二導電層506可稱為電容器232的電容器頂部金屬(capacitor top metal；CTM)層。絕緣層504可以位於第一導電層502和第二導電層506之間。第一導電層502、絕緣層504和第二導電層506可以形成電容器232的金屬絕緣體金屬(metal-insulator-metal；MIM)結構。
第一導電層502和第二導電層506可以各自包含一個或多個導電材料，例如一個或多個金屬、一個或多個金屬合金，和/或一個或多個另一種類型的導電材料。例如包含鎢(W)、鈷(Co)、釕(Ru)、鈦(Ti)、鋁(Al)、銅(Cu)或金(Au)、氮化鈦(TiN)和/或氮化鉭(TaN)等。絕緣層504可以包含一個或多個電性絕緣的材料和/或介電材料。在一些實施例中，絕緣層504包含一個或多個具有相對高之介電常數(高k)的介電材料，例如相對於二氧化矽(SiO2)之介電常數更高的介電常數。例如包含氧化鋯(ZrOx，例如ZrO2)、氧化鋁(AlxOy，例如Al2O3)、氮化矽(SixNy， 例如Si3N4)、氧化釔(YxOy，例如Y2O3)、氧化鑭(LaxOy，例如La2O3)、氧化釔鈦(YxTiOy，例如Y2TiO5)、氧化鉿(HfOx，例如HfO2)和/或氧化鉭(TaxOy，例如Ta2O5)等。
如圖5進一步所示，電容器232可以與多個接觸件電性連接，這些接觸件將電容器232電性連接至影像感測裝置310中的其他導電結構。底部金屬接觸件508可以位於介電層510中，且頂部金屬接觸件512可以位於介電層510中。底部金屬接觸件508可以與第一導電層502電性連接。頂部金屬接觸件512可以與第二導電層506電性連接。第二導電層506的寬度可以小於第一導電層502的寬度，使得底部金屬接觸件508可以落在第一導電層502上而不接觸(和電性短路)第二導電層506。底部金屬接觸件508和頂部金屬接觸件512均可以包含鎢(W)、鈷(Co)、釕(Ru)、鈦(Ti)、鋁(Al)、銅(Cu)和/或金(Au)，以及其他種示例導電材料。
在一些實施例中，介電層510對應至包含於感測晶粒306中之BEOL區312a的介電區410。因此，底部金屬接觸件508和頂部金屬接觸件512可以將電容器232電性連接至BEOL區312a中的一個或多個金屬化層412。在一些實施例中，介電層510對應至包含於感測晶粒306中之BEOL區312b的介電區406。因此，電路晶粒308中(例如，在電路晶粒308的BEOL區312b中)可以包含電容器232，且底部金屬接觸件508和頂部金屬 接觸件512可以將電容器232電性連接至BEOL區312b中的一個或多個金屬化層408。
如圖5進一步所示，繪示出一個或多個覆蓋層，例如覆蓋層514、覆蓋層516和/或覆蓋層518等。電容器232之上和/或上方可以包含覆蓋層514至覆蓋層518。覆蓋層514至518可以將電容器232與在介電層510中的其他結構電性隔離。另外地和/或替代地，覆蓋層514至覆蓋層518可以在電容器232的製造期間用作硬遮罩層和/或蝕刻終止層。
如上所述，提供圖5作為一個示例。其他的示例可能與關於圖5所描述的不同。例如，雖然圖5所繪示之電容器232以平面電容器來實施，但是電容器232可以用深溝槽電容器(deep trench capacitor；DTC)和/或另一種類型的電容器來替代實施。
圖6A至圖6R是本文所描述之實施例600的示意圖。實施例600可以是一個示例製程，用於形成包含像素感測器陣列316(可以包含多個像素感測器200)的影像感測裝置310或其之一部份。在一些實施例中，結合圖6A至圖6R所描述的一個或多個半導體製程操作，可以由一個或多個半導體製程工具102至116來進行。在一些實施例中，結合圖6A至圖6R所描述的一個或多個半導體製程操作，可以由另一種半導體製程工具來進行。
參照至圖6A，可以提供裝置區420。裝置區420可以以半導體晶圓、半導體晶粒和/或另一種類型之半導體 工件的形式來提供。
如圖6B中所示，可以摻雜裝置區420的一個或多個區域，以形成在影像感測裝置310之像素感測器陣列316中之一個或多個像素感測器200的一個或多個光電二極體212。除此之外，可以摻雜裝置區420的一個或多個區域以形成p型植入區422。離子植入工具114可以進行一個或多個離子植入操作，以在裝置區420中植入離子而形成一個(多個)光電二極體212和p型植入區422。
如圖6C中所示，可以在裝置區420之上和/或上方形成多個電晶體。例如，一個或多個半導體製程工具102至116可以在光電二極體212的上方形成轉移閘極電晶體214、可以形成重置閘極電晶體218、可以形成源極隨耦電晶體224a和224b，和/或可以形成列選擇電晶體226，以用於像素感測器200。
在一些實施例中，形成電晶體可以包含使用沉積工具102沉積電晶體的閘極電極。沉積工具102可以進行一個或多個沉積操作以形成閘極電極，沉積操作可以包含ALD操作、CVD操作、磊晶操作、PVD操作和/或另一種類型的沉積操作。在一些實施例中，一個或多個半導體製程工具102至116使用自動對準雙圖案(self-aligned double patterning；SADP)技術和/或另一種類型的多重圖案化技術來形成用於沉積閘極電極的多個圖案。在一些實施例中，使用EUV微影技術來形成用於形成閘極電極的圖案。
在一些實施例中，形成電晶體還可以包含使用離子植入工具114摻雜裝置區420的一個或多個區域，以形成用於電晶體的一個或多個源極/汲極區。在一些實施例中，形成電晶體可以包含在閘極電極的側壁上形成間隔物。沉積工具102可進行一個或多個沉積操作以形成間隔物，沉積操作可以包含ALD操作、CVD操作、磊晶操作、PVD操作和/或另一種類型的沉積操作。在一些實施例中，沉積工具102進行沉積操作以沉積間隔物的材料，且蝕刻工具108移除材料的一些部分，使得剩餘部分對應於間隔物。
在一些實施例中，形成電晶體還可以包含在閘極電極之上和/或上方形成覆蓋層。沉積工具102可進行一個或多個沉積操作以形成覆蓋層，沉積操作可以包含ALD操作、CVD操作、磊晶操作、PVD操作和/或另一種類型的沉積操作。
如圖6C進一步所示，介電層452可以形成在裝置區420之上和/或上方，以及像素感測器陣列316中的電晶體之上和/或上方。介電層452可以稱為ILD0層。沉積工具102可以在PVD操作、ALD操作、CVD操作、磊晶操作、氧化操作、結合圖1所描述之另一種類型的沉積操作，和/或另一種合適的沉積操作中沉積介電層452。在一些實施例中，平坦化工具110在沉積工具102沉積介電層452之後平坦化介電層452。
如圖6D至圖6F中所示，可以形成感測晶粒306的BEOL區312a。如圖6D中所示，沉積工具102可以 形成蝕刻終止層450和介電區410的第一部分。沉積工具102可以在PVD操作、ALD操作、CVD操作、磊晶操作、氧化操作、結合圖1所描述之另一種類型的沉積操作，和/或另一種合適的沉積操作中沉積蝕刻終止層450和介電區410的第一部分。在一些實施例中，在沉積工具102沉積蝕刻終止層450和/或介電區410的第一部分之後，平坦化工具110平坦化蝕刻終止層450和/或介電區410的第一部分。
如圖6D進一步所示，可以為像素感測器陣列316中之像素感測器200的電晶體形成接觸件(例如，源極/汲極接觸件、閘極接觸件)。為了形成接觸件，使用光阻層中的圖案來蝕刻介電區410的第一部分和/或介電層452，以形成其中將形成接觸件的凹槽。在這些實施例中，沉積工具102在介電區410的第一部分上方形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並移除部分的光阻層以暴露圖案。蝕刻工具108基於圖案來蝕刻介電區410的第一部分和/或介電層452，以形成多個凹槽。在一些實施例中，蝕刻操作包含電漿蝕刻操作、濕式化學蝕刻操作和/或另一種類型的蝕刻操作。在一些實施例中，光阻移除工具移除光阻層的剩餘部分(例如，使用化學剝離劑(chemical stripper)、電漿灰化(plasma ashing)和/或另一種技術)。在一些實施例中，使用硬遮罩層作為替代技術，用於根據圖案來蝕刻凹槽。
沉積工具102和/或電鍍工具112可以在凹槽中沉積接觸件。沉積工具102和/或電鍍工具112可以在CVD操作、PVD操作、ALD操作、電鍍操作、結合上文圖1所描述之另一種沉積操作和/或另一種合適之沉積操作中沉積接觸件。在一些實施例中，首先沉積種子層，並且將接觸件沉積於種子層上方。在一些實施例中，在沉積工具102和/或電鍍工具112沉積接觸件之後，平坦化工具110平坦化接觸件。
如圖6E所示，介電區410和金屬化層412的額外部分可以形成在BEOL區312a中。例如，沉積工具102可以沉積介電區410的第二部分(例如，使用CVD技術、ALD技術、PVD技術和/或其他種類型的沉積技術)，蝕刻工具108可以移除第二部分的一些部分，以在第二部分中形成多個凹槽，且沉積工具102和/或電鍍工具112可以在凹槽中形成金屬化層412的第一金屬化層(例如，使用CVD技術、ALD技術、PVD技術、電鍍技術和/或其他種類型的沉積技術)等。轉移閘極電晶體214、重置閘極電晶體218和列選擇電晶體226可以與金屬化層412a電性連接。源極隨耦電晶體224a和224b可以與金屬化層412b電性連接。
如圖6E進一步所示，一個或多個半導體製程工具102至116可以在感測晶粒306的BEOL區312a中形成電容器232。例如，蝕刻工具108可以在介電區410中形成凹槽、沉積工具102和/或電鍍工具112可以形成 電容器232的第一導電層502、絕緣層504和第二導電層506。沉積工具102和/或電鍍工具112可以額外形成底部金屬接觸件508、頂部金屬接觸件512和/或覆蓋層514至覆蓋層518。
如圖6F中所示，沉積工具102、蝕刻工具108、電鍍工具112和/或另一種半導體製程工具可以接續進行類似的製程操作以形成BEOL區312a，直到實現足夠或期望之金屬化層412的佈置。
如圖6G中所示，接合工具116可以進行接合操作，以在接合界面314接合感測晶粒306和電路晶粒308。接合工具116可以使用直接接合技術、共晶接合技術、混合接合技術和/或另一種類型的接合技術來接合感測晶粒306和電路晶粒308。如圖6G所示，感測晶粒306和電路晶粒308可以定向，使得BEOL區312a和BEOL區312b相互面對。如此使得BEOL區312a的金屬化層412和BEOL區312b的金屬化層408能夠透過接合接觸件414電性連接，以電性連接感測晶粒306和電路晶粒308而形成影像感測裝置310。
如圖6H中所示，可以在感測晶粒306和電路晶粒308接合之後進行感測晶粒306的背側製程。凹槽602可以形成在p型植入區422上方之裝置區420的底表面中。 凹槽602可以部分地延伸至裝置區420中，到達p型植入區422。
在一些實施例中，使用光阻層中的圖案蝕刻裝置區 420以形成凹槽602。在這些實施例中，沉積工具102在裝置區420的上方形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並移除部分的光阻層以暴露圖案。蝕刻工具108基於圖案來蝕刻裝置區420，以在裝置區420中形成凹槽602。在一些實施例中，蝕刻操作包含電漿蝕刻操作、濕式化學蝕刻操作和/或另一種類型的蝕刻操作。在一些實施例中，光阻移除工具移除光阻層的剩餘部分(例如，使用化學剝離劑(chemical stripper)、電漿灰化(plasma ashing)和/或另一種技術)。在一些實施例中，以硬遮罩層作為替代技術，用於根據圖案來蝕刻裝置區420。
如圖6I所示，可以以介電材料填充凹槽602，以形成DTI結構424。沉積工具102可以在CVD操作、PVD操作、ALD操作、電鍍操作、結合上文圖1所描述之另一種沉積操作，和/或另一種合適之沉積操作中沉積介電材料。在一些實施例中，在沉積工具102沉積介電材料之後，平坦化工具110平坦化DTI結構424。
如圖6J所示，在形成DTI結構424之後，可以在裝置區420的背側之上和/或上方形成一個或多個介電層。例如，氧化層426可以形成於裝置區420之上和/或上方。作為另一個示例，氧化層428可以形成於氧化層426之上和/或上方。作為另一個示例，氧化層430可以形成於氧化層428之上和/或上方。沉積工具102可以在PVD操作、ALD操作、CVD操作、磊晶操作、氧化操作、結 合上文圖1所描述之另一種沉積操作，和/或另一種合適之沉積操作中沉積氧化層426、氧化層428和/或氧化層430。在一些實施例中，在沉積工具102沉積氧化層426、氧化層428和/或氧化層430之後，平坦化工具110平坦化氧化層426、氧化層428和/或氧化層430。
如圖6K中所示，可以在接合銲墊區418中形成凹槽604。可以形成穿過氧化層426、氧化層428和氧化層430、穿過裝置區420、穿過介電層452、穿過蝕刻終止層450，並穿至位於BEOL區312a之介電區410中的凹槽604。形成完全穿過裝置區420的凹槽604，使得完全穿過裝置區420的介電插塞能夠形成，以用於裝置區420中之像素感測器200的電性和/或光隔離。BEOL區312a中的一個或多個金屬化層412可以透過凹槽暴露，使得接合銲墊能夠位於一個或多個金屬化層412的上方。
在一些實施例中，光阻層中的圖案用以蝕刻氧化層426至氧化層430、穿過裝置區420、穿過介電層452、穿過蝕刻終止層450和/或介電區410，以形成凹槽604。在這些實施例中，沉積工具102在氧化層430的上方形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並移除部分的光阻層以暴露圖案。蝕刻工具108基於圖案來蝕刻穿過裝置區420、穿過介電層452、穿過蝕刻終止層450和/或介電區410的氧化層426至氧化層430，以形成凹槽604。在一些實施例中，蝕刻操作包含電漿蝕刻操作、濕式化學蝕刻操作和/或另一 種類型的蝕刻操作。在一些實施例中，光阻移除工具移除光阻層的剩餘部分(例如，使用化學剝離劑(chemical stripper)、電漿灰化(plasma ashing)和/或另一種技術)。在一些實施例中，使用硬遮罩層作為替代技術，用於根據圖案來形成凹槽604。
如圖6L中所示，可以在接合銲墊區418中的凹槽604中形成接合銲墊446。可以形成接合銲墊446，使接合銲墊446的頂表面位於裝置區420的下方。沉積工具102和/或電鍍工具112可以在CVD操作、PVD操作、ALD操作、電鍍操作、結合上文圖1所描述之另一種沉積操作，和/或另一種合適之沉積操作中沉積接合銲墊446。在一些實施例中，首先沉積種子層，且接合銲墊446沉積於種子層的上方。在一些實施例中，在沉積工具102和/或電鍍工具112沉積接合銲墊446之後，平坦化工具110平坦化接合銲墊446。
如圖6M中所示，沉積氧化材料以在氧化層430之上和/或上方形成氧化層432。除此之外，在凹槽604中填充氧化材料，以在凹槽604中形成介電插塞448。介電插塞448至少部分地圍繞接合銲墊446，並為裝置區420中之像素感測器200提供電性和/或光隔離。沉積工具102可以在PVD操作、ALD操作、CVD操作、磊晶操作、氧化操作、結合上文圖1所描述之另一種沉積操作，和/或另一種合適之沉積操作中沉積氧化層432和介電插塞448的氧化材料。在一些實施例中，在沉積工具102沉 積氧化層432和/或介電插塞448之後，平坦化工具110平坦化氧化層432和/或介電插塞448。
如圖6N中所示，可以在BLC區416中形成凹槽606。可以形成穿過氧化層426、氧化層428、氧化層430及氧化層432並到達裝置區420的凹槽606。在一些實施例中，光阻層中的圖案用以蝕刻氧化層426、氧化層428、氧化層430及氧化層432，以形成多個凹槽606。在這些實施例中，沉積工具102在氧化層432的上方形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並移除部分的光阻層以暴露圖案。蝕刻工具108基於圖案來蝕刻氧化層426、氧化層428、氧化層430及氧化層432，以形成凹槽606。在一些實施例中，蝕刻操作包含電漿蝕刻操作、濕式化學蝕刻操作和/或另一種類型的蝕刻操作。在一些實施例中，光阻移除工具移除光阻層的剩餘部分(例如，使用化學剝離劑(chemical stripper)、電漿灰化(plasma ashing)和/或另一種技術)。在一些實施例中，使用硬遮罩層作為替代技術，用於根據圖案來蝕刻氧化層426、氧化層428、氧化層430及氧化層432。
如圖6O中所示，可以在氧化層432之上和/或上方形成陶瓷層436。可以在陶瓷層436之上和/或上方形成金屬層438。可以在凹槽606中填充陶瓷層436和金屬層438，以形成光阻擋結構444。沉積工具102和/或電鍍工具112可以在CVD操作、PVD操作、ALD操作、 電鍍操作、結合上文圖1所描述之另一種沉積操作和/或另一種合適之沉積操作中沉積陶瓷層436和/或金屬層438。在一些實施例中，首先沉積種子層，且金屬層438沉積於種子層的上方。在一些實施例中，在沉積工具102和/或電鍍工具112沉積陶瓷層436和/或金屬層438之後，平坦化工具110平坦化陶瓷層436和/或金屬層438。
如圖6P所示，可以在金屬層438之上和/或上方形成氧化層440。沉積工具102可以在CVD操作、PVD操作、ALD操作、結合上文圖1所描述之另一種沉積操作，和/或另一種合適之沉積操作中沉積氧化層440。在一些實施例中，在沉積工具102沉積氧化層440之後，平坦化工具110平坦化氧化層440。
如圖6Q所示，可以在像素感測器陣列316中移除部分的氧化層432、部分的陶瓷層436、部分的金屬層438和/或部分的氧化層440，以在像素感測器200的上方形成網格結構434。在一些實施例中，使用光阻層中的圖案來蝕刻氧化層432、陶瓷層436、金屬層438和/或氧化層440以形成網格結構434。在這些實施例中，沉積工具102在氧化層440的上方形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並移除部分的光阻層以暴露圖案。蝕刻工具108基於圖案來蝕刻氧化層432、陶瓷層436、金屬層438和/或氧化層440，以形成網格結構434。在一些實施例中，蝕刻操作包含電漿蝕刻操作、濕式化學蝕刻操作和/或另一種類 型的蝕刻操作。在一些實施例中，光阻移除工具移除光阻層的剩餘部分(例如，使用化學剝離劑(chemical stripper)、電漿灰化(plasma ashing)和/或另一種技術)。在一些實施例中，使用硬遮罩層作為替代技術，用於根據圖案來蝕刻氧化層432、陶瓷層436、金屬層438和/或氧化層440。
如圖6Q進一步所示，可以在接合銲墊區418中移除部分的氧化層432、部分的陶瓷層436、部分的金屬層438和/或部分的氧化層440。此外，可以移除一部分的介電插塞448，以透過介電插塞448暴露接合銲墊446。如此使得連接至接合銲墊446的電性連接能夠形成。
如圖6R所示，可以在氧化層440之上和/或上方以及介電插塞448之上和/或上方形成緩衝氧化層442。沉積工具102可以在CVD操作、PVD操作、ALD操作、結合上文圖1所描述之另一種沉積操作，和/或另一種合適之沉積操作中沉積緩衝氧化層442。在一些實施例中，在沉積工具102沉積緩衝氧化層442之後，平坦化工具110平坦化緩衝氧化層442。
如上所述，提供圖6A至圖6R作為一個示例。其他的示例可能與關於圖6A至圖6R所描述的不同。
圖7是本文所描述之影像感測裝置310之實施例700的示意圖。圖7繪示出影像感測裝置310之實施例700的截面圖。在實施例700中，電容器232可以電性連接至與源極隨耦電晶體224a和224b電性連接之金屬化 層不同的金屬化層。如此使得電容器232能夠靈活地設置於感測晶粒306中，進一步使得源極隨耦電晶體224a和224b的尺寸和/或數量能夠增加。
如圖7所示，在實施例700中，影像感測裝置310可以包含與圖4之實施例400中的影像感測裝置310類似的裝置配置和/或層。例如，在實施例700中，影像感測裝置310可以包含感測晶粒306和與感測晶粒306在接合界面314接合的電路晶粒308。感測晶粒306包含像素感測器200，像素感測器200包含感測區206，感測區206包含位於感測晶粒306之裝置區420中的光電二極體212。像素感測器200可以包含位於裝置區420下方的控制電路區208，包含轉移閘極電晶體214、與轉移閘極電晶體214電性連接的重置閘極電晶體218、與轉移閘極電晶體214和重置閘極電晶體218電性連接的源極隨耦電晶體224a和224b、與源極隨耦電晶體224a和224b電性連接的電容器232，以及與電容器232電性連接的列選擇電晶體226。電容器232配置以儲存自那些源極隨耦電晶體224a和224b接收的光電流210。
如圖7進一步所示，電容器232可以包含於感測晶粒306的BEOL區312a中。在影像感測裝置310的實施例700中，電容器232和源極隨耦電晶體224a和224b可以電性連接至不同的金屬化層。例如，源極隨耦電晶體224a和224b可以與感測晶粒306之BEOL區312a中的金屬化層412b電性連接，且電容器232可以 與感測晶粒306之BEOL區312a中的金屬化層412c電性連接。如此使得電容器232能夠靈活地設置於BEOL區312a中，進一步使得源極隨耦電晶體224a和224b的尺寸和/或數量能夠增加。此外，如此能夠選擇電容器232的置放方式，以容納BEOL區312a中的其他裝置和/或結構。
如圖7進一步所示，在實施例700中，影像感測裝置310可以包含類似於實施例400中之影像感測裝置310之元件402至元件452的佈置。
如上所述，提供圖7作為一個示例。其他的示例可能與關於圖7所描述的不同。
圖8是本文所描述之影像感測裝置310之實施例800的示意圖。圖8繪示出影像感測裝置310之實施例800的截面圖。在實施例800中，電容器232可以包含於電路晶粒308中，而不是(或是除了)在感測晶粒306中包含電容器232。如此可以釋放感測晶粒306中的空間，以進一步增加源極隨耦電晶體224a和224b的尺寸和/或數量。
如圖8中所示，在實施例800中，影像感測裝置310可以包含與圖4之實施例400中的影像感測裝置310類似的裝置配置和/或層。例如，在實施例800中，影像感測裝置310可以包含感測晶粒306和與感測晶粒306在接合界面314接合的電路晶粒308。感測晶粒306包含像素感測器200，像素感測器200包含感測區206，感測區 206包含位於感測晶粒306之裝置區420中的光電二極體212。像素感測器200可以包含位於裝置區420下方的第一控制電路區208a，包含轉移閘極電晶體214、與轉移閘極電晶體214電性連接的重置閘極電晶體218、與轉移閘極電晶體214、重置閘極電晶體218和列選擇電晶體226電性連接的源極隨耦電晶體224a和224b。
如圖8中進一步所示，在實施例800中，影像感測裝置310可以在電路晶粒308的BEOL區312b中包含電容器232。如此可以釋放感測晶粒306中的空間，以進一步增加感測晶粒306中之源極隨耦電晶體224a和224b的尺寸和/或數量。電容器232可以包含於與像素感測器200相關的第二控制電路區208b中，且可以與BEOL區312b中的金屬化層408電性連接。電容器232可以透過金屬化層408、金屬化層412和接合接觸件414與源極隨耦電晶體224a、224b和列選擇電晶體226電性連接。可以配置電容器232以儲存自源極隨耦電晶體224a、224b接收到的光電流210。
如圖8進一步所示，在實施例800中，影像感測裝置310可以包含與實施例400中之影像感測裝置310類似的元件402至元件452的佈置。
如上所述，提供圖8作為一個示例。其他的示例可能與關於圖8所描述的不同。
圖9是本文所描述之影像感測裝置310之實施例900的示意圖。圖9繪示出影像感測裝置310之實施例 900的截面圖。在實施例900中，源極隨耦電晶體224a、224b和電容器232可以包含於電路晶粒308中，而不是(或除了)在感測晶粒306中包含源極隨耦電晶體224a、224b和電容器232。相對於在感測晶粒306中包含源極隨耦電晶體224a和224b，在電路晶粒308中包含源極隨耦電晶體224a和224b(例如，在電路晶粒308的裝置區402中)可以為源極隨耦電晶體224a和224b提供更大的面積。電路晶粒308中之源極隨耦電晶體224a和224b的面積增加，可以進一步使得源極隨耦電晶體224a和224b的尺寸和/或數量增加。此外，在電路晶粒308中包含源極隨耦電晶體224a和224b可以為感測晶粒306中的其他裝置和/或層在感測晶粒306中提供額外的區域。
如圖9中所示，在實施例900中，影像感測裝置310可以包含與圖4之實施例400中的影像感測裝置310類似的裝置配置和/或層。例如，在實施例900中，影像感測裝置310可以包含感測晶粒306和與感測晶粒306在接合界面314接合的電路晶粒308。感測晶粒306包含像素感測器200，像素感測器200包含感測區206，感測區206包含位於感測晶粒306之裝置區420中的光電二極體212。像素感測器200可以包含位於裝置區420下方的第一控制電路區208a，其包含轉移閘極電晶體214、與轉移閘極電晶體214電性連接的重置閘極電晶體218和列選擇電晶體226。
如圖9進一步所示，在實施例900中，源極隨耦 電晶體224a和224b可以包含於電路晶粒308中的第二控制電路區208b中。源極隨耦電晶體224a和224b可以與電路晶粒308之BEOL區312b中的金屬化層408電性連接。源極隨耦電晶體224a和224b可以透過金屬化層408、金屬化層412和接合接觸件414，與轉移閘極電晶體214和重置閘極電晶體218電性連接。相對於在感測晶粒306中包含源極隨耦電晶體224a和224b，在電路晶粒308中包含源極隨耦電晶體224a和224b(例如，在電路晶粒308的裝置區402中)可以為源極隨耦電晶體224a和224b提供更大的面積。電路晶粒308中之源極隨耦電晶體224a和224b的面積增加，可以進一步使得源極隨耦電晶體224a和224b的尺寸和/或數量增加。
如圖9進一步所示，在實施例900中，影像感測裝置310可以在電路晶粒308的BEOL區312b中包含電容器232。電容器232可以包含於與像素感測器200相關的第三控制電路區208c中，且可以與BEOL區312b中的金屬化層408電性連接。電容器232可以透過金屬化層408與源極隨耦電晶體224a、224b電性連接。電容器232可以透過金屬化層408、金屬化層412和接合接觸件414與列選擇電晶體226電性連接。可以配置電容器232以儲存自源極隨耦電晶體224a、224b接收到的光電流210。
如圖9進一步所示，在實施例900中，影像感測裝置310可以包含與實施例400中之影像感測裝置310 類似的元件402至元件452的佈置。
如上所述，提供圖9作為一個示例。其他的示例可能與關於圖9所描述的不同。
圖10是本文所描述之影像感測裝置310之實施例1000的示意圖。圖10繪示出影像感測裝置310之實施例1000的截面圖。在實施例1000中，多個源極隨耦電晶體224a、224b可以包含於電路晶粒308中，而不是(或除了)在感測晶粒306中包含多個源極隨耦電晶體224a、224b。電容器232包含於感測晶粒306中。相對於在感測晶粒306中包含源極隨耦電晶體224a和224b，在電路晶粒308中包含源極隨耦電晶體224a和224b，且在感測晶粒306中包含電容器232，可以為源極隨耦電晶體224a和224b提供更大的面積。電路晶粒308中之源極隨耦電晶體224a和224b的面積增加，可以進一步使得源極隨耦電晶體224a和224b的尺寸和/或數量增加。 此外，在電路晶粒308中包含源極隨耦電晶體224a和224b可以為感測晶粒306中的其他裝置和/或層在感測晶粒306中提供額外的區域。
如圖10中所示，在實施例1000中，影像感測裝置310可以包含與圖4之實施例400中的影像感測裝置310類似的裝置配置和/或層。例如，在實施例1000中，影像感測裝置310可以包含感測晶粒306和與感測晶粒306在接合界面314接合的電路晶粒308。感測晶粒306包含像素感測器200，像素感測器200包含感測區206， 感測區206包含位於感測晶粒306之裝置區420中的光電二極體212。像素感測器200可以包含位於裝置區420下方的第一控制電路區208a，其包含轉移閘極電晶體214、與轉移閘極電晶體214電性連接的重置閘極電晶體218和列選擇電晶體226。第二控制電路區208b可以包含於感測晶粒306中，其中包含電容器232。電容器232可以與感測晶粒306之BEOL區312a中的金屬化層412電性連接。電容器232可以透過金屬化層412與列選擇電晶體226電性連接。
如圖10進一步所示，在實施例1000中，源極隨耦電晶體224a、224b可以包含於電路晶粒308中的第三控制電路區208c中。源極隨耦電晶體224a、224b可以與電路晶粒308之BEOL區312b中的金屬化層408電性連接。源極隨耦電晶體224a和224b可以透過金屬化層408、金屬化層412和接合接觸件414與轉移閘極電晶體214、重置閘極電晶體218和電容器232電性連接。相對於在感測晶粒306中包含源極隨耦電晶體224a和224b，在電路晶粒308中包含源極隨耦電晶體224a和224b(例如，在電路晶粒308的裝置區402中)可以為源極隨耦電晶體224a和224b提供更大的面積。電路晶粒308中之源極隨耦電晶體224a和224b的面積增加，可以進一步使得源極隨耦電晶體224a和224b的尺寸和/或數量增加。
如圖10進一步所示，在實施例1000中，影像感 測裝置310可以包含與實施例400中之影像感測裝置310類似的元件402至元件452的佈置。
如上所述，提供圖10作為一個示例。其他的示例可能與關於圖10所描述的不同。
圖11是本文所描述之裝置1100的示例元件的示意圖。在一些實施例中，一個或多個半導體製程工具102至116和/或晶圓/晶粒運送工具118可以包含一個或多個裝置1100和/或一個或多個裝置1100的組件。如圖11中所示，裝置1100可以包含總線1110、處理器1120、記憶體1130、輸入組件1140、輸出組件1150和/或通訊組件1160。
總線1110可以包含一個或多個組件，這些組件能夠在裝置1100的組件之間進行有線和/或無線通訊。總線1110可以將圖11的兩個或多個組件耦合在一起，例如透過操作耦合(operative coupling)、通訊耦合(communicative coupling)、電子耦合(electronic coupling)和/或電性耦合(electric coupling)。例如，總線1110可以包含電性連接(例如，導線(wire)、佈線(trace)和/或引線(lead))和/或無線總線。處理器1120可以包含中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數位訊號處理器、現場可程式邏輯閘陣列(Field-Programmable Gate Array；FPGA)、特殊應用積體電路(Application-Specific Integrated Circuit；ASIC)、和/或另一種類型的處理組件。處理器 1120可以以硬體、韌體或硬體和軟體之組合來實現。在一些實施例中，處理器1120可以包含一個或多個處理器，能夠被編程以執行本文中其他地方所描述的一個或多個操作或製程。
記憶體1130可以包含揮發性和/或非揮發性記憶體。例如，記憶體1130可以包含隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read only memory；ROM)、硬式磁碟機(hard disk drive)和/或另一種類型的記憶體(例如，快閃記憶體、磁記憶體和/或光記憶體)。記憶體1130可以包含內部記憶體(例如，RAM、ROM或硬式磁碟機)和/或抽取式記憶體(例如，可透過通用序列匯流排(universal serial bus)連接拆卸)。 記憶體1130可以是非暫態電腦可讀取媒體。記憶體1130可以儲存與裝置1100之操作相關的資訊、一個或多個指令和/或軟體(例如，一個或多個應用軟體)。在一些實施例中，記憶體1130可以包含耦合(例如，通訊耦合)至一個或多個處理器(例如，處理器1120)的一個或多個記憶體，例如，透過總線1110。處理器1120和記憶體1130之間的通訊耦合可以使處理器1120讀取和/或處理儲存在記憶體1130中的資訊，和/或將資訊儲存在記憶體1130中。
輸入組件1140使裝置1100能夠接收輸入，例如用戶輸入和/或感測到的輸入。例如，輸入組件1140可以包含觸控螢幕、鍵盤、小鍵盤、滑鼠、按鈕、麥克風、開關、感測器、全球定位系統感測器、全球導航衛星系統感 測器、加速度計、迴轉儀(gyroscope)和/或致動器(actuator)。輸出組件1150使裝置1100能夠提供輸出，例如經由顯示器、喇叭和/或發光二極體。通訊組件1160使裝置1100能夠透過有線連接和/或無線連接與其他裝置通訊。例如，通訊組件1160可以包含接收器(receiver)、發送器(transmitter)、收發器(transceiver)、數據機(modem)、網路介面卡(network interface card)和/或天線(antenna)。
裝置1100可以執行本文所述的一個或多個操作或製程。例如，非暫態電腦可讀取媒體(例如，記憶體1130)可以儲存由處理器1120來執行的一組指令(例如，一個或多個指令或編碼)。處理器1120可以執行一組指令以進行本文所述的一個或多個操作或製程。在一些實施例中，由一個或多個處理器1120執行的一組指令，促使一個或多個處理器1120和/或裝置1100進行本文所述的一個或多個操作或製程。在一些實施例中，可以使用固線式(hardwired)電路代替指令或與指令結合使用，以進行本文所述的一個或多個操作或製程。另外地或替代地，可以配置處理器1120以進行本文所述的一個或多個操作或製程。因此，本文所描述的實施例不限於硬體電路和軟體之任何特定的組合。
提供圖11所示之組件的數量和佈置方式作為一個示例。與圖11中所示的組件相比，裝置1100可以有額外的組件、更少的組件、不同的組件或不同佈置方式的組件。 另外地或替代地，裝置1100的一組組件(例如，一個或多個組件)可以進行由裝置1100的另一組組件進行所述的一個或多個功能。
圖12是與形成影像感測裝置相關之示例製程1200的流程圖。在一些實施例中，由一個或多個半導體製程工具(例如，一個或多個半導體製程工具102至116)來進行圖12的一個或多個製程區塊。另外地或替代地，圖12的一個或多個製程區塊可以由裝置1100的一個或多個組件來進行，例如處理器1120、記憶體1130、輸入組件1140、輸出組件1150和/或通訊組件1160。
如圖12中所示，製程1200可以包含在感測晶粒中形成：位於像素感測器之感測區中的光電二極體，其中像素感測器包含於像素感測器陣列中、與光電二極體電性連接的轉移閘極電晶體、與轉移閘極電晶體電性連接的重置閘極電晶體，以及列選擇電晶體(區塊1210)。例如，如本文所述的一個或多個半導體製程工具102至116可以在感測晶粒306中形成：位於像素感測器200之感測區206中的光電二極體212，其中像素感測器200包含於像素感測器陣列316中、與光電二極體212電性連接的轉移閘極電晶體214、與轉移閘極電晶體214電性連接的重置閘極電晶體218，以及列選擇電晶體226。
如圖12進一步所示，製程1200可以包含在感測晶粒或電路晶粒之至少一者中形成與像素感測器相關的多個源極隨耦電晶體(區塊1220)。例如，本文所述的一個或 多個半導體製程工具102至116可以在感測晶粒306或電路晶粒308之至少一者中形成與像素感測器200相關的多個源極隨耦電晶體224(例如，源極隨耦電晶體224a、源極隨耦電晶體224b)。
如圖12進一步所示，製程1200可以包含在感測晶粒或電路晶粒之至少一者中形成電容器(區塊1230)。例如，本文所述的一個或多個半導體製程工具102至116可以在感測晶粒306或電路晶粒308之至少一者中形成電容器232。在一些實施例中，電容器232與列選擇電晶體226和多個源極隨耦電晶體電性連接。
如圖12進一步所示，製程1200可以接合感測晶粒和電路晶粒(區塊1240)。例如，本文所述的一個或多個半導體製程工具102至116可以接合感測晶粒306和電路晶粒308。
製程1200可以包含額外的實施例，例如下文所述和/或結合本文其他地方所述的一個或多個其他製程的任何單一實施例，或實施例的任何組合。
在第一實施例中，在感測晶粒306中形成電容器232包含：在感測區206下方的控制電路區208中形成電容器232，其中包含光電二極體212，且其中形成轉移閘極電晶體、重置閘極電晶體、多個源極隨耦電晶體及列選擇電晶體包含：在控制電路區208(例如，與電容器232相同的控制電路區)中形成轉移閘極電晶體、重置閘極電晶體、源極隨耦電晶體以及列選擇電晶體。
在第二實施例中，單獨或與第一實施例結合，形成電容器232包含：形成電容器232，使得源極隨耦電晶體和電容器232與感測晶粒306之BEOL區312a中的相同金屬化層412b電性連接。
在第三實施例中，單獨的或與一個或多個第一或第二實施例結合，源極隨耦電晶體與感測晶粒306之BEOL區312a中的第一金屬化層412b電性連接，且形成電容器232包含：形成電容器232，使得電容器232與感測晶粒306之BEOL區312a中的第二金屬化層412c電性連接，其中第二金屬化層412c在BEOL區312a中之第一金屬化層412b的下方。
在第四實施例中，單獨的或與一個或多個第一至第三實施例結合，形成轉移閘極電晶體214包含：在第一控制電路區208a中形成轉移閘極電晶體214，形成重置閘極電晶體218包含：在第一控制電路區208a中形成重置閘極電晶體218，形成列選擇電晶體226包含：在第一控制電路區208a中形成列選擇電晶體226，以及形成源極隨耦電晶體包含：在感測晶粒306的第二控制電路區208b中形成多個源極隨耦電晶體。
在第五實施例中，單獨的或與一個或多個第一至第四實施例結合，形成電容器232包含：在感測晶粒306中形成電容器232。
在第六實施例中，單獨的或與一個或多個第一至第五實施例結合，在感測晶粒306中形成電容器232包含： 在感測晶粒306的BEOL區312a中形成電容器232。
在第七實施例中，單獨的或與一個或多個第一至第六實施例結合，形成電容器232包含：在電路晶粒308中形成電容器232。
在第八實施例中，單獨的或與一個或多個第一至第七實施例結合，在電路晶粒308中形成電容器232包含：在電路晶粒308的BEOL區312b中形成電容器232。
在第九實施例中，單獨的或與一個或多個第一至第八實施例結合，製程1200包含：在接合感測晶粒306和電路晶粒308之後，形成延伸穿過感測晶粒306之裝置區420並穿至感測晶粒306之BEOL區312a的凹槽604，形成在凹槽604中的接合銲墊446，其中接合銲墊446與BEOL區312a中的金屬化層412電性連接，以及形成在凹槽604中之接合銲墊446上方的介電插塞448。
在第十實施例中，單獨的或與一個或多個第一至第九實施例結合，形成接合銲墊446包含：在凹槽604中形成接合銲墊446，使得接合銲墊446的頂表面位於裝置區420之底表面的下方。
在第十一實施例中，單獨的或與一個或多個第一至第十實施例結合，形成轉移閘極電晶體214包含：在感測晶粒306中之第一控制電路區208a中形成轉移閘極電晶體214，形成重置閘極電晶體218包含：在感測晶粒306中之第一控制電路區208a中形成重置閘極電晶體218，形成列選擇電晶體226包含：在感測晶粒306中之第一控 制電路區208a中形成列選擇電晶體226，形成多個源極隨耦電晶體包含：在感測晶粒306中之第一控制電路區208a中形成多個源極隨耦電晶體，以及在電路晶粒308中之第二控制電路區208b中形成電容器232。
雖然圖12繪示出製程1200的示例區塊，但是在一些實施例中，與圖12中所描繪的區塊相比，製程1200包含額外的區塊、更少的區塊、不同的區塊或不同佈置方式的區塊。另外地或替代地，製程1200之區塊中的兩個或更多個可以並行進行。
如此，影像感測裝置可以包含像素感測器陣列，像素感測器陣列包含多個像素感測器。在像素感測器下方，可以包含多個電晶體且與影像感測裝置的後段製程(BEOL)區電性連接。影像感測裝置還可以包含接合銲墊區，其中包含接合銲墊。介電插塞可以圍繞接合銲墊的一部份，且可以完全地延伸穿過半導體裝置區，以為像素感測陣列的像素感測器提供電性、熱和/或光隔離。包含介電插塞可以提供增強的電性、熱和/或光隔離，同時占用較小的橫向區域。介電插塞的更小橫向區域致使半導體裝置區中的更多橫向區域能夠用於影像感測裝置之像素感測器的電晶體。如此使得一個或多個電晶體可以形成為更大的尺寸，使得一個或多個電晶體可以實現更好的性能。另外地和/或替代地，影像感測裝置之BEOL區中的一個或多個電容器。一個或多個電容器可以使由一個或多個像素感測器產生的光電流能夠直接從一個或多個源極隨耦電晶體傳 輸至一個或多個電容器儲存，如此可以實現影像感測裝置的提前快門操作。
如上文之更多的細節中所述，本文所述之實施例提供一種影像感測裝置。影像感測裝置包含感測晶粒。影像感測裝置包含與感測晶粒在接合界面接合的電路晶粒。感測晶粒包含像素感測器，像素感測器包含感測區，感測區包含位於感測晶粒之裝置區中的光電二極體。像素感測器包含位於感測區下方的控制電路區，其包含轉移閘極電晶體、與轉移閘極電晶體電性連接的重置閘極電晶體、與轉移閘極電晶體和重置閘極電晶體電性連接的多個源極隨耦電晶體、與多個源極隨耦電晶體電性連接的電容器，以及與電容器電性連接的列選擇電晶體。在一些實施例中，其中電容器配置以儲存自源極隨耦電晶體接收到的光電流。在一些實施例中，其中電容器包含於感測晶粒的後段製程(BEOL)區中。在一些實施例中，其中源極隨耦電晶體和電容器與感測晶粒之BEOL區中的相同金屬化層電性連接。在一些實施例中，其中源極隨耦電晶體與感測晶粒之BEOL區中的第一金屬化層電性連接，其中電容器與感測晶粒之BEOL區中的第二金屬化層電性連接，以及其中在BEOL區中，第二金屬化層位於第一金屬化層的下方。在一些實施例中，其中感測晶粒還包含：相鄰於像素感測器的黑電平校正(BLC)區以及相鄰於BLC區的接合銲墊區，此接合銲墊區包含：與感測晶粒之後段製程(BEOL)區中之金屬化層電性連接的接合銲墊，其中接合銲墊的頂表面 位於感測晶粒的裝置區下方。在一些實施例中，其中感測晶粒還包含：位於接合銲墊區中且延伸穿過裝置區的介電插塞，其中介電插塞至少部分圍繞接合銲墊。
如上文之更多的細節中所述，本文所述之實施例提供一種方法。此方法包含在感測晶粒中形成：包含於像素感測器陣列中之像素感測器之感測區中的光電二極體。此方法包含在感測晶粒中形成：包含於感測晶粒之第一控制電路區中並與光電二極體電性連接的轉移閘極電晶體。此方法包含在感測晶粒中形成：包含於第一控制電路區中並與轉移閘極電晶體電性連接的重置閘極電晶體。此方法包含在感測晶粒中形成：包含於第一控制電路區中的列選擇電晶體。此方法包含在電路晶粒中形成：包含在與像素感測器相關之第二控制電路區中的多個源極隨耦電晶體。此方法包含在感測晶粒或電路晶粒之至少一者中形成電容器，其中電容器與列選擇電晶體和多個源極隨耦電晶體電性連接。此方法包含接合感測晶粒和電路晶粒。在一些實施例中，其中形成電容器包含：在感測晶粒中形成電容器。在一些實施例中，其中在感測晶粒中形成電容器包含：在感測晶粒的後段製程(BEOL)區中形成電容器，其中在BEOL區中，電容器包含於與像素感測器相關的第三控制電路區中。在一些實施例中，其中形成電容器包含：在電路晶粒中形成電容器。在一些實施例中，其中在電路晶粒中形成電容器，包含：在電路晶粒的後段製程(BEOL)區中形成電容器。在一些實施例中，此方法還包含：在接合 感測晶粒和電路晶粒之後，形成延伸穿過感測晶粒之裝置區，並穿至感測晶粒之後段製程(BEOL)區中的凹槽；形成接合銲墊於凹槽中，其中接合銲墊與BEOL區中的一金屬化層電性連接；以及形成介電插塞於凹槽中的接合銲墊上方。在一些實施例中，其中形成接合銲墊包含：形成接合銲墊於凹槽中，使得接合銲墊的頂表面位於裝置區的底表面下方。
如上文之更多的細節中所述，本文所述之實施例提供一種影像感測裝置。影像感測裝置包含感測晶粒，感測晶粒包含像素感測器。像素感測器包含感測區，感測區包含位於感測晶粒之裝置區中的光電二極體。像素感測器包含位於感測區下方的第一控制電路區。第一控制電路區包含轉移閘極電晶體、與轉移閘極電晶體電性連接的重置閘極電晶體、與轉移閘極電晶體和重置閘極電晶體電性連接的多個源極隨耦電晶體，以及列選擇電晶體。影像感測裝置包含電路晶粒，與感測晶粒在接合界面接合，其包含第二控制電路區。第二控制電路區包含與多個源極隨耦電晶體和列選擇電晶體電性連接的電容器，其中電容器配置以儲存自源極隨耦電晶體接收到的光電流。在一些實施例中，其中電容器包含於電路晶粒的後段製程(BEOL)區中。在一些實施例中，其中電容器垂直地位於源極隨耦電晶體的下方。在一些實施例中，其中感測晶粒還包含：至少部份地圍繞光電二極體的p型植入區，以及位於p型植入區的上方且至少部份地圍繞光電二極體的深溝槽隔離區(DTI)。 在一些實施例中，其中感測晶粒還包含：相鄰於像素感測器的黑電平校正(BLC)區，以及相鄰於BLC區的接合銲墊區。接合銲墊區包含：與感測晶粒之後段製程(BEOL)區中的金屬化層電性連接的接合銲墊，其中接合銲墊的頂表面位於感測晶粒的裝置區下方。在一些實施例中，其中感測晶粒還包含：在接合銲墊區中且延伸穿過裝置區的介電插塞。
本文所用之「滿足閾值」可以根據上下文來指代大於閾值、大於或等於閾值的值、小於閾值、小於或等於閾值、等於閾值、不等於閾值等。
前述概要幾個實施例的特徵，以便本領域的技術人員可以更好地理解本揭露的各個方面。本領域技術人員應當理解，他們可以容易地使用本揭露作為基礎，以設計或修改其他過程和結構來執行相同目的和/或實現本文介紹之實施例的相同優點。本領域技術人員也應該認知到，這樣的等效結構並不脫離本揭露的精神和範圍，並且可以進行各種改動、替換和變更於本文中，在不脫離本揭露的精神和範圍的情況下。
100:環境
102:沉積工具
104:曝光工具
106:顯影工具
108:蝕刻工具
110:平坦化工具
112:電鍍工具
114:離子植入工具
116:接合工具
118:晶圓/晶粒運送工具
200:像素感測器
202:供應電壓
204:電性地端
206:感測區
208:控制電路區
210:光電流
212:光電二極體
214:轉移閘極電晶體
216:轉移電壓
218:重置閘極電晶體
220:重置電壓
222:浮動擴散節點
224,224a,224b:源極隨耦電晶體
226:列選擇電晶體
228:選擇電壓
230:輸出
232:電容器
300:示例
302:感測晶圓
304:電路晶圓
306:感測晶粒
308:電路晶粒
310:影像感測裝置
312a,312b:BEOL區
314:接合界面
316:像素感測器陣列
400:實施例
402:裝置區
404:邏輯電路
406:介電區
408:金屬化層
410:介電區
412,412a,412b,412c:金屬化層
414:接合接觸件
416:BLC區
418:接合銲墊區
420:裝置區
422:p型植入區
424:DTI結構
426,428,430,432:氧化層
434:網格結構
436:陶瓷層
438:金屬層
440:氧化層
442:緩衝氧化層
444:光阻擋結構
446:接合銲墊
448:介電插塞
450:蝕刻終止層
452:介電層
500:實施例
502:第一導電層
504:絕緣層
506:第二導電層
508:底部金屬接觸件
510:介電層
512:頂部金屬接觸件
514,516,518:覆蓋層
600:實施例
602,604,606:凹槽
700,800,900,1000:實施例
1100:裝置
1110:總線
1120:處理器
1130:記憶體
1140:輸入組件
1150:輸出組件
1160:通訊組件
1200:製程
1210:區塊
1220:區塊
1230:區塊
1240:區塊
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需要注意的是，根據業界的標準實務，各特徵並未按照比例繪製。事實上，為了使討論更為清楚，各特徵的尺寸都可以任意地增加或縮減。
圖1是可以在其中實現本文所描述之系統和/或方法的示例環境的示意圖。
圖2是本文所描述之像素感測器之示例的示意圖。
圖3A至圖3C是本文所描述之堆疊影像感測裝置之示例的示意圖。
圖4是本文所描述之影像感測裝置之示例的示意圖。
圖5是本文所描述之電容器的實現示例的示意圖。
圖6A至圖6R是本文所描述之實現示例的示意圖。
圖7是本文所描述之影像感測裝置的實現示例的示意圖。
圖8是本文所描述之影像感測裝置的實現示例的示意圖。
圖9是本文所描述之影像感測裝置的實現示例的示意圖。
圖10是本文所描述之影像感測裝置的實現示例的示意圖。
圖11是本文所描述之裝置的示例元件的示意圖。
圖12是與形成影像感測裝置相關之示例製程的流程圖。
200                      : 像素感測器 202                      : 供應電壓 204                      : 電性地端 206                      : 感測區 208                      : 控制電路區 210                      : 光電流 212                      : 光電二極體 214                      : 轉移閘極電晶體 216                      : 轉移電壓 218                      : 重置閘極電晶體 220                      : 重置電壓 222                      : 浮動擴散節點 224                      : 源極隨耦電晶體 226                      : 列選擇電晶體 228                      : 選擇電壓 230                      : 輸出 232                      : 電容器

Claims (10)

  1. 一種影像感測裝置，包含：一感測晶粒；以及一電路晶粒，與該感測晶粒在一接合界面接合，以及其中該感測晶粒包含一像素感測器，該像素感測器包含：一感測區，包含位於該感測晶粒之一裝置區的一光電二極體；以及一控制電路區，位於該裝置區的下方，包含：一轉移閘極電晶體；一重置閘極電晶體，與該轉移閘極電晶體電性連接；複數個源極隨耦電晶體，與該轉移閘極電晶體和該重置閘極電晶體電性連接；一電容器，與該些源極隨耦電晶體電性連接；以及一列選擇電晶體，與該電容器電性連接，其中該感測晶粒還包含：一黑電平校正區，相鄰於該像素感測器；以及一接合銲墊區，相鄰於該黑電平校正區，包含：一接合銲墊，與該感測晶粒之一後段製程區中的一金屬化層電性連接，其中該接合銲墊的一頂表面位於該感測晶粒的該裝置區下方；以及一介電插塞，位於該接合銲墊區中，延伸穿過該裝置區，其中該介電插塞至少部分圍繞該接合銲墊。
  2. 如請求項1所述之影像感測裝置，其中該些源極隨耦電晶體和該電容器與該感測晶粒之該後段製程區中的一相同金屬化層電性連接。
  3. 如請求項1所述之影像感測裝置，其中該些源極隨耦電晶體與該感測晶粒之該後段製程區中的一第一金屬化層電性連接；其中該電容器與該感測晶粒之該後段製程區中的一第二金屬化層電性連接；以及其中在該後段製程區中，該第二金屬化層位於該第一金屬化層的下方。
  4. 如請求項1所述之影像感測裝置，其中該電容器包含於該感測晶粒的該後段製程區中。
  5. 一種形成一影像感測裝置的方法，包含：在一感測晶粒中形成：一像素感測器之一感測區中的一光電二極體，該像素感測器包含在一像素感測器陣列中；一轉移閘極電晶體，包含在該感測晶粒的一第一控制電路區中，與該光電二極體電性連接；一重置閘極電晶體，包含在該第一控制電路區中，與該轉移閘極電晶體電性連接；以及一列選擇電晶體，包含在該第一控制電路區中； 在一電路晶粒中形成：複數個源極隨耦電晶體，包含在與該像素感測器相關的一第二控制電路區中；形成一電容器於該感測晶粒或該電路晶粒之至少一者中，其中該電容器與該列選擇電晶體和該些源極隨耦電晶體電性連接；接合該感測晶粒和該電路晶粒；在接合該感測晶粒和該電路晶粒之後，形成延伸穿過該感測晶粒之一裝置區，並穿至該感測晶粒之一後段製程區中的一凹槽；形成一接合銲墊於該凹槽中，其中該接合銲墊與該後段製程區中的一金屬化層電性連接；以及形成一介電插塞於該凹槽中的該接合銲墊上方。
  6. 如請求項5所述之方法，其中在該感測晶粒中形成該電容器，包含：在該感測晶粒的該後段製程區中形成該電容器，其中在該後段製程區中，該電容器包含於與該像素感測器相關的一第三控制電路區中。
  7. 如請求項5所述之方法，其中形成該接合銲墊包含：形成該接合銲墊於該凹槽中，使得該接合銲墊的一頂表面位於該裝置區的一底表面下方。
  8. 一種影像感測裝置，包含：一感測晶粒，包含：一像素感測器，包含：一感測區，包含該感測晶粒之一裝置區中的一光電二極體；一第一控制電路區，位於該感測區下方，包含：一轉移閘極電晶體；一重置閘極電晶體，與該轉移閘極電晶體電性連接；複數個源極隨耦電晶體，與該轉移閘極電晶體和該重置閘極電晶體電性連接；以及一列選擇電晶體，其中該感測晶粒還包含：一黑電平校正區，相鄰於該像素感測器；以及一接合銲墊區，相鄰於該黑電平校正區，包含：一接合銲墊，與該感測晶粒之一後段製程區中的一金屬化層電性連接，其中該接合銲墊的一頂表面位於該感測晶粒的該裝置區下方；以及一介電插塞，在該接合銲墊區中，延伸穿過該裝置區；以及一電路晶粒，與該感測晶粒在一接合界面接合，包含：一第二控制電路區，包含：一電容器，與該些源極隨耦電晶體和該列選擇電晶 體電性連接，其中該電容器配置以儲存自該些源極隨耦電晶體接收到的一光電流。
  9. 如請求項8所述之影像感測裝置，其中該感測晶粒還包含：一p型植入區，至少部份地圍繞該光電二極體；以及一深溝槽隔離區，位於該p型植入區的上方，至少部份地圍繞該光電二極體。
  10. 如請求項8所述之影像感測裝置，其中該電容器垂直地位於該些源極隨耦電晶體的下方。
TW112130198A 2023-05-18 2023-08-10 影像感測裝置與其形成的方法 TWI869968B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/320,066 US20240387596A1 (en) 2023-05-18 2023-05-18 Image sensor devices and methods of formation
US18/320,066 2023-05-18

Publications (2)

Publication Number Publication Date
TW202447949A TW202447949A (zh) 2024-12-01
TWI869968B true TWI869968B (zh) 2025-01-11

Family

ID=93463588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112130198A TWI869968B (zh) 2023-05-18 2023-08-10 影像感測裝置與其形成的方法

Country Status (3)

Country Link
US (1) US20240387596A1 (zh)
CN (1) CN222282002U (zh)
TW (1) TWI869968B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210014444A1 (en) * 2019-07-10 2021-01-14 Semiconductor Components Industries, Llc Image sensors with in-pixel amplification circuitry

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812459B2 (en) * 2006-12-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuits with protection layers
US9136293B2 (en) * 2012-09-07 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for sensor module
US9318640B2 (en) * 2013-03-15 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9613994B2 (en) * 2014-07-16 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitance device in a stacked scheme and methods of forming the same
KR102701855B1 (ko) * 2016-12-28 2024-09-02 삼성전자주식회사 이미지 센서
US10134790B1 (en) * 2017-05-17 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and fabrication method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210014444A1 (en) * 2019-07-10 2021-01-14 Semiconductor Components Industries, Llc Image sensors with in-pixel amplification circuitry

Also Published As

Publication number Publication date
CN222282002U (zh) 2024-12-31
TW202447949A (zh) 2024-12-01
US20240387596A1 (en) 2024-11-21

Similar Documents

Publication Publication Date Title
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
CN111081725B (zh) 图像传感器、图像传感器模块和制造图像传感器的方法
CN109427833B (zh) 光感测元件
CN108269814A (zh) 具有堆叠结构的cmos图像传感器芯片及其形成方法
CN106611766A (zh) 背照式图像传感器及其形成方法
CN101471363A (zh) 图像传感器及其制造方法
CN108962922A (zh) 制造影像感测器的方法
TW201906189A (zh) 光感測裝置
CN111129047B (zh) 影像感测器及其制造方法
TWI717795B (zh) 影像感測器及其形成方法
TWI869968B (zh) 影像感測裝置與其形成的方法
CN118335757A (zh) 像素感测器和其形成方法
TWI881470B (zh) 半導體裝置及其製造方法
TWI889433B (zh) 畫素感測器陣列及形成方法
TWI907033B (zh) 像素感測器、像素感測器陣列和形成像素感測器的方法
TWI857531B (zh) 影像感測器裝置及其製造方法
US12470847B2 (en) Image sensor device and methods of formation
TWI862061B (zh) 半導體裝置和製造半導體裝置的方法
TWI880331B (zh) 像素感測器陣列、其製造方法及影像感測器裝置
US20250275277A1 (en) Image sensor device and methods of formation
TWI908379B (zh) 圖像感測器裝置及其形成方法
US20250063834A1 (en) Full backside deep trench isolation structure for a semiconductor pixel sensor array
TW202547321A (zh) 像素感測器、像素感測器陣列和形成像素感測器的方法
CN121126905A (zh) 图像传感器装置及其形成方法
TW202535205A (zh) 畫素感測器陣列、影像感測器裝置及其形成方法