[go: up one dir, main page]

TWI862061B - 半導體裝置和製造半導體裝置的方法 - Google Patents

半導體裝置和製造半導體裝置的方法 Download PDF

Info

Publication number
TWI862061B
TWI862061B TW112129463A TW112129463A TWI862061B TW I862061 B TWI862061 B TW I862061B TW 112129463 A TW112129463 A TW 112129463A TW 112129463 A TW112129463 A TW 112129463A TW I862061 B TWI862061 B TW I862061B
Authority
TW
Taiwan
Prior art keywords
layer
tool
metal
substrate
region
Prior art date
Application number
TW112129463A
Other languages
English (en)
Other versions
TW202447703A (zh
Inventor
謝豐鍵
鄭允瑋
胡維禮
李國政
吳振銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI862061B publication Critical patent/TWI862061B/zh
Publication of TW202447703A publication Critical patent/TW202447703A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

用圖案化的金屬所形成的光學阻擋區域減少了朝向在像素感測器陣列中的多個像素感測器的光反射。光學阻擋區域可由金屬奈米級柵格所形成，以便將更多的光反射遠離這些像素感測器。光學阻擋區域可包括介電質層，此介電質層支撑圖案化的金屬，具有多個高吸收結構或者多個淺的深溝槽隔離結構，以便增加吸收，並且因此減少朝向這些像素感測器的光反射。

Description

半導體裝置和製造半導體裝置的方法
本揭示內容是關於具有像素感測器的光學阻擋區域的半導體裝置以及其製造方法。
互補式金屬氧化物半導體(Complementary metal oxide semiconductor,CMOS)影像感測器(CMOS image sensor,CIS)裝置利用光敏感的CMOS電路將光能轉化為電能。光敏感的CMOS電路可包括形成在矽基板中的光電二極體。當光電二極體暴露於光時，在光電二極體中感應到電荷(稱為光電流)。光電二極體可耦合到開關電晶體，此開關電晶體用於對光電二極體的電荷進行採樣。可經由在光敏感的CMOS電路上方放置濾光器來確定色彩。
經由CMOS影像感測器裝置的像素感測器所接收的光時常基於三原色：紅色、綠色、和藍色(R、G、B)。感測用於每種色彩的光的像素感測器可以通過彩色濾光器的使用來定義，此彩色濾光器允許特定色彩的光波長進入 光電二極體內。一些像素感測器可包括近紅外(near infrared,NIR)帶通濾光器，此濾光器阻擋可見光並且使近紅外光通過到達光電二極體。
本揭示內容的一些實施方式提供了一種半導體裝置，包含：至少一個像素感測器以及光學阻擋區域。光學阻擋區域鄰近於所述至少一個像素感測器並包含：基板、介電質層、和金屬層。介電質層在基板上方。金屬層在介電質層上方，包括奈米級柵格並且被配置以將光反射遠離所述至少一個像素感測器。
本揭示內容的另一些實施方式提供了一種製造半導體裝置的方法，包含：在基板中形成圍繞至少一個光電二極體的隔離結構；圖案化基板的一部分，對應於一光學阻擋區域，以形成凹陷的圖案；在隔離結構上方、和在對應於光學阻擋區域的基板的部分上方形成介電質層，其中介電質層與凹陷的圖案有一致的形狀；以及在介電質層上方形成金屬層，其中金屬層與在光學阻擋區域中的凹陷的圖案有一致的形狀。
本揭示內容的一些實施方式提供了一種半導體裝置，包含：至少一個像素感測器以及光學阻擋區域。光學阻擋區域鄰近於所述至少一個像素感測器並包含：基板、介電質層、和金屬層。介電質層在基板上方並且包括凹陷的圖案。金屬層在介電質層上方，與凹陷的圖案有一致的 形狀並且被配置以將光反射遠離所述至少一個像素感測器。其中金屬層附加地形成金屬柵格，金屬柵格在隔離結構上方，隔離結構至少部分地圍繞所述至少一個像素感測器中的至少一個光電二極體。
100:環境
102:沉積工具(半導體製程工具)
104:曝光工具(半導體製程工具)
106:顯影劑工具(半導體製程工具)
108:蝕刻工具(半導體製程工具)
110:平坦化工具(半導體製程工具)
112:鍍覆工具(半導體製程工具)
114:光阻劑移除工具(半導體製程工具)
116:退火工具(半導體製程工具)
118:晶圓/晶粒傳送工具
200:影像感測器裝置
202:像素感測器陣列
204:像素感測器
206:光學阻擋區域
208:電性墊區域
300:實施例影像感測器裝置
302:金屬間介電質層
304:層間介電質層
306:基板
308:光電二極體
310:隔離結構
312:抗反射塗層
314:介電質層
316:黏合層
318:金屬層
320:金屬柵格
322:彩色濾光器區域
324:介電質層
326:微透鏡層
328:金屬化層
330:淺溝槽隔離區域
332:凹部
334:介電質層
336:電性墊
338:感測區域
340:奈米級金屬柵格
342:接地節點
344:金屬結構
350:實施例影像感測器裝置
352:凹陷的圖案
360:實施例影像感測器裝置
362:凹陷的圖案
364:高吸收結構
370:實施例影像感測器裝置
372:凹陷的圖案
374:淺隔離結構
400:實施例實施方式
402:凹部
404:凹部
406:凹部
408:開口
410:開口
500:實施例實施方式
502:凹部
504:凹部
506:凹部
508:開口
600:實施例實施方式
602:凹部
604:凹部
606:凹部
608:開口
610:開口
700:實施例實施方式
702:凹部
704:凹部
706:凹部
708:開口
710:開口
800:實施例實施方式
802:凹部
804:凹部
806:凹部
808:開口
810:開口
900:裝置
910:匯流排
920:處理器
930:記憶體
940:輸入組件
950:輸出組件
960:通信組件
1000:製程
1010:方塊
1020:方塊
1030:方塊
1040:方塊
A-A:線
B:藍色
d:深度
G:綠色
R:紅色
s:間隔
w:寬度
θ:角度
本揭示內容的多個態樣可由以下的詳細描述並且與所附圖式一起閱讀，得到最佳的理解。注意的是，根據產業中的標準做法，各個特徵並未按比例繪製。事實上，為了討論的清楚起見，可任意地增加或減少各個特徵的尺寸。
第1圖是實施例環境的示意圖，在此環境中實施本文所描述的系統和/或方法。
第2圖是本文所描述的實施例影像感測器裝置的示意圖。
第3A圖至第3D圖是本文所描述的實施例半導體裝置的示意圖。
第4A圖至第4N圖是本文所描述的實施例實施方式的示意圖。
第5A圖至第5K圖是本文所描述的實施例實施方式的示意圖。
第6A圖至第6N圖是本文所描述的實施例實施方式的示意圖。
第7A圖至第7N圖是本文所描述的實施例實施方式的 示意圖。
第8A圖至第8N圖是本文所描述的實施例實施方式的示意圖。
第9圖是本文所描述的第1圖的一或多個裝置的多個實施例組件的示意圖。
第10圖是與形成本文所描述的半導體裝置相關聯的實施例製程的流程圖。
之後的揭示內容提供了許多不同的實施方式或實施例，用於實施所提供主題的不同特徵。以下描述組件和排列的具體實施例，以簡化本揭示內容。當然，這些僅僅是實施例而不是限制性的。例如，在隨後的描述中，形成第一特徵其在第二特徵上方或之上，可包括第一特徵和第二特徵以直接接觸而形成的實施方式，並且也可包括附加的特徵可形成在介於第一特徵和第二特徵之間，因此第一特徵和第二特徵可能不是直接接觸的實施方式。另外，本揭示內容可在各個實施例中重複參考標號和/或字母。這樣的重複，是為了是簡化和清楚的目的，重複本身並不是意指所討論的各個實施方式之間和/或配置之間的關係。
此外，為了便於描述如在圖式中所繪示的一個元件或特徵與另一個元件或特徵之間的關係，在此可能使用空間相對性用語，例如「之下」、「低於」、「較下」、「高於」、「較上」、和類似的用語。除了在圖式中所描繪的 方向之外，空間相對性用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可用其他方式定向(旋轉90度或處於其他定向)並且據此可同樣地解讀本文所使用的空間相對性描述詞。
影像感測器裝置(例如，互補式金屬氧化物半導體(CMOS)影像感測器(CIS)裝置)可包括黑色電平校正(black level correction,BLC)區域，黑色電平校正區域鄰近於和/或圍繞影像感測器裝置的一像素感測器陣列。黑色電平校正區域包括一或多層的光阻擋材料，此光阻擋材料防止光進入在此一或多層的下方的感測區域。感測區域是「暗的」，因為此一或多層防止入射光進入感測區域，這使得感測區域能夠產生用於像素感測器陣列的黑色電平校正(或黑色電平校準)的暗電流測量。暗電流是由於除了入射光之外的能量源在影像感測器裝置中所發生的電流。暗電流可經由例如影像感測器裝置和/或經由在影像感測器裝置附近的一或多個其他裝置所產生的熱量而造成。暗電流會在經由影像感測器裝置所捕獲的影像和/或視頻中導致噪聲和其他缺陷。例如，暗電流可以人為地增加經由在像素感測器陣列中的像素感測器所產生的光電流，這可以導致黑色電平升高和/或可以導致在影像或視頻中的一些像素被登錄為白色像素或熱像素。
在黑色電平校正區域中所使用的光阻擋材料可能是金屬性的和反射性的。雖然高反射率可能造成了光阻擋性能提高，但光阻擋材料的反射率也導致了光朝向在像素 感測器陣列中的多個像素感測器而被反射。朝向在像素感測器陣列中的多個像素感測器所反射的光會在經由影像感測器裝置所產生的影像和/或視頻中導致閃光或熱點(例如，亮度增加的區域)，和/或會降低經由影像感測器裝置所產生的影像和/或視頻的影像品質。
本文所描述的一些實施方式提供了用於具有圖案化的金屬的光學阻擋區域的技術和設備，以便減少朝向在像素感測器陣列中的多個像素感測器的光反射。在一些實施方式中，光學阻擋區域可由金屬奈米級柵格所形成，以便將更多的光反射遠離像素感測器。在一些實施方式中，光學阻擋區域可包括一介電質層，此介電質層支撑金屬，具有多個高吸收(high absorption,HA)結構或者多的淺的深溝槽隔離(deep trench isolation,DTI)結構，以便增加吸收並且因此減少朝向多個像素感測器的光反射。光學阻擋區域可降低經由影像感測器裝置所產生的在影像和/或視頻中閃光或熱點的發生的可能性，這可增加經由影像感測器裝置所產生的影像和/或視頻的影像品質。
第1圖是實施例環境100的示意圖，在實施例環境100中可實施本文所描述的系統和/或方法。如在第1圖中所示，環境100可包括複數個半導體製程工具102至116以及晶圓/晶粒傳送工具118。複數個半導體製程工具102至116可包括沉積工具102、曝光工具104、顯影劑工具106、蝕刻工具108、平坦化工具110、鍍覆工具112、光阻劑移除工具114、退火工具116、和/或另一種半導體 製程工具。在實施例環境100中所包括的多個工具可被包括在半導體潔淨室、半導體製造廠、半導體製程和/或製造設施、或另一個位置內。
沉積工具102是半導體製程工具其包括半導體製程腔室以及能夠將各種類型的材料沉積到基板上的一或多個裝置。在一些實施方式中，沉積工具102包括能夠在基板(例如晶圓)上沉積光阻劑層的旋塗工具。在一些實施方式中，沉積工具102包括化學氣相沉積(chemical vapor deposition,CVD)工具，例如電漿增強化學氣相沉積(plasma-enhanced CVD,PECVD)工具、低壓化學氣相沉積(low pressure CVD,LPCVD)工具、高密度電漿化學氣相沉積(high-density plasma CVD,HDP-CVD)工具、次大氣壓化學氣相沉積(sub-atmospheric CVD,SACVD)工具、原子層沉積(atomic layer deposition，ALD)工具、電漿增強原子層沉積(plasma-enhanced atomic layer deposition,PEALD)工具、外延工具、或另一種類型的化學氣相沉積工具。在一些實施方式中，沉積工具102包括物理氣相沉積(physical vapor deposition，PVD)工具，例如濺射工具或另一種類型的物理氣相沉積工具。在一些實施方式中，實施例環境100包括複數種類型的沉積工具102。
曝光工具104是半導體製程工具，能夠將光阻劑層曝光於輻射源，例如紫外光(ultraviolet light,UV) 源(例如，深紫外光源、極紫外光(extreme UV,EUV)源、和/或類似者)、x射線源、電子束(electron beam,e-beam)源、和/或類似者。曝光工具104可將光阻劑層曝光於輻射源，以將圖案從光罩轉移到光阻劑層。此圖案可包括用於形成一或多個半導體裝置的一或多個半導體裝置層圖案，可包括用於形成半導體裝置的一或多個結構的圖案，可包括用於蝕刻半導體裝置的各個部分的圖案、和/或類似者。在一些實施方式中，曝光工具104包括掃描儀、步進機、或相似類型的曝光工具。
顯影劑工具106是一種半導體製程工具，能夠顯影已曝光於輻射源的光阻劑層，以顯影從曝光工具104轉移到光阻劑層的圖案。在一些實施方式中，顯影劑工具106經由移除光阻劑層的多個未曝光部分來顯影圖案。在一些實施方式中，顯影劑工具106經由移除光阻劑層的多個曝光部分來顯影圖案。在一些實施方式中，顯影劑工具106顯影圖案，經由化學性顯影劑的使用而溶解光阻劑層的多個曝光部分或多個未曝光部分。
蝕刻工具108是一種半導體製程工具，能夠蝕刻基板、晶圓、或半導體裝置的各種類型的材料。例如，蝕刻工具108可包括濕式蝕刻工具、乾式蝕刻工具、和/或類似者。在一些實施方式中，蝕刻工具108包括填充有蝕刻劑的腔室，並且基板在腔室中放置持續一段特定的時間，以移除基板的一或多個部分的特定量。在一些實施方式中，蝕刻工具108可蝕刻基板的一或多個部分，使用電漿蝕刻 或電漿輔助蝕刻，這可涉及使用離子化的氣體以等向地或定向地蝕刻一或多個部分。
平坦化工具110是一種半導體製程工具，能夠研磨或平坦化晶圓或半導體裝置的各個層。例如，平坦化工具110可包括化學機械平坦化(chemical mechanical planarization,CMP)工具、和/或研磨或平坦化所沉積的或鍍覆材料的層或表面的另一種類型的平坦化工具。平坦化工具110可利用化學和機械力的組合(例如，化學性蝕刻和無磨粒研磨)來研磨或平坦化半導體裝置的表面。平坦化工具110可利用研磨和腐蝕性化學漿料，結合研磨墊和固定環(例如，通常具有比半導體裝置更大的直徑)。研磨墊和半導體裝置可經由動態的研磨頭而壓在一起，並經由固定環保持在固定位置。動態的研磨頭可用不同的旋轉軸來旋轉，以移除材料並將半導體裝置的任何不規則形貌弄平，使得半導體裝置變平或變平坦。
鍍覆工具112是一種半導體製程工具，能夠用一或多種金屬來鍍覆基板(例如，晶圓、半導體裝置、和/或類似者)或基板的一部分。例如，鍍覆工具112可包括銅電鍍裝置、鋁電鍍裝置、鎳電鍍裝置、錫電鍍裝置、化合物材料或合金(例如，錫-銀、錫-鉛、和/或類似者)電鍍裝置，和/或用於一或多種其他類型的導電材料、金屬、和/或相似類型的材料的電鍍裝置。
光阻劑移除工具114是一種半導體製程工具，能夠在蝕刻工具108移除基板的多個部分之後，從基板移除 光阻劑層的多個剩餘部分。例如，光阻劑移除工具114可使用化學性剝離劑和/或另一種技術，以從基板移除光阻劑層。
退火工具116是一種半導體製程工具，包括半導體製程腔室以及能夠加熱半導體基板或半導體裝置的一或多個裝置。例如，退火工具116可包括快速熱退火(rapid thermal annealing,RTA)工具或另一種類型的退火工具，能夠加熱半導體基板以引起兩種或多種材料或氣體之間的反應，以引起材料分解。作為另一個實施例，退火工具116可被配置以加熱(例如，升高或提升溫度)結構或層(或其部分)以回流(re-flow)結構或層，或者使結構或層結晶以移除例如空隙或接縫的缺陷。作為另一個實施例，退火工具116可被配置以加熱(例如，升高或提升溫度)層(或其部分)，以能夠接合兩個或更多個半導體裝置。
在其他多個實施例當中，晶圓/晶粒傳送工具118可被包括在一集群工具中、或在包括複數個製程腔室的另一種類型的工具中，並可被配置以在介於複數個製程腔室之間傳送基板和/或半導體裝置，在介於製程腔室和緩衝區域之間傳送基板和/或半導體裝置，在介於製程腔室和介面工具(例如設備前端模組(equipment front end module，EFEM))之間傳送基板和/或半導體裝置，和/或在介於製程腔室和傳送載具(例如，前開式晶圓傳送盒(front opening unified pod，FOUP))之間傳送基板和/或半導體裝置。在一些實施方式中，晶圓/晶粒傳送工 具118可被包括在一個多腔室(或集群)沉積工具102內，此多腔室(或集群)沉積工具102可包括預清潔製程腔室(例如，用於從基板和/或半導體裝置清潔或移除氧化物、氧化、和/或其他類型的污染物或副產物)、以及複數種類型的沉積製程腔室(例如，用於沉積不同類型的材料的製程腔室，用於執行不同類型的沉積操作的製程腔室)。
在一些實施方式中，多個半導體製程工具102至116中的一或多者和/或晶圓/晶粒傳送工具118可執行本文所描述的一或多個半導體製程操作。例如，在其他多個實施例當中，多個半導體製程工具102至116中的一或多者和/或晶圓/晶粒傳送工具118可在基板中形成一隔離結構，此隔離結構圍繞至少一個光電二極體；圖案化對應於光學阻擋區域的基板的一部分，以形成凹陷的圖案；在隔離結構上方和在對應於光學阻擋區域的基板部分上方形成介電質層，使得介電質層與於凹陷的圖案有一致的形狀；和/或在介電質層上方形成金屬層，使得金屬層與在光學阻擋區域中的凹陷的圖案一致。
提供了在第1圖中所示的工具的數量和排列作為一或多個實施例。實際上，與在第1圖中所示的多個工具相比，可以有附加的多個工具、較少的工具、不同的工具、或不同地排列的工具。此外，在第1圖中所示的兩個或多個工具可在單個工具之內實施，或者在第1圖中所示的單個工具可作為多個分佈式工具來實施。附加地或替代地，環境100的一組的多個工具(例如，一或多個工具)可執行 一或多個功能，所述一或多個功能被描述為經由環境100的另一組的多個工具所執行。
第2圖是本文所描述的實施例影像感測器裝置200的俯視的示意圖。影像感測器裝置200可包括CMOS影像感測器、背照式(back side illuminated,BSI)CMOS影像感測器、和/或另一種類型的影像感測器。影像感測器裝置200可被配置以部署在各個實施方式中，例如數位相機、錄像機、夜視相機、汽車感測器和相機、和/或其他類型的光感測實施方式。
影像感測器裝置200可包括像素感測器陣列202。如在第2圖中所示，像素感測器陣列202可包括複數個像素感測器204。如在第2圖中進一步所示，可將像素感測器204排列成一柵格。在一些實施方式中，像素感測器204是方形的(如在第2圖中的實施例中所示)。在一些實施方式中，像素感測器204包括其他形狀，例如圓形、八邊形、鑽石形、和/或其他形狀。
像素感測器204可被配置以感測和/或累積入射光(例如，被引導朝向像素感測器陣列202的光)。例如，像素感測器204可在光電二極體中吸收和累積入射光的多個光子。在光電二極體中光子的累積可產生代表入射光的強度或亮度的電荷(例如，較大量的電荷可對應於較大的強度或亮度，而較低量的電荷可對應於較低的強度或亮度)。
像素感測器陣列202可電性連接到影像感測器的後段製程(back-end-of-line,BEOL)金屬化堆疊(未示 出)。後段製程金屬化堆疊可將像素感測器陣列202電性連接到控制電路，所述控制電路可用於測量在像素感測器204中入射光的累積並將測量結果轉換成電性信號。
如在第2圖中進一步所示，影像感測器裝置200可包括光學阻擋區域206，光學阻擋區域206鄰近於和/或圍繞像素感測器陣列202的光學阻擋區域206。光學阻擋區域206包括一或多層的光阻擋材料，光阻擋材料防止光進入在此一或多層的下方的感測區域。感測區域是「暗的」，因為此一或多層防止入射光進入感測區域。這使得感測區域能夠產生用於像素感測器陣列202的黑色電平校正(或黑色電平校準)的暗電流測量。光學阻擋區域206可位於距離影像感測器裝置200的邊緣約25微米(micron)至約200微米。然而，用於此範圍的其他數值也在本揭示內容的範圍之內。
如在第2圖中進一步所示，影像感測器裝置200可包括電性墊區域208(也可稱為e-墊(e-pad)區域)，電性墊區域208鄰近於光學阻擋區域206。電性墊區域208可包括一或多個金屬化層(例如，導電性接合墊、e-墊、金屬化層、導孔)，通過這些金屬化層可建立介於影像感測器裝置200和外部裝置和/或外部封裝之間的電性連接。
在一些實施方式中，影像感測器裝置200包括一或多個其他區域，例如劃線區域，劃線區域將一個半導體晶粒或半導體晶粒的一部分(包括影像感測器裝置200)與鄰近的半導體晶粒或半導體晶粒的一部分(包括其他影像 感測器裝置和/或其他積體電路)隔開。
如以上所述，提供第2圖作為一實施例。其他實施例可不同於關於第2圖所描述的內容。
第3A圖至第3D圖是本文所描述的實施例半導體裝置的示意圖。實施例半導體裝置可以是實施例影像感測器裝置，其可被配置作為第2圖的影像感測器裝置200或者被包括在影像感測器裝置200中。每個半導體裝置包括由圖案化金屬所形成的光學阻擋區域，以便增加遠離像素感測器陣列所反射的光並且減少朝向像素感測器陣列所反射的光。
第3A圖是本文所描述的實施例影像感測器裝置300的截面視圖的示意圖。此截面沿著在第2圖中的線A-A示出。因此，第3A圖繪示了影像感測器裝置200的一子集的多個截面結構和/或多個層，影像感測器裝置200被包括在像素感測器陣列202、光學阻擋區域206、和電性墊區域208中。
如在第3A圖中所示，實施例影像感測器裝置300可包括各個層和/或結構。在一些實施方式中，在一或多個半導體製程操作期間，實施例影像感測器裝置300被安裝和/或製造在載體基板(未示出)上，以形成實施例影像感測器裝置300。實施例影像感測器裝置300可包括金屬間介電質(IMD)層302、在金屬間介電質層302上方和/或之上的層間介電質(ILD)層304、以及在層間介電質層304上方和/或之上的基板306。金屬間介電質層302和層間 介電質層304可各自包括一或多層介電質材料(例如，矽氧化物(SiOx)、矽氮化物(SixNy)、矽氧氮化物(SiON)、四乙基正矽酸鹽氧化物、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟化石英玻璃(fluorinated silica glass,FSG)、碳摻雜的矽氧化物、和/或另一種介電質材料)。基板306可由矽(Si)、包括矽的材料、例如砷化鎵(GaAs)的III-V族化合物半導體材料、絕緣體上矽(silicon on insulator,SOI)、或能夠從入射光的光子產生電荷的另一種類型的半導體材料所形成。
各個金屬化層可形成在金屬間介電質層302的多個層中和/或在介於多個層之間。金屬化層可包括接合墊、導線、和/或其他類型的導電性結構其電性連接影像感測器裝置200的各個區域、和/或將實施例影像感測器裝置300的各個區域電性連接到一或多個外部裝置和/或外部封裝。也可將金屬化層稱為後段製程金屬化堆疊，並且在其他多個實施例當中，可包括導電材料，例如金(Au)、銅(Cu)、銀(Ag)、鈷(Co)、鎢(W)、鈦(Ti)、釕(Ru)、金屬合金、和/或其組合。後段製程金屬化堆疊可將像素感測器陣列202、光學阻擋區域206、和/或電性墊區域208電性連接到一裝置晶粒，在多個實施方式中集成的處理電路被包括在所述裝置晶粒上，在這些實施方式中，實施例影像感測器裝置300包括複數個堆疊和接合的半導體晶粒。
用於在像素感測器陣列202中的像素感測器204的光電二極體308可被包括在基板306中。光電二極體308可包括基板306的一區域，此區域摻雜有複數種類型的離子以形成p-n接面或PIN接面(例如，p型部分、本征(或未摻雜的)類型部分、和n型部分之間的接面)。例如，基板306可摻雜有n型摻質以形成光電二極體308的第一部分(例如，n型部分)，並且摻雜有p型摻質以形成光電二極體308的第二部分(例如，p型部分)。光電二極體308可被配置以吸收入射光的多個光子。由於光電效應，多個光子的吸收導致了光電二極體308累積電荷(稱為光電流)。在此處，多個光子轟擊光電二極體308，這導致了光電二極體308的多個電子的發射。多個電子的發射導致了電子-電洞對的形成，其中電子朝向光電二極體308的陰極遷移，而電洞朝向陽極遷移，這產生了光電流。
隔離結構310可被包括在基板306中。隔離結構310可包括多個溝槽，這些溝槽從基板306的頂表面延伸並進入多個像素感測器204的多個光電二極體308周圍的基板306內。以這種方式，光電二極體308被隔離結構310的多個溝槽所圍繞。在一些實施方式中，隔離結構310可以是深溝槽隔離(DTI)結構，例如背側深溝槽隔離(BDTI)結構，其被形成作為實施例影像感測器裝置300的背側製程的一部分。
隔離結構310的多個溝槽可在像素感測器陣列202的介於多個像素感測器204之間提供光學隔離，這可 減少介於多個鄰近的像素感測器204之間的光學串擾的量。具體而言，隔離結構310的多個溝槽可吸收、折射、和/或反射入射光，這可減少行進穿過像素感測器204進入鄰近的像素感測器204內並且經由此鄰近的像素感測器204所吸收的入射光的量。
隔離結構310的表面可塗覆有抗反射塗層(antireflective coating,ARC)312，以減少入射光遠離光電二極體308的反射，並增加入射光進入基板306內和光電二極體308內的透射。抗反射塗層312可包括合適的材料，此合適的材料用於減少投射朝向光電二極體308的入射光的反射，合適的材料例如含氮的材料或其他實施例。
隔離結構310可包括介電質層314，介電質層314在高於基板306和高於抗反射塗層312和/或在抗反射塗層312上。此外，介電質層314可填充隔離結構310的多個溝槽。介電質層314可與黏合層316相結合，黏合層316在介於基板306和像素感測器陣列202的多個較上的層之間。黏合層316可在高於隔離結構310延伸，以促進介於基板306的矽和高於基板306的金屬層318之間的黏附。在一些實施方式中，介電質層314和黏合層316可以是包括例如矽氧化物(SiOx)的氧化物材料的單一個結構。在一些實施方式中，矽氮化物(SiNx)、矽碳化物(SiCx)、或其混合物，例如矽碳氮化物(SiCN)、矽氧氮化物(SiON)、或另一種介電質材料被用來代替介電質層 314作為黏合層316。
金屬層318可位在黏合層316上方和/或之上。金屬層318可側向地延伸跨過像素感測器陣列202。金屬柵格320可形成在像素感測器陣列202中的金屬層318中，以在像素感測器陣列202中介於多個像素感測器204之間提供光學隔離。金屬柵格320可包括圍繞像素感測器204的柱狀物或支柱。金屬柵格320的柱狀物或支柱可位在隔離結構310的多個溝槽上方。在其他多個實施例當中，金屬層318可由金屬材料所形成，例如金(Au)、銅(Cu)、銀(Ag)、鈷(Co)、鎢(W)、鈦(Ti)、釕(Ru)、金屬合金(例如，鋁銅(AlCu))、和/或其組合。
像素感測器204的多個彩色濾光器區域322可被包括在介於金屬柵格320之間。換句話說，可包括多個彩色濾光器區域322來代替在高於光電二極體308的金屬層318的多個移除部分。每個彩色濾光器區域322可被配置以過濾入射光，以允許特定波長的入射光通過相關聯的像素感測器204的光電二極體308。例如，在像素感測器204中所包括的彩色濾光器區域322可過濾紅光(並且因此，像素感測器204可以是紅色像素感測器)。作為另一個實施例，在像素感測器204中所包括的彩色濾光器區域322可過濾綠光(並且因此，像素感測器204可以是綠色像素感測器)。作為另一個實施例，在像素感測器204中所包括的彩色濾光器區域322可過濾藍光(並且因此，像素感測器204可以是藍色像素感測器)。
藍色濾光器區域可允許450奈米波長附近的入射光的成分通過彩色濾光器區域322，並阻擋其他波長通過。綠色濾光器區域可允許550奈米波長附近的入射光的成分通過彩色濾光器區域322，並阻擋其他波長通過。紅色濾光器區域可允許650奈米波長附近的入射光的成分通過彩色濾光器區域322，並阻擋其他波長通過。黃色濾光器區域可允許580奈米波長附近的入射光的成分通過彩色濾光器區域322，並阻擋其他波長通過。
在一些實施方式中，彩色濾光器區域322可能是非區分性的或非過濾性的，這可定義一白色像素感測器。非區分性的或非過濾性的彩色濾光器區域322可包括一材料，此材料允許所有波長的光進入相關聯的光電二極體308內(例如，為了確定整體亮度以增加用於影像感測器的光靈敏度)。在一些實施方式中，彩色濾光器區域322可以是近紅外(NIR)帶通彩色濾光器區域，此近紅外帶通彩色濾光器區域可定義一近紅外像素感測器。近紅外帶通彩色濾光器區域322可包括一材料，此材料允許在近紅外波長範圍內的此部分的入射光通過相關聯的光電二極體308，同時阻擋可見光通過。
可在高於金屬層318和/或在金屬層318之上形成一或多個鈍化層。例如，介電質層324可位在金屬層318的多個部分上方和/或之上。在一些實施方式中，介電質層324也可被包括在光學阻擋區域206和/或至少一部分的電性墊區域208上方，如在第3A圖中所示。介電質層324 可包括例如矽氧化物(SiOx)的氧化物材料。附加地和/或替代地，使用矽氮化物(SiNx)、矽碳化物(SiCx)、或其混合物，例如矽碳氮化物(SiCN)、矽氧氮化物(SiON)、或另一種介電質材料來代替介電質層324。
微透鏡層326可被包括在彩色濾光器區域322上方和/或之上，以及在金屬柵格320上方和/或之上。微透鏡層326可包括用於多個像素感測器204的各者的相應的微透鏡。可形成微透鏡以將入射光聚焦朝向像素感測器204的光電二極體308。
如在實施例影像感測器裝置300的電性墊區域208中所示，可形成多個電性連接，以連接到在金屬間介電質層302中的金屬化層328。淺溝槽隔離(STI)區域330可位在高於金屬化層328和/或在金屬化層328上方。淺溝槽隔離區域330可在電性墊區域208中提供電性隔離。淺溝槽隔離區域330可位在低於在電性墊區域208中的凹部332、和/或在電性墊區域208中的凹部332的下方。在高於淺溝槽隔離區域330，介電質層334(例如，緩衝氧化物層)可被包括在凹部332中，在凹部332的側壁上和在底表面上。電性墊336可位在電性墊區域208中，高於淺溝槽隔離區域330，和/或高於介電質層334和/或在介電質層334之上。電性墊336可延伸穿過介電質層334、穿過淺溝槽隔離區域330、和穿過層間介電質層304到達金屬間介電質層302，並且可接觸在金屬間介電質層302中的金屬化層328。在其他多個實施例當中，電性墊336 可包括導電材料，例如金(Au)、銅(Cu)、銀(Ag)、鈷(Co)、鎢(W)、鈦(Ti)、釕(Ru)、金屬合金(例如，鋁銅(AlCu))、和/或其組合。
如在光學阻擋區域206中所示，感測區域338可被包括在基板306中。感測區域338可包括在金屬層318下方的基板306的一部分。光學阻擋區域206還包括奈米級金屬柵格340，奈米級金屬柵格340功能上作為光阻擋區域，以防止光進入感測區域338。這使得感測區域338能夠產生用於像素感測器陣列202的黑色電平校正(或黑色電平校準)的暗電流測量。
在一些實施方式中，光學阻擋區域206可包括接地節點342，接地節點342將奈米級金屬柵格340連接(電性連接和物理連接)到基板306。接地節點342將奈米級金屬柵格340維持在電性中性，即使光子與奈米級金屬柵格340碰撞。結果，電流不會從奈米級金屬柵格340洩漏到像素感測器陣列202，這提高了實施例影像感測器裝置300的性能。
如由參考標號344(金屬結構)進一步所示，奈米級金屬柵格340包括複數個金屬結構344，每個金屬結構344的寬度在從約100奈米(nm)至約200nm的範圍內。選擇至少100奈米的寬度保持了金屬結構的反射性質，使得光不太可能穿過金屬結構並進入像素感測器陣列202內。選擇不超過200奈米的寬度增加了金屬結構的密度，使得光更可能被反射而不是穿過奈米級金屬柵格340並進入像 素感測器陣列202內。因此，金屬柵格是「奈米級」的，因為金屬柵格的每個金屬結構的尺寸(例如，寬度和/或高度)小於約250奈米。
奈米級金屬柵格340降低了光在光學阻擋區域206中的金屬被反射並且朝向像素感測器陣列202的可能性。以這種方式，奈米級金屬柵格340降低了經由實施例影像感測器裝置300所產生的在影像和/或視頻中閃光或熱點的發生的可能性，這提高了影像品質。
第3B圖是本文所描述的實施例影像感測器裝置350的截面視圖的示意圖。此截面沿著在第2圖中的線A-A而示出。第3B圖類似於第3A圖，除了光學阻擋區域206包括在金屬中的凹陷的圖案352(例如，在光學阻擋區域206中的金屬層318的一部分)，功能上作為光阻擋區域，以防止光進入感測區域338。這使得感測區域338能夠產生用於像素感測器陣列202的黑色電平校正(或黑色電平校準)的暗電流測量。
如在第3B圖中進一步所示，在光學阻擋區域206中的黏合層316的一部分與凹陷的圖案352有一致的形狀。結果，如結合第6H圖所描述的內容，在沉積期間，在光學阻擋區域206中的金屬層318的一部分將依循凹陷的圖案352。金屬層318可包括在高於金屬層318的頂表面突出的複數個金屬結構。每個金屬結構可大於以上所描述的「奈米級」結構(例如，具有大於250奈米的寬度和/或高度)。因為較大的金屬結構經由在黏合層316中的凹陷的 圖案352所形成，所以與形成較小的金屬結構相比，使用較少的微影製程。
在一些實施方式中，如結合第6F圖所描述的內容，為了簡化黏合層316的圖案化，在像素感測器陣列202中的黏合層316的一部分也可與凹陷的圖案352有一致的形狀。結果，如在第3B圖中所示，在沉積期間，在像素感測器陣列202中的金屬層318的一部分也將依循凹陷的圖案352。
第3C圖是本文所描述的實施例影像感測器裝置360的截面視圖的示意圖。此截面沿著在第2圖中的線A-A而示出。第3C圖類似於第3A圖，除了光學阻擋區域206包括在金屬中的凹陷的圖案362(例如，在光學阻擋區域206中的金屬層318的一部分)，功能上作為光阻擋區域，以防止光進入感測區域338。這使得感測區域338能夠產生用於像素感測器陣列202的黑色電平校正(或黑色電平校準)的暗電流測量。
如在第3C圖中進一步所示，在光學阻擋區域206中的黏合層316的一部分與凹陷的圖案362有一致的形狀。結果，如結合第7G圖所描述的內容，在沉積期間，在光學阻擋區域206中的金屬層318的一部分將依循凹陷的圖案362。另外，在光學阻擋區域206中的基板306的一部分(以及在基板上方的抗反射塗層312)與凹陷的圖案362有一致的形狀。結果，如結合第7E圖所描述的內容，在沉積期間，在光學阻擋區域206中的黏合層316的一部分將 依循凹陷的圖案362。
如由參考標號364(高吸收結構)進一步所示，凹陷的圖案362經由在基板306中所形成的複數個高吸收結構364所導致，並且每個高吸收結構364與一角度相關(例如，與水平軸所成的一角度，在第3C圖中以θ表示)，此角度在約54度至約55度的範圍內(在一個特定實施例中為54.7度)。在這個範圍內選擇一角度保持了基板306的矽的晶體結構，這防止了可能電性干擾像素感測器陣列202的懸鍵(dangling bonds)。然而，其他的角度也在本揭示內容的範圍之內(例如，當使用不同的晶體結構和/或材料用於基板306時)。此外，每個高吸收結構可具有相對於鄰近的高吸收結構的一間隔(例如，在高吸收結構的頂表面處，並且在第3C圖中以s表示)。此間隔可在從約0.1奈米至約1.0奈米的範圍內。選擇至少0.1奈米的間距防止了多個高吸收結構合併；合併的高吸收結構會降低金屬層318的粗糙度，使得光更可能進入像素感測器陣列202內。選擇不大於1.0奈米的間隔增加了多個高吸收結構的密度，使得金屬層318呈現出增加的粗糙度，並且因此更可能將光反射而不是使光進入像素感測器陣列202內。然而，其他的間距也在本揭示內容的範圍之內。
第3D圖是本文所描述的實施例影像感測器裝置370的截面視圖的示意圖。此截面沿著在第2圖中的線A-A而示出。第3D圖類似於第3A圖，除了光學阻擋區域206包括在金屬中的凹陷的圖案372(例如，在光學阻 擋區域206中的金屬層318的一部分)，功能上作為光阻擋區域，以防止光進入感測區域338。這使得感測區域338能夠產生用於像素感測器陣列202的黑色電平校正(或黑色電平校準)的暗電流測量。
如在第3D圖中進一步所示，在光學阻擋區域206中的黏合層316的一部分與凹陷的圖案372有一致的形狀。結果，如結合第8G圖所描述的內容，在沉積期間，在光學阻擋區域206中的金屬層318的一部分將依循凹陷的圖案372。另外，在光學阻擋區域206中的基板306的一部分(以及在基板上方的抗反射塗層312)與凹陷的圖案372有一致的形狀。結果，如結合第8E圖所描述的內容，在沉積期間，在光學阻擋區域206中的黏合層316的一部分將依循凹陷的圖案372。
如在第3D圖中進一步所示，凹陷的圖案372經由形成在基板306中的複數個淺隔離結構374(例如，淺的深溝槽隔離結構(DTI))所導致。每個淺隔離結構可具有相對於基板306的頂表面的一深度(例如，在第3D圖中以d表示)，此深度d小於隔離結構310的相對於基板306的頂表面的一深度。結果，淺隔離結構374保持了感測區域338，這提高了用於像素感測器陣列202的黑色電平校正(或黑色電平校準)的暗電流測量的準確性。另外，每個淺隔離結構可具有在從約100奈米至約400奈米範圍內的寬度(例如，在第3D圖中以w表示)。選擇至少100奈米的寬度造成了淺隔離結構的深度增加(由於蝕刻製程)，使 得金屬層318呈現出增加的粗糙度，並因此更可能將光反射而不是使光進入像素感測器陣列202內。選擇不超過400奈米的寬度增加了淺隔離結構的密度，使得金屬層318呈現出增加的粗糙度，並且因此更可能將光反射而不是使光進入像素感測器陣列202內。然而，其他寬度也在本揭示內容的範圍之內。
如以上所述，提供了第3A圖至第3D圖作為多個實施例。其他的多個實施例可能與關於第3A圖至第3D圖所描述的內容不同。
第4A圖至第4N圖是本文所描述的實施例實施方式400的示意圖。實施例實施方式400可以是用於形成本文所描述的實施例影像感測器裝置300的實施例製程。在其他多個實施例當中，實施例影像感測器裝置300可包括像素感測器陣列202(其包括複數個像素感測器204)、光學阻擋區域206(其包括奈米級金屬柵格340)、以及電性墊區域208。在實施例實施方式400中，在奈米級金屬柵格340之後，形成電性墊區域208。
如在第4A圖中所示，在其他多個實施例當中，實施例影像感測器裝置300可包括複數個層，其中包括金屬間介電質層302、層間介電質層304、和基板306。在一些實施方式中，可將基板306提供為半導體晶圓或另一種類型的半導體工件。在一些實施方式中，沉積工具102可在PVD操作、ALD操作、CVD操作、外延操作、氧化操作、結合第1圖所描述的另一種類型的沉積操作、和/或另 一種合適的沉積操作中沉積金屬間介電質層302和/或層間介電質層304。在一些實施方式中，在沉積工具102沉積金屬間介電質層302和/或層間介電質層304之後，平坦化工具110平坦化金屬間介電質層302和/或層間介電質層304。
如在第4A圖中進一步所示，可在金屬間介電質層302中形成金屬化層328。金屬間介電質層302可形成在實施例影像感測器裝置300的電性墊區域208中。在一些實施方式中，蝕刻工具108可在金屬間介電質層302中形成凹部，並且金屬化層328可形成在此凹部中。沉積工具102和/或鍍覆工具112可在CVD操作、PVD操作、ALD操作、電鍍操作、上文結合第1圖所描述的另一種沉積操作、和/或另一種合適的沉積操作中沉積金屬化層328。在一些實施方式中，首先沉積晶種層，並且在晶種層上沉積金屬化層328。在一些實施方式中，在沉積工具102和/或鍍覆工具112沉積金屬化層328之後，平坦化工具110平坦化金屬化層328。
如在第4A圖中進一步所示，可在基板306中形成淺溝槽隔離區域330(例如，在金屬間介電質層302和/或層間介電質層304的形成之前)。可將淺溝槽隔離區域330形成在實施例影像感測器裝置300的電性墊區域208中。在一些實施方式中，沉積工具102可在PVD操作、ALD操作、CVD操作、外延操作、氧化操作、結合第1圖所描述的另一種類型的沉積操作、和/或另一種合適的沉 積操作中沉積淺溝槽隔離區域330。在一些實施方式中，在沉積工具102沉積淺溝槽隔離區域330之後，平坦化工具110平坦化淺溝槽隔離區域330。在一些實施方式中，蝕刻工具108可在基板306中形成凹部，並且淺溝槽隔離區域330可形成在凹部中。
如在第4B圖中所示，可在基板306中形成複數個光電二極體308。例如，離子佈植工具可使用離子佈植技術來摻雜基板306的多個部分，以形成用於複數個像素感測器204的相應的光電二極體308。基板306可摻雜有複數種類型的離子，以形成用於每個光電二極體308的p-n接面。例如，基板306可摻雜有n型摻質以形成光電二極體308的第一部分(例如，n型部分)，並且摻雜有p型摻質以形成光電二極體308的第二部分(例如，p型部分)。在一些實施方式中，使用另一種技術以形成光電二極體308，例如擴散。
如在第4B圖中進一步所示，感測區域338可被包括基板306中，在像素感測器陣列202的鄰近於像素感測器204的光學阻擋區域206中。在一些實施方式中，感測區域338包括在光學阻擋區域206中的基板306的未摻雜的部分。在一些實施方式中，離子佈植工具可使用離子佈植技術來摻雜基板306的多個部分，以形成感測區域338。
如在第4C圖中所示，可在像素感測器陣列202中光電二極體308周圍的基板306中形成凹部402。可形 成多個凹部402作為在像素感測器陣列202中在多個像素感測器204的多個光電二極體308周圍的基板306中形成隔離結構310的部分。在一些實施方式中，沉積工具102可在基板306上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻基板306的多個部分以在基板306中形成用於隔離結構310的多個凹部402。在一些實施方式中，在蝕刻工具108蝕刻基板306之後，光阻劑移除工具114移除了光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
如在第4D圖中所示，可在高於基板306和/或在基板306之上以及在多個凹部402中形成抗反射塗層312。可將抗反射塗層312保形地沉積，使得抗反射塗層312包括一薄膜，此薄膜與凹部402的形狀和/或輪廓一致。在其他多個實施例當中，抗反射塗層312可被包括在像素感測器陣列202中的基板306的表面上、在光學阻擋區域206中、和/或在電性墊區域208中。沉積工具102可沉積抗反射塗層312，使用CVD技術、PVD技術、ALD技術、或另一種類型的沉積技術。
如在第4E圖中所示，凹部402可用介電質層314填充。在其他多個實施例當中，可沉積附加的介電質材料，使得黏合層316沿著在像素感測器陣列202中、在光學阻擋區域206中、以及在電性墊區域208中的基板306的 表面而延伸。在其他多個實施例當中，沉積工具102可沉積介電質層314，使用各種CVD技術和/或ALD技術，例如PECVD、HDP-CVD、SACVD、和/或PEALD。
如在第4F圖中所示，可將凹部404形成在像素感測器陣列202的邊界處(或附近)在光學阻擋區域206的一部分處的黏合層316中。可形成凹部404作為形成接地節點342的部分。據此，凹部404可暴露基板306的頂表面。在一些實施方式中，沉積工具102可在黏合層316上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻黏合層316的部分以在黏合層316中形成用於接地節點342的凹部404。在一些實施方式中，在蝕刻工具108蝕刻黏合層316之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
在一些實施方式中，如在第4F圖中進一步所示，可將凹部406形成在電性墊區域208的黏合層316中。可形成凹部406作為形成電性墊336的部分。據此，凹部406可暴露基板306的頂表面。在一些實施方式中，經由顯影劑工具106所暴露的圖案可用於形成凹部404和凹部406二者。或者，黏合層316可在稍後的蝕刻周期期間(例如，如結合第4J圖所描述的蝕刻周期)在電性墊區域208中被蝕刻。
如在第4G圖中所示，金屬層318可形成在黏合 層316上方和/或之上。在其他多個實施例當中，金屬層318可形成在像素感測器陣列202中、在光學阻擋區域206中、以及在電性墊區域208中。在光學阻擋區域206中的金屬層318的部分可對應於用於感測區域338的光阻擋層。此外，金屬層318可填充凹部402，以形成接地節點342。沉積工具102和/或鍍覆工具112可在CVD操作、PVD操作、ALD操作、電鍍操作、上文結合第1圖所描述的另一種沉積操作、和/或另一種合適的沉積操作中沉積金屬層318。在一些實施方式中，首先沉積晶種層，並且在晶種層上沉積金屬層318。在一些實施方式中，在沉積工具102和/或鍍覆工具112沉積金屬層318之後，平坦化工具110平坦化金屬層318。
如在第4H圖中所示，可形成多個410408其穿過在像素感測器陣列202中的金屬層318。多個開口408可形成在像素感測器陣列202中在多個像素感測器204的多個光電二極體308上方。形成多個開口408可經由移除金屬層318的多個第一部分，以在高於隔離結構310形成金屬柵格320。可形成多個開口408和金屬柵格320，同時將光學阻擋區域206和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。在一些實施方式中，沉積工具102可在像素感測器陣列202中在金屬層318上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻穿過金屬層318的多個部 分，以形成多個開口408。在一些實施方式中，蝕刻工具108蝕刻到下方的黏合層316的一部分內，以確保將金屬層318完全地蝕穿。在下方的黏合層316的被移除的多個部分可稱為多個過蝕刻(over-etch)區域。在一些實施方式中，在蝕刻工具108蝕刻金屬層318之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
如在第4H圖中進一步所示，可將金屬層318圖案化為在光學阻擋區域206中的奈米級金屬柵格340。如結合第3A圖所描述的內容，奈米級金屬柵格340包括複數個金屬結構，並且每個金屬結構的寬度在從約100奈米至約200奈米的範圍內。
在一些實施方式中，形成奈米級金屬柵格340可使用雙重圖案微影，以便在介於多個金屬結構之間蝕刻多個奈米級開口。可形成奈米級金屬柵格340，同時將像素感測器陣列202和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。或者，可使用一相同的製程(例如雙重圖案微影)，以形成金屬柵格320和奈米級金屬柵格340。奈米級金屬柵格340降低了光從光學阻擋區域206被反射並且朝向像素感測器陣列202的可能性。以這種方式，奈米級金屬柵格340降低了經由實施例影像感測器裝置300所產生的在影像和/或視頻中閃光或熱點的發生的可能性，這提高了影像品質。奈米級金屬柵格340經由接地節點342而保持在電性中性，即使光子與奈米級金屬柵格340 碰撞。結果，電流不會從奈米級金屬柵格340洩漏到像素感測器陣列202，這提高了實施例影像感測器裝置300的性能。
在一些實施方式中，如在第4H圖中進一步所示，可再打開在電性墊區域208在金屬層318中的凹部406。可形成凹部406作為形成金屬柵格320和奈米級金屬柵格340的部分(例如，使用雙重圖案微影)。或者，金屬層318可在稍後的蝕刻周期期間(例如，如結合第4J圖所描述的蝕刻周期)在電性墊區域208中被蝕刻。
如在第4I圖中所示，可在像素感測器陣列202中用於多個像素感測器204的各者的多個開口408中形成相應的彩色濾光器區域322。每個彩色濾光器區域322可形成在介於金屬柵格320之間，以減少介於多個鄰近的像素感測器204之間的色彩混合。附加地或替代地，在介於金屬柵格320之間的多個區域可用鈍化層填充，並且包括彩色濾光器區域322的彩色濾光器層可形成在高於金屬柵格320的鈍化層上。例如，如在第41圖中所示，鈍化層可進一步形成在光學阻擋區域206和/或電性墊區域208中。在一些實施方式中，沉積工具102可在PVD操作、ALD操作、CVD操作、外延操作、氧化操作、結合第1圖所描述的另一種類型的沉積操作、和/或另一種合適的沉積操作中沉積彩色濾光器區域322。在一些實施方式中，在沉積工具102沉積彩色濾光器區域322之後，平坦化工具110平坦化彩色濾光器區域322。
如在第4J圖中所示，可在電性墊區域208中形成凹部332。具體而言，可形成凹部332其穿過鈍化層、穿過金屬層318、穿過黏合層316、穿過抗反射塗層312、並且進入基板306內到達淺溝槽隔離區域330。淺溝槽隔離區域330可通過凹部332而暴露。形成凹部332可經由用光阻劑塗覆鈍化層(例如，使用沉積工具102)，經由將光阻劑暴露於輻射源(例如，使用曝光工具104)在光阻劑中形成圖案，移除光阻劑的多個曝光部分或多個未曝光部分(例如，使用顯影劑工具106)，以及基於在光阻劑中的圖案來蝕刻凹部332(例如，使用蝕刻工具108)。
如在第4K圖中所示，介電質層324可形成在像素感測器陣列202和/或光學阻擋區域206中的鈍化層上方，以及在電性墊區域208中淺溝槽隔離區域330上方。介電質層324也可形成在凹部332的暴露的側壁上。沉積工具102可保形地沉積介電質層324，使用CVD技術、PVD技術、ALD技術、或另一種類型的沉積技術。其他實施方式可從電性墊區域208省略介電質層324(例如，如結合第5K圖所描述的內容)。
如在第4L圖中所示，開口410可形成在電性墊區域208的凹部332中。具體而言，可形成開口410其穿過介電質層324(如果存在的話)、穿過淺溝槽隔離區域330、穿過層間介電質層304，到達在金屬間介電質層302中的金屬化層328。形成開口410可經由用光阻劑塗覆介電質層324(例如，使用沉積工具102)，經由將光阻劑暴 露於輻射源(例如，使用曝光工具104)在光阻劑中形成圖案，移除光阻劑的多個曝光部分或多個未曝光部分(例如，使用顯影劑工具106)，以及基於在光阻劑中的圖案來蝕刻開口410(例如，使用蝕刻工具108)。
如在第4M圖中所示，可在開口410中形成電性墊336。例如，半導體製程工具(例如，沉積工具102或鍍覆工具112)可在介電質層334(如果存在的話)上和開口410的側壁上形成金屬層(例如，鋁層、銅層、鎢層、金層、銀層、金屬合金層、或另一種類型的金屬層)，使得電性墊336的多個部分接著在金屬化層328上。
如在第4N圖中所示，包括複數個微透鏡的微透鏡層326形成在彩色濾光器區域322上方和/或之上。微透鏡層326可包括用於在像素感測器陣列202中所包括的多個像素感測器204的各者的相應的微透鏡。
如以上所述，提供了第4A圖至第4N圖作為一實施例。其他實施例可能不同於關於第4A圖至第4N圖所描述的內容。例如，介電質層324可從實施例影像感測器裝置300的部分或全部省略。附加地或替代地，可將彩色濾光器區域322省略，並且僅由以上所描述的鈍化層代替。
第5A圖至第5K圖是本文所描述的實施例實施方式500的示意圖。實施例實施方式500可以是用於形成本文所描述的實施例影像感測器裝置300的實施例製程。在其他多個實施例當中，實施例影像感測器裝置300可包括像素感測器陣列202(其包括複數個像素感測器204)、光 學阻擋區域206(其包括奈米級金屬柵格340)、以及電性墊區域208。在實施例實施方式500中，電性墊區域208與奈米級金屬柵格340同時地形成。
如在第5A圖至第5C圖中所示，實施例實施方式500可包括結合第4A圖至第4C圖所描述的製程。如在第5C圖中進一步所示，凹部504可形成在電性墊區域208中。可形成凹部504作為形成電性墊336的部分。據此，凹部504可暴露淺溝槽隔離區域330以及在金屬間介電質層302中的金屬化層328的一部分。在一些實施方式中，經由顯影劑工具106所暴露的圖案可用於形成凹部502和凹部504。或者，凹部504可在稍後的蝕刻周期期間(例如，如結合第5F圖所描述的蝕刻周期)在電性墊區域208中被蝕刻。
如在第5D圖中所示，抗反射塗層312可形成在高於基板306和/或在基板306上以及在凹部502中。可將抗反射塗層312保形地沉積，使得抗反射塗層312包括一薄膜，此薄膜與凹部502的形狀和/或輪廓一致。抗反射塗層312可被包括在像素感測器陣列202中和/或在光學阻擋區域206中的基板306的表面上。抗反射塗層312可從凹部504排除(和/或從整個電性墊區域208排除)。沉積工具102可沉積抗反射塗層312，使用CVD技術、PVD技術、ALD技術、或另一種類型的沉積技術。
如在第5E圖中所示，凹部502可用介電質層314填充。可沉積附加的介電質材料，使得黏合層316沿著在 像素感測器陣列202中和/或光學阻擋區域206中的基板306的表面而延伸。黏合層316可從凹部504排除(和/或從整個電性墊區域208排除)。沉積工具102可沉積介電質層314，使用各種CVD技術和/或ALD技術，在其他多個實施例當中，例如，PECVD、HDP-CVD、SACVD、和/或PEALD。
如在第5F圖中所示，可將凹部506形成在像素感測器陣列202的邊界處(或附近)在光學阻擋區域206的一部分處的黏合層316中。可形成凹部506作為形成接地節點342的部分。據此，凹部506可暴露基板306的頂表面。在一些實施方式中，沉積工具102可在黏合層316上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻黏合層316的部分以在黏合層316中形成用於接地節點342的凹部506。在一些實施方式中，在蝕刻工具108蝕刻黏合層316之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
如在第5G圖中所示，金屬層318可形成在黏合層316上方和/或之上。金屬層318可形成在像素感測器陣列202中和/或光學阻擋區域206中。在光學阻擋區域206中的金屬層318的部分可對應於用於感測區域338的光阻擋層。此外，金屬層318可填充凹部506，以形成接地節點342。沉積工具102和/或鍍覆工具112可在 CVD操作、PVD操作、ALD操作、電鍍操作、上文結合第1圖所描述的另一種沉積操作、和/或另一種合適的沉積操作中沉積金屬層318。在一些實施方式中，首先沉積晶種層，並且在晶種層上沉積金屬層318。在一些實施方式中，在沉積工具102和/或鍍覆工具112沉積金屬層318之後，平坦化工具110平坦化金屬層318。
在一相同的沉積循環期間，如在第5G圖中進一步所示，電性墊336可形成在凹部504中。例如，形成電性墊336可使用與金屬層318相同的金屬。金屬可形成在凹部504的多個側壁上，使得電性墊336的多個部分接著在金屬化層328上。
如在第5H圖中所示，可形成多個開口508其穿過在像素感測器陣列202中的金屬層318。多個開口508可形成在像素感測器陣列202中在多個像素感測器204的多個光電二極體308上方。形成多個開口508可經由移除金屬層318的多個第一部分，以在高於隔離結構310形成金屬柵格320。可形成開口508和金屬柵格320，同時將光學阻擋區域206和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。在一些實施方式中，沉積工具102可在像素感測器陣列202中在金屬層318上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻穿過金屬層318的多個部分以形成開口508。在一些實施方式中，蝕刻工具108蝕 刻到下方的黏合層316的一部分內，以確保將金屬層318完全地蝕穿。下方的黏合層316的被移除的多個部分可稱為多個過蝕刻區域。在一些實施方式中，在蝕刻工具108蝕刻金屬層318之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
如在第5H圖中進一步所示，可將金屬層318圖案化為在光學阻擋區域206中的奈米級金屬柵格340。如結合第3A圖所描述的內容，奈米級金屬柵格340包括複數個金屬結構，並且每個金屬結構的寬度在從約100奈米至約200奈米的範圍內。
在一些實施方式中，形成奈米級金屬柵格340可使用雙重圖案微影，以便在介於多個金屬結構之間蝕刻多個奈米級開口。可形成奈米級金屬柵格340，同時將像素感測器陣列202和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。或者，可使用一相同的製程(例如雙重圖案微影)以形成金屬柵格320和奈米級金屬柵格340。奈米級金屬柵格340降低了光從光學阻擋區域206被反射並且朝向像素感測器陣列202的可能性。以這種方式，奈米級金屬柵格340降低了經由實施例影像感測器裝置300所產生的在影像和/或視頻中閃光或熱點的發生的可能性，這提高了影像品質。經由接地節點342將奈米級金屬柵格340保持在電性中性，即使光子與奈米級金屬柵格340碰撞。結果，電流不會從奈米級金屬柵格340洩漏到像素感 測器陣列202，這提高了實施例影像感測器裝置300的性能。
如在第51圖中所示，可在像素感測器陣列202中的用於多個像素感測器204的各者的多個開口508中形成相應的彩色濾光器區域322。每個彩色濾光器區域322可形成在介於金屬柵格320之間，以減少介於多個鄰近的像素感測器204之間的色彩混合。附加地或替代地，在介於金屬柵格320之間的多個區域可用鈍化層填充，並且包括彩色濾光器區域322的彩色濾光器層可形成在高於金屬柵格320的鈍化層上。例如，如在第51圖中所示，鈍化層可進一步形成在光學阻擋區域206中(並且不存在於電性墊區域208中)。在一些實施方式中，沉積工具102可在PVD操作、ALD操作、CVD操作、外延操作、氧化操作、結合第1圖所描述的另一種類型的沉積操作、和/或另一種合適的沉積操作中沉積彩色濾光器區域322。在一些實施方式中，在沉積工具102沉積彩色濾光器區域322之後，平坦化工具110平坦化彩色濾光器區域322。
如在第5J圖中所示，介電質層324可形成在像素感測器陣列202和/或光學阻擋區域206中的鈍化層上方；然而，在電性墊區域208不存在介電質層324。沉積工具102可保形地沉積介電質層324，使用CVD技術、PVD技術、ALD技術、或另一種類型的沉積技術。
如在第5K圖中所示，包括複數個微透鏡的微透鏡層326形成在彩色濾光器區域322上方和/或之上。微透 鏡層326可包括用於在像素感測器陣列202中所包括的多個像素感測器204的各者的相應的微透鏡。
如以上所述，提供第5A圖至第5K圖作為一實施例。其他實施例可能不同於關於第5A圖至第5K圖所描述的內容。例如，介電質層324可從實施例影像感測器裝置300的部分或全部省略。附加地或替代地，可將彩色濾光器區域322省略，並且僅由以上所描述的鈍化層代替。
第6A圖至第6N圖是本文所描述的實施例實施方式600的示意圖。實施例實施方式600可以是用於形成本文所描述的實施例影像感測器裝置350的實施例製程。在其他多個實施例當中，實施例影像感測器裝置350可包括像素感測器陣列202(其包括複數個像素感測器204)、光學阻擋區域206(其包括奈米級金屬柵格340)、以及電性墊區域208。在實施例實施方式600中，形成奈米級金屬柵格340是使用在支撑的介電質層中的凹陷的圖案，而不是使用雙重微影。
如在第6A圖至第6E圖中所示，實施例實施方式600可包括結合第4A圖至第4E圖所描述的製程。如在第6F圖中進一步所示，可將凹部604形成在像素感測器陣列202的邊界處(或附近)的光學阻擋區域206的一部分處的黏合層316中。可形成凹部604作為形成接地節點342的部分。據此，凹部604可暴露基板306的頂表面。在一些實施方式中，沉積工具102可在黏合層316上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化 光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻黏合層316的部分以在黏合層316中形成用於接地節點342的凹部604。在一些實施方式中，在蝕刻工具108蝕刻黏合層316之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
在一些實施方式中，如在第6F圖中進一步所示，凹部606可形成在電性墊區域208中在黏合層316中。可形成凹部606作為形成電性墊336的部分。據此，凹部606可暴露基板306的頂表面。在一些實施方式中，經由顯影劑工具106所暴露的圖案可用於形成凹部604和凹部606。或者，黏合層316可在稍後的蝕刻周期期間(例如，如結合第6J圖所描述的蝕刻周期)在電性墊區域208中被蝕刻。
如在第6F圖進一步所示，可將黏合層316圖案化為在光學阻擋區域206中的凹陷的圖案352。如結合第3B圖所描述的內容，可將黏合層316圖案化，使得在沉積期間在光學阻擋區域206中的金屬層318將依循凹陷的圖案352。在一些實施方式中，形成凹陷的圖案352可使用雙重圖案微影，以便在黏合層316中蝕刻多個孔洞。可形成凹陷的圖案352，同時將像素感測器陣列202和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。或者，可使用一相同的製程(例如，雙重圖案微影)，以形成凹陷的圖案352加上凹部604和/或凹部606。因此，在像素 感測器陣列202中的黏合層316也與凹陷的圖案352有一致的形狀。
如在第6G圖中所示，金屬層318可形成在黏合層316上方和/或之上。在其他多個實施例當中，金屬層318可形成在像素感測器陣列202中、在光學阻擋區域206中、以及在電性墊區域208中。在光學阻擋區域206中的金屬層318的部分可對應於用於感測區域338的光阻擋層。此外，金屬層318可填充凹部604，以形成接地節點342。沉積工具102和/或鍍覆工具112可在CVD操作、PVD操作、ALD操作、電鍍操作、上文結合第1圖所描述的另一種沉積操作、和/或另一種合適的沉積操作中沉積金屬層318。在一些實施方式中，首先沉積晶種層，並且在晶種層上沉積金屬層318。在一些實施方式中，在沉積工具102和/或鍍覆工具112沉積金屬層318之後，平坦化工具110平坦化金屬層318。
如在第6G圖中進一步所示，金屬層318的沉積速率可相對恆定，使得金屬層318依循凹陷的圖案352(儘管因金屬流動而粗糙度降低，這與介電質材料不同)。金屬層318依循在光學阻擋區域206中的凹陷的圖案352。在像素感測器陣列202中的黏合層316依循凹陷的圖案352的實施方式中，金屬層318也可依循在像素感測器陣列202中的凹陷的圖案352。
如在第6H圖中所示，可形成多個開口608其穿過在像素感測器陣列202中的金屬層318。多個開口608 可形成在像素感測器陣列202中在多個像素感測器204的多個光電二極體308上方。形成多個開口608可經由移除金屬層318的多個第一部分，以在高於隔離結構310形成金屬柵格320。可形成多個開口608和金屬柵格320，同時將光學阻擋區域206和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。在一些實施方式中，沉積工具102可在像素感測器陣列202中的金屬層318上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻穿過金屬層318的多個部分以形成開口608。在一些實施方式中，蝕刻工具108蝕刻到下方的黏合層316的一部分內，以確保將金屬層318完全地蝕穿。下方的黏合層316的被移除的多個部分可稱為多個過蝕刻區域。在一些實施方式中，在蝕刻工具108蝕刻金屬層318之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
在一些實施方式中，如在第6H圖中進一步所示，可再打開在電性墊區域208中在金屬層318中的凹部606。可形成凹部606作為形成金屬柵格320和奈米級金屬柵格340的部分(例如，使用雙重圖案微影)。或者，金屬層318可在稍後的蝕刻周期期間(例如，結合第6J圖描述的蝕刻周期)在電性墊區域208中被蝕刻。
如在第6I圖中所示，可在像素感測器陣列202中 用於多個像素感測器204的各者的多個開口608中形成相應的彩色濾光器區域322。每個彩色濾光器區域322可形成在介於金屬柵格320之間，以減少介於多個鄰近的像素感測器204之間的色彩混合。附加地或替代地，在介於金屬柵格320之間的多個區域可用鈍化層填充，並且包括彩色濾光器區域322的彩色濾光器層可形成在高於金屬柵格320的鈍化層上。例如，如在第6I圖中所示，鈍化層還可形成在光學阻擋區域206和/或電性墊區域208中。在一些實施方式中，沉積工具102可在PVD操作、ALD操作、CVD操作、外延操作、氧化操作、結合第1圖所描述的另一種類型的沉積操作、和/或另一種合適的沉積操作中沉積彩色濾光器區域322。在一些實施方式中，在沉積工具102沉積彩色濾光器區域322之後，平坦化工具110平坦化彩色濾光器區域322。
如在第6J圖中所示，凹部332可形成在電性墊區域208中。具體而言，可形成凹部332其穿過鈍化層、穿過金屬層318、穿過黏合層316、穿過抗反射塗層312並進入基板306內到達淺溝槽隔離區域330。淺溝槽隔離區域330可通過凹部332而暴露。形成凹部332可經由用光阻劑塗覆鈍化層(例如，使用沉積工具102)，經由將光阻劑暴露於輻射源(例如，使用曝光工具104)在光阻劑中形成圖案，移除光阻劑的多個曝光部分或多個未曝光部分(例如，使用顯影劑工具106)，以及基於在光阻劑中的圖案來蝕刻凹部332(例如，使用蝕刻工具108)。
如在第6K圖中所示，介電質層324可形成在像素感測器陣列202和/或光學阻擋區域206中的鈍化層上方，以及在電性墊區域208中的淺溝槽隔離區域330上方。介電質層324也可形成在凹部332的暴露的側壁上。沉積工具102可保形地沉積介電質層324，使用CVD技術、PVD技術、ALD技術、或另一種類型的沉積技術。其他實施方式可從電性墊區域208省略介電質層324(例如，如結合第5K圖所描述的內容)。
如在第6L圖中所示，開口610可形成在電性墊區域208的凹部332中。具體而言，可形成開口610其穿過介電質層324(如果存在的話)、穿過淺溝槽隔離區域330、和穿過層間介電質層304，到達在金屬間介電質層302中的金屬化層328。形成開口610可經由用光阻劑塗覆介電質層324(例如，使用沉積工具102)，經由將光阻劑暴露於輻射源(例如，使用曝光工具104)在光阻劑中形成圖案，移除光阻劑的多個曝光部分或多個未曝光部分(例如，使用顯影劑工具106)，以及基於在光阻劑中的圖案來蝕刻開口610(例如，使用蝕刻工具108)。
如在第6M圖中所示，可在開口610中形成電性墊336。例如，半導體製程工具(例如，沉積工具102或鍍覆工具112)可在介電質層334(如果存在的話)上和開口610的側壁上形成金屬層(例如，鋁層、銅層、鎢層、金層、銀層、金屬合金層、或另一種類型的金屬層)，使得電性墊336的多個部分接著在金屬化層328上。
如在第6N圖中所示，在彩色濾光器區域322上方和/或之上形成包括複數個微透鏡的微透鏡層326。微透鏡層326可包括用於在像素感測器陣列202中所包括的多個像素感測器204的各者的相應的微透鏡。
如以上所述，提供第6A圖至第6N圖作為一實施例。其他實施例可能不同於關於第6A圖至第6N圖所描述的內容。例如，介電質層324可從實施例影像感測器裝置350的部分或全部省略。附加地或替代地，可將彩色濾光器區域322省略，並且僅由以上所描述的鈍化層代替。附加地或替代地，電性墊336可較早形成(例如，在金屬層318的形成期間，如結合第5G圖所描述的內容)。
第7A圖至第7N圖是本文所描述的實施例實施方式700的示意圖。實施例實施方式700可以是用於形成本文所描述的實施例影像感測器裝置360的實施例製程。在其他多個實施例當中，實施例影像感測器裝置360可包括像素感測器陣列202(其包括複數個像素感測器204)、光學阻擋區域206(其包括奈米級金屬柵格340)、以及電性墊區域208。在實施例實施方式700中，形成奈米級金屬柵格340使用在支撑的介電質層中的高吸收結構而不是使用雙重微影。
如在第7A圖至第7C圖中所示，實施例實施方式700可包括結合第4A圖至第4C圖所描述的製程。如在第7C圖中進一步所示，可將基板306圖案化為在光學阻擋區域206中的凹陷的圖案362。如結合第3C圖所描述的 內容，可將基板306圖案化，使得在光學阻擋區域206中的黏合層316和金屬層318在沉積期間將依循凹陷的圖案362。在一些實施方式中，凹陷的圖案362可包括多個近似金字塔形的孔洞。可形成凹陷的圖案362，同時將像素感測器陣列202和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。或者，可使用一相同的製程以形成凹陷的圖案362加上多個凹部702。
如在第7D圖中所示，可形成抗反射塗層312，在高於基板306和/或在基板306上、以及在凹部702和凹陷的圖案362中。可將抗反射塗層312保形地沉積，使得抗反射塗層312包括一薄膜，此薄膜與凹部702和凹陷的圖案362的形狀和/或輪廓一致。在其他多個實施例當中，抗反射塗層312可被包括在像素感測器陣列202中、在光學阻擋區域206中、和/或在電性墊區域208中的基板306的表面上。沉積工具102可沉積抗反射塗層312，使用CVD技術、PVD技術、ALD技術、或另一種類型的沉積技術。
如在第7E圖中所示，可用介電質層314填充凹部702，以形成隔離結構310。此外，凹陷的圖案362可用介電質層314填充，以形成複數個高吸收結構。在凹部702中所使用的介電質材料可以是與凹陷的圖案362中所使用的相同的材料或是不同的材料。
在其他多個實施例當中，可沉積附加的介電質材料，使得黏合層316沿著在像素感測器陣列202、在光學阻擋 區域206、和在電性墊區域208中的基板306的表面而延伸。在其他多個實施例當中，沉積工具102可沉積介電質層314，使用各種CVD技術和/或ALD技術，例如PECVD、HDP-CVD、SACVD、和/或PEALD。如在第7E圖中進一步所示，在凹陷的圖案362中所使用的介電質材料可保形地沉積，使得黏合層316在光學阻擋區域206中依循凹陷的圖案362(儘管粗糙度降低)。
如在第7F圖中所示，可將凹部704形成在像素感測器陣列202的邊界處(或附近)在光學阻擋區域206的一部分處的黏合層316中。可形成凹部704作為形成接地節點342的部分。據此，凹部704可暴露基板306的頂表面。在一些實施方式中，沉積工具102可在黏合層316上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻黏合層316的部分以在黏合層316中形成用於接地節點342的凹部704。在一些實施方式中，在蝕刻工具108蝕刻黏合層316之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
在一些實施方式中，如在第7F圖中進一步所示，可在電性墊區域208的黏合層316中形成凹部706。可形成凹部706作為形成電性墊336的部分。據此，凹部706可暴露基板306的頂表面。在一些實施方式中，經由顯影劑工具106所暴露的圖案可用於形成凹部704和凹部706。 或者，黏合層316可在稍後的蝕刻周期期間(例如，如結合第7J圖所描述的蝕刻周期)在電性墊區域208中被蝕刻。
如在第7G圖中所示，金屬層318可形成在黏合層316上方和/或之上。在其他多個實施例當中，金屬層318可形成在像素感測器陣列202中、在光學阻擋區域206中、以及在電性墊區域208中。在光學阻擋區域206中的金屬層318的部分可對應於用於感測區域338的光阻擋層。此外，金屬層318可填充凹部704，以形成接地節點342。沉積工具102和/或鍍覆工具112可在CVD操作、PVD操作、ALD操作、電鍍操作、上文結合第1圖所描述的另一種沉積操作、和/或另一種合適的沉積操作中沉積金屬層318。在一些實施方式中，首先沉積晶種層，並且在晶種層上沉積金屬層318。在一些實施方式中，在沉積工具102和/或鍍覆工具112沉積金屬層318之後，平坦化工具110平坦化金屬層318。
如在第7G圖中進一步所示，金屬層318的沉積速率可相對恆定，使得金屬層318依循凹陷的圖案362(儘管由於金屬流動而粗糙度降低)。金屬層318與在光學阻擋區域206中的凹陷的圖案362有一致的形狀。
如在第7H圖中所示，可形成多個開口708其穿過在像素感測器陣列202中的金屬層318。多個開口708可形成在像素感測器陣列202中的多個像素感測器204的多個光電二極體308上方。形成多個開口708可經由移除 金屬層318的多個第一部分，以在高於隔離結構310形成金屬柵格320。可形成多個開口708和金屬柵格320，同時將光學阻擋區域206和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。在一些實施方式中，沉積工具102可在像素感測器陣列202中的金屬層318上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻穿過金屬層318的多個部分以形成開口708。在一些實施方式中，蝕刻工具108蝕刻到下方的黏合層316的一部分內，以確保將金屬層318完全地蝕穿。下方的黏合層316的被移除的多個部分可稱為多個過蝕刻區域。在一些實施方式中，在蝕刻工具108蝕刻金屬層318之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
在一些實施方式中，如在第7H圖中進一步所示，可再打開在電性墊區域208中在金屬層318中的凹部706。可形成凹部706作為形成金屬柵格320和奈米級金屬柵格340的部分成(例如，使用雙重圖案微影)。或者，金屬層318可在稍後的蝕刻周期期間(例如，如結合第7J圖所描述的蝕刻周期)在電性墊區域208中被蝕刻。
如在第7G圖中所示，可在像素感測器陣列202中的多個像素感測器204的各者的多個開口708中形成相應的彩色濾光器區域322。每個彩色濾光器區域322可形 成在介於金屬柵格320之間，以減少介於多個鄰近的像素感測器204之間的色彩混合。附加地或替代地，在介於金屬柵格320之間的多個區域可用鈍化層填充，並且包括彩色濾光器區域322的彩色濾光器層可形成在高於金屬柵格320的鈍化層上。例如，如在第71圖中所示，鈍化層可進一步形成在光學阻擋區域206和/或電性墊區域208中。在一些實施方式中，沉積工具102可在PVD操作、ALD操作、CVD操作、外延操作、氧化操作、結合第1圖所描述的另一種類型的沉積操作、和/或另一種合適的沉積操作中沉積彩色濾光器區域322。在一些實施方式中，在沉積工具102沉積彩色濾光器區域322之後，平坦化工具110平坦化彩色濾光器區域322。
如在第7J圖中所示，可在電性墊區域208中形成凹部332。具體而言，可形成凹部332其穿過鈍化層、穿過金屬層318、穿過黏合層316、穿過抗反射塗層312、並且進入基板306內到達淺溝槽隔離區域330。淺溝槽隔離區域330可通過凹部332而暴露。形成凹部332可經由用光阻劑塗覆鈍化層(例如，使用沉積工具102)，經由將光阻劑暴露於輻射源(例如，使用曝光工具104)在光阻劑中形成圖案，移除光阻劑的多個曝光部分或多個未曝光部分(例如，使用顯影劑工具106)，以及基於在光阻劑中的圖案來蝕刻凹部332(例如，使用蝕刻工具108)。
如在第7K圖中所示，介電質層324可形成在像素感測器陣列202和/或光學阻擋區域206中的鈍化層上 方，以及在電性墊區域208中的淺溝槽隔離區域330上方。介電質層324也可形成在凹部332的暴露的側壁上。沉積工具102可保形地沉積介電質層324，使用CVD技術、PVD技術、ALD技術、或另一種類型的沉積技術。其他實施方式可從電性墊區域208省略介電質層324(例如，如結合第5K圖所描述的內容)。
如在第7L圖中所示，開口710可形成在電性墊區域208的凹部332中。具體而言，可形成開口710其穿過介電質層324(如果存在的話)、穿過淺溝槽隔離區域330、穿過層間介電質層304，到達在金屬間介電質層302中的金屬化層328。形成開口710可經由用光阻劑塗覆介電質層324(例如，使用沉積工具102)，經由將光阻劑暴露於輻射源(例如，使用曝光工具104)在光阻劑中形成圖案，移除光阻劑的多個曝光部分或多個未曝光部分(例如，使用顯影劑工具106)，以及基於在光阻劑中的圖案來蝕刻開口710(例如，使用蝕刻工具108)。
如在第7M圖中所示，可在開口710中形成電性墊336。例如，半導體製程工具(例如，沉積工具102或鍍覆工具112)可在介電質層334(如果存在的話)上和開口710的側壁上形成金屬層(例如，鋁層、銅層、鎢層、金層、銀層、金屬合金層、或另一種類型的金屬層)，使得電性墊336的多個部分接著在金屬化層328上。
如在第7N圖中所示，包括複數個微透鏡的微透鏡層326形成在彩色濾光器區域322上方和/或之上。微透 鏡層326可包括用於在像素感測器陣列202中所包括的多個像素感測器204的各者的相應的微透鏡。
如以上所述，提供第7A圖至第7N圖作為一實施例。其他實施例可能不同於關於第7A圖至第7N圖所描述的內容。例如，介電質層324可從實施例影像感測器裝置360的部分或全部省略。附加地或替代地，可將彩色濾光器區域322可省略，並且僅由以上所描述的鈍化層代替。附加地或替代地，電性墊336可較早形成(例如，在金屬層318的形成期間，如結合第5G圖所描述的內容)。
第8A圖至第8N圖是本文所描述的實施例實施方式800的示意圖。實施例實施方式800可以是用於形成本文所描述的實施例影像感測器裝置370的實施例製程。在其他多個實施例當中，實施例影像感測器裝置370可包括像素感測器陣列202(其包括複數個像素感測器204)、光學阻擋區域206(其包括奈米級金屬柵格340)、以及電性墊區域208。在實施例實施方式800中，形成奈米級金屬柵格340是使用在支撑的介電質層中的淺隔離結構而不是使用雙重微影。
如在第8A圖至第8C圖中所示，實施例實施方式800可包括結合第4A圖至第4C圖所描述的製程。如在第8C圖中進一步所示，可將基板306圖案化為在光學阻擋區域206中的凹陷的圖案372。如結合第3D圖所描述的內容，可將基板306圖案化，使得在光學阻擋區域206中的黏合層316和金屬層318在沉積期間將依循凹陷的圖案 372。在一些實施方式中，凹陷的圖案372可包括多個淺溝槽(例如，用於淺的深溝槽隔離結構)。可形成凹陷的圖案372，同時將像素感測器陣列202和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。或者，可使用一相同的製程以形成凹陷的圖案372加上多個凹部802。
如在第8D圖中所示，抗反射塗層312可形成在高於基板306上方和/或在基板306上、以及在多個凹部802和凹陷的圖案372中。可將抗反射塗層312保形地沉積，使得抗反射塗層312包括一薄膜，此薄膜與凹部802和凹陷的圖案372的形狀和/或輪廓一致。在其他多個實施例當中，抗反射塗層312可被包括在像素感測器陣列202中的基板306的表面上、在光學阻擋區域206中、和/或在電性墊區域208中。沉積工具102可沉積抗反射塗層312，使用CVD技術、PVD技術、ALD技術、或另一種類型的沉積技術。
如在第8E圖中所示，可用介電質層314填充多個凹部802，以形成隔離結構310。此外，凹陷的圖案372可用介電質層314填充，以形成複數個淺隔離結構。在多個凹部802中所使用的介電質材料可以是與在凹陷的圖案372中所使用的相同的材料或是不同的材料。
在其他多個實施例當中，可沉積附加的介電質材料，使得黏合層316沿著在像素感測器陣列202、在光學阻擋區域206、和在電性墊區域208中的基板306的表面而延伸。在其他多個實施例當中，沉積工具102可沉積介電質 層314，使用各種CVD技術和/或ALD技術，例如PECVD、HDP-CVD、SACVD、和/或PEALD。如在第8E圖中進一步所示，在凹陷的圖案372中所使用的介電質材料可保形地沉積，使得黏合層316在光學阻擋區域206中依循凹陷的圖案372(儘管粗糙度降低)。
如在第8F圖中所示，可將凹部804形成在像素感測器陣列202的邊界處(或附近)的光學阻擋區域206的一部分處的黏合層316中。可形成凹部804作為形成接地節點342的部分。據此，凹部804可暴露基板306的頂表面。在一些實施方式中，沉積工具102可在黏合層316上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻黏合層316的多個部分以在黏合層316中形成用於接地節點342的凹部804。在一些實施方式中，在蝕刻工具108蝕刻黏合層316之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
在一些實施方式中，如在第8F圖中進一步所示，凹部806可形成在電性墊區域208在黏合層316中。可形成凹部806作為形成電性墊336的部分。據此，凹部806可暴露基板306的頂表面。在一些實施方式中，經由顯影劑工具106所暴露的圖案可用於形成凹部804和凹部806。或者，黏合層316可在稍後的蝕刻周期期間(例如，如結合第8J圖所描述的蝕刻周期)在電性墊區域208中被 蝕刻。
如在第8G圖中所示，金屬層318可形成在黏合層316上方和/或之上。在其他多個實施例當中，金屬層318可形成在像素感測器陣列202中、在光學阻擋區域206中、以及在電性墊區域208中。在光學阻擋區域206中的金屬層318的多個部分可對應於用於感測區域338的光阻擋層。此外，金屬層318可填充凹部804，以形成接地節點342。沉積工具102和/或鍍覆工具112可在CVD操作、PVD操作、ALD操作、電鍍操作、上文結合第1圖所描述的另一種沉積操作、和/或另一種合適的沉積操作中沉積金屬層318。在一些實施方式中，首先沉積晶種層，並且在晶種層上沉積金屬層318。在一些實施方式中，在沉積工具102和/或鍍覆工具112沉積金屬層318之後，平坦化工具110平坦化金屬層318。
如在第8G圖中進一步所示，金屬層318的沉積速率可相對恆定，使得金屬層318依循凹陷的圖案372(儘管因金屬流動而粗糙度降低)。金屬層318與在光學阻擋區域206中的凹陷的圖案372有一致的形狀。
如在第8H圖中所示，可形成多個開口808其穿過在像素感測器陣列202中的金屬層318。多個開口808可形成在像素感測器陣列202中的多個像素感測器204的多個光電二極體308上方。形成多個開口808可經由移除金屬層318的多個第一部分，以在高於隔離結構310形成金屬柵格320。可形成多個開口808和金屬柵格320，同 時將光學阻擋區域206和電性墊區域208遮蓋(例如，經由光阻劑層或硬遮罩)。在一些實施方式中，沉積工具102可在像素感測器陣列202中的金屬層318上形成光阻劑層，曝光工具104可將光阻劑層暴露於輻射源以圖案化光阻劑層，顯影劑工具106可顯影並移除光阻劑層的多個部分以暴露圖案，蝕刻工具108可蝕刻穿過金屬層318的多個部分以形成多個開口808。在一些實施方式中，蝕刻工具108蝕刻到下方的黏合層316的一部分內，以確保將金屬層318完全地蝕穿。下方的黏合層316的被移除的多個部分可稱為多個過蝕刻區域。在一些實施方式中，在蝕刻工具108蝕刻金屬層318之後，光阻劑移除工具114移除光阻劑層的多個剩餘部分(例如，使用化學性剝離劑和/或另一種技術)。
在一些實施方式中，如在第8H圖中進一步所示，可再打開在電性墊區域208在金屬層318中的凹部806。可形成凹部806作為形成金屬柵格320和奈米級金屬柵格340的部分(例如，使用雙重圖案微影)。或者，金屬層318可在稍後的蝕刻周期期間(例如，如結合第8J圖所描述的蝕刻周期)在電性墊區域208中被蝕刻。
如在第8I圖中所示，可在像素感測器陣列202中的多個像素感測器204的各者的多個開口808中形成相應的彩色濾光器區域322。每個彩色濾光器區域322可形成在介於金屬柵格320之間，以減少介於多個鄰近的像素感測器204之間的色彩混合。附加地或替代地，在介於金屬 柵格320之間的多個區域可用鈍化層填充，並且包括彩色濾光器區域322的彩色濾光器層可形成在高於金屬柵格320的鈍化層上。例如，如在第8I圖中所示，鈍化層還可形成在光學阻擋區域206和/或電性墊區域208中。在一些實施方式中，沉積工具102可以在PVD操作、ALD操作、CVD操作、外延操作、氧化操作、結合第1圖所描述的另一種類型的沉積操作、和/或另一種合適的沉積操作中沉積彩色濾光器區域322。在一些實施方式中，在沉積工具102沉積彩色濾光器區域322之後，平坦化工具110平坦化彩色濾光器區域322。
如在第8J圖中所示，可在電性墊區域208中形成凹部332。具體而言，可形成凹部332其穿過鈍化層、穿過金屬層318、穿過黏合層316、穿過抗反射塗層312、並且進入基板306內到達淺溝槽隔離區域330。淺溝槽隔離區域330可通過凹部332而暴露。形成凹部332可經由用光阻劑塗覆鈍化層(例如，使用沉積工具102)，經由將光阻劑暴露於輻射源(例如，使用曝光工具104)在光阻劑中形成圖案，移除光阻劑的多個曝光部分或多個未曝光部分(例如，使用顯影劑工具106)，以及基於在光阻劑中的圖案來蝕刻凹部332(例如，使用蝕刻工具108)。
如在第8K圖中所示，介電質層324可形成在像素感測器陣列202和/或光學阻擋區域206中的鈍化層上方，以及在電性墊區域208中的淺溝槽隔離區域330上方。介電質層324也可形成在凹部332的暴露的側壁上。沉積 工具102可保形地沉積介電質層324，使用CVD技術、PVD技術、ALD技術、或另一種類型的沉積技術。其他實施方式可從電性墊區域208省略介電質層324(例如，如結合第5K圖所描述的內容)。
如在第8L圖中所示，開口810可形成在電性墊區域208的凹部332中。具體而言，可形成開口810其穿過介電質層324(如果存在的話)、穿過淺溝槽隔離區域330、穿過層間介電質層304，到達在金屬間介電質層302中的金屬化層328。形成開口810可經由用光阻劑塗覆介電質層324(例如，使用沉積工具102)，經由將光阻劑暴露於輻射源(例如，使用曝光工具104)在光阻劑中形成圖案，移除光阻劑的多個曝光部分或多個未曝光部分(例如，使用顯影劑工具106)，以及基於在光阻劑中的圖案來蝕刻開口810(例如，使用蝕刻工具108)。
如在第8M圖中所示，可在開口810中形成電性墊336。例如，半導體製程工具(例如，沉積工具102或鍍覆工具112)可在介電質層334(如果存在的話)上和開口810的側壁上形成金屬層(例如，鋁層、銅層、鎢層、金層、銀層、金屬合金層、或另一種類型的金屬層)，使得電性墊336的多個部分接著在金屬化層328上。
如在第8N圖中所示，包括複數個微透鏡的微透鏡層326形成在彩色濾光器區域322上方和/或之上。微透鏡層326可包括用於在像素感測器陣列202中所包括的多個像素感測器204的各者的相應的微透鏡。
如以上所述，提供第8A圖至第8N圖作為一實施例。其他實施例可能不同於關於第8A圖至第8N圖所描述的內容。例如，介電質層324可從實施例影像感測器裝置370的部分或全部省略。附加地或替代地，可將彩色濾光器區域322省略，並且僅由以上所描述的鈍化層代替。附加地或替代地，電性墊336可較早形成(例如，在金屬層318的形成期間，如結合第5G圖所描述的內容)。
第9圖是本文所描述的裝置900的多個實施例組件的示意圖。在一些實施方式中，多個半導體製程工具102至116中的一或多者和/或晶圓/晶粒傳送工具118可包括一或多個裝置900和/或裝置900的一或多個組件。如在第9圖中所示，裝置900可包括匯流排910、處理器920、記憶體930、輸入組件940、輸出組件950、和/或通信組件960。
匯流排910可包括一或多個組件，所述組件能夠在裝置900的多個組件之間進行有線和/或無線通信。匯流排910可將第9圖的兩個或多個組件耦合在一起，例如經由操作性耦合、通信耦合、電子性耦合、和/或電性耦合。例如，匯流排910可包括電性連接(例如，導線、跡線、和/或引線)和/或無線匯流排。處理器920可包括中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數位信號處理器、現場可編程閘陣列(field-programmable gate array)、特定應用積體電路、和/或另一種類型的處理組件。實施處理器920可用硬 體、韌體、或硬體和軟體的組合。在一些實施方式中，處理器920可包括一或多個處理器，所述處理器能夠進行編程以執行本文別處所描述的一或多個操作或製程。
記憶體930可包括揮發性和/或非揮發性記憶體。例如，記憶體930可包括隨機存取記憶體(random access memory,RAM)、唯讀記憶體(read only memory，ROM)、硬碟驅動器、和/或另一種類型的記憶體(例如，快閃記憶體、磁記憶體、和/或光學記憶體)。記憶體930可包括內部記憶體(例如，隨機存取記憶體、唯讀記憶體、或硬碟驅動器)、和/或可移除記憶體(例如，經由通用序列匯流排連接而可移除的)。記憶體930可能是非暫態計算機可讀介質。記憶體930可儲存與裝置900的操作相關的信息、一或多個指令、和/或軟體(例如，一或多個軟體應用)。在一些實施方式中，記憶體930可包括耦合(例如，通信耦合)到一或多個處理器(例如，處理器920)的一或多個記憶體，例如經由匯流排910。介於處理器920和記憶體930之間的通信耦合可使得處理器920能夠讀取和/或處理儲存在記憶體930中的信息和/或將信息儲存在記憶體930中。
輸入組件940可使得裝置900能夠接收輸入，例如使用者輸入和/或感測的輸入。例如，輸入組件940可包括觸控屏、鍵盤、小鍵盤、滑鼠、按鈕、麥克風、開關、感測器、全球定位系統感測器、加速度計、陀螺儀、和/或致動器。輸出組件950可使得裝置900能夠提供輸出，例 如經由顯示器、揚聲器、和/或發光二極體。通信組件960可使得裝置900能夠經由有線連接和/或無線連接而與其他裝置通信。例如，通信組件960可包括接收器、發射器、收發器、數據機、網路介面卡、和/或天線。
裝置900可執行本文所描述的一或多個操作或製程。例如，非暫態計算機可讀介質(例如，記憶體930)可儲存一組的多個指令(例如，一或多個指令或程式碼)，用於經由處理器920的實行。處理器920可實行該組的多個指令以執行本文所描述的一或多個操作或製程。在一些實施方式中，經由一或多個處理器920該組的多個指令的實行導致了一或多個處理器920和/或裝置900執行本文所描述的一或多個操作或製程。在一些實施方式中，可使用硬連線電路來代替多個指令或者與多個指令相組合，以執行本文所描述的一或多個操作或製程。附加地或替代地，處理器920可配置以執行本文描述的一或多個操作或製程。因此，本文所描述的實施方式不限於硬體電路和軟體的任何特定組合。
提供了在第9圖中所示的組件的數量和排列作為一實施例。比起在第9圖中所示的組件，裝置900可包括附加的組件、較少的組件、不同的組件、或不同排列的組件。附加地或替代地，裝置900的一組的多個組件(例如，一或多個組件)可執行一或多個功能(被描述為經由裝置900的另一組的多個組件所執行)。
第10圖是與形成本文所描述的半導體裝置相關聯 的實施例製程1000的流程圖。在一些實施方式中，第10圖的一或多個製程方塊由一或多個半導體製程工具(例如，多個半導體製程工具102至116中的一或多者)所執行。附加地或替代地，執行第10圖的一或多個製程方塊可經由裝置900的一或多個組件，例如處理器920、記憶體930、輸入組件940、輸出組件950、和/或通信組件960。
如在第10圖中所示，製程1000可包括在基板中形成隔離結構，此隔離結構圍繞至少一個光電二極體(方塊1010)。例如，多個半導體製程工具102至116中的一或多者可在基板306中形成隔離結構310，隔離結構310圍繞至少一個光電二極體308，如本文所描述的內容。
如在第10圖中進一步所示，製程1000可包括圖案化對應於光學阻擋區域的基板的一部分，以形成凹陷的圖案(方塊1020)。例如，多個半導體製程工具102至116中的一或多者可圖案化對應於光學阻擋區域206的基板306的一部分，以形成凹陷的圖案362或372，如本文所描述的內容。
如在第10圖中進一步所示，製程1000可包括在隔離結構上方和對應於光學阻擋區域的基板的部分上方形成介電質層，其中介電質層與凹陷的圖案有一致的形狀(方塊1030)。例如，多個半導體製程工具102至116中的一或多者可在隔離結構310上方和在對應於光學阻擋區域206的基板306的此部分上方形成黏合層316，使得黏合層316與凹陷的圖案362或372有一致的形狀，如本文 所描述的內容。
如在第10圖中進一步所示，製程1000可包括在介電質層上方形成金屬層，其中金屬層與在光學阻擋區域中的凹陷的圖案有一致的形狀(方塊1040)。例如，多個半導體製程工具102至116中的一或多者可在黏合層316上方形成金屬層318，使得金屬層318與在光學阻擋區域206中的凹陷的圖案362或372有一致的形狀，如本文所描述的內容。
製程1000可包括附加的實施方式，例如下文所描述的任何單一實施方式或實施方式的任何組合，和/或與本文別處所述的一或多個其它製程相結合。
在第一實施方式中，圖案化基板306的部分包括在基板306中形成多個高吸收區域，高吸收區域近似金字塔形。
在第二實施方式中，單獨或與第一實施方式相結合，多個高吸收區域的各者與一角度相關，此角度在從約54°至約55°範圍內。
在第三實施方式中，單獨或與第一和第二實施方式中的一或多者相結合，圖案化基板306的部分包括在基板306中形成多個淺隔離結構374。
在第四實施方式中，單獨或與第一至第三實施方式中的一或多者相結合，多個淺隔離結構的各者具有一寬度，此寬度在從約100奈米至約400奈米的範圍內。
在第五實施方式中，單獨或與第一至第四實施方式 中的一或多者相結合，形成金屬層318包括在光學阻擋區域206中的黏合層316上方和在隔離結構310上方形成金屬層318，以形成金屬柵格320。
在第六實施方式中，單獨或與第一至第五實施方式中的一或多者相結合，形成金屬層318還包括在電性墊區域208上方形成電性墊336。
在第七實施方式中，單獨或與第一至第六實施方式中的一或多者相結合，形成金屬層318還包括形成接地節點342，接地節點342鄰近於至少一個光電二極體308，且連接至基板306。
儘管第10圖示出了製程1000的實施例方塊，但在一些實施方式中，製程1000包括比在第10圖中所示的更多的方塊、更少的方塊、不同的方塊、或不同排列的方塊。附加地或替代地，製程1000的兩個或更多個方塊可並行執行。
以這種方式，用圖案化的金屬所形成的光學阻擋區域減少了朝向在像素感測器陣列中的多個像素感測器的光反射。光學阻擋區域可由金屬奈米級柵格所形成，以便將更多的光反射遠離像素感測器。光學阻擋區域可包括介電質層，此介電質層支撑圖案化的金屬，具有高吸收結構或者淺的深溝槽隔離(DTI)結構，以便增加吸收，並且因此減少朝向像素感測器的光反射。
如以上更詳細地描述的內容，本文所描述的一些實施方式提供了一種半導體裝置。半導體裝置包括至少一個 像素感測器。半導體裝置包括與至少一個像素感測器鄰近的光學阻擋區域。光學阻擋區域包括基板、在基板上方的介電質層、和在介電質層上方的金屬層，金屬層包括奈米級柵格並被配置以將光反射遠離所述至少一個像素感測器。
在一些實施方式中，在半導體裝置中，奈米級柵格包含複數個金屬結構，並且每個金屬結構具有一寬度，此寬度在從約100奈米至約200奈米的範圍內。
在一些實施方式中，半導體裝置還包含：金屬層的一部分，在介於奈米級柵格和所述至少一個像素感測器之間，連接到基板且用於接地。
在一些實施方式中，半導體裝置還包含：隔離結構和金屬柵格。隔離結構圍繞所述至少一個像素感測器的至少一個光電二極體。金屬柵格在隔離結構上方。
如以上更詳細地描述的內容，本文所描述的一些實施方式提供了一種方法。此方法包括在基板中圍繞至少一個光電二極體形成一隔離結構。此方法包括圖案化對應於光學阻擋區域的基板的一部分，以形成凹陷的圖案。此方法包括在隔離結構上方和在對應於光學阻擋區域的基板的部分上方形成一介電質層，其中介電質層與凹陷的圖案有一致的形狀。此方法包括在介電質層上方形成金屬層，其中金屬層與在光學阻擋區域中的凹陷的圖案有一致的形狀。
在一些實施方式中，在製造半導體裝置的方法中， 圖案化基板的一部分包含：在基板中形成多個高吸收(HA)區域，其近似金字塔型。
在一些實施方式中，在製造半導體裝置的方法中，多個高吸收區域的各者與一角度相關，此角度在從約54度至約55度的範圍內。
在一些實施方式中，在製造半導體裝置的方法中，圖案化基板的一部分包含：在基板中形成多個淺隔離結構。
在一些實施方式中，在製造半導體裝置的方法中，這些淺隔離結構的各者具有一寬度，此寬度在從約100奈米至約400奈米範圍內。
在一些實施方式中，在製造半導體裝置的方法，形成金屬層包含：在光學阻擋區域中在介電質層上方以及在隔離結構上方形成金屬層，以形成金屬柵格。
在一些實施方式中，在製造半導體裝置的方法中，形成金屬層還包含：在電性墊區域上方形成電性墊。
在一些實施方式中，在製造半導體裝置的方法中，形成金屬層還包含：形成接地結點，鄰近於所述至少一個光電二極體，連接到基板。
如以上更詳細地描述的內容，本文所描述的一些實施方式提供了一種半導體裝置。此半導體裝置包括至少一個像素感測器。半導體裝置包括光學阻擋區域，此光學阻擋區域鄰近於至少一個像素感測器。所述光學阻擋區域包括基板、在基板上方且包括凹陷的圖案的介電質層，以及 在介電質層上方的金屬層，金屬層與凹陷的圖案有一致的形狀並且被配置以將光反射遠離所述至少一個像素感測器。
本揭示內容的一些實施方式提供了一種半導體裝置，包含：至少一個像素感測器以及光學阻擋區域。光學阻擋區域鄰近於所述至少一個像素感測器並包含：基板、介電質層、和金屬層。介電質層在基板上方並且包括凹陷的圖案。金屬層在介電質層上方，與凹陷的圖案有一致的形狀並且被配置以將光反射遠離所述至少一個像素感測器。其中金屬層附加地形成金屬柵格，金屬柵格在隔離結構上方，隔離結構至少部分地圍繞所述至少一個像素感測器中的至少一個光電二極體。
在一些實施方式中，在半導體裝置中，所述金屬柵格依循凹陷的圖案。
在一些實施方式中，在半導體裝置中，基板包括在介電質層下方的凹陷的圖案。
在一些實施方式中，在半導體裝置中，在基板中的凹陷的圖案包括複數個高吸收(HA)區域，所述複數個高吸收(HA)區域近似金字塔形。
在一些實施方式中，在半導體裝置中，這些高吸收區域的各者與一角度相關，此角度在從約54度至約55度的範圍內。
在一些實施方式中，在半導體裝置中，在基板中凹陷的圖案包括複數個淺隔離結構。
在一些實施方式中，在半導體裝置中，這些淺隔離結構的各者具有一深度，此深度在從約0.5微米(μm)至約6.0微米的範圍內。
在一些實施方式中，半導體裝置還包含：金屬層的一部分，鄰近於所述至少一個像素感測器，連接到基板以用於接地。
如本文所使用，根據上下文，「滿足一閾值」可指一數值大於此閾值、大於或等於此閾值、小於此閾值、小於或等於此閾值、等於此閾值、不等於此閾值、或類似者。
以上概述了數個實施方式的多個特徵，使得本領域技術人員可較佳地理解本揭示內容的多個態樣。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其他製程和結構之設計或修改的基礎，以實現與在此介紹的實施方式的相同的目的，和/或達到相同的優點。本領域技術人員亦應理解，這樣的均等的建構不脫離本揭示內容的精神和範圍，並且他們可進行各種改變、替換、和變更，而不脫離本揭示內容的精神和範圍。
202:像素感測器陣列
204:像素感測器
206:光學阻擋區域
208:電性墊區域
300:實施例影像感測器裝置
302:金屬間介電質層
304:層間介電質層
306:基板
308:光電二極體
310:隔離結構
312:抗反射塗層
314:介電質層
316:黏合層
318:金屬層
320:金屬柵格
322:彩色濾光器區域
324:介電質層
326:微透鏡層
328:金屬化層
330:淺溝槽隔離區域
332:凹部
334:介電質層
336:電性墊
338:感測區域
340:奈米級金屬柵格
342:接地節點
344:金屬結構
B:藍色
G:綠色
R:紅色

Claims (10)

  1. 一種半導體裝置，包含：至少一個像素感測器；以及一光學阻擋區域，鄰近於所述至少一個像素感測器，包含：一基板；一介電質層，在該基板上方；和一金屬層，在該介電質層上方，包括一奈米級柵格以及與該奈米級柵格相連且位於該奈米級柵格與所述至少一個像素感測器之間的一接地節點，其中該奈米級柵格被配置以將光反射遠離所述至少一個像素感測器，該接地節點連接到該基板且用於接地。
  2. 如請求項1所述之半導體裝置，其中該奈米級柵格包含複數個金屬結構，並且每個金屬結構具有一寬度，此寬度在從約100奈米至約200奈米的範圍內。
  3. 如請求項1所述之半導體裝置，其中該介電質層包含一凹陷的圖案，設置在該奈米級柵格下方，該金屬層依循該凹陷的圖案。
  4. 一種製造半導體裝置的方法，包含：在一基板中形成圍繞至少一個光電二極體的一隔離結構； 圖案化該基板的一部分，對應於一光學阻擋區域，以形成一凹陷的圖案；在該隔離結構上方、和在對應於該光學阻擋區域的該基板的該部分上方形成一介電質層，其中該介電質層與該凹陷的圖案有一致的形狀；以及在該介電質層上方形成一金屬層，其中該金屬層與在該光學阻擋區域中的該凹陷的圖案有一致的形狀。
  5. 如請求項4所述之製造半導體裝置的方法，其中圖案化該基板的該部分包含：在該基板中形成多個高吸收(HA)區域，其近似金字塔型。
  6. 如請求項4所述之製造半導體裝置的方法，其中圖案化該基板的該部分包含：在該基板中形成多個淺隔離結構。
  7. 如請求項4所述之製造半導體裝置的方法，其中形成該金屬層包含：在該光學阻擋區域中在該介電質層上方以及在該隔離結構上方形成該金屬層，以形成一金屬柵格。
  8. 一種半導體裝置，包含：至少一個像素感測器；以及 一光學阻擋區域，鄰近於所述至少一個像素感測器，包含：一基板；一介電質層，在該基板上方並且包括一凹陷的圖案；和一金屬層，在該介電質層上方，與該凹陷的圖案有一致的形狀並且被配置以將光反射遠離所述至少一個像素感測器，其中該金屬層附加地形成一金屬柵格以及相連於該金屬柵格且相鄰於所述至少一個像素感測器的一接地節點，該金屬柵格在一隔離結構上方，該隔離結構至少部分地圍繞所述至少一個像素感測器中的至少一個光電二極體，該接地節點連接到該基板且用於接地。
  9. 如請求項8所述之半導體裝置，其中所述金屬柵格依循該凹陷的圖案。
  10. 如請求項8所述之半導體裝置，其中，該基板包括在該介電質層下方的該凹陷的圖案。
TW112129463A 2023-05-30 2023-08-04 半導體裝置和製造半導體裝置的方法 TWI862061B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/325,699 US20240405047A1 (en) 2023-05-30 2023-05-30 Optical blocking regions for pixel sensors
US18/325,699 2023-05-30

Publications (2)

Publication Number Publication Date
TWI862061B true TWI862061B (zh) 2024-11-11
TW202447703A TW202447703A (zh) 2024-12-01

Family

ID=93652685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112129463A TWI862061B (zh) 2023-05-30 2023-08-04 半導體裝置和製造半導體裝置的方法

Country Status (3)

Country Link
US (1) US20240405047A1 (zh)
CN (1) CN222282001U (zh)
TW (1) TWI862061B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204144A1 (en) * 2015-01-13 2016-07-14 Yun Ki Lee Image sensors and methods of forming the same
US20220149091A1 (en) * 2020-11-06 2022-05-12 Samsung Electronics Co., Ltd. Image sensor and an image sensing system including the same
US20220165776A1 (en) * 2020-11-20 2022-05-26 Taiwan Semiconductor Manufacturing Company Limited Pixel array including air gap reflection structures
TW202230767A (zh) * 2021-01-15 2022-08-01 台灣積體電路製造股份有限公司 像素陣列
TW202239191A (zh) * 2021-03-18 2022-10-01 台灣積體電路製造股份有限公司 像素陣列

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204144A1 (en) * 2015-01-13 2016-07-14 Yun Ki Lee Image sensors and methods of forming the same
US20220149091A1 (en) * 2020-11-06 2022-05-12 Samsung Electronics Co., Ltd. Image sensor and an image sensing system including the same
US20220165776A1 (en) * 2020-11-20 2022-05-26 Taiwan Semiconductor Manufacturing Company Limited Pixel array including air gap reflection structures
TW202230767A (zh) * 2021-01-15 2022-08-01 台灣積體電路製造股份有限公司 像素陣列
TW202239191A (zh) * 2021-03-18 2022-10-01 台灣積體電路製造股份有限公司 像素陣列

Also Published As

Publication number Publication date
US20240405047A1 (en) 2024-12-05
TW202447703A (zh) 2024-12-01
CN222282001U (zh) 2024-12-31

Similar Documents

Publication Publication Date Title
US12205969B2 (en) Metal shielding structure to reduce crosstalk in a pixel array
US20230378214A1 (en) Pixel array including air gap reflection structures
US20230387171A1 (en) Deep trench isolation structure in a pixel sensor
CN114765192A (zh) 像素阵列、影像感测器的方法、包括影像感测器的装置
TWI887349B (zh) 像素陣列、影像感測器以及形成像素陣列的方法和裝置
CN222706903U (zh) 具有包含量子点材料的光电二极管的光电装置
TWI862061B (zh) 半導體裝置和製造半導體裝置的方法
US12470847B2 (en) Image sensor device and methods of formation
TWI881470B (zh) 半導體裝置及其製造方法
TWI884587B (zh) 光電裝置及其形成方法
CN222282002U (zh) 影像感测装置
US20240387600A1 (en) Optoelectronic device including near infrared photodiodes and near infrared light emitting diodes
TWI883959B (zh) 半導體結構及其製造方法
TWI865089B (zh) 半導體裝置及其製備方法
US20240304653A1 (en) High absorption structure for optoelectronic device
US20240405053A1 (en) Optoelecronic device with polarizing mask structure
US20240120363A1 (en) Pixel sensor isolation structures and methods of forming the same