TWI869775B

TWI869775B - 半導體裝置封裝及其形成方法

Info

Publication number: TWI869775B
Application number: TW112105576A
Authority: TW
Inventors: 游濟陽; 陳衿良; 侯皓程; 鄭榮偉; 梁裕民; 王宗鼎
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2022-08-01
Filing date: 2023-02-16
Publication date: 2025-01-11
Also published as: TW202407929A; US20240038646A1; US20250349684A1

Abstract

論述半導體裝置封裝及其形成方法。在實施例中，一種裝置包括：重佈線結構，包括上部介電層及凸塊下金屬；緩衝特徵，位於凸塊下金屬及上部介電層上，緩衝特徵覆蓋凸塊下金屬的邊緣，緩衝特徵接合至上部介電層；可迴焊連接件，延伸穿過緩衝特徵，可迴焊連接件耦合至凸塊下金屬；中介層，耦合至可迴焊連接件；以及包封體，圍繞中介層及可迴焊連接件，包封體不同於緩衝特徵。

Description

半導體裝置封裝及其形成方法

本發明的實施例是有關於一種半導體裝置封裝及其形成方法。

由於各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的積體密度的不斷提高，半導體行業已經歷快速發展。在很大程度上，積體密度的提高源於最小特徵大小(minimum feature size)的迭代減小，此使得能夠將更多的組件整合至給定的面積中。隨著對日益縮小的電子裝置的需求的增長，出現了對更小且更具創造性的半導體晶粒封裝技術的需求。

本發明實施例提供一種方法包括：在載體基底上形成重佈線結構；藉由對重佈線結構的上部介電層進行處理而在上部介電層上形成懸鍵；藉由將緩衝材料接合至懸鍵而在上部介電層上及在重佈線結構的凸塊下金屬上形成緩衝層；將緩衝層圖案化成具有暴露出凸塊下金屬的第一開口；以及使用第一導電連接件將中介層連接至凸塊下金屬，第一導電連接件設置於第一開口中。

本發明實施例提供一種方法包括：在載體基底上形成重佈線結構；在重佈線結構的上部介電層及凸塊下金屬上形成緩衝層；對緩衝層進行圖案化以暴露出凸塊下金屬；將中介層連接至凸塊下金屬，中介層具有第一熱膨脹係數；移除載體基底以暴露出重佈線結構的下部介電層；對下部介電層進行圖案化以暴露出重佈線結構的金屬化圖案；以及將半導體裝置連接至金屬化圖案，半導體裝置具有第二熱膨脹係數，第二熱膨脹係數小於第一熱膨脹係數。

本發明實施例提供一種裝置包括：重佈線結構，包括上部介電層及凸塊下金屬；緩衝特徵，位於凸塊下金屬及上部介電層上，緩衝特徵覆蓋凸塊下金屬的邊緣，緩衝特徵接合至上部介電層；可迴焊連接件，延伸穿過緩衝特徵，可迴焊連接件耦合至凸塊下金屬；中介層，耦合至可迴焊連接件；以及包封體，圍繞中介層及可迴焊連接件，包封體不同於緩衝特徵。

102:載體基底

102A:封裝區/第一封裝區

104:釋放層

202、302、404、408、412、602、802:介電層

204、402、406、410、502、702:金屬化圖案

206:導線

208、1204:導通孔

604、804、1102、1502:開口

900、1206、1208、1608:重佈線結構

902:凸塊下金屬(UBM)

904:表面處理製程

1002:緩衝層

1200:中介層

1202:基底核心

1210、1212:阻焊劑

1250、1304、1602:導電連接件

1302、1612:包封體

1600:半導體裝置

1604:邏輯晶粒

1606:記憶體裝置

1610:連接件

1614:底部填充膠

1616:支撐環

1618:黏合劑

1650:積體電路封裝

1802:緩衝環

2102:接頭強化結構

T₁、T₂、T₃:厚度

藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1至圖16是根據一些實施例的用於形成積體電路封裝的製程期間的中間步驟的剖視圖。

圖17是根據一些其他實施例的積體電路封裝的剖視圖。

圖18至圖19是根據一些其他實施例的積體電路封裝的剖視圖。

圖20是根據一些其他實施例的積體電路封裝的剖視圖。

圖21是根據一些其他實施例的積體電路封裝的剖視圖。

圖22是根據一些其他實施例的積體電路封裝的剖視圖。

以下揭露內容提供用於實施本發明的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於……之下(beneath)」、「位於……下方(below)」、「下部的(lower)」、「位於……上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

根據一些實施例，形成包括介電層及位於介電層之間的金屬化圖案的重佈線結構。重佈線結構用於將中介層實體連接至及電性連接至半導體裝置，藉此形成積體電路封裝。在重佈線結構的用於耦合至中介層的凸塊下金屬(under-bump metallization，UBM)周圍形成緩衝特徵(例如，緩衝層或緩衝環)。緩衝特徵可有利於釋放由中介層與半導體裝置之間的熱膨脹係數(coefficient of thermal expansion，CTE)失配而引起的應力。在凸塊下金屬的邊緣處形成裂縫的風險可降低，藉此裝置的可靠性得以提高。

圖1至圖17是根據一些實施例的用於形成積體電路封裝1650的製程期間的中間步驟的剖視圖。在一些實施例中，積體電路封裝1650是基底上晶圓上晶片(chip-on-wafer-on-substrate，CoWoS)封裝。封裝區102A被示出，在封裝區102A中形成積體電路封裝1650。應理解，可同時形成多個相鄰的封裝區102A，且可在封裝區102A中的每一者中形成積體電路封裝1650。

在圖1中，提供載體基底102，且在載體基底102上形成釋放層104。載體基底102可為玻璃載體基底、陶瓷載體基底或類似基底。載體基底102可為晶圓，使得可在載體基底102上同時形成多個封裝。釋放層104可由聚合物系材料形成，所述聚合物系材料可與載體基底102一起被自將在後續步驟中形成的上覆結構移除。在一些實施例中，釋放層104為當受熱時會失去其黏合性質的環氧樹脂系熱釋放材料，例如光熱轉換(light-to-heat-conversion，LTHC)釋放塗層。在其他實施例中，釋放層104可為當暴露於紫外(ultra-violet，UV)光時會失去其黏合性質的UV膠。釋放層104可被分配為液體且被固化，可為疊層至載體基底102上的疊層膜(laminate film)，或者可為類似形式。釋放層104的頂表面可被整平且可具有大的平坦程度。

在圖2至圖9中，在載體基底102之上形成重佈線結構900(參見圖9)。重佈線結構900包括：介電層202、302、404、408、412、602及802；金屬化圖案204、402、406、410、502及702；以及UBM 902。金屬化圖案亦可被稱為重佈線線路(redistribution line)。重佈線結構900被示出為具有六個介電層及金屬化圖案的實例。可形成任何期望數目的介電層及金屬化圖案。另外，所述介電層中的至少一些介電層由具有良好緩衝能力的模製化合物形成。由此等介電層的縮小而引起的重佈線結構900的晶圓翹曲(wafer warpage)可因此減少。在示出的實施例中，四個介電層(例如，介電層302、404、408及412)由模製化合物形成，且兩個介電層(例如，介電層602及802)由其他介電材料形成。亦可利用介電層的其他組合。

在圖2中，在載體基底102之上(例如，在釋放層104上)沈積介電層202。介電層202可由以下材料形成：感光性聚合物，例如聚苯並噁唑(polybenzoxazole，PBO)系聚合物、聚醯亞胺系聚合物、低溫聚醯亞胺(low temperature polyimide，LTPI)系聚合物、苯並環丁烯(benzocyclobutene，BCB)系聚合物或類似感光性聚合物；氮化物，例如氮化矽或類似氮化物；氧化物，例如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、摻雜硼的磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)或類似氧化物；類似材料；或者其組合。介電層202可藉由旋轉塗佈、疊層、化學氣相沈積(chemical vapor deposition，CVD)或類似製程形成。

在介電層202上形成金屬化圖案204。金屬化圖案204包括位於介電層202的主表面上且沿介電層202的主表面延伸的導線206。金屬化圖案204更包括位於導線206上的導通孔208。

作為形成金屬化圖案204的實例，在介電層202之上形成晶種層(未單獨示出)。在一些實施例中，晶種層是金屬層，其可為單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層及位於鈦層之上的銅層。可利用例如物理氣相沈積(physical vapor deposition，PVD)或類似製程形成晶種層。然後在晶種層上形成第一光阻且對第一光阻進行圖案化。可藉由旋轉塗佈或類似製程形成第一光阻，且可將第一光阻曝光以進行圖案化。第一光阻的圖案對應於導線206。所述圖案化會形成穿過第一光阻的開口以暴露出晶種層。然後在第一光阻的開口中及晶種層的被暴露出的部分上形成導電材料。可藉由鍍覆(例如電鍍(electroplating)或無電鍍覆(electroless plating))或者類似製程形成導電材料。導電材料可包括金屬，如銅、鈦、鎢、鋁或類似金屬。然後，例如藉由可接受的灰化製程(ashing process)或剝除製程(stripping process)(例如使用氧電漿或類似材料)移除第一光阻。然後在晶種層及導線206上形成第二光阻且對第二光阻進行圖案化。可藉由旋轉塗佈或類似製程形成第二光阻，且可將第二光阻曝光以進行圖案化。第二光阻的圖案對應於導通孔208。所述圖案化會形成穿過第二光阻的開口以暴露出導線206的部分。然後在第二光阻的開口中及導線206的被暴露出的部分上形成額外的導電材料。可藉由自導線206進行鍍覆來形成額外的導電材料，而不在導線206上形成晶種層。移除第二光阻及晶種層的上面未形成導電材料的部分。可藉由例如使用氧電漿或類似材料的可接受的灰化製程或剝除製程移除第二光阻。一旦第二光阻被移除，便例如利用可接受的蝕刻製程(例如藉由濕法蝕刻或乾法蝕刻)移除晶種層的被暴露出的部分。晶種層的剩餘部分及導電材料形成金屬化圖案204。

在圖3中，在金屬化圖案204周圍及介電層202上形成介電層302。介電層302環繞金屬化圖案204。在一些實施例中，介電層302由與介電層202的材料不同的模製化合物形成。模製化合物可包括其中設置有填料(filler)的樹脂。樹脂的實例包括環氧樹脂、丙烯酸樹脂或聚醯亞胺系材料。所述樹脂可為非感光性聚合物。填料的實例包括二氧化矽或類似材料。在一些實施例中，在形成介電層302之前，在金屬化圖案204上形成黏合促進劑(adhesion promoter)，黏合促進劑可增加介電層302與金屬化圖案204的黏合。實例性黏合促進劑包括胺系有機材料、矽烷系有機材料、硫醇系有機材料或乙烯系有機材料。可藉由壓縮模製(compression molding)、轉移模製(transfer molding)或類似方法來施加模製化合物，並且可以液體或半液體形式施加模製化合物且然後再對模製化合物進行固化。

可在金屬化圖案204之上形成介電層302，使得金屬化圖案204被掩埋或覆蓋，且然後對介電層302實行平坦化製程以暴露出金屬化圖案204(例如，導通孔208；參見圖2)。在平坦化製程之後，介電層302的上表面與導通孔208的上表面實質上共面(在製程變化內)。平坦化製程可為例如化學機械研磨(chemical-mechanical polish，CMP)或類似製程。

在圖4中，重複進行以上所論述的步驟及製程以形成金屬化圖案402、406及410，且形成介電層404、408及412。金屬化圖案402、406及410可各自由與金屬化圖案204相似的材料且藉由與金屬化圖案204相似的製程形成。每一金屬化圖案的導線耦合至相應的下伏的金屬化圖案的相應導通孔。介電層404、408及412可各自由與介電層302相似的材料(例如，模製化合物)且藉由與介電層302相似的製程形成。

在圖5中，在介電層412上及金屬化圖案410的被暴露出的部分(例如，導通孔)上形成金屬化圖案502。在實施例中，金屬化圖案502可僅包括導線且可不具有導通孔。如以下所論述，隨後形成的金屬化圖案702(參見圖7)包括將耦合至金屬化圖案502的導通孔，因此在此實施例中不需要位於金屬化圖案502中的導通孔。

作為形成金屬化圖案502的實例，在介電層412之上及金屬化圖案410的被暴露出的部分之上形成晶種層(未單獨示出)。在一些實施例中，晶種層是金屬層，其可為單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層及位於鈦層之上的銅層。可利用例如PVD或類似製程形成晶種層。然後在晶種層上形成光阻且對所述光阻進行圖案化。可藉由旋轉塗佈或類似製程形成光阻，且可將所述光阻曝光以用於圖案化。光阻的圖案對應於金屬化圖案502。所述圖案化會形成穿過光阻的開口以暴露出晶種層。然後在光阻的開口中及晶種層的被暴露出的部分上形成導電材料。可藉由鍍覆(例如電鍍或無電鍍覆)或者類似製程形成導電材料。導電材料可包括金屬，如銅、鈦、鎢、鋁或類似金屬。移除光阻及晶種層的上面未形成導電材料的部分。可藉由例如使用氧電漿或類似材料的可接受的灰化製程或剝除製程移除光阻。一旦光阻被移除，便例如利用可接受的蝕刻製程(例如藉由濕法蝕刻或乾法蝕刻)移除晶種層的被暴露出的部分。晶種層的剩餘部分及導電材料形成金屬化圖案502。

在圖6中，在金屬化圖案502周圍及介電層412上形成介電層602。在形成介電層602之後，介電層602環繞且掩埋或覆蓋金屬化圖案502。介電層602的材料可不同於介電層302、404、408及412的材料。在一些實施例中，介電層602由以下材料形成：感光性聚合物，例如聚苯並噁唑(PBO)系聚合物、聚醯亞胺系聚合物、低溫聚醯亞胺(LTPI)系聚合物、苯並環丁烯(BCB)系聚合物或類似感光性聚合物；氮化物，例如氮化矽或類似氮化物；氧化物，例如氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻雜硼的磷矽酸鹽玻璃(BPSG)或類似氧化物；類似材料；或者其組合。介電層602可藉由旋轉塗佈、疊層、化學氣相沈積(CVD)或類似製程形成。介電層602可由與介電層202相同的材料形成。

對介電層602進行圖案化。所述圖案化會形成暴露出金屬化圖案502的部分的開口604。由於介電層602可由感光性聚合物形成，因此在形成介電層602之後可藉由微影對介電層602進行圖案化。因此可避免介電層602的平坦化，藉此降低製造成本。所述圖案化可藉由例如以下可接受的製程進行：藉由將介電層602曝光且然後在曝光之後對介電層602進行顯影；或者藉由利用例如非等向性蝕刻進行蝕刻。

在圖7中，在介電層602上及金屬化圖案502的被暴露出的部分上形成金屬化圖案702。金屬化圖案702包括延伸穿過介電層602的導通孔，以實體耦合至及電性耦合至金屬化圖案502。金屬化圖案702亦包括位於介電層602的主表面上且沿介電層602的主表面延伸的導線。

作為形成金屬化圖案702的實例，可在介電層602之上及延伸穿過介電層602的開口604中形成晶種層(未單獨示出)。在一些實施例中，晶種層是金屬層，其可為單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層及位於鈦層之上的銅層。可利用例如PVD或類似製程形成晶種層。然後在晶種層上形成光阻且對所述光阻進行圖案化。可藉由旋轉塗佈或類似製程形成光阻，且可將所述光阻曝光以進行圖案化。光阻的圖案對應於金屬化圖案702。所述圖案化會形成穿過光阻的開口以暴露出晶種層。然後在光阻的開口中及晶種層的被暴露出的部分上形成導電材料。可藉由鍍覆(例如電鍍或無電鍍覆)或者類似製程形成導電材料。導電材料可包括金屬，如銅、鈦、鎢、鋁或類似金屬。移除光阻以及晶種層的上面未形成導電材料的部分。可藉由例如使用氧電漿或類似材料的可接受的灰化製程或剝除製程移除光阻。一旦光阻被移除，便例如利用可接受的蝕刻製程(例如藉由濕法蝕刻或乾法蝕刻)移除晶種層的被暴露出的部分。晶種層的剩餘部分及導電材料形成金屬化圖案702。

在圖8中，在金屬化圖案702的導線周圍及介電層602上形成介電層802。介電層802可由與介電層602相似的材料且以與介電層602相似的方式形成。在實施例中，介電層802具有介於2微米至20微米的範圍內的厚度T₁。對介電層802進行圖案化以形成暴露出金屬化圖案702的部分的開口804。所述圖案化可藉由與用於對介電層602進行圖案化的製程相似的製程進行。

在圖9中，形成凸塊下金屬(UBM)902以用於外部連接。UBM 902包括延伸穿過介電層802的導通孔，以實體耦合至及電性耦合至金屬化圖案702。UBM 902亦包括位於介電層802的主表面上且沿介電層802的主表面延伸的導電凸塊。UBM 902可由與金屬化圖案702相似的材料且以與金屬化圖案702相似的方式形成。舉例而言，UBM 902可包括晶種層(未單獨示出)及晶種層上的導電材料。在實施例中，UBM 902可大於金屬化圖案702。所得的介電層202、302、404、408、412、602及802；金屬化圖案204、402、406、410、502及702；以及UBM 902形成重佈線結構900。UBM 902的導電凸塊在介電層802的主表面上方可具有介於7微米至20微米的範圍內的厚度T₂。

另外，對重佈線結構900的上部介電層的頂表面實行表面處理製程(surface treatment process)904。在示出的實施例中，介電層802是重佈線結構900的上部介電層。在一些實施例中，在形成UBM 902之前實行表面處理製程904。在一些實施例中，在形成UBM 902之後實行表面處理製程904，使得亦能夠對UBM 902實行表面處理製程904。表面處理製程904在介電層802的頂表面上形成懸鍵(dangling bond)。位於介電層802的頂表面上的懸鍵可使介電層802與隨後形成的緩衝層(例如，緩衝層1002，下面針對圖10所更詳細地論述)之間的接合強度較大。在一些實施例中，表面處理製程904是電漿處理製程(plasma treatment process)。可使用在介電層802的經處理的表面上留下羥基的例如以下前驅物來實行電漿處理製程：O₂、N₂、H₂或其組合。位於介電層802的經處理的表面上的懸鍵(例如，羥基)可充當可使隨後形成的緩衝層與之接合的額外的接合位點。電漿處理製程可移除介電層802的材料中的一些材料。因此，電漿處理製程可被認為是乾法蝕刻與表面羥基化(surface hydroxylation)的組合。在電漿處理製程之後，電漿處理前驅物的一些殘餘物可保留於介電層802的經處理的表面上。

在圖10中，在重佈線結構900上形成緩衝層1002。具體而言，緩衝層1002形成於UBM 902的導電凸塊周圍及介電層802上。在形成緩衝層1002之後，緩衝層1002環繞且掩埋或覆蓋UBM 902的導電凸塊。

如隨後所將更詳細地闡述，中介層1200(參見圖12)及半導體裝置1600(參見圖16)將被貼合至重佈線結構900的相對的側。重佈線結構900自半導體裝置1600扇出電性連接以用於電性耦合至中介層1200。由於中介層1200與半導體裝置1600之間的CTE失配，在操作或測試期間重佈線結構900上會被施加應力。緩衝層1002會有利地幫助緩衝此應力，藉此減輕中介層1200與半導體裝置1600之間的CTE失配的影響，此進而可降低介電層802及/或UBM 902在應力下破裂的風險。緩衝層1002的緩衝材料、緩衝層1002的厚度及/或形成緩衝層1002的製程有助於提高緩衝層1002的緩衝能力。

緩衝層1002的緩衝材料可被選擇成有助於其緩衝期望的應力量。在一些實施例中，緩衝層1002由感光性聚合物形成，例如聚苯並噁唑(PBO)系聚合物、聚醯亞胺系聚合物、低溫聚醯亞胺(LTPI)系聚合物、苯並環丁烯(BCB)系聚合物或類似感光性聚合物。在一些實施例中，緩衝層1002由模製化合物形成，模製化合物可包括其中設置有填料(例如，二氧化矽)的樹脂(例如，環氧樹脂、丙烯酸樹脂、聚醯亞胺系材料等)。緩衝層1002可藉由旋轉塗佈、疊層、化學氣相沈積(CVD)或類似製程形成。緩衝層1002的緩衝材料可具有小的楊氏模數(Young’s modulus)，此可有助於緩衝應力。在一些實施例中，緩衝層1002的緩衝材料具有介於0.05吉帕(GPa)至30吉帕的範圍內的楊氏模數。在一些實施例中，緩衝層1002的緩衝材料具有介於4百萬分點(ppm)/℃至60百萬分點/℃的範圍內的CTE。

緩衝層1002的厚度可被控制成有助於其緩衝期望的應力量。具體而言，緩衝層1002被形成為具有大的厚度，此可有助於緩衝應力。在一些實施例中，緩衝層1002具有介於5微米至50微米的範圍內的厚度T₃。緩衝層1002可具有較介電層202、302、404、408、412、602及802中的每一者大的厚度。

緩衝層1002可藉由會有助於其緩衝期望的應力量的製程而形成。具體而言，形成緩衝層1002包括將緩衝層1002的緩衝材料接合至重佈線結構900的上部介電層(例如，介電層802)。因此，介電層802與緩衝層1002之間的介面的接合強度可提高，使得介電層802與緩衝層1002之間的介面能夠承受較大的力。提高介電層802與緩衝層1002之間的介面的接合強度可減小當緩衝層1002緩衝應力時介面分層的概率。如上所述，表面處理製程904(參見圖9)在介電層802的經處理的表面上形成懸鍵(例如，羥基)。可藉由使緩衝層1002的緩衝材料與介電層802的頂表面上的懸鍵進行反應以在介電層802的材料與緩衝層1002的緩衝材料之間形成共價鍵(covalent bond)來將緩衝層1002接合至介電層802。舉例而言，緩衝層1002的緩衝材料可在沈積之後被固化，此使得緩衝層1002的緩衝材料與懸鍵進行反應。所述固化可藉由合適的退火製程進行。在實施例中，緩衝層1002由與介電層802相同的材料形成，且在表面處理製程904之後緩衝層1002與介電層802之間的介面處的接合強度大於在由相同材料構成的兩個介電層之間形成介面之前未經歷表面處理製程904的由相同材料構成的所述兩個中間介電層(例如，介電層602與802)之間的介面處的接合強度。

在圖11中，將緩衝層1002圖案化成具有暴露出UBM 902的導電凸塊的部分的開口1102。在其中緩衝層1002由感光性聚合物形成的一些實施例中，可藉由將緩衝層1002曝光且然後對緩衝層1002進行顯影來將緩衝層1002圖案化。在其中緩衝層1002由模製化合物形成的一些實施例中，可藉由利用雷射鑽孔(laser drilling)或類似方法對開口1102進行鑽孔來將緩衝層1002圖案化。在實施例中，在將緩衝層1002圖案化之後，僅暴露出UBM 902的導電凸塊的一些部分，其中介電層802的頂表面被完全覆蓋。

在圖12中，在UBM 902的位於開口1102中的被暴露出的部分上形成導電連接件1250。導電連接件1250可為球柵陣列(ball grid array，BGA)連接件、焊料球、金屬柱、受控塌陷晶片連接(controlled collapse chip connection，C4)凸塊、微凸塊、無電鍍鎳鈀浸金技術(electroless nickel-electroless palladium-immersion gold technique，ENEPIG)形成的凸塊或類似元件。導電連接件1250可包含例如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似材料或其組合等導電材料。在一些實施例中，藉由最初透過蒸鍍、電鍍、印刷、焊料轉移、植球或類似製程形成可迴焊材料(例如，焊料)層來形成導電連接件1250。一旦已在所述結構上形成焊料層，便可實行迴焊(reflow)，以將所述材料造型成所期望的凸塊形狀。

中介層1200貼合至重佈線結構900。中介層1200可為例如有機基底、陶瓷基底、矽基底或類似基底。使用導電連接件1250來將中介層1200貼合至重佈線結構900。使中介層1200貼合可包括將中介層1200置於重佈線結構900上且對導電連接件1250進行迴焊，以將中介層1200實體耦合至及電性耦合至重佈線結構900。可利用合適的取放技術(pick-and-place technique)將中介層1200置於重佈線結構900上。

在將中介層1200貼合至重佈線結構900之前，可根據適用的製造製程來對中介層1200進行處理以在中介層1200中形成重佈線結構。舉例而言，中介層1200包括基底核心1202。基底核心1202可由玻璃纖維、樹脂、填料、其他材料及/或其組合形成。基底核心1202可由有機材料及/或無機材料形成。在一些實施例中，基底核心1202包括嵌入其內部的一或多個被動組件(未單獨示出)。作為另外一種選擇，基底核心1202亦可包括其他材料或組件。導通孔1204被形成為延伸穿過基底核心1202。在一些實施例中，導通孔1204包含導電材料，例如銅、銅合金或其他導體，並且可包括障壁層、襯墊、晶種層及/或填充材料。導通孔1204提供自基底核心1202的一側至基底核心1202的另一側的垂直電性連接。作為實例，可利用鑽孔製程、微影技術、雷射製程或其他方法來形成導通孔1204的孔，且然後使用導電材料填充導通孔1204的孔。在一些實施例中，導通孔1204是具有被填充絕緣材料的中心的中空導通孔。重佈線結構1206與1208形成於基底核心1202的相對的側上。重佈線結構1206與1208藉由導通孔1204進行電性耦合且扇出電性訊號。重佈線結構1206及1208各自包括介電層及金屬化圖案。每一相應的金屬化圖案具有位於相應的介電層的主表面上且沿相應的介電層的主表面延伸的線部分，並且具有延伸穿過相應的介電層的通孔部分。

在一些實施例中，中介層1200更包括設置於重佈線結構1206的介電層的外表面上的阻焊劑1210，阻焊劑1210與基底核心1202相對。阻焊劑1210可對重佈線結構1206的特徵提供額外的保護。阻焊劑1210可由例如環氧樹脂等聚合物材料形成，其可藉由合適的印刷製程形成。阻焊劑1210具有開口圖案，所述開口圖案暴露出重佈線結構1206的金屬化圖案的一些部分。在實施例中，阻焊劑1210是利用例如噴墨印刷等選擇性形成方法形成，在所述方法中選擇性地噴射阻焊劑1210以形成開口圖案。導電連接件1250延伸穿過阻焊劑1210中的開口且耦合至重佈線結構1206的金屬化圖案。因此，導電連接件1250將重佈線結構900電性耦合至中介層1200。在實施例中，阻焊劑1210由與緩衝層1002不同的材料形成。

中介層1200亦可更包括設置於重佈線結構1208的介電層的外表面上的阻焊劑1212，阻焊劑1212與基底核心1202相對。阻焊劑1212可相似於阻焊劑1210。阻焊劑1212具有暴露出重佈線結構1208的金屬化圖案的部分的開口圖案。

中介層1200具有大的CTE及/或大的楊氏模數。在實施例中，中介層1200具有介於5百萬分點/℃至20百萬分點/℃的範圍內的CTE。在實施例中，中介層1200具有介於5吉帕至20吉帕的範圍內的楊氏模數。在實施例中，中介層1200的楊氏模數大於緩衝層1002的楊氏模數。

在圖13中，形成環繞導電連接件1250及中介層1200的包封體1302。包封體1302可用作底部填充膠，底部填充膠可減小應力且保護由對導電連接件1250進行迴焊而產生的接頭。包封體1302可由合適的模製化合物形成，其可在中介層1200貼合至重佈線結構900之後藉由毛細流動製程(capillary flow process)形成，或者可在中介層1200貼合至重佈線結構900之前藉由合適的沈積方法形成。包封體1302可沿中介層1200的側壁形成。在實施例中，包封體1302由與緩衝層1002不同的材料形成。緩衝層1002可將重佈線結構900的UBM 902與包封體1302實體分隔開。

在實施例中，包封體1302可形成於中介層1200之上，使得中介層1200被掩埋或覆蓋。可對包封體1302實行移除製程，以暴露出中介層1200(例如，阻焊劑1212的外表面)。移除製程可為例如化學機械研磨(CMP)或類似製程。

在阻焊劑1212中的開口中形成導電連接件1304。導電連接件1304可為球柵陣列(BGA)連接件、焊料球、金屬柱、受控塌陷晶片連接(C4)凸塊、微凸塊、無電鍍鎳鈀浸金技術(ENEPIG)形成的凸塊或類似元件。導電連接件1304可包含例如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似材料或其組合等導電材料。在一些實施例中，藉由最初透過蒸鍍、電鍍、印刷、焊料轉移、植球或類似製程形成焊料層來形成導電連接件1304。導電連接件1304是用於將積體電路封裝1650貼合至例如母板(motherboard)、印刷電路板(printed circuit board)或類似結構等其他結構的外部連接件。

在圖14中，實行載體基底剝離(carrier substrate de-bonding)，以將載體基底102自重佈線結構900(例如，自介電層202)折離(或「剝離」)。根據一些實施例，剝離包括將例如雷射光或UV光等光投射於釋放層104上，以使得釋放層104在光的熱量作用下分解，且載體基底102可被移除。移除載體基底102會暴露出重佈線結構900的底部介電層(例如，介電層202)。然後將所述結構上下翻轉且置於膠帶(tape)上。

在圖15中，在介電層202中形成開口1502，進而暴露出金屬化圖案204的部分。在實施例中，開口1502可藉由例如雷射鑽孔、機械鑽孔或類似製程等鑽孔製程形成。

在圖16中，在開口1502中形成導電連接件1602，導電連接件1602實體耦合至及電性耦合至被暴露出的金屬化圖案204。導電連接件1602可為球柵陣列(BGA)連接件、焊料球、金屬柱、受控塌陷晶片連接(C4)凸塊、微凸塊或類似元件。導電連接件1602可包含例如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似材料或其組合等導電材料。在一些實施例中，藉由最初透過蒸鍍、電鍍、印刷、焊料轉移、植球或類似製程在開口中形成可迴焊材料層來形成導電連接件1602。

半導體裝置1600貼合至重佈線結構900，與中介層1200相對。導電連接件1602用於將半導體裝置1600貼合至重佈線結構900。使半導體裝置1600貼合可包括將半導體裝置1600置於中介層1200上且對導電連接件1602進行迴焊以將半導體裝置1600實體耦合至及電性耦合至中介層1200。可利用合適的取放技術將半導體裝置1600置於導電連接件1602上。

在此實施例中，半導體裝置1600是包括用於形成計算系統的一或多個積體電路晶粒的封裝。在所示實施例中，半導體裝置1600包括邏輯晶粒1604及記憶體裝置1606。邏輯晶粒1604可為例如中央處理單元(central processing unit，CPU)、圖形處理單元(graphics processing unit，GPU)、晶片系統(system-on-a-chip，SoC)、應用處理器(application processor，AP)、微控制器或類似裝置。記憶體裝置1606可為例如動態隨機存取記憶體(dynamic random access memory，DRAM)晶粒、靜態隨機存取記憶體(static random access memory，SRAM)晶粒、混合記憶體立方體(hybrid memory cube，HMC)裝置、高頻寬記憶體(high bandwidth memory，HBM)裝置或類似裝置。邏輯晶粒1604及記憶體裝置1606貼合至重佈線結構1608且藉由重佈線結構1608進行內連。重佈線結構1608可為例如中介層或類似形式，且具有用於外部連接的連接件1610。可在重佈線結構1608之上以及邏輯晶粒1604及記憶體裝置1606周圍形成包封體1612，藉此保護半導體裝置1600的各種組件。在另一實施例(隨後針對圖17進行闡述)中，半導體裝置1600是半導體晶粒。

在一些實施例中，形成環繞導電連接件1602的底部填充膠1614。底部填充膠1614可減小應力且保護由對導電連接件1602進行迴焊而產生的接頭。底部填充膠1614可在半導體裝置1600貼合至重佈線結構900之後藉由毛細流動製程形成，或者可在半導體裝置1600貼合至重佈線結構900之前藉由合適的沈積方法形成。

半導體裝置1600具有小的CTE。在實施例中，半導體裝置1600具有介於2百萬分點/℃至6百萬分點/℃的範圍內的CTE。如先前所述，中介層1200具有大的CTE。因此，半導體裝置1600與中介層1200之間存在CTE失配。在一些實施例中，半導體裝置1600與中介層1200之間的CTE失配介於4百萬分點/℃至18百萬分點/℃的範圍內。半導體裝置1600與中介層1200之間的CTE失配使得在操作或測試期間在重佈線結構900上誘發應力。沿介電層802的主表面的UBM 902的邊緣在應力下特別容易破裂，並且此等裂縫能夠傳播至介電層802中。緩衝層1002有助於減輕沿介電層802的主表面的UBM 902的邊緣處的應力，藉此降低當重佈線結構900處於應力下時在重佈線結構900中形成裂縫的風險。在實施例中，緩衝層1002完全覆蓋沿介電層802的主表面的UBM 902的邊緣，藉此保護UBM 902的邊緣。

在圖16中，藉由沿例如位於第一封裝區102A周圍的切割道區進行鋸切來實行單體化製程。所述鋸切將第一封裝區102A與相鄰的封裝區單體化。所得的單體化積體電路封裝1650來自第一封裝區102A。

視需要，將支撐環1616貼合至重佈線結構900，使得支撐環1616包圍半導體裝置1600。支撐環1616可由具有高導熱性的例如以下金屬等材料形成：例如銅、鋼、鐵或類似金屬。支撐環1616為積體電路封裝1650提供機械強化(mechanical reinforcement)，並且可有助於減少積體電路封裝1650的翹曲。可使用黏合劑1618將支撐環1616貼合至重佈線結構900。黏合劑1618可被分配成包圍半導體裝置1600的環形狀，或者可被分配成與支撐環1616對齊的離散部分。

圖17是根據一些其他實施例的積體電路封裝1650的剖視圖。此實施例相似於圖16的實施例，除了半導體裝置1600是半導體晶粒(或晶片)。因此，半導體裝置1600可不包括包封體或重佈線結構。半導體晶粒可具有用於外部連接的連接件1610。導電連接件1602將半導體裝置1600的連接件1610貼合至重佈線結構900的金屬化圖案204。

圖18至圖19是根據一些其他實施例的用於形成積體電路封裝1650的製程期間的中間步驟的剖視圖。在圖18中，根據以上所論述的處理步驟形成圖10的結構。在此實施例中，對緩衝層1002進行圖案化以在UBM 902的導電凸塊周圍形成緩衝環1802。緩衝層1002的圖案化暴露出UBM 902的導電凸塊的一部分以及設置於UBM 902的導電凸塊之間的介電層802的部分。所述圖案化可藉由例如以下可接受的製程進行：藉由將緩衝層1002曝光且然後在曝光之後對緩衝層1002進行顯影；或者藉由利用例如非等向性蝕刻進行蝕刻。每一緩衝環1802圍繞UBM 902的導電凸塊，且具有暴露出導電凸塊的部分的開口。此外，每一緩衝環1802是不同的且與相鄰的緩衝環1802實體分隔開。

在圖19中，實行如以上所論述的適當步驟來完成積體電路封裝1650的形成。在此實施例中，半導體裝置1600是封裝。緩衝環1802可以與緩衝層1002相似的方式幫助緩衝應力。在此實施例中，包封體1302被分配於緩衝環1802之上、介電層802的被暴露出的部分之上以及被分配為沿中介層1200的側壁。此外，包封體1302設置於緩衝環1802之間的區域中。每一導電連接件1250延伸穿過相應的緩衝環1802。

圖20是根據一些其他實施例的積體電路封裝1650的剖視圖。此實施例相似於圖19的實施例，除了半導體裝置1600是半導體晶粒(或晶片)。因此，半導體裝置1600可不包括包封體或重佈線結構。

藉由在UBM 902的導電凸塊的部分之上及介電層802上添加緩衝特徵(例如，緩衝層1002或緩衝環1802)，可達成以上優點。積體電路封裝1650中包括緩衝層1002或緩衝環1802會降低重佈線結構900中的應力，進而有助於降低在UBM 902的導電凸塊的邊緣處發生破裂的風險。因此，緩衝層1002或緩衝環1802可有助於減輕半導體裝置1600與中介層1200之間的CTE失配。此外，表面處理製程904可有助於加強緩衝層1002或緩衝環1802與介電層802之間的接合。在緩衝層1002或緩衝環1802與介電層802之間形成強結合可有助於提高緩衝層1002或緩衝環1802釋放應力的能力。積體電路封裝1650的可靠性可因此得以提高。

圖21是根據一些其他實施例的積體電路封裝1650的剖視圖。在此實施例中，積體電路封裝1650以與以上所論述者相似的方式形成，然而省略了緩衝層1002/緩衝環1802的形成。因此，在此實施例中，表面處理製程904亦被省略。在此實施例中，導電連接件1250包含助焊劑(flux)且在助焊劑浸漬製程(flux dipping process)中形成。當對導電連接件1250進行迴焊時，助焊劑殘餘物(flux residue)保留於沿介電層802的主表面的UBM 902的邊緣周圍，其中助焊劑殘餘物形成接頭強化結構(joint reinforcing structure)2102。在實施例中，接頭強化結構2102完全覆蓋沿介電層802的主表面的相應的UBM 902的邊緣。接頭強化結構2102亦可有助於減輕UBM 902的邊緣處的應力。

圖22是根據一些其他實施例的積體電路封裝1650的剖視圖。此實施例相似於圖21的實施例，除了半導體裝置1600是半導體晶粒(或晶片)。因此，半導體裝置1600可不包括包封體或重佈線結構。

根據本揭露的一些實施例，一種方法包括：在載體基底上形成重佈線結構；藉由對重佈線結構的上部介電層進行處理而在上部介電層上形成懸鍵；藉由將緩衝材料接合至懸鍵而在上部介電層上及在重佈線結構的凸塊下金屬上形成緩衝層；將緩衝層圖案化成具有暴露出凸塊下金屬的第一開口；以及使用第一導電連接件將中介層連接至凸塊下金屬，第一導電連接件設置於第一開口中。在實施例中，所述懸鍵是羥基，且對上部介電層進行處理包括使用O₂、N₂、H₂或其組合實行電漿處理製程。在實施例中，緩衝材料是感光性聚合物，並且將緩衝層圖案化包括將緩衝層曝光且對緩衝層進行顯影。在實施例中，緩衝材料是模製化合物，且將緩衝層圖案化包括對緩衝層進行鑽孔。在實施例中，上部介電層具有第一厚度，緩衝層具有第二厚度，且第二厚度大於第一厚度。在實施例中，上部介電層設置於重佈線結構的中間介電層上，上部介電層與中間介電層之間的第一接合強度小於上部介電層與緩衝層之間的第二接合強度。在實施例中，所述方法更包括：對中介層及第一導電連接件進行包封；在對中介層及第一導電連接件進行包封之後，藉由移除載體基底而暴露出重佈線結構的下部介電層；將下部介電層圖案化成具有暴露出重佈線結構的金屬化圖案的第二開口；以及使用第二導電連接件將半導體裝置連接至金屬化圖案，第二導電連接件設置於第二開口中。在實施例中，在將緩衝層圖案化之後，緩衝層完全覆蓋上部介電層。在實施例中，將緩衝層圖案化暴露出上部介電層的一部分。

根據本揭露的一些實施例，一種方法包括：在載體基底上形成重佈線結構；在重佈線結構的上部介電層及凸塊下金屬上形成緩衝層；對緩衝層進行圖案化以暴露出凸塊下金屬；將中介層連接至凸塊下金屬，中介層具有第一熱膨脹係數；移除載體基底以暴露出重佈線結構的下部介電層；對下部介電層進行圖案化以暴露出重佈線結構的金屬化圖案；以及將半導體裝置連接至金屬化圖案，半導體裝置具有第二熱膨脹係數，第二熱膨脹係數小於第一熱膨脹係數。在實施例中，中介層包括有機基底。在實施例中，上部介電層包含感光性聚合物且下部介電層包含非感光性聚合物。在實施例中，緩衝層包含與上部介電層相同的材料。在實施例中，緩衝層包含與上部介電層不同的材料。

根據本揭露的一些實施例，一種裝置包括：重佈線結構，包括上部介電層及凸塊下金屬；緩衝特徵，位於凸塊下金屬及上部介電層上，緩衝特徵覆蓋凸塊下金屬的邊緣，緩衝特徵接合至上部介電層；可迴焊連接件，延伸穿過緩衝特徵，可迴焊連接件耦合至凸塊下金屬；中介層，耦合至可迴焊連接件；以及包封體，圍繞中介層及可迴焊連接件，包封體不同於緩衝特徵。在實施例中，中介層包括有機基底。在實施例中，中介層包含阻焊劑，可迴焊連接件延伸穿過阻焊劑，阻焊劑不同於緩衝特徵。在實施例中，緩衝特徵是完全覆蓋上部介電層的緩衝層。在實施例中，緩衝特徵是覆蓋上部介電層的一部分的緩衝環。在實施例中，中介層具有第一熱膨脹係數，重佈線結構更包括金屬化圖案，且所述裝置更包括耦合至金屬化圖案的半導體裝置，半導體裝置與中介層設置於重佈線結構的相對的側處，半導體裝置具有第二熱膨脹係數，第二熱膨脹係數小於第一熱膨脹係數。

前述內容概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替及變更。

202:介電層

204:金屬化圖案

900、1608:重佈線結構