CN120356828A - 半导体器件及其形成方法 - Google Patents

Abstract

方法包括：在载体上方形成再分布结构；使用第一导电连接件将半导体管芯附接至再分布结构；将第一底部填充物分配至半导体管芯和再分布结构之间的第一间隙中；使用第二导电连接件将衬底接合至再分布结构，衬底接合至再分布结构的与半导体管芯相对的侧；以及将环附接至衬底，其中，环围绕半导体管芯和第一底部填充物，并且其中，环包括：第一部分，包括具有第一热膨胀系数的第一材料；以及第二部分，包括具有与第一热膨胀系数不同的第二热膨胀系数的第二材料。本申请的实施例涉及半导体器件及其形成方法。

Description

半导体器件及其形成方法

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

自集成电路(IC)发展以来，由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度不断改进，半导体工业经历了持续快速增长。在大多数情况下，集成密度中的这些改进来自于最小部件尺寸的反复减小，这允许更多的组件集成至给定区中。

这些集成改进本质上是基本上二维的(2D)，因为由集成组件占据的区基本上位于半导体晶圆的表面上。集成电路的增加的密度和区的对应减小通常已经超过了将集成电路芯片直接接合至衬底上的能力。中介层已经用于将球接触区从芯片的球接触区再分布至中介层的更大区。此外，中介层允许包括多个芯片的三维(3D)封装件。也已经开发了其它封装件来包含3D方面。

发明内容

本申请的一些实施例提供了一种形成半导体器件的方法，包括：在载体上方形成再分布结构；使用第一导电连接件将半导体管芯附接至所述再分布结构；将第一底部填充物分配至所述半导体管芯和所述再分布结构之间的第一间隙中；使用第二导电连接件将衬底接合至所述再分布结构，所述衬底接合至所述再分布结构的与所述半导体管芯相对的侧；以及将环附接至所述衬底，其中，所述环围绕所述半导体管芯和所述第一底部填充物，并且其中，所述环包括：第一部分，包括具有第一热膨胀系数的第一材料；以及第二部分，包括具有与所述第一热膨胀系数不同的第二热膨胀系数的第二材料。

本申请的另一些实施例提供了一种形成半导体器件的方法，包括：将第一管芯和第二管芯附接至再分布结构；形成模制材料以填充在所述第一管芯和所述第二管芯的相邻侧壁之间的间隙中，其中，所述模制材料围绕所述第一管芯和所述第二管芯的每个的周边；实施分割工艺以形成第一封装组件和第二封装组件，所述第一封装组件包括所述第一管芯和所述再分布结构的第一部分，并且所述第二封装组件包括所述第二管芯和所述再分布结构的第二部分；将衬底接合至所述第一封装组件，所述衬底接合至所述再分布结构的所述第一部分的与所述第一管芯相对的侧；以及将环附接至所述衬底，其中，所述环围绕所述第一管芯和所述再分布结构的所述第一部分，并且其中，所述环包括：所述环的第一部分，包括第一材料；以及所述环的第二部分，包括第二材料，所述第二材料与所述第一材料不同，其中，所述环的所述第二部分的每个设置在所述环的对应拐角区域处。

本申请的又一些实施例提供了一种半导体器件，包括：封装组件，包括：再分布结构；以及第一管芯，耦合至所述再分布结构；衬底，耦合至所述再分布结构，其中，所述再分布结构设置在所述第一管芯和所述衬底之间；环，设置在所述衬底上方并且耦合至所述衬底，所述环围绕所述第一管芯和所述再分布结构，并且其中，所述环包括：所述环的第一部分，包括第一材料；以及所述环的第二部分，包括第二材料，所述第二材料与所述第一材料不同，其中，所述环的所述第二部分的每个设置在所述环的对应拐角区域处。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本公开实施例的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图6A示出了根据一些实施例的集成电路封装件的形成中的中间阶段的截面图。

图6B示出了根据一些实施例的集成电路管芯的截面图。

图7至图12B示出了根据一些实施例的集成电路封装件的形成中的中间阶段的截面图和顶视图。

图12C和图12D示出了根据其它实施例的集成电路封装件的形成中的中间阶段的截面图。

图13A和图13B示出了根据其它实施例的集成电路封装件的形成中的中间阶段的截面图和顶视图。

图14A和图14B示出了根据其它实施例的集成电路封装件的形成中的中间阶段的截面图和顶视图。

图15A和图15B示出了根据其它实施例的集成电路封装件的形成中的中间阶段的截面图和顶视图。

图16A和图16B示出了根据其它实施例的集成电路封装件的形成中的中间阶段的截面图和顶视图。

图17A和图17B示出了根据其它实施例的集成电路封装件的形成中的中间阶段的截面图和顶视图。

图18A和图18B示出了根据其它实施例的集成电路封装件的形成中的中间阶段的截面图和顶视图。

具体实施方式

以下公开内容提供了许多用于实现本公开实施例的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开实施例。当然，这些仅仅是实例，并不旨在进行限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开实施例可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文可以使用诸如“位于…下面”、“在…下方”、“下部”、“位于…上面”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

各个实施例包括集成电路封装件及其形成方法。集成电路封装件包括：封装组件，包括接合至中介层(也称为再分布结构)的一个或多个半导体芯片；以及封装衬底，接合至中介层的与一个或多个半导体芯片相对的侧。在封装衬底的外围上分配密封粘合剂，并且随后在封装衬底上放置环。环通过密封粘合剂与封装衬底接触。当在顶视图中观察时，环可以是正方形或矩形，并且可以包括第一部分，第一部分包括具有第一热膨胀系数(CTE)的第一材料。环也可以包括第二部分，第二部分包括第二材料，其中，第二部分的每个设置在环的拐角区域处。例如，当在顶视图中观察时，环的每个第二部分可以具有L形状，并且可以在环的对应拐角区域处嵌入在环的第一部分中。具体地，环的每个第二部分可以设置在环的内部拐角区域处，其中，环的内部拐角也是对应L形状的内部拐角，并且其中，L形状的内部拐角是指L形状的两个臂相遇的接合点(例如，以在两个臂之间形成90°的角度)。第二材料可以具有小于第一热膨胀系数(CTE)的第二热膨胀系数(CTE)。这样的实施例的有利特征包括允许通过调整例如环的第二部分的形状、体积和位置来调整环的总热膨胀系数(CTE)。因此，可以优化环的总热膨胀系数(CTE)，以最小化集成电路封装件内的热应力，以减小封装衬底的翘曲的风险。此外，这种优化也可以减小集成电路封装件的界面处的热应力，使得形成裂缝或分层的风险减小。因此，改进了封装件可靠性。

现在将关于扇出封装件中的晶圆上芯片上系统(SoCoW)器件来描述实施例。然而，所描述的实施例不旨在限制实施例，因为所提出的想法可以包括在广泛的实施例中，包括任何合适的技术生成，所有这些都完全旨在包括在范围内。

图1至图12B示出了根据一些实施例的在用于形成第一封装组件100的工艺期间的中间步骤的截面图和顶视图。图1至图5示出了再分布结构46(随后在图5中示出)的形成。在一些实施例中，再分布结构46可以称为有机中介层。图1示出了载体20和形成在载体20上的释放膜22。载体20可以是玻璃载体、硅晶圆、有机载体等。根据一些实施例，载体20可以具有圆形顶视形状。释放膜22可以由基于聚合物的材料和/或基于环氧树脂的热释放材料(诸如光-热转换(LTHC)材料)形成，其能够在诸如激光束的辐射下分解，使得载体20可以从将在随后工艺中形成的上面结构剥离。在其它实施例中，释放膜22可以是紫外(UV)胶，当暴露于UV光时，UV胶失去其粘性。释放膜22可以作为液体分配并且固化，可以是层压至载体20上的层压膜等。释放膜22的顶面可以是齐平的，并且可以具有高度的平面度。

再分布结构46(随后在图5中示出)包括形成在释放膜22上方的多个绝缘层24和多个RDL 26(例如，导线)。在释放膜22上形成绝缘层24-1，绝缘层24-1是绝缘层24中的一个。根据本公开的一些实施例，绝缘层24-1由诸如氧化硅、氮化硅等的介电材料形成。在实施例中，绝缘层24-1可以包括有机材料，其可以是聚合物。有机材料也可以是光敏材料。例如，绝缘层24-1可以由聚酰亚胺、聚苯并噁唑(PBO)、苯并环丁烯(BCB)等形成或包括聚酰亚胺、聚苯并噁唑(PBO)、苯并环丁烯(BCB)等。绝缘层24-1可以通过旋涂、层压、CVD等或它们的组合来形成。

在绝缘层24-1上形成RDL 26-1，RDL 26-1是RDL 26中的一个。RDL 26-1的形成可以包括：在绝缘层24-1上方形成金属晶种层(未示出)；在金属晶种层上方形成图案化掩模(未示出)，诸如光刻胶；以及然后对暴露的金属晶种层实施金属镀工艺。然后去除图案化掩模和金属晶种层的由图案化掩模覆盖的部分，留下如图1中所示的RDL 26-1。根据本公开的一些实施例，金属晶种层包括钛层和钛层上方的铜层。在实施例中，镀金属包括铜、铝等。金属晶种层可以使用例如物理气相沉积(PVD)或相似工艺来形成。镀可以使用例如化学电镀工艺来实施。图2至图5示出了额外绝缘层24(例如，包括绝缘层24-2、24-3、24-4和24-5)和额外RDL 26(例如，包括RDL 26-2、26-3和26-4)的形成。在图2中，绝缘层24-2首先形成在RDL 26-1上。绝缘层24-2的底面与RDL 26-1和绝缘层24-1的顶面接触。绝缘层24-2可以由诸如氧化硅、氮化硅等的介电材料形成。在实施例中，绝缘层24-2可以包括有机材料，其可以是聚合物。有机材料也可以是光敏材料。例如，绝缘层24-2可以由聚酰亚胺、聚苯并噁唑(PBO)、苯并环丁烯(BCB)等形成或包括聚酰亚胺、聚苯并噁唑(PBO)、苯并环丁烯(BCB)等。绝缘层24-2可以通过旋涂、层压、CVD等或它们的组合来形成。然后图案化绝缘层24-2以在其中形成通孔开口(由随后形成的RDL 26-2的通孔部分占据)。因此，RDL 26-1的一些部分通过绝缘层24-2中的开口暴露。

在图3中，RDL 26-2形成在绝缘层24-2上，其中，RDL 26-2电连接至RDL 26-1。RDL26-2包括延伸至绝缘层24-2中的开口中的通孔部分和绝缘层24-2上方的迹线部分(金属线部分)。根据一些实施例，RDL 26-2的形成可以包括：沉积延伸至通孔开口中的毯式金属晶种层；以及形成并且图案化镀掩模(诸如光刻胶)，其中开口形成在镀掩模中并且位于通孔开口正上方。然后，实施镀工艺以镀金属材料，金属材料完全填充通孔开口，并且具有高于绝缘层24-2的顶面的一些部分。然后去除镀掩模，随后是蚀刻工艺以去除金属晶种层的先前由镀掩模覆盖的暴露部分。金属晶种层和镀金属材料的剩余部分形成RDL 26-2。RDL 26-2包括金属迹线部分和通孔部分(也称为通孔)。迹线部分位于绝缘层24-2上方，并且通孔部分位于绝缘层24-2中。通孔的每个可以具有锥形轮廓，其中上部部分宽于对应下部部分。金属晶种层和镀材料可以由相同的材料或不同的材料形成。例如，金属晶种层可以包括钛层和钛层上方的铜层。RDL 26-2的镀金属材料可以包括金属或金属合金，包括铜、铝、钨等或它们的合金。

图4示出了，在形成RDL 26-2之后，可以形成更多的绝缘层和对应的RDL，其中上部RDL位于相应下部RDL上方并且接合在下部RDL上。例如，图4示出了绝缘层24-3、24-4和24-5以及RDL 26-3和26-4作为实例。应该理解，在其它实施例中，可以形成比图4中所示更少或更多的绝缘层和RDL。绝缘层24-3、24-4和24-5的材料可以选自与绝缘层24-1和24-2相同的候选材料组(或不同的候选材料组)，并且绝缘层24-3、24-4和24-5可以使用类似的形成工艺来形成。RDL 26-3和26-4也可以由与RDL 26-1和26-2类似的材料并且使用与RDL 26-1和26-2类似的形成工艺形成。

使用可接受的光刻和蚀刻技术来图案化绝缘层24的最顶部绝缘层(例如，绝缘层24-5)，以在绝缘层24-5中形成暴露RDL 26的最顶部RDL(例如，RDL 26-4)的开口。绝缘层24-5中的开口的位置对应于导电连接件42(随后在图5中示出)将要形成的位置，以用于在随后的步骤中将再分布结构46电连接至其它封装组件。

在图5中，可以形成导电连接件42。在实施例中，导电连接件42可以是微凸块、球栅阵列(BGA)连接件、焊料球、金属柱、可控塌陷芯片连接(C4)凸块、化学镀镍-化学镀钯-浸金技术(ENEPIG)形成的凸块等。导电连接件42可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件42通过最初通过蒸发、电镀、印刷、焊料转移、球放置等形成焊料层来形成。一旦在结构上已经形成焊料层，可以实施回流，以将材料成形为期望的凸块形状。

在另一实施例中，导电连接件42包括通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(诸如铜柱)。金属柱可以是无焊料的，并且具有基本上垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属覆盖层。金属覆盖层可以包括镍、锡、锡-铅、金、银、钯、铟、镍-钯-金、镍-金等或它们的组合，并且可以通过镀工艺来形成。

在其它实施例中，再分布结构46可以由包括半导体的中介层(图中未示出)替换。包括半导体的中介层可以包括块状半导体衬底、SOI衬底、多层半导体衬底等。衬底的半导体材料可以是：硅；锗；化合物半导体，包括硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用其它衬底，诸如多层或梯度衬底。包括半导体的中介层可以包括掺杂或未掺杂的衬底。在一些实施例中，包括半导体的中介层中将不包括有源器件，但是包括半导体的中介层可以包括形成在衬底的第一表面中和/或上的无源器件。

包括半导体的中介层可以包括从衬底的第一表面延伸至衬底的第二表面的通孔(TV)。当衬底是硅衬底时，TV有时也称为衬底通孔或硅通孔。中介层也可以包括衬底的第一表面上方的再分布结构，其中，再分布结构电连接至衬底的TV。在一些实施例中，再分布结构可以使用类似于上面关于再分布结构46所描述的那些的一种或多种方法来形成。

在图6A至图6B中，一个或多个封装组件50A和一个或多个封装组件50B接合至再分布结构46。例如，在图6A中，两个封装组件50A和两个封装组件50B示出为接合至再分布结构46。每个封装组件50A可以包括半导体管芯。在实施例中，每个封装组件50A可以包括片上系统(SoC)管芯，SoC管芯包括封装为系统的多个器件管芯等。器件管芯可以包括逻辑管芯、存储器管芯、输入输出管芯、集成无源器件(IPD)等或它们的组合。例如，每个封装组件50A的逻辑器件管芯可以是中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、移动应用管芯、微控制单元(MCU)管芯、基带(BB)管芯、应用处理器(AP)管芯等。每个封装组件50A的存储器管芯可以包括静态随机存取存储器(SRAM)管芯、动态随机存取存储器(DRAM)管芯等。在其它实施例中，每个封装组件50A可以包括专用集成电路(ASIC)管芯。

图6B示出了当封装组件50A是半导体管芯时的示例性封装组件50A的详细视图。封装组件50A可以形成在晶圆中，晶圆可以包括在随后步骤中分割以形成多个集成电路管芯的不同器件区域。可以根据适用的制造工艺来处理封装组件50A，以形成集成电路。例如，封装组件50A包括半导体衬底152，诸如掺杂或未掺杂的硅，或者绝缘体上半导体(SOI)衬底的有源层。半导体衬底152可以包括：其它半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用其它衬底，诸如多层或梯度衬底。半导体衬底152具有有时称为前侧的有源表面(例如，图6B中面向上的表面)以及有时称为背侧的非有源表面(例如，图6B中面向下的表面)。

可以在半导体衬底152的正面处形成器件(由晶体管表示)154。器件154可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。层间电介质(ILD)156位于半导体衬底152的正面上方。ILD 156围绕器件154并且可以覆盖器件154。ILD 156可以包括由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)等的材料形成的一个或多个介电层。

导电插塞158延伸穿过ILD 156，以电和物理耦合器件154。例如，当器件154是晶体管时，导电插塞158可以耦合晶体管的栅极和源极/漏极区域。源极/漏极区域可以是指源极或漏极，单独或共同取决于上下文。导电插塞158可以由钨、钴、镍、铜、银、金、铝等或它们的组合形成。互连结构160位于ILD 156和导电插塞158上方。互连结构160互连器件154以形成集成电路。互连结构160可以通过例如ILD 156上的介电层中的金属化图案来形成。金属化图案包括形成在一个或多个低k介电层中的金属线和通孔。互连结构160的金属化图案通过导电插塞158电耦合至器件154。

封装组件50A还包括制成外部连接的焊盘162，诸如铝焊盘。焊盘162位于封装组件50A的有源侧上，诸如互连结构160中和/或上。一个或多个钝化膜164位于封装组件50A上，诸如互连结构160和焊盘162的部分上。开口穿过钝化膜164延伸至焊盘162。诸如导电柱(例如，由诸如铜的金属形成)的管芯连接件166延伸穿过钝化膜164中的开口，并且物理和电耦合至相应的焊盘162。管芯连接件166可以通过例如镀等来形成。管芯连接件166电耦合封装组件50A的相应集成电路。

可选地，焊料区域(例如，焊料球或焊料凸块)可以设置在焊盘162上。焊料球可以用于对封装组件50A实施芯片探针(CP)测试。可以对封装组件50A实施CP测试，以确定封装组件50A是否是已知良好管芯(KGD)。因此，仅封装组件50A(其是KGD)经历随后处理并且封装，并且不封装未通过CP测试的管芯。在测试之后，可以在随后的处理步骤中去除焊料区域。

介电层168可以(或者可以不)位于封装组件50A的有源侧上，诸如钝化膜164和管芯连接件166上。介电层168横向密封管芯连接件166，并且介电层168与封装组件50A横向共末端。最初，介电层168可以掩埋管芯连接件166，从而使得介电层168的最顶面位于管芯连接件166的最顶面之上。在焊料区域设置在管芯连接件166上的一些实施例中，介电层168也可以掩埋焊料区域。可选地，可以在形成介电层168之前去除焊料区域。

介电层168可以是：聚合物，诸如PBO、聚酰亚胺、BCB等；氮化物，诸如氮化硅等；氧化物，诸如氧化硅、PSG、BSG、BPSG等；等或它们的组合。介电层168可以例如通过旋涂、层压、化学气相沉积(CVD)等来形成。在一些实施例中，在封装组件50A的形成期间，管芯连接件166通过介电层168暴露。在一些实施例中，管芯连接件166保持掩埋，并且在用于封装封装组件50A的随后工艺期间暴露。暴露管芯连接件166可以去除管芯连接件166上可能存在的任何焊料区域。

在实施例中，形成导电连接件47(其随后也可以称为UBM，并且在图6A中示出)以用于外部连接至封装组件50A。导电连接件47具有位于介电层168的主表面上并且沿介电层168的主表面延伸的凸块部分，并且可以具有延伸穿过介电层168以电耦合至互连结构160和焊盘162的通孔部分。因此，导电连接件47电耦合至封装组件50A。导电连接件47可以由与互连结构160的金属化图案相同的材料形成。

在一些实施例中，封装组件50A是包括多个半导体衬底152的堆叠器件。例如，封装组件50A可以是包括多个存储器管芯的存储器器件，诸如混合存储器多维数据集(HMC)模块、高带宽存储器(HBM)模块等。在这样的实施例中，封装组件50A包括通过衬底通孔(TSV)互连的多个半导体衬底152。半导体衬底152的每个可以(或者可以不)具有互连结构160。

每个封装组件50B可以是类似于上面关于图6B描述的封装组件50A的半导体管芯。封装组件50B的每个可以包括片上系统管芯、逻辑管芯、DRAM管芯、SRAM管芯、中央处理单元管芯、I/O管芯、这些的组合等。例如，每个封装组件50B可以包括存储器管芯，诸如DRAM管芯(例如，高带宽存储器(HBM)管芯)等。存储器管芯可以是分立的存储器管芯，或者可以是包括多个堆叠的存储器管芯的管芯堆叠件的形式。在一些实施例中，封装组件50B是裸管芯(有时称为裸芯片)，并且是没有密封或者包括扇出再分布结构的半导体管芯。

进一步参考图6A，在一些实施例中，封装组件50A和封装组件50B使用诸如焊料等的导电连接件44而接合至再分布结构46。例如，焊料可以放置在封装组件50A和封装组件50B的导电连接件47或导电连接件42上，并且封装组件50A和封装组件50B可以放置在导电连接件42上，并且实施回流工艺。导电连接件44也可以包括非焊料金属柱，或者非焊料金属柱上方的金属柱和焊料盖，其也可以通过镀来形成。也可以使用其它类型的接合，诸如金属至金属直接接合、混合接合(包括电介质至电介质接合和金属至金属直接接合)等。在实施例中，在封装组件50A和封装组件50B接合至再分布结构46之后，封装组件50A的顶面可以与封装组件50B的顶面齐平。在其它实施例中，在封装组件50A和封装组件50B接合至再分布结构46之后，封装组件50A的顶面可以与封装组件50B的顶面位于不同的水平处。

应该理解，虽然图6A示出了耦合至再分布结构46的两个封装组件50A和两个封装组件50B，但是其它数量的封装组件50A和封装组件50B可以耦合至再分布结构46。

在图7中，在封装组件50A和再分布结构46之间以及封装组件50B和再分布结构46之间形成底部填充物56。底部填充物56也可以填充每个封装组件50A和相邻封装组件50B之间的间隙。在一些实施例中，底部填充物56包括基底材料，诸如环氧树脂以及环氧树脂中的填充物颗粒，并且可以在附接封装组件50A和封装组件50B之后通过毛细流动工艺来沉积，或者可以在附接封装组件50A和封装组件50B之前通过合适的沉积方法来形成。一些示例性基底材料包括环氧树脂胺、环氧树脂酸酐、环氧树脂苯酚等或它们的组合。填充物颗粒可以由介电材料形成，并且可以包括二氧化硅、氧化铝、氮化硼等，其可以是球形颗粒的形式。底部填充物56在形成之后可以经历固化工艺。图7示出了实施例，其中底部填充物56具有与封装组件50A和封装组件50B的顶面齐平的平坦顶面。在一些实施例中，底部填充物56的顶面可能不平坦，并且可能低于封装组件50A和封装组件50B的顶面。

在图8中，封装组件50A和封装组件50B密封在密封剂60中。密封剂60可以通过压缩模制、传递模制等来施加，并且可以形成在第一封装组件100上方，从而使得掩埋或覆盖封装组件50A和封装组件50B。密封剂60可以以液体或半液体形式施加，并且随后例如在约120℃和约180℃之间范围内的温度下固化。密封剂60可以包括模塑料、模制底部填充物、环氧树脂和/或树脂。模塑料可以包括基底材料和基底材料中的填充物颗粒，基底材料可以是聚合物、树脂、环氧树脂等。填充物颗粒可以是SiO₂、Al₂O₃、二氧化硅等的介电颗粒，并且可以具有球形形状。此外，球形填充物颗粒可以具有相同或不同的直径。密封剂60还可以围绕底部填充物56。在底部填充物56和密封剂60之间可以存在可区分的界面。

在随后的工艺中，实施诸如化学机械抛光(CMP)工艺或机械研磨工艺的平坦化工艺来抛光密封剂60。由于平坦化工艺，封装组件50A和封装组件50B的顶面可以暴露。

图9示出了载体交换以及在再分布结构46的侧上形成导电连接件。载体66使用释放膜68而附接至密封剂60的表面以及封装组件50A和封装组件50B的暴露表面。图8中所示的载体20从第一封装组件100脱离。脱离工艺可以包括将光束(诸如激光束或UV光)投射在图8中所示的释放膜22上，并且光束穿透载体20，载体20可以是透明的。由于曝光(诸如激光扫描)，释放膜22由光束的热量分解，并且载体20可以从释放膜22移开。对应的工艺也称为剥离。

由于剥离工艺，绝缘层24-1暴露。在再分布结构46上形成UBM 70和导电连接件72。形成工艺可以包括：图案化绝缘层24-1以形成暴露RDL 26-1的开口；以及形成UBM 70，UBM70延伸至绝缘层24-1中的开口中。UBM 70可以通过使用任何合适的方法首先沉积导电金属来形成，例如，溅射、蒸发、PECVD等。然后，使用合适的光刻掩蔽和蚀刻工艺来去除导电金属的部分，并且导电金属的剩余部分形成UBM 70。UBM 70可以由镍、铜、钛或它们的多层形成或包括镍、铜、钛或它们的多层。在一些实施例中，UBM 70的每个包括钛层和钛层上方的铜层。

导电连接件72形成在UBM 70上。在实施例中，导电连接件72可以是可控塌陷芯片连接(C4)凸块等。在一些实施例中，导电连接件72通过最初通过蒸发、电镀、印刷、焊料转移、球放置等在UBM 70的暴露部分上形成焊料层以及之后回流焊料层来形成。因此，导电连接件72是焊料区域。导电连接件72也可以包括非焊料金属柱，或者非焊料金属柱上方的金属柱和焊料盖，其也可以通过镀来形成。

在图10中，载体66从第一封装组件100脱离，留下剩余的晶圆结构102。脱离工艺可以包括将光束(诸如激光束或UV光)投射在图9中所示的释放膜68上，并且光束穿透载体66，载体66可以是透明的。由于曝光(诸如激光扫描)，释放膜68由光束的热量分解，并且载体66可以从释放膜68移开。晶圆结构102然后放置在由框架75支撑的带73上。

在图11中，(先前在图10中示出)然后在相邻区域104P之间沿划线78(先前在图10中示出)分割带73上的晶圆结构102，使得晶圆结构102分隔成分立封装结构103。

进一步参考图11，然后每个分立封装结构103接合至封装组件82。接合经由导电连接件72来进行，导电连接件72可以包括焊料区域。封装组件82可以是或可以包括中介层、封装件、芯衬底、无芯衬底、印刷电路板等。图11示出了实施例，其中封装组件82包括衬底芯93和衬底芯93上方的接合焊盘98。衬底芯93可以由诸如硅、锗、金刚石等的半导体材料制成。可选地，也可以使用化合物材料，诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、这些的组合等。此外，衬底芯93可以是SOI衬底。通常，SOI衬底包括半导体材料层，诸如外延硅、锗、硅锗、SOI、SGOI或它们的组合。在一个可选实施例中，衬底芯93基于绝缘芯，诸如玻璃纤维增强树脂芯。一种示例性芯材料是玻璃纤维树脂，诸如FR4。用于芯材料的可选材料包括双马来酰亚胺-三嗪BT树脂，或者可选地其它PCB材料或膜。诸如ABF或其它层压材料的积聚膜可以用于衬底芯93。

衬底芯93可以包括有源和无源器件(未示出)。诸如晶体管、电容器、电阻器、这些的组合等的各种各样的器件可以用于生成用于器件堆叠件的设计的结构和功能要求。器件可以使用任何合适的方法来形成。

衬底芯93也可以包括金属化层和通孔(未示出)，其中接合焊盘98物理和/或电耦合至金属化层和通孔。金属化层可以形成在有源和无源器件上方，并且设计为连接各个器件以形成功能电路。金属化层可以由介电材料(例如，低k介电材料)和导电材料(例如，铜)的交替层形成，其中通孔互连导电材料层，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双重镶嵌等)来形成。在一些实施例中，衬底芯93基本上没有有源和无源器件。

在一些实施例中，回流导电连接件72以将分立封装结构103附接至接合焊盘98。导电连接件72将封装组件82(包括衬底芯93中的金属化层)电和/或物理耦合至分立封装结构103。在一些实施例中，在衬底芯93上形成阻焊剂96。导电连接件72可以设置在阻焊剂96中的开口中，以电和机械耦合至接合焊盘98。阻焊剂96可以用于保护衬底芯93的区免受外部损坏的影响。

导电连接件72在其上形成有环氧树脂焊剂(未示出)，然后回流在分立封装结构103附接至封装组件82之后剩余环氧树脂焊剂的至少一些环氧树脂部分。该剩余的环氧树脂部分可以用作底部填充物，以减小应力并且保护由于回流导电连接件72而产生的接头。底部填充物86可以分配至再分布结构46和封装组件82之间的间隙中。底部填充物86也可以设置在再分布结构46和分立封装结构103的侧壁上。根据一些实施例，底部填充物86包括基底材料和混合在基底材料中的填充物颗粒。基底材料可以包括树脂、环氧树脂和/或聚合物。一些示例性基底材料包括环氧树脂胺、环氧树脂酸酐、环氧树脂苯酚等或它们的组合。填充物颗粒由介电材料形成，并且可以包括二氧化硅、氧化铝、氮化硼等，其可以是球形颗粒的形式。底部填充物86可以以可流动的形式分配，并且然后固化。

在图12A至图12B中，在封装组件82上分配粘合材料94，并且环95耦合至封装组件82。图12A示出了第一封装组件100沿图12B中所示的线A-A’的截面图。粘合材料94可以包括适合于将诸如环的组件密封至封装组件82上的任何材料，诸如环氧树脂、聚氨酯、聚氨酯、硅酮弹性体等。粘合材料94可以分配至封装组件82的外部部分或外围，从而使得粘合材料94位于分立封装结构103和封装组件82的边缘之间。根据一些实施例，然后，环95使用粘合材料94而附接至封装组件82。环95可以用于从第一封装组件100散热，并且用于在随后的制造工艺和使用期间为封装组件82提供额外的支撑。环95也可以用于控制并且最小化第一封装组件100内的热应力，以减小封装组件82的翘曲的风险。环95可以放置在封装组件82上，使得环95围绕并且包围封装组件50A、封装组件50B、底部填充物56、底部填充物86和密封剂60。在环95放置在封装组件82上之后，可以实施固化工艺以固化粘合材料94并且加强环95和封装组件82之间的耦合。在实施例中，环95可以包括环结构，环结构包括盖。

当在顶视图中观察时，环95可以是正方形或矩形，并且可以包括环90的第一部分，环90的第一部分包括具有第一热膨胀系数(CTE)的第一材料。环95也可以包括环92的第二部分，环92的第二部分包括第二材料，其中，环92的每个第二部分设置在环95的对应拐角区域处。例如，当在顶视图中观察时，环92的每个第二部分可以具有L形状，并且在环95的对应拐角区域处嵌入在环90的第一部分中。具体地，环92的每个第二部分可以设置在环95的对应内部拐角区域处，其中，环92的第二部分的L形状的内部拐角也用作环95的内部拐角，并且其中，L形状的内部拐角是指L形状的两个臂相遇的接合点，在两个臂之间形成90°的角度。第二材料可以具有小于第一热膨胀系数(CTE)的第二热膨胀系数(CTE)。在实施例中，第一材料可以包括铜等，并且第二材料可以包括铝等。在实施例中，第一CTE可以在从16ppm/℃至20ppm/℃的范围内，并且第二CTE可以在从8ppm/℃至14ppm/℃的范围内。在实施例中，环95在将环95附接至封装组件82之前形成。例如，环92的第二部分与环90的第一部分组合(例如，通过在环95的对应拐角区域处将环92的每个第二部分嵌入环90的第一部分中)，从而使得环92的每个第二部分和环90的第一部分在将环95附接至封装组件82之前物理接触。在实施例中，环90的第一部分的高度H1可以与环92的第二部分的高度H2相同。在实施例中，环90的第一部分的高度H1可以与环92的第二部分的高度H2不同。

图12B示出了图12A中所示的第一封装组件100的顶视图。图12B示出了第一轴(例如，x轴)和第二轴(例如，y轴)，其中，第一轴和第二轴彼此正交。第一封装组件100可以包括与环90的第一部分组合的环92的四个第二部分(例如，通过在环95的对应拐角区域处将环92的每个第二部分嵌入环90的第一部分中)，从而使得环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状，其中，环92的第二部分的四个侧壁与环90的第一部分物理接触。此外，环92的每个第二部分可以设置在环95的对应内部拐角区域处，其中，环92的第二部分的L形状的内部拐角也用作环95的内部拐角，并且其中，L形状的内部拐角是指L形状的两个臂相遇的接合点，在两个臂之间形成90°的角度。

由于用于形成第一封装组件100的方法，可以实现优势，第一封装组件100包括附接至封装组件82的环95，当在顶视图中观察时，环95是正方形或矩形。环95包括环90的第一部分，环90的第一部分包括具有在从16ppm/℃至20ppm/℃的范围内的第一CTE的第一材料(例如，铜等)。环95也包括环92的第二部分，其中，环92的每个第二部分在环95的对应拐角区域处嵌入在环90的第一部分中，并且其中，环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状。环92的第二部分包括具有在从8ppm/℃至14ppm/℃的范围内的第二CTE的第二材料(例如，铝等)，并且第二CTE低于第一CTE。这些优势包括允许调整环95的总热膨胀系数(CTE)。因此，可以优化环95的总热膨胀系数(CTE)，以最小化第一封装组件100内的热应力，以减小封装组件82的翘曲的风险。此外，这种优化也可以减小第一封装组件100的界面处的热应力，使得形成裂缝或分层(例如，在再分布结构46和分立封装结构103之间)的风险减小。因此，改进了封装件可靠性。例如，仅包括具有第一CTE的第一材料的环95可能使得环95的总CTE太高，并且可能在操作期间在第一封装组件100内产生显著的热失配应力，这增加了第一封装组件100内的分层或裂缝的风险。因此，可能减小封装件可靠性。此外，仅包括具有第二CTE的第二材料的环95可能使得环95的总CTE太低，并且将使得封装组件82的翘曲的风险增加。因此，可能在第一封装组件100中引起机械应力，这增加了第一封装组件100内的分层或裂缝的风险。因此，也将不利地影响封装件可靠性。

在实施例中，环95可以具有在平行于第二轴(例如，y轴)的方向上测量的宽度W1，并且环92的每个第二部分可以具有在平行于第二轴(例如，y轴)的方向上测量的宽度W2。在实施例中，环95可以具有在平行于第一轴(例如，x轴)的方向上测量的长度L1，并且环92的每个第二部分可以具有在平行于第一轴(例如，x轴)的方向上测量的长度L2。在实施例中，长度L2和宽度W2可以相同。在实施例中，长度L2和宽度W2不同。在实施例中，宽度W2与宽度W1的比率可以在从0.1至0.4的范围内。在实施例中，长度L2与长度L1的比率可以在从0.1至0.4的范围内。在实施例中，长度L2和宽度W2可以大于1mm。

通过使环92的每个第二部分的宽度W2与环95的宽度W1的比率在从0.1至0.4的范围内，可以实现优势。通过使环92的每个第二部分的长度L2与环95的长度L1的比率在从0.1至0.4的范围内，也可以实现进一步优势。这些优势包括允许调整并且优化环95的总热膨胀系数(CTE)，以最小化第一封装组件100内的热应力，以减小封装组件82的翘曲的风险。此外，这种优化也可以减小第一封装组件100的界面处的热应力，使得形成裂缝或分层的风险减小。因此，改进了封装件可靠性。例如，环92的每个第二部分的宽度W2与环95的宽度W1的比率小于0.1，或者环92的每个第二部分的长度L2与环95的长度L1的比率小于0.1，可能在操作期间在第一封装组件100内产生显著的热失配应力(由于环95的总CTE太高)，这增加了第一封装组件100内的分层(例如，在再分布结构46和分立封装结构103之间)或裂缝的风险。相反，环92的每个第二部分的宽度W2与环95的宽度W1的比率大于0.4，或者环92的每个第二部分的长度L2与环95的长度L1的比率大于0.4，将使得封装组件82的翘曲的风险增加。因此，可能在第一封装组件100中引起机械应力，导致第一封装组件100内的分层或裂缝的风险增加。因此，将不利地影响封装件可靠性。

通过使环92的每个第二部分的长度L2和宽度W2大于1mm，可以实现优势。这些优势包括允许环92的第二部分在环92的第二部分的底面处具有可以用于使用粘合材料94牢固地附接至封装组件82的足够表面区。例如，长度L2和/或宽度W2小于1mm可能使得环92的第二部分从封装组件82脱离的风险增加，这是由于不足以牢固地附接至封装组件82的较小的可用表面区。因此，可能降低封装件可靠性。

图12C至图12D示出了根据可选实施例的第一封装组件100。除非另有说明，否则该实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图12B中所示实施例中通过相同工艺形成的相同组件。因此，工艺步骤和适用的材料在本文中可以不再重复。该实施例的初始步骤与图1至图11中所示的基本上相同。

图12C至图12D的实施例与图12A至图12B的实施例的不同之处在于，在图12C至图12D的实施例中，在将环90的第一部分和环92的第二部分附接至封装组件82之前，环90的第一部分和环92的第二部分没有组合在一起以形成环95。在图12C中，粘合材料94以与先前在图12A中所描述类似的方式分配在封装组件82上。根据一些实施例，在粘合材料94分配在封装组件82上之后，然后环92的第二部分使用粘合材料94而附接至封装组件82。环92的第二部分附接在适当位置，从而使得当环90的第一部分随后附接至封装组件82时，环92的每个第二部分将设置在环95的对应拐角区域处，如图12D中所示。

在图12D中，在环92的第二部分附接至第一封装组件100之后，环90的第一部分使用粘合材料94而附接至封装组件82，从而使得环90的第一部分和环92的第二部分物理接触并且组合以形成环95。在环90的第一部分放置在封装组件82上之后，可以实施固化工艺以固化粘合材料94并且加强环95和封装组件82之间的耦合。

在其它实施例中，在粘合材料94分配在封装组件82上之后，如先去在图12A中所描述，环90的第一部分使用粘合材料94而附接至封装组件82。在环90的第一部分附接至封装组件82之后，环92的第二部分使用粘合材料94而附接至第一封装组件100，从而使得环90的第一部分和环92的第二部分物理接触并且组合以形成环95。在环92的第二部分放置在封装组件82上之后，可以实施固化工艺以固化粘合材料94并且加强环95和封装组件82之间的耦合。

图13A至图13B示出了根据可选实施例的第一封装组件100。除非另有说明，否则该实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图12D中所示实施例中通过相同工艺形成的相同组件。因此，工艺步骤和适用的材料在本文中可以不再重复。

图13A示出了第一封装组件100沿图13B中所示的线B-B’的截面图。图13B示出了图13A中所示的第一封装组件100的顶视图。在图13A至图13B的实施例中，第一封装组件100可以包括与环90的第一部分组合的环92的四个第二部分(例如，通过在环95的对应拐角区域处将环92的每个第二部分嵌入环90的第一部分中)，从而使得环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状，其中，环92的第二部分的四个侧壁与环90的第一部分物理接触。环90的第一部分和环92的第二部分使用粘合材料94而附接至封装组件82。此外，环90的第一部分也可以在环92的第二部分上方延伸并且与环92的第二部分重叠，从而使得环92的每个第二部分的顶面与环90的第一部分物理接触。在实施例中，环90的第一部分的高度H3可以与环92的第二部分的高度H4不同。在实施例中，高度H3大于高度H4。

图14A至图14B示出了根据可选实施例的第一封装组件100。除非另有说明，否则该实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图13B中所示实施例中通过相同工艺形成的相同组件。因此，工艺步骤和适用的材料在本文中可以不再重复。

图14A示出了第一封装组件100沿图14B中所示的线C-C’的截面图。图14B示出了图14A中所示的第一封装组件100的顶视图。在图14A至图14B的实施例中，第一封装组件100可以包括与环90的第一部分组合的环92的四个第二部分(例如，通过在环95的对应拐角区域处将环92的每个第二部分嵌入环90的第一部分中)，从而使得环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状。环90的第一部分和环92的第二部分使用粘合材料94而附接至封装组件82。环92的每个第二部分可以具有突出部分92P和非突出部分92U，其中，突出部分92P比非突出部分92U在横向方向上从分立封装结构103的相邻侧壁延伸得更远。在实施例中，突出部分可以具有宽度W3，并且非突出部分92U可以具有宽度W4，其中，宽度W3大于宽度W4。在实施例中，突出部分92P是环92的第二部分的顶部部分，并且非突出部分92U是环92的第二部分的底部部分。在其它实施例中，突出部分92P可以设置在沿环92的第二部分的高度H2的任何点。例如，突出部分92P可以是环92的第二部分的底部部分，并且非突出部分92U可以是环92的第二部分的顶部部分。在其它实施例中，突出部分92P可以设置在两个非突出部分92U之间，其中，第一非突出部分92U设置在突出部分92P之上，并且第二非突出部分92U设置在突出部分92P之下。

由于用于形成第一封装组件100的方法，可以实现优势，第一封装组件100包括附接至封装组件82的环95，当在顶视图中观察时，环95是正方形或矩形。环95包括环90的第一部分，环90的第一部分包括具有在从16ppm/℃至20ppm/℃的范围内的第一CTE的第一材料(例如，铜等)。环95也包括环92的第二部分，其中，环92的每个第二部分在环95的对应拐角区域处嵌入在环90的第一部分中，并且其中，环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状。环92的第二部分包括具有在从8ppm/℃至14ppm/℃的范围内的第二CTE的第二材料(例如，铝等)，并且第二CTE低于第一CTE。此外，环92的每个第二部分可以具有一个或多个突出部分92P和一个或多个非突出部分92U，其中，突出部分92P比非突出部分92U在横向方向上从分立封装结构103的相邻侧壁延伸得更远。在实施例中，突出部分可以具有宽度W3，并且非突出部分92U可以具有宽度W4，其中，宽度W3大于宽度W4。这些优势包括允许通过修改突出部分92P的宽度W3和非突出部分92U的宽度W4(例如，以修改环92的每个第二部分的体积)来调整环95的总热膨胀系数(CTE)。因此，可以优化环95的总热膨胀系数(CTE)，以最小化第一封装组件100内的热应力，以减小封装组件82的翘曲的风险。此外，这种优化也可以减小第一封装组件100的界面处的热应力，使得形成裂缝或分层(例如，在再分布结构46和分立封装结构103之间)的风险减小。因此，改进了封装件可靠性。

图15A至图15B示出了根据可选实施例的第一封装组件100。除非另有说明，否则该实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图14B中所示实施例中通过相同工艺形成的相同组件。因此，工艺步骤和适用的材料在本文中可以不再重复。

图15A示出了第一封装组件100沿图15B中所示的线D-D’的截面图。图15B示出了图15A中所示的第一封装组件100的顶视图。在图15A至图15B的实施例中，第一封装组件100可以包括与环90的第一部分组合的环92的四个第二部分(例如，通过在环95的对应拐角区域处将环92的每个第二部分嵌入环90的第一部分中)，从而使得环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状。环90的第一部分和环92的第二部分使用粘合材料94而附接至封装组件82。环92的每个第二部分可以具有多于一个突出部分92P，并且可以具有多于一个非突出部分92U，其中，每个突出部分92P比非突出部分92U从分立封装结构103的相邻侧壁延伸得更远。在实施例中，突出部分92P和非突出部分92U可以以交替的方式布置。

图16A至图16B示出了根据可选实施例的第一封装组件100。除非另有说明，否则该实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图15B中所示实施例中通过相同工艺形成的相同组件。因此，工艺步骤和适用的材料在本文中可以不再重复。

图16A示出了第一封装组件100沿图16B中所示的线E-E’的截面图。图16B示出了图16A中所示的第一封装组件100的顶视图。在图16A至图16B的实施例中，第一封装组件100可以包括与环90的第一部分组合的环92的四个第二部分(例如，通过在环95的对应拐角区域处将环92的每个第二部分嵌入环90的第一部分中)，从而使得环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状。环90的第一部分和环92的第二部分使用粘合材料94而附接至封装组件82。环92的每个第二部分可以具有一个或多个倾斜侧壁，从而使得环90的第一部分和环92的第二部分之间的界面可以以角度α1倾斜。在实施例中，环92的每个第二部分的宽度W5在从环92的第二部分的底面朝着环92的第二部分的顶面移动的方向上减小。

由于用于形成第一封装组件100的方法，可以实现优势，第一封装组件100包括附接至封装组件82的环95，当在顶视图中观察时，环95是正方形或矩形。环95包括环90的第一部分，环90的第一部分包括具有在从16ppm/℃至20ppm/℃的范围内的第一CTE的第一材料(例如，铜等)。环95也包括环92的第二部分，其中，环92的每个第二部分在环95的对应拐角区域处嵌入在环90的第一部分中，并且其中，环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状。环92的第二部分包括具有在从8ppm/℃至14ppm/℃的范围内的第二CTE的第二材料(例如，铝等)，并且第二CTE低于第一CTE。此外，环92的每个第二部分可以具有一个或多个倾斜侧壁，从而使得环90的第一部分和环92的第二部分之间的界面可以以角度α1倾斜。在实施例中，环92的每个第二部分的宽度W5在从环92的第二部分的底面朝着环92的第二部分的顶面移动的方向上减小。这些优势包括允许通过修改环90的第一部分和环92的第二部分之间的界面的倾斜的角度α1(例如，以修改环92的每个第二部分的体积)来调整环95的总热膨胀系数(CTE)。因此，可以优化环95的总热膨胀系数(CTE)，以最小化第一封装组件100内的热应力，以减小封装组件82的翘曲的风险。此外，这种优化也可以减小第一封装组件100的界面处的热应力，使得形成裂缝或分层(例如，在再分布结构46和分立封装结构103之间)的风险减小。因此，改进了封装件可靠性。

图17A至图17B示出了根据可选实施例的第一封装组件100。除非另有说明，否则该实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图16B中所示实施例中通过相同工艺形成的相同组件。因此，工艺步骤和适用的材料在本文中可以不再重复。

图17A示出了第一封装组件100沿图17B中所示的线F-F’的截面图。图17B示出了图17A中所示的第一封装组件100的顶视图。在图17A至图17B的实施例中，第一封装组件100可以包括与环90的第一部分组合的环92的一个或多个第二部分(例如，环92的多达四个第二部分)(例如，通过在环95的对应拐角区域处将环92的每个第二部分嵌入环90的第一部分中)，从而使得环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状。环90的第一部分和环92的一个或多个第二部分使用粘合材料94而附接至封装组件82。

在实施例中，环95可以包括不具有嵌入在环95的角区域内的环92的第二部分的至少一个拐角区域(以及多达三个拐角区域)。例如，图17A至图17B的实施例示出了仅具有与环90的第一部分组合的环92的一个第二部分的第一封装组件100(例如，通过在环95的第一拐角区域处将环92的第二部分嵌入环90的第一部分中)。因此，图17A至图17B中所示的环95具有仅包括环90的第一部分的第一材料的三个拐角区域，并且环95不具有嵌入在这些三个拐角区域中的任何一个内的环92的第二部分。因此，这些三个角区域的每个的内部拐角包括环90的第一部分的第一材料，并且这些三个角区域是环90的第一部分的一部分。

由于用于形成第一封装组件100的方法，可以实现优势，第一封装组件100包括附接至封装组件82的环95，当在顶视图中观察时，环95是正方形或矩形。环95包括环90的第一部分，环90的第一部分包括具有在从16ppm/℃至20ppm/℃的范围内的第一CTE的第一材料(例如，铜等)。环95也包括环92的一个或多个第二部分，其中，环92的每个第二部分在环95的对应拐角区域处嵌入在环90的第一部分中，并且其中，环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状。环92的第二部分包括具有在从8ppm/℃至14ppm/℃的范围内的第二CTE的第二材料(例如，铝等)，并且第二CTE低于第一CTE。此外，环95的至少一个拐角区域(以及多达三个拐角区域)不具有嵌入在环95的拐角区域内的环92的第二部分。这些优势包括允许通过修改嵌入在环95中的环92的第二部分的位置和数量来局部调整环95的不同区域的热膨胀系数(CTE)。因此，可以优化环95的不同区域的热膨胀系数(CTE)，以最小化第一封装组件100内的热应力，以减小封装组件82的翘曲的风险。此外，这种优化也可以减小第一封装组件100的界面处的热应力，使得形成裂缝或分层(例如，在再分布结构46和分立封装结构103之间)的风险减小。因此，改进了封装件可靠性。

图18A至图18B示出了根据可选实施例的第一封装组件100。除非另有说明，否则该实施例(以及随后讨论的实施例)中的相同参考标号表示图1至图17B中所示实施例中通过相同工艺形成的相同组件。因此，工艺步骤和适用的材料在本文中可以不再重复。

图18A示出了第一封装组件100沿图18B中所示的线G-G’的截面图。图18B示出了图18A中所示的第一封装组件100的顶视图。在图18A至图18B的实施例中，第一封装组件100可以包括与环90的第一部分组合的环92的一个或多个第二部分，从而使得环92的每个第二部分和环90的第一部分物理接触。当在顶视图中观察时，环92的每个第二部分可以具有L形状、正方形形状或矩形形状。环90的第一部分和环92的一个或多个第二部分使用粘合材料94而附接至封装组件82。环92的每个第二部分可以在环95的对应拐角区域处嵌入在环90的第一部分中，或者可以沿环95的长度L1或宽度W1沿任何点嵌入在环90的第一部分中，从而使得环92的第二部分的侧壁也用作环95的内边缘。

在实施例中，环92的第二部分可以嵌入在环95的一侧或多侧中。例如，图18A至图18B示出了环92的第二部分仅嵌入在环95的一侧中，并且环95的其余三侧不具有嵌入在它们内的环92的任何第二部分。在实施例中，环92的任何数量的第二部分可以嵌入在环90的任何数量的侧(例如，多达四侧)内。

本公开的实施例具有一些有利的特征。实施例包括集成电路封装件的形成，集成电路封装件包括：封装组件，包括接合至中介层(也称为再分布结构)的一个或多个半导体芯片；以及封装衬底，接合至中介层的与一个或多个半导体芯片相对的侧。在封装衬底的外围上分配密封粘合剂，并且随后在封装衬底上放置环。环通过密封粘合剂与封装衬底接触。当在顶视图中观察时，环可以是正方形或矩形，并且可以包括第一部分，第一部分包括具有第一热膨胀系数(CTE)的第一材料。环也可以包括第二部分，第二部分包括第二材料，其中，第二部分的每个设置在环的拐角区域处。例如，当在顶视图中观察时，环的每个第二部分可以具有L形状，并且可以在环的对应拐角区域处嵌入在环的第一部分中。具体地，环的每个第二部分可以设置在环的内部拐角区域处，其中，环的内部拐角也是对应L形状的内部拐角，并且其中，L形状的内部拐角是指L形状的两个臂相遇的接合点(例如，以形成90°的角度)。第二材料可以具有小于第一热膨胀系数(CTE)的第二热膨胀系数(CTE)。这样的实施例的有利特征包括允许通过调整例如环的第二部分的形状、体积和位置来调整环的总热膨胀系数(CTE)。因此，可以优化环的总热膨胀系数(CTE)，以最小化集成电路封装件内的热应力，以减小封装衬底的翘曲的风险。此外，这种优化也可以减小集成电路封装件的界面处的热应力，使得形成裂缝或分层的风险减小。因此，改进了封装件可靠性。

根据实施例，方法包括：在载体上方形成再分布结构；使用第一导电连接件将半导体管芯附接至再分布结构；将第一底部填充物分配至半导体管芯和再分布结构之间的第一间隙中；使用第二导电连接件将衬底接合至再分布结构，衬底接合至再分布结构的与半导体管芯相对的侧；以及将环附接至衬底，其中，环围绕半导体管芯和第一底部填充物，并且其中，环包括：第一部分，包括具有第一热膨胀系数的第一材料；以及第二部分，包括具有与第一热膨胀系数不同的第二热膨胀系数的第二材料。在实施例中，环的第二部分的每个设置在环的对应拐角区域处。在实施例中，环的第二部分的每个嵌入在环的第一部分中。在实施例中，第一热膨胀系数大于第二热膨胀系数。在实施例中，第一材料包括铜，并且第二材料包括铝。在实施例中，当在顶视图中观察时，环具有正方形形状或矩形形状，并且当在顶视图中看时，环的第二部分的每个具有L形状。在实施例中，方法还包括：将第二底部填充物分配至再分布结构和衬底之间的第二间隙中。

根据实施例，方法包括：将第一管芯和第二管芯附接至再分布结构；形成模制材料以填充在第一管芯和第二管芯的相邻侧壁之间的间隙中，其中，模制材料围绕第一管芯和第二管芯的每个的周边；实施分割工艺以形成第一封装组件和第二封装组件，第一封装组件包括第一管芯和再分布结构的第一部分，并且第二封装组件包括第二管芯和再分布结构的第二部分；将衬底接合至第一封装组件，衬底接合至再分布结构的第一部分的与第一管芯相对的侧；以及将环附接至衬底，其中，环围绕第一管芯和再分布结构的第一部分，并且其中，环包括：环的第一部分，包括第一材料；以及环的第二部分，包括第二材料，第二材料与第一材料不同，其中，环的第二部分的每个设置在环的对应拐角区域处。在实施例中，环的第二部分的每个具有至少一个倾斜侧壁。在实施例中，环的第二部分的每个的宽度在从环的第二部分的底面朝着环的第二部分的顶面移动的方向上减小。在实施例中，将环附接至衬底包括：在衬底上分配粘合材料；使用粘合材料将环的第二部分附接至衬底；以及在将环的第二部分附接至衬底之后，使用粘合材料将环的第一部分附接至衬底。在实施例中，将环附接至衬底包括：在衬底上分配粘合材料；使用粘合材料将环的第一部分附接至衬底；以及在将环的第一部分附接至衬底之后，使用粘合材料将环的第二部分附接至衬底。在实施例中，第一材料具有第一热膨胀系数，并且第二材料具有第二热膨胀系数，并且其中，第一热膨胀系数大于第二热膨胀系数。在实施例中，第一材料包括铜，并且第二材料包括铝。在实施例中，第一热膨胀系数在从16ppm/℃至20ppm/℃的范围内，并且第二热膨胀系数在从8ppm/℃至14ppm/℃的范围内。

根据实施例，半导体器件包括：封装组件，包括：再分布结构；以及第一管芯，耦合至再分布结构；衬底，耦合至再分布结构，其中，再分布结构设置在第一管芯和衬底之间；环，设置在衬底上方并且耦合至衬底，环围绕第一管芯和再分布结构，并且其中，环包括：环的第一部分，包括第一材料；以及环的第二部分，包括第二材料，第二材料与第一材料不同，其中，环的第二部分的每个设置在环的对应拐角区域处。在实施例中，环的第一部分在环的第二部分的顶面上方延伸并且与环的第二部分的顶面物理接触。在实施例中，当在顶视图中观察时，环的第二部分的每个具有L形状。在实施例中，第一材料具有第一热膨胀系数，并且第二材料具有第二热膨胀系数，并且其中，第一热膨胀系数大于第二热膨胀系数。在实施例中，第一材料包括铜，并且第二材料包括铝。

本申请的一些实施例提供了一种形成半导体器件的方法，包括：在载体上方形成再分布结构；使用第一导电连接件将半导体管芯附接至所述再分布结构；将第一底部填充物分配至所述半导体管芯和所述再分布结构之间的第一间隙中；使用第二导电连接件将衬底接合至所述再分布结构，所述衬底接合至所述再分布结构的与所述半导体管芯相对的侧；以及将环附接至所述衬底，其中，所述环围绕所述半导体管芯和所述第一底部填充物，并且其中，所述环包括：第一部分，包括具有第一热膨胀系数的第一材料；以及第二部分，包括具有与所述第一热膨胀系数不同的第二热膨胀系数的第二材料。

在一些实施例中，所述环的所述第二部分的每个设置在所述环的对应拐角区域处。在一些实施例中，所述环的所述第二部分的每个嵌入在所述环的所述第一部分中。在一些实施例中，所述第一热膨胀系数大于所述第二热膨胀系数。在一些实施例中，所述第一材料包括铜，并且所述第二材料包括铝。在一些实施例中，当在顶视图中观察时，所述环具有正方形形状或矩形形状，并且当在所述顶视图中看时，所述环的所述第二部分的每个具有L形状。在一些实施例中，方法还包括：将第二底部填充物分配至所述再分布结构和所述衬底之间的第二间隙中。

本申请的另一些实施例提供了一种形成半导体器件的方法，包括：将第一管芯和第二管芯附接至再分布结构；形成模制材料以填充在所述第一管芯和所述第二管芯的相邻侧壁之间的间隙中，其中，所述模制材料围绕所述第一管芯和所述第二管芯的每个的周边；实施分割工艺以形成第一封装组件和第二封装组件，所述第一封装组件包括所述第一管芯和所述再分布结构的第一部分，并且所述第二封装组件包括所述第二管芯和所述再分布结构的第二部分；将衬底接合至所述第一封装组件，所述衬底接合至所述再分布结构的所述第一部分的与所述第一管芯相对的侧；以及将环附接至所述衬底，其中，所述环围绕所述第一管芯和所述再分布结构的所述第一部分，并且其中，所述环包括：所述环的第一部分，包括第一材料；以及所述环的第二部分，包括第二材料，所述第二材料与所述第一材料不同，其中，所述环的所述第二部分的每个设置在所述环的对应拐角区域处。

在一些实施例中，所述环的所述第二部分的每个具有至少一个倾斜侧壁。在一些实施例中，所述环的所述第二部分的每个的宽度在从所述环的所述第二部分的底面朝着所述环的所述第二部分的顶面移动的方向上减小。在一些实施例中，将所述环附接至所述衬底包括：在所述衬底上分配粘合材料；使用所述粘合材料将所述环的所述第二部分附接至所述衬底；以及在将所述环的所述第二部分附接至所述衬底之后，使用所述粘合材料将所述环的所述第一部分附接至所述衬底。在一些实施例中，将所述环附接至所述衬底包括：在所述衬底上分配粘合材料；使用所述粘合材料将所述环的所述第一部分附接至所述衬底；以及在将所述环的所述第一部分附接至所述衬底之后，使用所述粘合材料将所述环的所述第二部分附接至所述衬底。在一些实施例中，所述第一材料具有第一热膨胀系数，并且所述第二材料具有第二热膨胀系数，并且其中，所述第一热膨胀系数大于所述第二热膨胀系数。在一些实施例中，所述第一材料包括铜，并且所述第二材料包括铝。在一些实施例中，所述第一热膨胀系数在从16ppm/℃至20ppm/℃的范围内，并且所述第二热膨胀系数在从8ppm/℃至14ppm/℃的范围内。

本申请的又一些实施例提供了一种半导体器件，包括：封装组件，包括：再分布结构；以及第一管芯，耦合至所述再分布结构；衬底，耦合至所述再分布结构，其中，所述再分布结构设置在所述第一管芯和所述衬底之间；环，设置在所述衬底上方并且耦合至所述衬底，所述环围绕所述第一管芯和所述再分布结构，并且其中，所述环包括：所述环的第一部分，包括第一材料；以及所述环的第二部分，包括第二材料，所述第二材料与所述第一材料不同，其中，所述环的所述第二部分的每个设置在所述环的对应拐角区域处。

在一些实施例中，所述环的所述第一部分在所述环的所述第二部分的顶面上方延伸并且与所述环的所述第二部分的顶面物理接触。在一些实施例中，当在顶视图中观察时，所述环的所述第二部分的每个具有L形状。在一些实施例中，所述第一材料具有第一热膨胀系数，并且所述第二材料具有第二热膨胀系数，并且其中，所述第一热膨胀系数大于所述第二热膨胀系数。在一些实施例中，所述第一材料包括铜，并且所述第二材料包括铝。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开实施例的各个方面。本领域技术人员应该理解，它们可以容易地使用本公开实施例作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本公开实施例的精神和范围，并且在不背离本公开实施例的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成半导体器件的方法，包括：

在载体上方形成再分布结构；

使用第一导电连接件将半导体管芯附接至所述再分布结构；

将第一底部填充物分配至所述半导体管芯和所述再分布结构之间的第一间隙中；

使用第二导电连接件将衬底接合至所述再分布结构，所述衬底接合至所述再分布结构的与所述半导体管芯相对的侧；以及

将环附接至所述衬底，其中，所述环围绕所述半导体管芯和所述第一底部填充物，并且其中，所述环包括：

第一部分，包括具有第一热膨胀系数的第一材料；以及

第二部分，包括具有与所述第一热膨胀系数不同的第二热膨胀系数的第二材料。

2.根据权利要求1所述的方法，其中，所述环的所述第二部分的每个设置在所述环的对应拐角区域处。

3.根据权利要求2所述的方法，其中，所述环的所述第二部分的每个嵌入在所述环的所述第一部分中。

4.根据权利要求3所述的方法，其中，所述第一热膨胀系数大于所述第二热膨胀系数。

5.根据权利要求3所述的方法，其中，所述第一材料包括铜，并且所述第二材料包括铝。

6.根据权利要求3所述的方法，其中，当在顶视图中观察时，所述环具有正方形形状或矩形形状，并且当在所述顶视图中看时，所述环的所述第二部分的每个具有L形状。

7.根据权利要求3所述的方法，还包括：

将第二底部填充物分配至所述再分布结构和所述衬底之间的第二间隙中。

8.一种形成半导体器件的方法，包括：

将第一管芯和第二管芯附接至再分布结构；

形成模制材料以填充在所述第一管芯和所述第二管芯的相邻侧壁之间的间隙中，其中，所述模制材料围绕所述第一管芯和所述第二管芯的每个的周边；

实施分割工艺以形成第一封装组件和第二封装组件，所述第一封装组件包括所述第一管芯和所述再分布结构的第一部分，并且所述第二封装组件包括所述第二管芯和所述再分布结构的第二部分；

将衬底接合至所述第一封装组件，所述衬底接合至所述再分布结构的所述第一部分的与所述第一管芯相对的侧；以及

将环附接至所述衬底，其中，所述环围绕所述第一管芯和所述再分布结构的所述第一部分，并且其中，所述环包括：

所述环的第一部分，包括第一材料；以及

所述环的第二部分，包括第二材料，所述第二材料与所述第一材料不同，其中，所述环的所述第二部分的每个设置在所述环的对应拐角区域处。

9.根据权利要求8所述的方法，其中，所述环的所述第二部分的每个具有至少一个倾斜侧壁。

10.一种半导体器件，包括：

封装组件，包括：

再分布结构；以及

第一管芯，耦合至所述再分布结构；

衬底，耦合至所述再分布结构，其中，所述再分布结构设置在所述第一管芯和所述衬底之间；

环，设置在所述衬底上方并且耦合至所述衬底，所述环围绕所述第一管芯和所述再分布结构，并且其中，所述环包括：

所述环的第一部分，包括第一材料；以及

所述环的第二部分，包括第二材料，所述第二材料与所述第一材料不同，其中，所述环的所述第二部分的每个设置在所述环的对应拐角区域处。