TWI869021B

TWI869021B - 電性檢測方法

Info

Publication number: TWI869021B
Application number: TW112142267A
Authority: TW
Inventors: 吳俊儀; 謝承財; 陳承韶; 廖孟潔; 粘禹祥
Original assignee: 矽品精密工業股份有限公司
Priority date: 2023-11-02
Filing date: 2023-11-02
Publication date: 2025-01-01
Also published as: TW202519870A; US20250147071A1; CN119936598A

Abstract

一種電性檢測方法，係提供一佈線結構，其包含一基材本體及複數結合該基材本體之接點部，其中，該接點部係包含一外露於該基材本體表面之電性檢測墊、一外露於該基材本體表面之電性輔助墊、及一電性連接該電性檢測墊與該電性輔助墊之導電體，以當檢測裝置之探針對接該接點部時，單一該探針會同時施予作用力於單一該接點部之該電性檢測墊與該電性輔助墊上，使該探針與該接點部之間的接觸作用力得以增強，以利於進行電性測試。

Description

電性檢測方法

本發明係有關一種檢測方法，尤指一種適用於電子裝置之電性檢測方法。

為了確保電子產品和通信設備的持續小型化和多功能，半導體封裝需朝尺寸微小化發展，以利於多引腳之連接，為此，業界發展出諸多先進製程封裝技術。隨著科技發展的進步，針對電子產品之變化，業界紛紛開發出各種不同型態之用以測試如半導體晶片或封裝模組等電子裝置的測試探針卡。

傳統探針卡之製法因探針尺寸備受限制且製作成本較高，所以在製作探針之過程中需克服許多瓶頸。目前半導體晶片之尺寸趨勢趨於微小化且半導體晶片之輸出接點愈來愈多，又測試探針結構皆由一根根細小探針佈線而成，故須不斷改良與克服探針結構的製作技術，以配合微小化之半導體晶片，並克服傳統探針結構於操作時易產生疲勞及探針尺寸受限等問題，以符合現代科技產品的趨勢。

圖1係為習知電性檢測方法之剖視示意圖。如圖1所示，先提供一基板結構1，其基板本體10上具有複數微墊(micro pad，俗稱μ-pad) 規格之電性接觸墊12，且各該電性接觸墊12上係形成有導電凸塊19a，以形成接點19，再將檢測裝置7之複數探針70對接複數導電凸塊19a，以進行電性檢測作業。

然而，習知電性檢測方法中，該探針70只接觸單一接點19，致使該探針70與該接點19之間的接觸作用力(contact force)不足，導致無法進行電性測試。

再者，當單一接點19失效時，往往需報廢整個該基板結構1，甚至整個半導體封裝件或電子產品，造成大量材料成本之浪費，導致半導體封裝件或電子產品之成本難以降低。

因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之種種缺失，本發明係提供一種電性檢測方法，係包括：提供一佈線結構，其包含一基材本體及複數結合該基材本體之接點部，其中，各該接點部係包含一外露於該基材本體表面之電性檢測墊、一外露於該基材本體表面之電性輔助墊、及一電性連接該電性檢測墊與該電性輔助墊之導電體；以及將檢測裝置之探針對接該接點部，使單一該探針同時施予作用力於單一該接點部之該電性檢測墊與該電性輔助墊上。

前述之電性檢測方法中，該基材本體係於其表面上具有複數電性接觸墊。例如，該電性接觸墊上係形成有導電凸塊。

前述之電性檢測方法中，該導電體係為外露於該基材本體表面之導電跡線。

前述之電性檢測方法中，該導電體係為嵌埋於該基材本體中之導電跡線。

前述之電性檢測方法中，該複數接點部之至少二者係藉由佈線層相互電性連接，且該佈線層係結合該基材本體。

前述之電性檢測方法中，該接點部係包含複數該電性輔助墊，使該導電體電性連接該電性檢測墊與複數該電性輔助墊。

前述之電性檢測方法中，該電性測試墊與該電性輔助墊上係形成有導電凸塊，以令該探針接觸該導電凸塊。

前述之電性檢測方法中，該探針之寬度係至少為55微米。

前述之電性檢測方法中，該檢測裝置之兩相鄰之探針之間的距離係至少為80微米。

由上可知，本發明之電性檢測方法中，主要藉由該接點部包含電性檢測墊與電性輔助墊，使該檢測裝置需加寬該探針之寬度，以同時施予作用力於該電性檢測墊與電性輔助墊上，故相較於習知技術，本發明之電性檢測方法中之探針需施予作用力於該電性檢測墊與電性輔助墊上，因而該探針與該接點部之間的接觸作用力(contact force)得以增強，進而有利於進行電性測試。

再者，藉由該電性輔助墊之設計，當該電性檢測墊失效時，該檢測裝置之探針仍可電性導通該接點部，因而無需報廢整個該佈線結構，以避免大量材料成本之浪費，故相較於習知技術，本發明之電性檢測方法可有效降低半導體封裝件或電子產品之成本。

1:基板結構

10:基板本體

12,202:電性接觸墊

19:接點

19a,211,222,29a:導電凸塊

2a,2b,2c,3a,3c:佈線結構

20:基材本體

200:絕緣層

201:佈線層

21:電子主體

22:線路部

23:導電柱

24:承載結構

240:介電層

241:線路層

25:包覆層

26:電子元件

262:底膠

27:導電元件

28:封裝層

29,39:接點部

29b:凸塊底下金屬層

290,293:導電體

291:電性檢測墊

292,392:電性輔助墊

4:電子封裝件

4a:電子結構

6,7:檢測裝置

60,61,62,63,70:探針

9:承載件

90:離型層

91:金屬層

D:距離

R:寬度

L:切割路徑

圖1係為習知電性檢測方法之剖視示意圖。

圖2A係為本發明之電性檢測方法所用之佈線結構之第一實施例之上視示意圖。

圖2A-1係為本發明之電性檢測方法之第一實施例之剖視示意圖。

圖2B係為圖2A之另一態樣之剖視示意圖。

圖2B-1係為圖2A-1之另一態樣之剖視示意圖。

圖2C係為圖2A-1之其它態樣之剖視示意圖。

圖3A係為本發明之電性檢測方法之第二實施例之剖面示意圖。

圖3B係為圖3A之另一態樣之剖視示意圖。

圖4A至圖4E係為本發明之電性檢測方法應用於電子封裝件之製程中之剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

圖2A係為本發明之電性檢測方法所用之佈線結構2a之第一實施例之上視示意圖。如圖2A所示，所述之佈線結構2a係包括一基材本體20及複數結合該基材本體20之接點部29，其中，該接點部29係包含一外露於該基材本體20表面之電性檢測墊291、一外露於該基材本體20表面之電性輔助墊292、及一電性連接該電性檢測墊291與該電性輔助墊292之導電體290。

所述之基材本體20係為絕緣材，如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材、或如綠漆、油墨等之防銲材。或者，該基材本體20亦可為半導體材質，如矽或玻璃，並無特別限制。

於本實施例中，於該基材本體20之表面上復可配置複數電性接觸墊202，如銅材微墊(micro pad，俗稱μ-pad)規格，且於該基材本體20內部可配置佈線層201，如圖2A-1所示。例如，可採用線路重佈層(redistribution layer，簡稱RDL)製程製作佈線層201及電性接觸墊202。

所述之接點部29(包含電性檢測墊291、電性輔助墊292及導電體290)係採用銅材製作，其設於該基材本體20之表面上，且任二接點部29可藉由佈線層201或其它電子元件相互電性連接。

於本實施例中，該接點部29係採用RDL製程製作。例如，該接點部29與該電性接觸墊202係於同一RDL製程一併製作。

再者，該導電體290為外露於該基材本體20表面之導電跡線，其電性連接該佈線層201。或者，如圖2B及圖2B-1所示之佈線結構2b，導電體293亦可為嵌埋於該基材本體20中之導電跡線，其可與佈線層201一同採用RDL製程製作，其中，該基材本體20係包含複數絕緣層200，以利於製作該導電體293與佈線層201。

又，該電性檢測墊291、電性輔助墊292與電性接觸墊202可藉由如金屬凸塊或銲錫凸塊之導電凸塊29a外接其它元件，如圖2A-1所示。例如，該電性檢測墊291、電性輔助墊292與電性接觸墊202上可形成凸塊底下金屬層(Under Bump Metallization，簡稱UBM)29b，如圖2B所示，以利於結合該導電凸塊29a。

如圖2A-1或圖2B-1所示，於進行電性檢測作業時，可將檢測裝置6之複數探針60對接兩組相互電性連接之接點部29，使單一該探針60對準單一接點部29(包含有一電性檢測墊291及一電性輔助墊292)上之兩導電凸塊29a，亦即單一該探針60同時接觸兩導電凸塊29a以施予作用力於該電性檢測墊291與電性輔助墊292上，以進行抽檢式之電性檢測作業。

於本實施例中，該檢測裝置6之各探針60之寬度R係至少為55微米(um)，且兩相鄰之探針60之間的距離D係至少為80微米。

因此，本發明之電性檢測方法主要藉由該電性輔助墊292之設計，使一個接點部29包含兩個墊體(電性檢測墊291與電性輔助墊292)，因而有助於施予作用力於該電性檢測墊291與電性輔助墊292上，使該探針60與該接點部29之間的接觸作用力(contact force)得以增強，進而有利於進行電性測試。

再者，藉由該電性輔助墊292之設計，當該電性檢測墊291失效時，該檢測裝置6之探針60仍可電性導通該接點部29，因而無需報廢整個該佈線結構2a,2b，以避免大量材料成本之浪費。

另外，如圖2C所示，若該佈線結構2c之所有接點部29均兩兩對接，則該檢測裝置6可同時將更多探針61對接所有接點部29，以進行全面式之電性檢測作業。

圖3A係為本發明之電性檢測方法之第二實施例之剖面示意圖。本實施例與第一實施例之差異在於佈線結構3a之接點部39之組合，其它設計大致相同，故以下不再贅述相同處。

如圖3A所示，該接點部39係包含一外露於該基材本體20表面之電性檢測墊291、複數外露於該基材本體20表面之電性輔助墊292,392及一連接該電性檢測墊291與各該電性輔助墊292,392之導電體290。

因此，於進行電性檢測作業時，可將檢測裝置6之複數探針62對接兩組相互電性連接之接點部39，使單一該探針62對準單一接點部39(包含有一電性檢測墊291及兩電性輔助墊292,392)上之三導電凸塊29a，亦即使單一該探針62同時接觸三導電凸塊29a以施予作用力於該電性檢測墊291與複數電性輔助墊292,392上，以進行抽檢性之電性檢測作業。應可理解地，若該佈線結構3c之所有接點部39均兩兩對接，如圖3B所示，則該檢測裝置6可同時將更多探針63對接所有接點部39，以進行全面性之電性檢測作業。

圖4A至圖4E係為本發明之電性檢測方法應用於電子封裝件4之製程中之剖視示意圖。

如圖4A所示，提供一承載件9，並於該承載件9上配置至少一電子結構4a及複數導電柱23。接著，形成一包覆層25於該承載結構24上，以令該包覆層25包覆該電子結構4a與該些導電柱23。

所述之承載件9例如為半導體材質(如矽或玻璃)之板體，其上以例如塗佈方式依序形成有一離型層90與一如鈦/銅之金屬層91，以供一承載結構24形成於該金屬層91上。

所述之承載結構24係包含至少一介電層240及結合該介電層240之線路層241。

於本實施例中，形成該介電層240之材質係如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)或其它等之介電材，且可採用RDL製程形成該線路層241與該介電層240。

所述之電子結構4a係包含一半導體基材之電子主體21及一結合該電子主體21之線路部22，且該電子主體21係於其內部形成有複數導電穿孔，其中，可依需求形成複數電性連接該些導電穿孔及/或線路部22之導電凸塊211,222。

於本實施例中，該電子結構4a係以該線路部22藉由複數導電凸塊222接置於該承載結構24之線路層241上。

所述之導電柱23係設於該承載結構24上並電性連接該線路層241。

於本實施例中，形成該導電柱23之材質係為如銅之金屬材或銲錫材。例如，藉由曝光顯影方式，於該線路層241上電鍍形成該些導電柱23。

所述之包覆層25係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、如環氧樹脂(epoxy)之封裝膠體或封裝材(molding compound)。例如，該包覆層25之製程可選擇液態封膠(liquid compound)、噴塗(injection)、壓合(lamination)或模壓(compression molding)等方式形成於該承載結構24上。

於本實施例中，可藉由整平製程，使該包覆層25之外表面齊平該導電柱23之端面與該導電凸塊211之端面，以令該導電柱23之端面與該導電凸塊211之端面外露出該包覆層25之外表面。例如，該整平製程係藉由研磨方式，移除該導電柱23之部分材質、該導電凸塊211之部分材質與該包覆層25之部分材質。

如圖4B所示，形成一佈線結構2b於該包覆層25上，以令該佈線結構2b電性連接該複數導電柱23與該複數導電凸塊211。

於本實施例中，該佈線結構2b係採用如圖2B所示之設計，其中，最外層之絕緣層200可作為防銲層，且令最外層之佈線層201外露出該防銲層，俾供作為電性檢測墊291、電性輔助墊292及電性接觸墊202，如微墊(micro pad，俗稱μ-pad)規格。

再者，形成該佈線層201之材質係為銅，且形成該絕緣層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺 (Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材、或如綠漆、油墨等之防銲材。

如圖4C所示，進行電性檢測作業，以將檢測裝置6之探針60對接兩組相互電性連接之接點部29，使單一該探針60同時施予作用力於包含有該電性檢測墊291與電性輔助墊292之單一接點部29上，以進行抽檢式之電性檢測作業。

於本實施例中，可先於該電性檢測墊291、電性輔助墊292及電性接觸墊202上結合導電凸塊29a，再進行電性檢測作業，使單一該探針60同時接觸兩導電凸塊29a以施予作用力於該電性檢測墊291與電性輔助墊292上。

如圖4D所示，設置複數電子元件26於該佈線結構2b上，再以一封裝層28包覆該些電子元件26。

於本實施例中，該電子元件26係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。於一實施態樣中，該電子元件26係例如為圖形處理器(graphics processing unit，簡稱GPU)、高頻寬記憶體(High Bandwidth Memory，簡稱HBM)等半導體晶片，且該電子結構4a係作為橋接元件(Bridge die)，其藉由該些導電凸塊211電性連接該佈線結構2b，進而電性橋接至少二電子元件26。

再者，該電子元件26係藉由該些導電凸塊29a電性連接該電性接觸墊202及接點部29。

又，該封裝層28係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、如環氧樹脂(epoxy)之封裝膠體或封裝材(molding compound)，其可用壓合(lamination)或模壓(molding)之方式形成於該佈線結構2b上。應可理解地，形成該封裝層28之材質可相同或相異該包覆層25之材質。

另外，可先形成底膠262於該電子元件26與該佈線結構2b之間以包覆該些導電凸塊29a，再形成該封裝層28以包覆該底膠262與該電子元件26。或者，於其它實施例中，該封裝層28可同時包覆該些電子元件26與該些導電凸塊29a，而無需形成該底膠262。

因此，藉由該電性輔助墊292之設計，使該檢測裝置6之探針60能接觸兩個導電凸塊29a，以施予作用力於該電性檢測墊291與電性輔助墊292上，因而得以增強該探針60與該接點部29之間的接觸作用力(contact force)，進而有利於進行電性測試。

如圖4E所示，移除該承載件9及其上之離型層90，再移除該金屬層91，以外露出該承載結構24。之後，沿如圖4D所示之切割路徑L進行切單製程，且形成複數導電元件27於該承載結構24上，使該些導電元件27電性連接該線路層241，以製得電子封裝件4。

於本實施例中，於剝離該離型層90時，藉由該金屬層91作為阻障之用，以避免破壞該承載結構24之介電層240，且待移除該承載件9及其上之離型層90後，再以蝕刻方式移除該金屬層91，使該線路層241外露。

再者，該導電元件27可包含一如銅材之金屬凸塊及形成於該金屬凸塊上之銲錫材料。應可理解地，當該接點(IO)之數量不足時，仍可藉由RDL製程進行增層作業，以重新配置該承載結構24之IO數量及其位置。

另外，該電子封裝件4可藉由該些導電元件27設置於一如封裝基板或電路板之電子裝置(圖略)上。

因此，藉由該電性輔助墊292之設計，當該電性檢測墊291失效時，該檢測裝置6之探針60仍可電性導通該接點部29，因而無需報廢整個該電子封裝件4，以利於降低該電子封裝件4或後續電子產品之成本。

綜上所述，本發明之電性檢測方法，係藉由該電性輔助墊之設計，使一個接點部包含電性檢測墊與電性輔助墊，故本發明之電性檢測方法中之探針會同時施予作用力於該電性檢測墊與電性輔助墊上，因而該探針與該接點部之間的接觸作用力(contact force)得以增強，進而有利於進行電性測試。

再者，藉由該電性輔助墊之設計，當該電性檢測墊失效時，該檢測裝置之探針仍可電性導通該接點部，因而無需報廢整個該佈線結構，以避免大量材料成本之浪費，故相較於習知技術，本發明之電性檢測方法能有效降低半導體封裝件或電子產品之成本。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2a:佈線結構

20:基材本體

201:佈線層

202:電性接觸墊

29:接點部

29a:導電凸塊

290:導電體

291:電性檢測墊

292:電性輔助墊

6:檢測裝置

60:探針

D:距離

R:寬度

Claims

一種電性檢測方法，係包括：提供不屬於檢測裝置之一佈線結構，其包含一基材本體及複數結合該基材本體之接點部，其中，不屬於該檢測裝置之該佈線結構之各該接點部係包含一外露於該基材本體表面之電性檢測墊、一外露於該基材本體表面之電性輔助墊、及一電性連接該電性檢測墊與該電性輔助墊之導電體；以及將該檢測裝置之探針對接不屬於該檢測裝置之該佈線結構之該接點部，使該檢測裝置之單一該探針同時施予作用力於該佈線結構之單一該接點部之該導電體所電性連接之該電性檢測墊與該電性輔助墊上。
如請求項1所述之電性檢測方法，其中，該基材本體於其表面上設有複數電性接觸墊。
如請求項2所述之電性檢測方法，其中，該電性接觸墊上係形成有導電凸塊。
如請求項1所述之電性檢測方法，其中，該導電體係為外露於該基材本體表面之導電跡線。
如請求項1所述之電性檢測方法，其中，該導電體係為嵌埋於該基材本體中之導電跡線。
如請求項1所述之電性檢測方法，其中，該複數接點部之至少二者係藉由結合該基材本體之佈線層相互電性連接。
如請求項1所述之電性檢測方法，其中，該接點部係包含複數該電性輔助墊，使該導電體電性連接該電性檢測墊與複數該電性輔助墊。
如請求項1所述之電性檢測方法，其中，該電性測試墊與該電性輔助墊上係形成有導電凸塊，以令該探針接觸該導電凸塊。
如請求項1所述之電性檢測方法，其中，該探針之寬度係至少為55微米。
如請求項1所述之電性檢測方法，其中，該檢測裝置之兩相鄰之探針之間的距離係至少為80微米。