[go: up one dir, main page]

TWI869085B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI869085B
TWI869085B TW112146541A TW112146541A TWI869085B TW I869085 B TWI869085 B TW I869085B TW 112146541 A TW112146541 A TW 112146541A TW 112146541 A TW112146541 A TW 112146541A TW I869085 B TWI869085 B TW I869085B
Authority
TW
Taiwan
Prior art keywords
drain
source
semiconductor
semiconductor layer
thickness
Prior art date
Application number
TW112146541A
Other languages
English (en)
Other versions
TW202525036A (zh
Inventor
吳尚霖
范揚順
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW112146541A priority Critical patent/TWI869085B/zh
Priority to CN202410559931.9A priority patent/CN118571950A/zh
Application granted granted Critical
Publication of TWI869085B publication Critical patent/TWI869085B/zh
Publication of TW202525036A publication Critical patent/TW202525036A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體裝置，包括第一源極/汲極、第一絕緣結構、第二源極/汲極、半導體結構、閘介電層以及閘極。第一絕緣結構位於第一源極/汲極上。第一源極/汲極、第一絕緣結構以及第二源極/汲極在第一方向上依序堆疊。半導體結構從第二源極/汲極沿著第一絕緣結構的第一側面延伸至第一源極/汲極的頂面。半導體結構的第一部分接觸第一源極/汲極且具有第一厚度。半導體結構的第二部分接觸第二源極/汲極且具有第二厚度。第二厚度不同於第一厚度。

Description

半導體裝置
本發明是有關於一種半導體裝置。
目前，常見的薄膜電晶體通常採用非晶矽半導體作為通道材料。非晶矽半導體因其製程簡單且成本低廉而被廣泛應用於各種薄膜電晶體中。隨著顯示技術的不斷進步，顯示面板的解析度也在逐年提升。為了縮小畫素電路中的薄膜電晶體的尺寸，許多製造商致力於研發新的高載子遷移率的半導體材料，例如為金屬氧化物半導體材料。
本發明提供一種半導體裝置，能改善熱載子效應（hot carrier effect）帶來的負面影響。
本發明的至少一實施例提供一種半導體裝置，其包括第一源極/汲極、第一絕緣結構、第二源極/汲極、半導體結構、閘介電層以及閘極。第一絕緣結構位於第一源極/汲極上。第二源極/汲極位於第一絕緣結構的頂面上。第一源極/汲極、第一絕緣結構以及第二源極/汲極在第一方向上依序堆疊。第一源極/汲極與第二源極/汲極通過第一絕緣結構而彼此分離。半導體結構從第二源極/汲極沿著第一絕緣結構的第一側面延伸至第一源極/汲極的頂面。半導體結構的第一部分接觸第一源極/汲極且具有第一厚度。半導體結構的第二部分接觸第二源極/汲極且具有第二厚度。第二厚度不同於第一厚度。閘介電層位於半導體結構上。閘極位於閘介電層上，閘極在第一方向上重疊於第一絕緣結構的該第一側面。
圖1A是依照本發明的一實施例的一種半導體裝置1的上視示意圖。圖1B是沿著圖1A的線A-A’的剖面示意圖。請參考圖1，半導體裝置1包括第一源極/汲極210、第一絕緣結構310、第二源極/汲極220、半導體結構230、閘介電層120以及閘極240。在本實施例中，半導體裝置1還包括基板100以及緩衝層110。
基板100例如為硬質基板（rigid substrate），且其材質可為玻璃、石英、有機聚合物或不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。然而，本發明不以此為限，在其它實施例中，基板100也可以是可撓式基板（flexible substrate）或是可拉伸基板。舉例來說，可撓式基板以及可拉伸基板的材料包括聚醯亞胺（polyimide，PI）、聚二甲基矽氧烷（polydimethylsiloxane，PDMS）、聚乙烯對苯二甲酸酯（polyethylene terephthalate，PET）、聚二甲酸乙二醇酯（polyethylene naphthalate，PEN）、聚酯（polyester，PES）、聚甲基丙烯酸甲酯（polymethylmethacrylate，PMMA）、聚碳酸酯（polycarbonate，PC）、聚胺酯（polyurethane PU）或其他合適的材料。
緩衝層110位於基板100上。在一些實施例中，緩衝層的材料包括氧化矽、氮化矽、氮氧化矽、有機絕緣材料或其他合適的材料或上述材料的組合。在一些實施例中，緩衝層110包括單層或多層結構。
第一源極/汲極210位於緩衝層110上。在一些實施例中，第一源極/汲極210包括金屬、金屬氧化物、金屬氮化物或其組合。在一些實施例中，第一源極/汲極210包括透明導電材料或不透明的導電材料。在一些實施例中，第一源極/汲極210包括單層或多層結構。
第一絕緣結構310位於第一源極/汲極210上，且具有重疊於第一源極/汲極210的第一通孔310h，其中第一通孔312暴露出第一側面312。在一些實施例中，第一絕緣結構310還包括第二側面314。第一側面312例如為第一絕緣結構310的內側側壁，而第二側面314例如為第一絕緣結構310的外側側壁。
在一些實施例中，第一絕緣結構310包括含氧的絕緣材料，例如氧化矽、氮氧化矽或其他合適的材料。在一些實施例中，第一絕緣結構310包括單層或多層結構。在一些實施例中，第一絕緣結構310的厚度Z1為100奈米至1000奈米。
第二源極/汲極220位於第一絕緣結構310的頂面316上。第一源極/汲極210、第一絕緣結構310以及第二源極/汲極220在第一方向D1上依序堆疊。第一絕緣結構310位於第一源極/汲極210與第二源極/汲極220之間，且第一源極/汲極210與第二源極/汲極220通過第一絕緣結構310而彼此分離。
在一些實施例中，第二源極/汲極220包括金屬、金屬氧化物、金屬氮化物或其組合。在一些實施例中，第二源極/汲極220包括透明導電材料或不透明的導電材料。在一些實施例中，第二源極/汲極220包括單層或多層結構。
在本實施例中，第二源極/汲極220具有第一開口220h，其中第一開口220h重疊於第一絕緣結構310的第一通孔310h。在一些實施例中，第二源極/汲極220於基板100上的垂直投影的形狀實質上等於第一絕緣結構310於基板100上的垂直投影的形狀。
半導體結構230從第二源極/汲極220的頂面226沿著第一絕緣結構310的第一側面312延伸至第一源極/汲極210的頂面216。具體來說，半導體結構230填入第二源極/汲極220的第一開口220h以及第一絕緣結構310的第一通孔310h，並接觸第一通孔310h底部的第一源極/汲極210。
半導體結構230的第一部分P1接觸第一源極/汲極210且具有第一厚度t1。半導體結構230的第二部分P2接觸第二源極/汲極220且具有第二厚度t2。第二厚度t2不同於第一厚度t1。
在本實施例中，半導體結構230包括第一半導體層232、第二半導體層234以及第三半導體層236。第一半導體層232接觸第二源極/汲極220且不接觸第一源極/汲極210。第二半導體層234以及第三半導體層236從第二源極/汲極220上方延伸至第一源極/汲極210。第二半導體層234接觸第一源極/汲極210且不接觸第二源極/汲極220。
半導體結構230的第一部分P1由第二半導體層234以及第三半導體層236所堆疊構成，且第一厚度t1包括第二半導體層234的厚度以及第三半導體層236的厚度。第二半導體層234接觸第一絕緣結構310的第一側面312。
半導體結構230的第二部分P2由第一半導體層232、第二半導體層234以及第三半導體層236所堆疊構成，且第二厚度t2包括第一半導體層232的厚度、第二半導體層234的厚度以及第三半導體層236的厚度。在一些實施例中，第二部分P2為環型，且環繞第一開口220h。
在本實施例中，半導體結構230還包括位於第一部分P1與第二部分P2之間的第一通道區CH1。第一通道區CH1連接第一部分P1與第二部分P2，且位於第一絕緣結構310的第一側面312上，第一通道區CH1由第二半導體層234以及第三半導體層236所堆疊構成。
在一些實施例中，第一半導體層232、第二半導體層234以及第三半導體層236各自的材料包括包含鎵（Ga）、鋅（Zn）、銦（In）、錫（Sn）、鋁（Al）、鎢（W）中之三者以上的氧化物（例如銦鎵錫鋅氧化物（IGTZO）、銦鎵鋅氧化物（IGZO）、銦錫鋅氧化物（ITZO）、鋁鋅錫氧化物（AZTO）、銦鎢鋅氧化物（IWZO）等金屬氧化物）或鑭系稀土摻雜金屬氧化物（例如Ln-IZO）或其他合適的金屬氧化物或上述材料的組合。第一半導體層232、第二半導體層234以及第三半導體層236包含相同或不同的材料。在一些實施例中，第一半導體層232、第二半導體層234以及第三半導體層236包含相同的金屬元素，但具有不同的氧濃度。
閘介電層120位於半導體結構230上。在一些實施例中，閘介電層120共形於第二源極/汲極220的頂面226以及第一絕緣結構310的頂面316，並填入第二源極/汲極220的第一開口220h以及第一絕緣結構310的第一通孔310h中。在一些實施例中，閘介電層120接觸第一絕緣結構310的第二側面314。在一些實施例中，閘介電層120接觸第一源極/汲極210以及緩衝層110。
在一些實施例中，閘介電層120的材料包括氧化矽、氮化矽、氮氧化矽、氧化鉿或其他合適的材料或上述材料的組合。
閘極240位於閘介電層120上。閘極240在第一方向D1上重疊於第一絕緣結構310的第一側面312。在本實施例中，部分的閘極240填入第二源極/汲極220的第一開口220h以及第一絕緣結構310的第一通孔310h中，使至少部分的閘介電層120在第二方向D2上位於第一通道區CH1與閘極240之間。第二方向D2約垂直於第一方向D1。半導體結構230的第一部分P1在第一方向D1上位於閘極240與第一源極/汲極210之間，且半導體結構230的第二部分P2在第一方向D1上位於閘極240與第二源極/汲極220之間。
在一些實施例中，閘極240包括金屬、金屬氧化物、金屬氮化物或其組合。在一些實施例中，閘極240包括透明導電材料或不透明的導電材料。在一些實施例中，閘極240包括單層或多層結構。
在本實施例中，第二部分P2的第二厚度t2大於第一部分P1的第一厚度t1，藉此使第二部分P2的具有較大的等效電阻率。在一些實施例中，第一半導體層232、第二半導體層234以及第三半導體層236包含相同的金屬元素，然而，藉由使第一半導體層232的氧濃度以及第三半導體層236的氧濃度高於第二半導體層234的氧濃度可以進一步提升第二部分P2的等效電阻率。舉例來說，第一部分P1的等效電阻率可以在1*E-4 ohm•cm至6*E-4 ohm•cm之間，第二部分P2的等效電阻率可以在3*E-4 ohm•cm至10*E-4 ohm•cm之間。
在其他實施例中，利用第一絕緣結構310對第二半導體層234進行補氧，藉此使第一通道區CH1中之第二半導體層234的氧濃度提高，甚至使第二半導體層234的氧濃度高於第一半導體層232的氧濃度以及第三半導體層236的氧濃度，藉此避免短通道效應（short-channel effects）的產生。
在本實施例中，第一源極/汲極210作為源極使用，且第二源極/汲極220作為汲極使用。通過使汲極接觸第二厚度t2較大的第二部分P2，可以改善閘極240與汲極之間的電場所導致的熱載子效應。在一些實施例中，第二源極/汲極220與第二部分P2之間包括肖特基接觸或歐姆接觸。
圖2A至圖5A是圖1A的半導體裝置1的製造方法的上視示意圖。圖2B至圖5B分別是沿著圖2A至圖5A的線A-A’的剖面示意圖。請參考圖2A與圖2B，形成緩衝層110於基板100上。形成第一源極/汲極210於緩衝層110上。
請參考圖3A與圖3B，形成第一絕緣結構310以及第二源極/汲極220。在一些實施例中，形成絕緣材料層於第一源極/汲極210上。形成導電層於絕緣材料層上。圖案化導電層以形成第二源極/汲極220。以第二源極/汲極220為罩幕蝕刻絕緣材料層以形成第一絕緣結構310。在一些實施例中，形成第一絕緣結構310所用的蝕刻製程包括乾蝕刻製程，藉此使第一絕緣結構310的第一側面312以及第二側面314為近乎垂直的側面，且對齊於第二源極/汲極220。在其他實施例中，形成第一絕緣結構310所用的蝕刻製程包括濕蝕刻製程。在這種情況下，第一絕緣結構310第一側面312以及第二側面314上可能會出現切底（undercut）的問題。
接著，請參考圖4A與圖4B，形成第一半導體層232於第二源極/汲極220上。在一些實施例中，先整面地沉積第一半導體材料層。然後，圖案化第一半導體材料層以形成第一半導體層232。通過沉積第一半導體材料層時的製程參數可以調整所獲得之第一半導體層232的成分。
請參考圖5A與圖5B，形成第二半導體層234以及第三半導體層236。第二半導體層234以及第三半導體層236從第二源極/汲極220上方延伸至第一通孔310h中。在一些實施例中，先整面地沉積第一半導體材料層以及第二半導體材料層。然後，圖案化第一半導體材料層以及積第二半導體材料層以形成第二半導體層234以及第三半導體層236。通過沉積第一半導體材料層以及第二半導體材料層時的製程參數可以調整所獲得之第二半導體層234以及第三半導體層236的成分。
最後，回到圖1A與圖1B，形成閘介電層120於第三半導體層236上。形成閘極240於閘介電層120上。
圖6是依照本發明的另一實施例的一種半導體裝置2的剖面示意圖。在此必須說明的是，圖6的實施例沿用圖1A至圖5B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖6的半導體裝置2與圖1B的半導體裝置1的主要差異在於：半導體裝置2的第一絕緣結構310與第二源極/汲極220包括不同的形狀。在本實施例中，第一絕緣結構310與第二源極/汲極220例如是透過不同的光罩圖案來進行圖案化製程。在本實施例中，閘介電層120不接觸第一源極/汲極210以及緩衝層110。
圖7是依照本發明的另一實施例的一種半導體裝置3的剖面示意圖。在此必須說明的是，圖6的實施例沿用圖1A至圖5B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖7的半導體裝置3與圖1B的半導體裝置1的主要差異在於：半導體裝置3的半導體結構230a中，第一部份P1的厚度t1大於第二部份P2的厚度t2。
在本實施例中，第一半導體層232接觸第一源極/汲極210且不接觸第二源極/汲極220。第二半導體層234接觸第二源極/汲極220且不接觸第一源極/汲極210。在本實施例中，第一源極/汲極210作為汲極使用，且第二源極/汲極220作為源極使用。通過使汲極接觸第一厚度t1較大的第一部分P1，可以改善閘極240與汲極之間的電場所導致的熱載子效應。在一些實施例中，第一源極/汲極210與第一部分P1之間包括肖特基接觸或歐姆接觸。
圖8A是依照本發明的一實施例的一種半導體裝置4的上視示意圖。圖8B是沿著圖1A的線A-A’的剖面示意圖。在此必須說明的是，圖8A與圖8B的實施例沿用圖1A至圖5B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖8B的半導體裝置4與圖1B的半導體裝置1的主要差異在於：半導體裝置4更包括第二絕緣結構320以及第三源極/汲極250。
請參考圖8A與圖8B，第一源極/汲極210、第一絕緣結構310、第二源極/汲極220、第二絕緣結構320以及第三源極/汲極250在第一方向D1上依序堆疊。
第二絕緣結構320位於第二源極/汲極220上，且具有重疊於第一通孔310h的第二通孔320h，其中第二通孔320h暴露出第一側面322。在一些實施例中，第二絕緣結構320還包括第二側面324。第一側面322例如為第二絕緣結構320的內側側壁，而第二側面324例如為第二絕緣結構320的外側側壁。第二通孔320h的寬度大於第一通孔310h的寬度。
在一些實施例中，第二絕緣結構320包括含氧的絕緣材料，例如氧化矽、氮氧化矽或其他合適的材料。在一些實施例中，第二絕緣結構320包括單層或多層結構。在一些實施例中，第二絕緣結構320的厚度Z2為100 奈米至1000 奈米。
第三源極/汲極250位於第二絕緣結構320的頂面326上。第二絕緣結構320位於第二源極/汲極220與第三源極/汲極250之間，且第二源極/汲極220與第三源極/汲極250通過第二絕緣結構320而彼此分離。
在一些實施例中，第三源極/汲極250包括金屬、金屬氧化物、金屬氮化物或其組合。在一些實施例中，第三源極/汲極250包括透明導電材料或不透明的導電材料。在一些實施例中，第三源極/汲極250包括單層或多層結構。
在本實施例中，第三源極/汲極250具有第二開口250h，其中第二開口250h重疊於第二絕緣結構320的第二通孔320h。在一些實施例中，第三源極/汲極250於基板100上的垂直投影的形狀實質上等於第二絕緣結構320於基板100上的垂直投影的形狀。
半導體結構230b從第三源極/汲極250的頂面256沿著第二絕緣結構320的第一側面322延伸至第二源極/汲極220，接著再從第二源極/汲極220沿著第一絕緣結構310的第一側面312延伸至第一源極/汲極210。具體來說，半導體結構230b填入第三源極/汲極250的第二開口250h、第二絕緣結構320的第二通孔320h、第二源極/汲極220的第一開口220h以及第一絕緣結構310的第一通孔310h，並接觸第一通孔310h底部的第一源極/汲極210。半導體結構230b接觸第二源極/汲極220的側面（即第一開口220h的側壁）。在一些實施例中，半導體結構230b接觸第二源極/汲極220的部分頂面226。
半導體結構230b的第一部分P1接觸第一源極/汲極210且具有第一厚度t1。半導體結構230b的第二部分P2接觸第二源極/汲極220且具有第二厚度t2。半導體結構230b的第三部分P3接觸第三源極/汲極250且具有第三厚度t3。第三厚度t3以及第一厚度t1不同於第二厚度t2。
在本實施例中，半導體結構230b包括第一半導體層232、第二半導體層234以及第三半導體層236。第一半導體層232接觸第一源極/汲極210以及第三源極/汲極250，且不接觸第二源極/汲極220。第二半導體層234以及第三半導體層236從第三源極/汲極250上方延伸至第一源極/汲極210。第二半導體層234接觸第二源極/汲極220，且不接觸第一源極/汲極210以及第三源極/汲極250。
半導體結構230b的第一部分P1以及第三部分P3由第一半導體層232、第二半導體層234以及第三半導體層236所堆疊構成，且第一厚度t1以及第三厚度t3包括第一半導體層232的厚度、第二半導體層234的厚度以及第三半導體層236的厚度。在本實施例中，第一半導體層232包括互相分離的第一接觸部232A以及第二接觸部232B。半導體結構230b的第一部分P1由第一接觸部232A、第二半導體層234以及第三半導體層236的堆疊所構成，且半導體結構230b的第三部分P3由第二接觸部232B、第二半導體層234以及第三半導體層236的堆疊所構成。
半導體結構230b的第二部分P2由第二半導體層234以及第三半導體層236所堆疊構成，且第二厚度t2包括第二半導體層234的厚度以及第三半導體層236的厚度。第二半導體層234接觸第一絕緣結構310的第一側面312以及第二絕緣結構320的第一側面322。在一些實施例中，第二部分P2以及第三部分P3為環型。
在本實施例中，半導體結構23b還包括位於第一部分P1與第二部分P2之間的第一通道區CH1以及位於第二部分P2與第三部分P3之間的第二通道區CH2。第一通道區CH1連接第一部分P1與第二部分P2，且位於第一絕緣結構310的第一側面312上，第一通道區CH1由第二半導體層234以及第三半導體層236所堆疊構成。第二通道區CH2連接第二部分P2與第三部分P3，且位於第二絕緣結構320的第一側面322上，第二通道區CH2由第二半導體層234以及第三半導體層236所堆疊構成。
閘介電層120位於半導體結構230b上。在一些實施例中，閘介電層120共形於第三源極/汲極250的頂面256以及第二絕緣結構320的頂面326，並填入第三源極/汲極250的第二開口250h、第二絕緣結構320的第二通孔320h、第二源極/汲極220的第一開口220h以及第一絕緣結構310的第一通孔310h中。在一些實施例中，閘介電層120接觸第一絕緣結構310的第二側面314以及第二絕緣結構320的第二側面324。
閘極240位於閘介電層120上。閘極240在第一方向D1上重疊於第一絕緣結構310的第一側面312以及第二絕緣結構320的第一側面322。在本實施例中，部分的閘極240填入第三源極/汲極250的第二開口250h以及第二絕緣結構320的第二通孔320h中，使至少部分的閘介電層120在第二方向D2上位於第二通道區CH2與閘極240之間。半導體結構230b的第三部分P3在第一方向D1上位於閘極240與第三源極/汲極250之間。
在本實施例中，第一部分P1的第一厚度t1以及第三部分P3的第三厚度t3大於第二部分P2的第二厚度t2，藉此使第一部分P1以及第三部分P3具有較大的等效電阻率。在一些實施例中，第一半導體層232、第二半導體層234以及第三半導體層236包含相同的金屬元素，然而，藉由使第一半導體層232的氧濃度以及第三半導體層236的氧濃度高於第二半導體層234的氧濃度可以進一步提升第一部分P1以及第三部分P3的等效電阻率。在其他實施例中，利用第一絕緣結構310以及第二絕緣結構320對第二半導體層234進行補氧，藉此使第一通道區CH1以及第二通道區CH2中之第二半導體層234的氧濃度提高，甚至使第二半導體層234的氧濃度高於第一半導體層232的氧濃度以及第三半導體層236的氧濃度，藉此避免短通道效應（short-channel effects）的產生。
在本實施例中，第二源極/汲極220作為源極使用，且第一源極/汲極210以及第三源極/汲極210作為汲極使用。通過使汲極分別接觸第一厚度t1較大的第一部分P1以及第三厚度t3較大的第三部分P3，可以改善閘極240與汲極之間的電場所導致的熱載子效應。在一些實施例中，第一源極/汲極210與第一部分P1之間包括肖特基接觸或歐姆接觸。在一些實施例中，第三源極/汲極250與第三部分P3之間包括肖特基接觸或歐姆接觸。
圖9A至圖12A是圖9A的半導體裝置4的製造方法的上視示意圖。圖9B至圖12B分別是沿著圖9A至圖12A的線A-A’的剖面示意圖。請參考圖9A與圖9B，形成第一絕緣結構310以及第二源極/汲極220。
接著，請參考圖10A與圖10B，形成第二絕緣結構320以及第三源極/汲極250。在一些實施例中，形成絕緣材料層於第二源極/汲極220上，並包覆第一絕緣結構310。形成導電層於絕緣材料層上。圖案化導電層以形成第三源極/汲極250。以第三源極/汲極250為罩幕蝕刻絕緣材料層以形成第二絕緣結構320。在一些實施例中，形成第二絕緣結構320所用的蝕刻製程包括乾蝕刻製程，藉此使第二絕緣結構320的第一側面322以及第二側面324為近乎垂直的側面，且對齊於第三源極/汲極250。在其他實施例中，形成第二絕緣結構320所用的蝕刻製程包括濕蝕刻製程。在這種情況下，第二絕緣結構320第一側面322以及第二側面324上可能會出現切底的問題。
接著，請參考圖11A與圖11B，形成第一半導體層232於第一源極/汲極210以及第三源極/汲極250上。
請參考圖12A與圖12B，形成第二半導體層234以及第三半導體層236。第二半導體層234以及第三半導體層236從第三源極/汲極250上方延伸至第一通孔310h中以及第二通孔320h中。
最後，回到圖8A與圖8B，形成閘介電層120於第三半導體層236上。形成閘極240於閘介電層120上。
圖13是依照本發明的另一實施例的一種半導體裝置5的剖面示意圖。在此必須說明的是，圖13的實施例沿用圖8A至圖12B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖13的半導體裝置5與圖8B的半導體裝置4的主要差異在於：半導體裝置5的第一絕緣結構310與第二源極/汲極220包括不同的形狀，且第二絕緣結構320與第三源極/汲極250包括不同的形狀。在本實施例中，第一絕緣結構310與第二源極/汲極220例如是透過不同的光罩圖案來進行圖案化製程，且第二絕緣結構320與第三源極/汲極250例如是透過不同的光罩圖案來進行圖案化製程。在本實施例中，閘介電層120不接觸第一源極/汲極210以及緩衝層110。
圖14是依照本發明的另一實施例的一種半導體裝置6的剖面示意圖。在此必須說明的是，圖14的實施例沿用圖8A至圖12B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖14的半導體裝置6與圖8B的半導體裝置4的主要差異在於：半導體裝置6的半導體結構230c中，第二部份P2的厚度t2大於第一部份P1的厚度t1以及第三部份P3的厚度t3。
在本實施例中，第一半導體層232接觸第二源極/汲極220且不接觸第一源極/汲極210以及第三源極/汲極250。第二半導體層234接觸第一源極/汲極210以及第三源極/汲極250且不接觸第二源極/汲極220。在本實施例中，第二源極/汲極220作為汲極使用，且第一源極/汲極210以及第三源極/汲極250作為源極使用。通過使汲極接觸第二厚度t2較大的第二部分P2，可以改善閘極240與汲極之間的電場所導致的熱載子效應。
圖15是依照本發明的另一實施例的一種半導體裝置7的剖面示意圖。在此必須說明的是，圖15的實施例沿用圖8A至圖12B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖15的半導體裝置7與圖8B的半導體裝置4的主要差異在於：半導體裝置7的半導體結構230d中，第二部份P2的厚度t2以及第三部份P3的厚度t3大於第一部份P1的厚度t1。
在本實施例中，第一半導體層232接觸第二源極/汲極220以及第三源極/汲極250且不接觸第一源極/汲極210。第二半導體層234接觸第一源極/汲極210且不接觸第二源極/汲極220以及第三源極/汲極250。在本實施例中，第一源極/汲極210以及第二源極/汲極220可視為第一個薄膜電晶體的源極與汲極，而第二源極/汲極220以及第三源極/汲極250可視為第二個薄膜電晶體的源極與汲極。換句話說，第二源極/汲極220可同時作為第一個薄膜電晶體的汲極以及第二個薄膜電晶體的源極使用。在本實施例中，透過半導體結構230d的設計可以改善半導體裝置7的熱載子效應。
在一些實施例中，前述任一實施例的半導體裝置可設置於顯示裝置中，且可以在顯示裝置的顯示區以及周邊區中任意搭配組合。
1, 2, 3, 4, 5, 6, 7:半導體裝置 100:基板 110:緩衝層 120:閘介電層 210:第一源極/汲極 216, 226, 316, 326:頂面 220:第二源極/汲極 220h:第一開口 230, 230a, 230b, 230c, 230d:半導體結構 232:第一半導體層 232A:第一接觸部 232B:第二接觸部 234:第二半導體層 236:第三半導體層 240:閘極 250:第三源極/汲極 250h:第二開口 310:第一絕緣結構 310h:第一通孔 312, 322:第一側面 314, 324:第二側面 320:第二絕緣結構 320h:第二通孔 CH1:第一通道區 CH2:第二通道區 D1:第一方向 D2:第二方向 P1:第一部分 P2:第二部分 P3:第三部分 t1:第一厚度 t2:第二厚度 t3:第三厚度 Z1, Z2:厚度
圖1A是依照本發明的一實施例的一種半導體裝置的上視示意圖。 圖1B是沿著圖1A的線A-A’的剖面示意圖。 圖2A至圖5A是圖1A的半導體裝置的製造方法的上視示意圖。 圖2B至圖5B分別是沿著圖2A至圖5A的線A-A’的剖面示意圖。 圖6是依照本發明的另一實施例的一種半導體裝置的剖面示意圖。 圖7是依照本發明的另一實施例的一種半導體裝置的剖面示意圖。 圖8A是依照本發明的一實施例的一種半導體裝置的上視示意圖。 圖8B是沿著圖1A的線A-A’的剖面示意圖。 圖9A至圖12A是圖9A的半導體裝置的製造方法的上視示意圖。 圖9B至圖12B分別是沿著圖9A至圖12A的線A-A’的剖面示意圖。 圖13是依照本發明的另一實施例的一種半導體裝置的剖面示意圖。 圖14是依照本發明的另一實施例的一種半導體裝置的剖面示意圖。 圖15是依照本發明的另一實施例的一種半導體裝置的剖面示意圖。
1:半導體裝置
100:基板
110:緩衝層
120:閘介電層
210:第一源極/汲極
216,226,316:頂面
220:第二源極/汲極
220h:第一開口
230:半導體結構
232:第一半導體層
234:第二半導體層
236:第三半導體層
240:閘極
310:第一絕緣結構
310h:第一通孔
312:第一側面
314:第二側面
CH1:第一通道區
D1:第一方向
D2:第二方向
P1:第一部分
P2:第二部分
t1:第一厚度
t2:第二厚度
Z1:厚度

Claims (9)

  1. 一種半導體裝置，包括：一第一源極/汲極；一第一絕緣結構，位於該第一源極/汲極上；一第二源極/汲極，位於該第一絕緣結構的頂面上，其中該第一源極/汲極、該第一絕緣結構以及該第二源極/汲極在一第一方向上依序堆疊，且該第一源極/汲極與該第二源極/汲極通過該第一絕緣結構而彼此分離；一半導體結構，從該第二源極/汲極沿著該第一絕緣結構的第一側面延伸至該第一源極/汲極的頂面，其中該半導體結構的一第一部分接觸該第一源極/汲極且具有一第一厚度，且該半導體結構的一第二部分接觸該第二源極/汲極且具有一第二厚度，該第二厚度不同於該第一厚度，其中該半導體結構由半導體材料構成，其中該半導體結構包括：一第一半導體層、一第二半導體層以及一第三半導體層，其中該第一半導體層接觸該第一源極/汲極與該第二源極/汲極中的一者且不接觸該第一源極/汲極與該第二源極/汲極中的另一者，其中該第二半導體層接觸該第一絕緣結構的該第一側面；一閘介電層，位於該半導體結構上；以及一閘極，位於該閘介電層上，該閘極在該第一方向上重疊於該第一絕緣結構的該第一側面。
  2. 如請求項1所述的半導體裝置，其中該第一半導體層接觸該第二源極/汲極且不接觸該第一源極/汲極，該半導體結構的該第一部分由該第二半導體層以及該第三半導體層所堆疊構成，且該半導體結構的該第二部分由該第一半導體層、該第二半導體層以及該第三半導體層所堆疊構成，其中該半導體結構的該第一部分在該第一方向上位於該閘極與該第一源極/汲極之間，且該半導體結構的該第二部分在該第一方向上位於該閘極與該第二源極/汲極之間。
  3. 如請求項1所述的半導體裝置，其中該第一半導體層、該第二半導體層以及該第三半導體層包括相同的金屬元素，且該第二半導體層的氧濃度不同於該第一半導體層的氧濃度以及該第三半導體層的氧濃度。
  4. 如請求項1所述的半導體裝置，更包括：一第二絕緣結構；一第三源極/汲極，其中該第一源極/汲極、該第一絕緣結構、該第二源極/汲極、該第二絕緣結構以及該第三源極/汲極在該第一方向上依序堆疊，其中該半導體結構的一第三部分接觸該第三源極/汲極且具有一第三厚度，該第三厚度以及該第一厚度不同於該第二厚度。
  5. 如請求項4所述的半導體裝置，其中該半導體結構的該第一部分以及該半導體結構的該第三部分由該第一半導體層、該第二半導體層以及該第三半導體層的堆疊所構成，且該半 導體結構的該第二部分由該第二半導體層以及該第三半導體層的堆疊所構成。
  6. 如請求項5所述的半導體裝置，其中該第一半導體層包括互相分離的一第一接觸部以及一第二接觸部，其中該半導體結構的該第一部分由該第一接觸部、該第二半導體層以及該第三半導體層的堆疊所構成，且該半導體結構的該第三部分由該第二接觸部、該第二半導體層以及該第三半導體層的堆疊所構成。
  7. 如請求項1所述的半導體裝置，更包括：一第二絕緣結構；一第三源極/汲極，其中該第一源極/汲極、該第一絕緣結構、該第二源極/汲極、該第二絕緣結構以及該第三源極/汲極在該第一方向上依序堆疊，其中該半導體結構的一第三部分接觸該第三源極/汲極且具有一第三厚度，該第三厚度以及該第二厚度大於該第一厚度。
  8. 如請求項7所述的半導體裝置，其中該第一半導體層從該第三源極/汲極連續的延伸至該第二源極/汲極上，且該第一半導體層不接觸該第一源極/汲極。
  9. 如請求項1所述的半導體裝置，其中該第一絕緣結構包括一通孔，該通孔暴露出該第一側面，且其中該第一絕緣結構更包括一第二側面，且該閘介電層接觸該第二側面。
TW112146541A 2023-11-30 2023-11-30 半導體裝置 TWI869085B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112146541A TWI869085B (zh) 2023-11-30 2023-11-30 半導體裝置
CN202410559931.9A CN118571950A (zh) 2023-11-30 2024-05-08 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112146541A TWI869085B (zh) 2023-11-30 2023-11-30 半導體裝置

Publications (2)

Publication Number Publication Date
TWI869085B true TWI869085B (zh) 2025-01-01
TW202525036A TW202525036A (zh) 2025-06-16

Family

ID=92467874

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112146541A TWI869085B (zh) 2023-11-30 2023-11-30 半導體裝置

Country Status (2)

Country Link
CN (1) CN118571950A (zh)
TW (1) TWI869085B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201417293A (zh) * 2012-09-24 2014-05-01 Semiconductor Energy Lab 半導體裝置
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TW201943084A (zh) * 2014-07-15 2019-11-01 日商半導體能源研究所股份有限公司 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
TW202032797A (zh) * 2015-04-15 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW202329465A (zh) * 2021-12-09 2023-07-16 友達光電股份有限公司 半導體裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201417293A (zh) * 2012-09-24 2014-05-01 Semiconductor Energy Lab 半導體裝置
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TW201943084A (zh) * 2014-07-15 2019-11-01 日商半導體能源研究所股份有限公司 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
TW202032797A (zh) * 2015-04-15 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW202329465A (zh) * 2021-12-09 2023-07-16 友達光電股份有限公司 半導體裝置

Also Published As

Publication number Publication date
TW202525036A (zh) 2025-06-16
CN118571950A (zh) 2024-08-30

Similar Documents

Publication Publication Date Title
TWI804302B (zh) 半導體裝置及其製造方法
CN103579227B (zh) 薄膜晶体管基板及其制造方法
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
US9437627B2 (en) Thin film transistor and manufacturing method thereof
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
US9117768B2 (en) Display substrate having a thin film transistor and method of manufacturing the same
KR102650692B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN107305843A (zh) 用于制造完全自对准双栅极薄膜晶体管的方法
US9978777B2 (en) Display device including thin film transistor array panel and manufacturing method thereof
US12328911B2 (en) Semiconductor device
TWI869085B (zh) 半導體裝置
KR102567484B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN111933648A (zh) 阵列基板及其制备方法和显示装置
US20150069401A1 (en) Thin film transistor substrate and method of manufacturing the thin film transistor substrate
TWI855934B (zh) 半導體裝置及其製造方法
TWI867946B (zh) 半導體裝置
TWI865344B (zh) 薄膜電晶體及其製造方法
US12382700B2 (en) Semiconductor device and manufacturing method thereof
TWI875464B (zh) 薄膜電晶體及其製造方法
TWI867965B (zh) 主動元件基板及其製造方法
KR102130548B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
TW202525058A (zh) 半導體裝置及其製造方法
TW202527713A (zh) 半導體裝置及其製造方法
CN116779686A (zh) 薄膜晶体管及其制造方法
TW202527714A (zh) 半導體裝置及其製造方法