TWI876273B - 中介層、半導體封裝組件及其形成方法 - Google Patents

Abstract

一種實施例半導體封裝組件可包括：中介層；積體被動裝置，電性耦接到中介層的第一側；底部填充材料部分，形成於積體被動裝置與中介層的第一側之間；以及壩，從中介層的第一側突出，且配置用於約束底部填充材料部分的空間範圍。壩可包括在中介層的第一側的表面之上延伸的第一部分及嵌入中介層的第一側的表面下方的第二部分。壩可形成於介電層中，介電層也包括重分佈互連結構的構件。壩可進一步與重分佈互連結構電性隔離，且可配置為形成中介層的第一側的二維區域的連接或不連接的邊界。

Description

中介層、半導體封裝組件及其形成方法

本發明實施例係關於一種半導體製造技術，特別係有關於一種中介層、半導體封裝組件及其形成方法，其中中介層包括用於約束底部填充材料部分的空間範圍的壩結構。

由於各種電子構件(例如，電晶體、二極體、電阻器、電容器等)的積體密度不斷提高，半導體產業得到了發展。在大多數情況下，這些積體密度的提高來自於最小特徵尺寸的連續減小，這允許將更多構件整合到給定區域中。

除了更小的電子構件之外，也改進了構件的封裝，以努力提供比以前的封裝佔用更少面積的更小的封裝。這種封裝改進可包括四方扁平封裝(quad flat pack, QFP)、針柵陣列(pin grid array, PGA)、球柵陣列(ball grid array, BGA)、覆晶(flip chips, FC)、三維積體電路(three-dimensional integrated circuits, 3DICs)、晶圓級封裝(wafer level packages, WLPs)、層疊封裝(package on package, PoP)、系統單晶片(System on Chip, SoC)或系統整合晶片(System on Integrated Circuit, SoIC)裝置。這些三維裝置中的一些(例如，3DIC、SoC、SoIC)是通過將晶片放置在半導體晶圓級上的晶片上方來製備的。由於堆疊晶片之間的互連長度縮短，這些三維裝置提供了更高的積體密度和其他優點，例如更快的速度和更高的頻寬。然而，與三維裝置相關的挑戰也很多。

本揭露一些實施例提供一種半導體封裝組件，包括：一中介層；一積體被動裝置，電性耦接到中介層的一第一側；一底部填充材料部分，形成於積體被動裝置與中介層的第一側之間；以及一壩，從中介層的第一側突出，且配置用於約束底部填充材料部分的空間範圍。

本揭露一些實施例提供一種中介層，包括：一或多個介電層；一重分佈互連結構，形成於所述一或多個介電層中；一第一複數個(first plurality of)接合結構，形成於中介層的第一側上且電性連接到重分佈互連結構，其中第一複數個接合結構配置用於將一積體被動裝置電性連接到中介層；以及一壩，從中介層的第一側突出。

本揭露一些實施例提供一種形成半導體封裝組件的方法，包括：通過執行下述操作來形成一中介層，包括：在一載體基板上形成一第一介電層；在第一介電層中形成一壩及一重分佈互連結構的一第一部分；形成一或多個附加介電層及重分佈互連結構的一或多個相應附加部分；去除載體基板以露出包括一封裝側介電層的中介層的一第一側；以及去除封裝側介電層的一部分以暴露壩的一第一部分，使得壩包括在中介層的第一側之上延伸的第一部分及嵌入中介層的第一側下方的一第二部分。

以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下描述具體的構件及其排列方式的實施例以闡述本揭露。當然，這些實施例僅作為範例，而不該以此限定本揭露的範圍。例如，在說明書中敘述了一第一特徵形成於一第二特徵之上或上方，其可能包含第一特徵與第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於第一特徵與第二特徵之間，而使得第一特徵與第二特徵可能未直接接觸的實施例。另外，在本揭露不同範例中可能使用重複的參考符號及/或標記，此重複係為了簡化與清晰的目的，並非用以限定所討論的各個實施例及/或結構之間有特定的關係。

再者，空間相關用語，例如「在…下方」、「下方」、「較低的」、「在…上方」、「較高的」及類似的用語，是為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包含使用中或操作中的裝置之不同方位。設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。除非另有明確說明，否則假定具有相同參考符號的每個元件具有相同的材料組成並且具有相同厚度範圍內的厚度。

本文揭露的各種實施例提供了用於半導體封裝組件中將積體被動裝置附接到中介層的改進方法。在將積體被動裝置附接到中介層之後，可在積體被動裝置與中介層的第一側之間形成底流(underflow)材料。形成於中介層中的壩(dam)可配置用於約束底部填充(underfill)材料部分的空間範圍。如此，可以防止底部填充材料部分與相鄰的接合結構重疊，否則可能會降低半導體封裝組件的性能。在某些實施例中，壩可包括多個不連接的段部(disconnected segments)，這可有利於減小由於各種處理步驟期間的熱膨脹引起的應力。再者，在一些實施例中，壩可以與重分佈互連層一起製造，故只需對現有製造製程進行最小的修改。

一種實施例半導體封裝組件可包括：中介層；積體被動裝置，電性耦接到中介層的第一側；底部填充材料部分，形成於積體被動裝置與中介層的第一側之間；以及壩，從中介層的第一側突出，且配置用於約束底部填充材料部分的空間範圍。壩可包括在中介層的第一側的表面之上延伸的第一部分及嵌入中介層的第一側的表面下方的第二部分。壩可形成於介電層中，介電層也包括重分佈互連結構的構件。壩可進一步與重分佈互連結構電性隔離，且可配置為形成中介層的第一側的二維區域的連接或不連接的(connected or disconnected)邊界。

在又一實施例中，提供一種中介層。中介層可包括：一或多個介電層；重分佈互連結構，形成於所述一或多個介電層中；第一複數個(first plurality of)接合結構，形成於中介層的第一側上且電性連接到重分佈互連結構，其中第一複數個接合結構配置用於將一積體被動裝置電性連接到中介層；以及壩，從中介層的第一側突出。壩可形成於中介層中且可部分嵌入一介電層中，介電層也包括重分佈互連結構的構件。中介層可進一步包括：積體被動裝置，耦接到中介層的第一側且電性連接到第一複數個接合結構；以及底部填充材料部分，形成於積體被動裝置與中介層的第一側之間的體積中，使得壩配置以約束底部填充材料部分的空間範圍。

在又一實施例中，提供一種形成半導體封裝組件的方法。所述方法可包括通過執行下述操作來形成中介層，包括：在載體基板上形成第一介電層；在第一介電層中形成壩及重分佈互連結構的第一部分；形成一或多個附加介電層及重分佈互連結構的一或多個相應附加部分；去除載體基板以露出包括封裝側介電層的中介層的第一側；以及去除封裝側介電層的一部分以暴露壩的第一部分，使得壩包括在中介層的第一側之上延伸的第一部分及嵌入中介層的第一側下方的第二部分。所述方法可進一步包括：在重分佈互連結構上形成第一複數個接合結構，使得第一複數個接合結構配置為從中介層的第一側突出；將積體被動裝置電性連接到第一複數個接合結構；以及分配底部填充材料部分，使得底部填充材料部分配置為形成於積體被動裝置與中介層的第一側之間的體積中，且使得壩配置以約束底部填充材料部分的空間範圍。

第1A圖是根據各種實施例之一半導體裝置100a的頂視圖。半導體裝置100a可包括一或多個積體電路(integrated circuit, IC)半導體裝置。舉例來說，半導體裝置100a可包括第一複數個(first plurality of)半導體晶粒102及第二複數個(second plurality of)半導體晶粒104。第一複數個半導體晶粒102中的每一者可配置為三維裝置，例如三維積體電路(3DICs)、系統單晶片(SOC)裝置或系統整合晶片(SoIC)裝置。半導體裝置100a可進一步包括一或多個附加半導體晶粒106。舉例來說，所述一或多個附加半導體晶粒106可以是積體被動裝置(例如，包含被動構件，例如電容器、電感器、電阻器等)或其他構件，如下文參考第3圖更詳細地描述的。

第一複數個半導體晶粒102中的每一者可通過將晶片放置在半導體晶圓級上的晶片上方以形成三維裝置來形成。由於堆疊晶片之間的互連長度縮短，這些三維裝置可提供更高的積體密度和其他優點，例如更快的速度和更高的頻寬。在一些實施例中，第一複數個半導體晶粒102中的每一者也可被稱為「第一晶粒堆疊」。在一些實施例中，第一複數個半導體晶粒102中的每一者可以是晶粒或晶片，例如邏輯晶粒或電源管理晶粒。

在第1A圖的半導體裝置100a中，第一複數個半導體晶粒102可包括四個第一晶粒堆疊，每個第一晶粒堆疊可配置為系統單晶片(SOC)裝置。在各種實施例中，第一複數個半導體晶粒102中的每一者可彼此相鄰且可位於半導體裝置100a的中央部分。第二複數個半導體晶粒104可位於第一複數個半導體晶粒102周圍的周邊，如第1A圖中所示。

在此示例實施例中，第二複數個半導體晶粒104可包括十二個半導體晶粒。在一些實施例中，第二複數個半導體晶粒104可以是三維積體電路半導體裝置，且也可被稱為「第二晶粒堆疊」。在一些實施例中，第二複數個半導體晶粒104中的每一者可以是半導體記憶體裝置，例如高頻寬記憶體(high bandwidth memory, HBM)裝置。儘管第一複數個半導體晶粒102包括四(4)個半導體晶粒且第二複數個半導體晶粒104包括十二(12)個半導體晶粒，但是在其他實施例中，半導體裝置100a、100b、100c可包括更多或更少的晶粒堆疊。

第1B圖是根據各種實施例之一半導體裝置100b的垂直截面圖。如圖所示，半導體裝置100b可包括安裝到一封裝基板108的第一複數個半導體晶粒102。封裝基板108可包括合適的材料，例如半導體材料(例如，半導體晶圓，例如矽晶圓)、陶瓷材料、有機材料(例如，聚合物及/或熱塑性材料)、玻璃材料、上述的組合等。其他合適的基板材料也在本揭露的預期範圍內。在各種實施例中，封裝基板108可包括一重分佈互連結構110。

第一複數個半導體晶粒102可經由第一複數個焊料部分112電性耦接到封裝基板108，第一複數個焊料部分112連接相應的第一複數個半導體晶粒102及封裝基板108的相應的接合墊或微凸塊(未示出)。重分佈互連結構110可配置為將第一複數個半導體晶粒102中的每一者彼此電性耦接且允許信號在它們之間傳遞。封裝基板108可進一步經由第二複數個焊料部分114電性耦接到一印刷電路板(printed circuit board, PCB)(未示出)，第二複數個焊料部分114連接封裝基板108及印刷電路板的相應的凸塊結構。

第1C圖是根據各種實施例之又一半導體裝置100c的垂直截面圖。半導體裝置100c可包括具有一重分佈互連結構118的一中介層116。第一複數個半導體晶粒102可經由複數個焊料部分112電性耦接到中介層116，複數個焊料部分112連接第一複數個半導體晶粒102中的每一者及中介層116的相應的接合墊或微凸塊(未示出)。包括第一複數個半導體晶粒102及中介層116的半導體裝置100c可進一步經由複數個焊料部分120耦接到一封裝基板108，複數個焊料部分120可耦接中介層116及封裝基板108的相應的接合墊或凸塊結構。

封裝基板108可進一步經由複數個焊料部分114電性耦接到一印刷電路板(PCB)(未示出)，複數個焊料部分114連接封裝基板108及印刷電路板的相應的凸塊結構。半導體裝置100c可類似於下文更詳細地描述的各種其他結構。舉例來說，中介層116可以是有機中介層，或者，中介層116可以是矽中介層。

第2A圖是根據各種實施例之包括複數個半導體晶粒(102、104)和一積體被動裝置336的一示例性半導體封裝組件200的垂直截面圖。示例性半導體封裝組件200可包括具有一重分佈互連結構110的一中介層116。複數個半導體晶粒(102、104)可通過複數個焊料部分112電性耦接到中介層116，複數個焊料部分112連接相應的半導體晶粒(102、104)及中介層116的相應的接合墊(344a、344b)。

積體被動裝置336可以類似地經由複數個焊料部分120a電性耦接到中介層116，複數個焊料部分120a連接相應的積體被動裝置336及中介層116的相應的接合墊或微凸塊(未示出)。如上所述，可以圍繞焊料部分(112、120a)的每個接合陣列形成至少一底部填充材料部分216。再者，可將一環氧模塑料(epoxy molding compound, EMC)施加到中介層116、半導體晶粒(102、104)與積體被動裝置336之間形成的間隙，而形成一多晶粒環氧模塑料(EMC)框架218。

包括複數個半導體晶粒(102、104)、中介層116及積體被動裝置336的示例性半導體封裝組件200可進一步經由複數個焊料部分120b耦接到一封裝基板108，複數個焊料部分120b可耦接相應的中介層116及封裝基板108的相應的接合墊或凸塊結構(未示出)。封裝基板108可進一步經由複數個焊料部分114電性連接到一印刷電路板(未示出)，複數個焊料部分114連接封裝基板108及印刷電路板的相應的凸塊結構。

示例性半導體封裝組件200可類似於上述各種其他結構。舉例來說，中介層116可以是有機中介層，或者，中介層116可以是矽中介層。積體被動裝置336可以以各種方式配置。舉例來說，積體被動裝置336可包括一或多個被動構件，例如電容器、電感器、電阻器等。再者，積體被動裝置336可耦接到中介層116的底表面，如第2A及2B圖中所示。或者，積體被動裝置336可耦接到中介層的頂表面。

第2B圖是根據各種實施例之第2A圖的示例性半導體封裝組件200的一部分的底視圖，使得圖的平面平行於第2A圖中所示的橫截面B-B’。在這方面，示出了中介層116的第一側502的一部分。第一側502的部分可包括耦接到中介層116的底表面的複數個焊料部分120b和積體被動裝置336。如上所述，可通過執行回焊操作將焊料部分120a(例如，參見第2A圖)接合到積體被動裝置336及中介層116的相應的接合墊或凸塊(未示出)，使得積體被動裝置336耦接到中介層116的第一側502。

可通過在積體被動裝置336周圍注入一底部填充材料來形成所述至少一底部填充材料部分216。以此方式，所述至少一底部填充材料部分216可在位於積體被動裝置336與中介層116之間的焊料部分120a(例如，參見第2A圖)被回焊之後形成於積體被動裝置336與中介層116的第一側502之間。可使用各種底部填充材料施加方法中的任何一種，其可包括例如毛細(capillary)底部填充方法、模製(molded)底部填充方法或印刷(printed)底部填充方法。在某些實施例中，底部填充材料部分216可延伸到一區域216r，區域216r可物理接觸焊料部分120r的子集。底部填充材料部分216的區域216r的存在可能降低受底部填充材料部分216的區域216r影響的焊料部分120r的子集的性能。在某些情況下，底部填充材料部分216的區域216r的存在可能致使焊料部分120r的子集無法操作。如此，提供可起到約束底部填充材料部分216的空間範圍的作用的額外的物理結構可能是有利的，如下文更詳細地描述的。

第3A圖是根據各種實施例之具有包括複數個半導體晶粒(102、104)、一積體被動裝置336和一壩602的扇出晶圓級封裝的一半導體封裝組件300的垂直截面圖。第3B圖是根據各種實施例之第3A圖的半導體封裝組件300的一部分的底視圖，使得圖的平面平行於第3A圖中所示的橫截面B-B’。壩602可配置為從中介層116的第一側502突出，如第3A圖中所示，且如下文更詳細地描述的。再者，如第3B圖中所示，壩602可配置為通過形成在平面圖觀看時的中介層116的第一側502的一二維區域的一連接的邊界(connected boundary)而約束所述至少一底部填充材料部分216的空間範圍。以此方式，可防止所述至少一底部填充材料部分216接觸焊料部分120b。

第3C圖是根據各種實施例之第3A和3B圖的中介層116的一部分的垂直截面圖，所述部分由第3B圖中指示的橫截面C-C’定義。第3D圖是根據各種實施例之第3A至3C圖中所示的壩的一部分的放大圖。如第3C和3D圖中所示，壩602從中介層116的第一側502突出，且可具有在中介層116的第一側502的表面之上延伸的第一部分及嵌入中介層116的第一側502的表面下方的第二部分。第一部分可具有第一寬度604(W1)和第一高度606(H1)。第二部分可具有第二高度608(H2)。第一高度606(H1)可具有在大約1微米(micron)到大約15微米的第一範圍內的一值。第二高度608(H2)可具有一值，使得第一高度606(H1)與第二高度608(H2)的比值(H1/H2)具有在大約0.1到大約0.5的第二範圍內的一值。第一寬度604(W1)可具有在大約5微米到大約50微米的第三範圍內的一值。

如第3C圖中所示，壩602可與積體被動裝置336的第一邊緣612隔開一第二寬度610(W2)。第二寬度610(W2)可具有在大約10微米到大約200微米的第四範圍內的一值。如此，壩602可用於將底部填充材料部分216約束到積體被動裝置336的第二寬度610(W2)內的空間區域。如第3C圖中所示，中介層116的第一側502可包括複數個具有焊料部分120b的接合結構614。如圖所示，積體被動裝置336的第一邊緣612可與複數個接合結構614中的一者隔開一第三寬度616(W3)。第三寬度616(W3)可具有一值，使得第二寬度610(W2)與第三寬度616(W3)的比值(W2/W3)在大約0.1到大約0.8的第五範圍內。

根據一實施例，複數個接合結構614可具有跨越一第四寬度618(W4)的一間距，第四寬度618(W4)在大約50微米到大約200微米的第六範圍內。積體被動裝置336可具有一第五寬度620(W5)，其具有在大約500微米到大約4000微米的第七範圍內的一值。壩602的第二部分(例如，參見第3D圖)可具有在大約5微米到大約50微米的第八範圍內的一第六寬度622(W6)，如第3D圖中所示。此外，如第3C和3D圖中所示，壩602可形成於中介層116中且可部分嵌入一介電層中，所述介電層也包括重分佈互連結構110的一構件，如下文參考第4圖至第11圖更詳細地描述的。

第3E圖是根據各種實施例之與第3A圖類似的一示例性半導體封裝組件的一部分的底視圖，示出具有多個不連接的壩段部(例如，段部602a、段部602b、段部602c、段部602d)的一壩，而第3F圖是根據各種實施例之與第3A圖類似的一示例性半導體封裝組件的一部分的底視圖，示出具有多個不連接的段部602i的又一壩。在每個實施例中，壩(602a、602b、602c、602d、602i)形成在平面圖(即，第3E和3F圖中所示的底視圖)觀看時的中介層的第一側的一二維區域的一邊界。在一示例實施例中，第3F圖的壩的複數個不連接的段部602i可各自具有特徵長度為20微米量級(order)的正方形或矩形橫截面(例如，20微米乘上20微米的正方形段部602i)。

壩可包括多個不連接的壩段部(例如，602a、602b、602c、602d)的實施例可有利於減小由於各種處理步驟期間的熱膨脹引起的應力。舉例來說，第3B圖中的壩602可能會在壩602的角落處產生熱膨脹應力集中。相較之下，第3E圖的壩(602a、602b、602c、602d)可避免這樣的應力集中，因為角落是斷開的。同理，第3F圖的包括多個不連接的段部602i的壩可類似地避免應力集中，否則應力集中可能出現在第3E圖中所示的壩的四個段部602a、602b、602c、602d中。第3E和3F圖的壩的不連接的壩段部(例如，602a、602b、602c、602d、602i)的尺寸和間隔可由底部填充材料部分216的特性決定。舉例來說，底部填充材料部分216的黏性及表面張力可防止底部填充材料部分216從第3E和3F圖的壩洩漏出來，條件是壩的不連接的段部(例如，602a、602b、602c、602d、602i)之間的間隙足夠小。舉例來說，如果壩的不連接的段部(例如，602a、602b、602c、602d、602i)之間的間隙為10微米或更小，則可避免底部填充材料部分216的洩漏。

第4圖是根據各種實施例之可用於形成一半導體封裝組件的一中間結構400。中間結構400可包括其上形成有一第一重分佈介電層704a的一第一載體基板212a。第一載體基板212a可包括半導體基板、絕緣基板或導電基板。第一載體基板212a可以是透明的或不透明的。第一載體基板212a的厚度足以為隨後在其上形成的一中介層116(例如，參見第2A、3A和3C圖)提供機械支撐。舉例來說，第一載體基板212a的厚度可在大約60微米到大約1毫米(mm)的範圍內。替代實施例可包括具有更大或更小厚度的載體基板。

第4圖的中間結構400可包括施加到第一載體基板212a的頂表面的一第一黏合層214a。在各種實施例中，第一載體基板212a可包括光學透明材料，例如玻璃或藍寶石。在此示例中，第一黏合層214a可包括光熱轉換(light-to-heat conversion, LTHC)層。光熱轉換層可以是使用旋塗法施加的溶劑型塗層。光熱轉換層可形成將紫外光轉換為熱的層，使得光熱轉換層失去黏附力。或者，第一黏合層214a可包括配置為熱分解的黏合材料。舉例來說，第一黏合層214a可包括在高溫下分解的丙烯酸壓敏黏合劑。熱分解黏合材料可具有在大約150 ̊ F到大約400 ̊ F的範圍內的脫膠(debonding)溫度。在其他溫度下分解的其他合適的熱分解黏合材料也在本揭露的預期範圍內。

如第4圖中所示，一第一重分佈互連層110a可形成於第一重分佈介電層704a中。壩602也可形成於第一重分佈介電層704a中。第一重分佈介電層704a可以是介電聚合物材料，例如PI、BCB或PBO。第一重分佈介電層704a可通過介電聚合物材料的旋塗和乾燥形成。

第一重分佈介電層704a的厚度可在大約2微米到大約40微米的範圍內，例如4微米到20微米。第一重分佈介電層704a可以被圖案化，例如通過在其上方施加和圖案化一相應的光阻劑層(未示出)，並且通過使用例如非等向性蝕刻製程的蝕刻製程將光阻劑層中的圖案轉移到第一重分佈介電層704a中。光阻劑層可以隨後被去除，例如通過灰化。

重分佈互連層110a及壩602可通過下述操作形成：通過濺鍍沉積一金屬晶種層，通過在金屬晶種層上方施加和圖案化一光阻劑層以形成穿過光阻劑層的開口的圖案，通過電鍍一金屬填充材料(例如，銅、鎳或銅和鎳的堆疊)，通過去除光阻劑層(例如，通過灰化)，以及通過蝕刻位於電鍍金屬填充材料部分之間的金屬晶種層的部分。金屬晶種層可包括例如鈦阻障層和銅晶種層的堆疊。鈦阻障層的厚度可在50奈米(nm)到150奈米的範圍內，而銅晶種層的厚度可在100奈米到500奈米的範圍內。晶粒側重分佈互連層110a的金屬填充材料可包括銅、鎳或銅和鎳。在許多實施例中，重分佈互連層110a及壩602可在共同的製程中形成，包括以下：通過濺鍍沉積一共同的(相同的)金屬晶種層，通過在金屬晶種層上方施加和圖案化一光阻劑層以形成穿過光阻劑層的開口的圖案，通過電鍍一共同的金屬填充材料(例如，銅、鎳或銅和鎳的堆疊)，通過去除光阻劑層(例如，通過灰化)，以及通過蝕刻位於電鍍金屬填充材料部分之間的共同的金屬晶種層的部分。因此，重分佈互連層110a和壩602可具有共同的材料。在其他實施例中，重分佈互連層110a及壩602可在不同的製程中形成，包括以下：通過濺鍍在單獨的製程中沉積不同的金屬晶種層，通過在不同的金屬晶種層上方施加和圖案化一光阻劑層以形成穿過光阻劑層的開口的圖案，通過電鍍不同的金屬填充材料(例如，銅、鎳或銅和鎳的堆疊)，通過去除光阻劑層(例如，通過灰化)，以及通過蝕刻位於電鍍金屬填充材料部分之間的不同的金屬晶種層的部分。因此，在這些其他實施例中，重分佈互連層110a和壩602可由不同的材料形成。

第5圖是根據各種實施例之可用於形成一半導體封裝組件的又一中間結構500。中間結構500可通過在第一重分佈介電層704a和第一重分佈互連層110a上方形成附加重分佈介電層(例如，重分佈介電層704b、重分佈介電層704c、重分佈介電層704d、重分佈介電層704e)和附加重分佈互連層(例如，重分佈互連層110b、重分佈互連層110c、重分佈互連層110d、重分佈互連層110e)而從第4圖的中間結構400形成。每個附加重分佈介電層(704b、704c、704d、704e)可通過相應的介電聚合物材料的旋塗和乾燥形成。每個附加重分佈介電層(704b、704c、704d、704e)的厚度可在大約2微米到大約40微米的範圍內，例如4微米到20微米。

每個附加重分佈介電層(704b、704c、704d、704e)可以被圖案化，例如通過在其上方施加和圖案化一相應的光阻劑層，如上文針對第一重分佈介電層704a所述。光阻劑層可以隨後被去除，例如通過灰化。儘管在此示例實施例中，中間結構500可包括五個重分佈介電層(704a、704b、704c、704d、704e)及五個重分佈互連層(110a、110b、110c、110d、110e)，但是在其他實施例中，可以提供更多或更少數量的重分佈介電層和重分佈互連層。

此外，如第5圖中所示，接合墊334b可以形成為最後的重分佈互連層110e的一部分。焊料部分112可進一步形成於接合墊334b上方。如上所述，每個重分佈互連層(110a、110b、110c、110d、110e)及接合墊334b可通過下述操作形成：通過濺鍍沉積一金屬晶種層，通過在金屬晶種層上方施加和圖案化一光阻劑層以形成穿過光阻劑層的開口的圖案，通過電鍍一金屬填充材料(例如，銅、鎳或銅和鎳的堆疊)，通過去除光阻劑層(例如，通過灰化)，以及通過蝕刻位於電鍍金屬填充材料部分之間的金屬晶種層的部分。

為每個重分佈互連層(110a、110b、110c、110d、110e)沉積的金屬填充材料的厚度可在大約2微米到大約40微米的範圍內，例如4微米到20微米，儘管也可使用更小或更大的厚度。每個重分佈互連層(110a、110b、110c、110d、110e)中的佈線層的總數(即，第2A、3A和3C圖中的晶粒側重分佈互連結構110的層數)可在1到12的範圍內，例如2到5。重分佈互連層(110a、110b、110c、110d、110e)的總高度可在30微米到300微米的範圍內，儘管也可以使用更小或更大的高度。

在一實施例中，可選擇重分佈介電層(704a、704b、704c、704d、704e)及重分佈互連層(110a、110b、110c、110d、110e)的厚度，使得設置在不同佈線層的重分佈互連層(110a、110b、110c、110d、110e)具有不同的厚度。厚的重分佈互連層(例如，第一重分佈互連層110a)可用於提供低電阻導電路徑。薄的晶粒側重分佈互連層(例如，第五重分佈互連層110e)可用於提供電磁干擾屏蔽。

上述第4及5圖的描述涉及中介層116(例如，參見第2A、3A及3C圖)形成為有機中介層的實施例。在其他實施例中，中介層116可以使用後段(back-end-of-line, BEOL)半導體裝置處理技術形成為矽中介層。

舉例來說，重分佈互連層(110a、110b、110c、110d、110e)及壩602可通過雙鑲嵌製程或通過多個單鑲嵌製程形成。單鑲嵌製程通常在每個鑲嵌階段用銅形成並填充單個特徵。雙鑲嵌製程通常會同時用銅形成並填充兩個特徵。舉例來說，溝槽及重疊的通孔都可使用雙鑲嵌製程用單次銅沉積來填充。在替代實施例中，重分佈互連層(110a、110b、110c、110d、110e)及壩602可通過電鍍製程形成，如上文參考有機中介層的形成所述。

重分佈介電層(704a、704b、704c、704d、704e)可通過使用例如PECVD的沉積製程連續沉積和圖案化例如氧化矽、氮化矽、碳化矽等的介電材料來形成。每個重分佈介電層(704a、704b、704c、704d、704e)可通過下述操作來進行圖案化：通過施加一光阻劑(未示出)並使用光微影技術圖案化光阻劑，然後可以使用圖案化的光阻劑來形成開口，例如溝槽及/或通孔(例如，導通孔)。開口可以例如通過使用非等向性蝕刻(例如，通過執行反應離子蝕刻)蝕刻重分佈介電層(704a、704b、704c、704d、704e)來形成。

可執行沉積製程以在開口中沉積一導電材料(例如，銅)。然後可以執行例如化學機械平坦化(chemical-mechanical planarization, CMP)的平坦化製程以去除設置在重分佈介電層(704a、704b、704c、704d、704e)頂部的多餘的銅(例如，覆蓋層)。可以對每個重分佈介電層(704a、704b、704c、704d、704e)進行圖案化、金屬沉積和平坦化製程，從而形成重分佈互連層(110a、110b、110c、110d、110e)及/或壩602。

第6圖示出根據各種實施例之可用於形成一半導體封裝組件的又一中間結構600。在這方面，第一複數個半導體晶粒102和第二複數個半導體晶粒104可耦接到中介層116。第一複數個半導體晶粒102和第二複數個半導體晶粒104中的每一者可以是系統單晶片(SoC)晶粒、高頻寬記憶體(HBM)晶粒、積體被動裝置晶粒等。在進一步的實施例中，第一複數個半導體晶粒102和第二複數個半導體晶粒104中的一或多者可以是串行器/解串器(serializer/de-serializer)裝置晶粒。第一複數個半導體晶粒102和第二複數個半導體晶粒104中的每一者可通過至少一個第一焊料部分112的陣列附接到中介層116的接合墊344b。

可以圍繞第一焊料部分112的每個接合陣列形成至少一底部填充材料部分216。每個底部填充材料部分216可以通過在回焊第一焊料部分112之後在第一焊料部分112的陣列周圍注入一底部填充材料來形成。可使用各種底部填充材料施加方法，包括例如毛細底部填充方法、模製底部填充方法或印刷底部填充方法。

第7圖示出根據各種實施例之可用於形成一半導體封裝組件的又一中間結構700。中間結構700可包括一環氧模塑料(EMC)材料，EMC材料可被施加到中介層116與第一複數個半導體晶粒102和第二複數個半導體晶粒104之間形成的間隙，從而形成一環氧模塑料(EMC)框架218。EMC材料可包括含環氧化合物，其可被硬化(即，固化)以提供具有足夠剛性和機械強度的介電材料部分。EMC材料可包括環氧樹脂、硬化劑、二氧化矽(作為填充材料)和其他添加物。取決於黏性和流動性，EMC材料可以液體形式或固體形式提供。

液體EMC可提供更好的操作性、良好的流動性、更少的空隙、更好的填充和更少的流痕(flow marks)。固體EMC可提供更少的固化收縮、更好的隔離(stand-off)和更少的晶粒漂移(die drift)。EMC材料內的高填料含量(例如85%的重量)可減少模製(mold)時間、降低模製收縮率(mold shrinkage)和減少模製翹曲(mold warpage)。EMC材料中均勻的填料尺寸分佈可減少流痕，並可提高流動性。EMC材料的固化溫度可低於第一黏合層214a的釋放(脫膠)溫度。舉例來說，EMC材料的固化溫度可在125 °C到150 °C的範圍內。

環氧模塑料框架218可在固化溫度下固化，以形成橫向包圍第一複數個半導體晶粒102和第二複數個半導體晶粒104中的每一者的EMC基體(matrix)。EMC基體可包括複數個環氧模塑料框架218，它們可橫向地彼此鄰接。每個環氧模塑料框架218可配置為橫向圍繞和嵌入第一複數個半導體晶粒102和第二複數個半導體晶粒104中的相應一者。環氧模塑料框架218的多餘部分可通過平坦化製程(例如CMP)從包括半導體裝置晶粒的頂表面的一水平面上方去除。

第8圖示出根據各種實施例之可用於形成一半導體封裝組件的又一中間結構800。中間結構800可通過下述操作而從第7圖的中間結構700形成：將一第二載體基板212b附接到第一複數個半導體晶粒102和第二複數個半導體晶粒104，去除第一載體基板212a，以及翻轉所得結構，使得中介層116的第一側502如圖所示(例如，第8圖中所示)面向上。

通過使第一黏合層214a失效(deactivated)，可將第一載體基板212a(例如，參見第4至7圖)與中介層116、第一複數個半導體晶粒102和第二複數個半導體晶粒104及環氧模塑料框架218的組件分離。在這方面，可以例如通過在高溫下執行熱退火製程來使第一黏合層214a失效。在各種實施例中，第一黏合層214a可包括熱失效黏合材料。在第一載體基板212a可為透明的其他實施例中，第一黏合層214a可包括紫外光失效黏合材料。

第二載體基板212b可具有與第一載體基板212a類似的特性。在這方面，第二載體基板212b可包括半導體基板、絕緣基板或導電基板。第二載體基板212b可以是透明的或不透明的。第二載體基板212b的厚度足以為中間結構800(例如，參見第8圖)及隨後在其上形成的中間結構900和1000(例如，參見下面的第9和10圖及相關描述)及半導體封裝組件1100(例如，參見第11圖)提供機械支撐。舉例來說，第二載體基板212b的厚度可在大約60微米到大約1毫米的範圍內。替代實施例可包括具有更大或更小厚度的載體基板。

第8圖的中間結構800可進一步包括施加到第二載體基板212b的頂表面的一第二黏合層214b。在各種實施例中，第二載體基板212b可包括光學透明材料，例如玻璃或藍寶石。在此示例中，第二黏合層214b可包括光熱轉換(LTHC)層，其配置為將紫外光轉換為熱而使得光熱轉換層失去黏附力，如上文參考第一黏合層214a所述。或者，第二黏合層214b可包括如上所述配置為熱分解的黏合材料(例如，具有在大約150 ̊ F到大約400 ̊ F的範圍內的脫膠溫度)。在其他溫度下分解的其他合適的熱分解黏合材料也在本揭露的預期範圍內。

第9圖示出根據各種實施例之可用於形成一半導體封裝組件的又一中間結構900。中間結構900可通過下述操作而從第8圖的中間結構800形成：執行蝕刻製程以蝕刻最頂部重分佈介電層704e的一部分以暴露壩602的第一部分(例如，參見上面的第3D圖及相關描述)。如上文參考第3D圖所述，壩602的第一部分可具有一高度606(H1)，其可具有在大約1微米到大約15微米的第一範圍內的值。如此，蝕刻製程可配置為去除最頂部重分佈介電層704e的一類似厚度，從而暴露最頂部重分佈互連層110e的各個部分的一類似厚度。

最頂部重分佈互連層110e的暴露部分可包括第一複數個金屬特徵1202和第二複數個金屬特徵1204。就像壩602一樣，第一複數個金屬特徵1202和第二複數個金屬特徵1204可具有暴露在中介層116的第一側502的表面(包括最頂部重分佈介電層704e的表面)之上的第一部分，以及嵌入最頂部重分佈介電層704e中的第二部分。

第一複數個金屬特徵1202和第二複數個金屬特徵1204可電性連接到重分佈互連層中的其他層(110a、110b、110c、110d)。如此，第一複數個金屬特徵1202和第二複數個金屬特徵1204可通過與接合墊344a形成的電連接(例如，參見第3A圖)電性連接到第一複數個半導體晶粒102和第二複數個半導體晶粒104。壩602可與重分佈互連層(110a、110b、110c、110d、110e)電性隔離。如下文進一步詳細描述的，第一複數個金屬特徵1202和第二複數個金屬特徵1204可配置為接合結構。

第10圖示出根據各種實施例之可用於形成一半導體封裝組件的又一中間結構1000。中間結構1000可通過下述操作而從第9圖的中間結構900形成：形成複數個接合結構614，以及將積體被動裝置336附接到第一複數個金屬特徵1202。在這方面，可通過使用與上述形成重分佈互連層(110a、110b、110c、110d、110e)的技術類似的技術在第二複數個金屬特徵1204上方形成複數個接合結構614。在這方面，一遮罩層(未示出)可沉積在中間結構900上方，且可以被圖案化以形成圖案化的遮罩層(例如，圖案化的介電層或圖案化的光阻劑)。然後可以在圖案化的遮罩層中形成的通孔結構中沉積一金屬層，從而在第二複數個金屬特徵1204上方形成接合結構614。然後可以在接合結構614上方設置焊料部分120b。如此，接合結構614可配置為C4凸塊結構。

然後可以通過蝕刻去除圖案化的遮罩層，以露出壩602的第一部分和第一複數個金屬特徵1202。第一複數個金屬特徵1202可配置為微凸塊，其配置用於將積體被動裝置336接合到中介層116。在這方面，第一複數個焊料部分112可設置在第一複數個金屬特徵1202的頂表面上。然後，積體被動裝置336可接合到第一複數個金屬特徵1202，使得積體被動裝置336的封裝側接合墊344c可接合到第一複數個金屬特徵1202。在這方面，可執行回焊操作以使第一複數個焊料部分112熔化，從而在第一複數個金屬特徵1202與封裝側接合墊344c之間形成接合。

第11圖示出根據各種實施例之一半導體封裝組件1100。半導體封裝組件1100可通過形成一底部填充材料部分216而從第10圖的中間結構1000形成。如上所述，底部填充材料部分216可以通過在第一複數個焊料部分112周圍注入一底部填充材料來形成，焊料部分112在回焊之後可耦接到第一複數個金屬特徵1202。可使用各種底部填充材料施加方法，包括例如毛細底部填充方法、模製底部填充方法或印刷底部填充方法。如上所述，壩602可配置用於約束底部填充材料部分216的空間範圍。如此，可以防止底部填充材料部分216與接合結構614進行物理接觸。

第12圖是根據各種實施例之示出製造半導體裝置結構的一方法1200的各個操作的流程圖。在第一操作1210中，方法1200可包括在一載體基板(例如，第一載體基板212a)上形成一第一介電層(例如，重分佈介電層704a)。在第二操作1220中，方法1200可包括在第一介電層704a中形成一壩602及一重分佈互連結構的第一部分(例如，第一重分佈互連層110a)。在操作1230中，方法1200可包括形成一或多個附加介電層(例如，重分佈介電層(704b、704c、704d、704e))及重分佈互連結構的一或多個相應附加部分(例如，重分佈互連層(110b、110c、110d、110e))。在操作1240中，方法1200可包括去除第一載體基板212a以露出包括一封裝側介電層(例如，第一重分佈介電層704a)的中介層116的第一側502。在操作1250中，方法1200可包括去除封裝側介電層(例如，第一重分佈介電層704a)的一部分以暴露壩602的一第一部分，使得壩602包括在中介層116的第一側502之上延伸的第一部分及及嵌入中介層116的第一側502下方的一第二部分(例如，參見第3D圖)。

在其他實施例中，方法1200可進一步包括：在重分佈互連結構110上形成第一複數個接合結構(例如，第一複數個金屬特徵1202)，使得第一複數個接合結構配置為從中介層116的第一側502突出；將一積體被動裝置336電性連接到第一複數個接合結構1202；以及分配一底部填充材料部分216，使得底部填充材料部分216配置為形成於積體被動裝置336與中介層116的第一側502之間的體積中。以此方式，壩602可配置以約束底部填充材料部分216的空間範圍。

在其他實施例中，方法1200可進一步包括：在第一介電層(例如，重分佈介電層704a)中形成一通孔；以及在通孔中沉積一導電材料而形成壩602(例如，參見第4圖)。方法1200可進一步包括：將壩602配置為具有形成在平面圖(例如，參見第3B、3E和3F圖)觀看時的中介層116的第一側502的一二維區域的邊界的形狀。如此，壩602可配置為形成下述之一者：一連接的邊界(例如，參見第3B圖)，包圍在平面圖觀看時的中介層116的第一側502的一矩形區域；以及一不連接的邊界(例如，參見第3E和3F圖)，包括複數個不連接的壩段部(例如，602a、602b、602c、602d、602i)。

在其他實施例中，方法1200可進一步包括：在重分佈互連結構110上形成第二複數個接合結構(例如，接合墊344b)，使得第二複數個接合墊344b配置為從中介層116的第二側突出(例如，參見第3A及5至11圖)；以及將一或多個半導體晶粒(102、104)電性接合到第二複數個接合墊344b。在一些實施例中，在重分佈互連結構110上形成第二複數個接合結構(例如，接合墊344b)以及將一或多個半導體晶粒(102、104)電性接合到第二複數個接合墊344b可以在去除載體基板(例如，第一載體基板212a)之前執行。

參考所有附圖並根據本揭露的各種實施例，提供一種半導體封裝組件(300、1100)(例如，參見第3A及11圖)。半導體封裝組件(300、1100)可包括：一中介層116；一積體被動裝置336，電性耦接到中介層116的第一側502；一底部填充材料部分216，形成於積體被動裝置336與中介層116的第一側502之間；以及一壩602，從中介層116的第一側502突出，且配置用於約束底部填充材料部分216的空間範圍。

在一實施例中，壩602可包括第一部分及第二部分，第一部分在中介層116的第一側502的表面之上延伸，第二部分嵌入中介層116的第一側502的表面下方(例如，參見第3D圖)。在一實施例中，第一部分可包括在大約1微米到大約15微米的第一範圍內的第一高度606(H1)，且第二部分可包括第二高度608(H2)，使得第一高度606(H1)與第二高度608(H2)的比值(H1/H2)在大約0.1到大約0.5的第二範圍內。

在一實施例中，壩602的第一部分可包括在大約5微米到大約50微米的第三範圍內的第一寬度604(W1)。在一實施例中，壩602可與積體被動裝置336的第一邊緣612隔開第二寬度610(W2)，且第二寬度610(W2)可具有在大約10微米到大約200微米的第四範圍內的值。在一實施例中，中介層116的第一側502可進一步包括複數個接合結構614，使得積體被動裝置336的第一邊緣612與複數個接合結構614中的一者隔開第三寬度616(W3)，且第二寬度610(W2)與第三寬度616(W3)的比值(W2/W3)在大約0.1到大約0.8的第五範圍內。

在一實施例中，複數個接合結構614可配置為具有跨越第四寬度618(W4)的間距，第四寬度618(W4)在大約50微米到大約150微米、或大約50微米到大約200微米的第六範圍內，積體被動裝置336可包括在大約500微米到大約4000微米的第七範圍內的第五寬度620(W5)，且壩602的第二部分可包括在大約5微米到大約50微米的第八範圍內的第六寬度622(W6)(例如，參見第3D圖)。如圖所示(例如，如第4至11圖中所示)，在一實施例中，壩602可形成於中介層116中，例如部分嵌入一介電層(例如，重分佈介電層704a)中，重分佈介電層704a也包括一重分佈互連結構110的一構件(例如，第一重分佈互連層110a)。在一實施例中，壩602及重分佈互連結構110可由共同的材料形成。

在進一步的實施例中(例如，參見第5圖)，可以提供一中介層116。中介層116可包括：一或多個介電層(例如，重分佈介電層(704b、704c、704d、704e))；一重分佈互連結構110(例如，重分佈互連層(110a、110b、110c、110d、110e))形成於所述一或多個介電層中；第一複數個接合結構(例如，第一複數個金屬特徵1202)，形成於中介層116的第一側502上且電性連接到重分佈互連結構110；以及一壩602，從中介層116的第一側502突出，其中第一複數個接合結構1202配置用於將一積體被動裝置336電性連接到中介層116。

在一實施例中，中介層116可進一步包括：積體被動裝置336，耦接到中介層116的第一側502且電性連接到第一複數個接合結構1202；以及一底部填充材料部分216，形成於積體被動裝置336與中介層116的第一側502之間的體積中，使得壩602配置用於約束底部填充材料部分216的空間範圍。如上所述，在一實施例中，壩602可形成於中介層116中且可部分嵌入一介電層(例如，重分佈介電層704a)中，重分佈介電層704a也包括重分佈互連結構的一構件(例如，重分佈互連層110a)。在一實施例中，壩602及重分佈互連結構110包括共同的材料。再者，如第3B、3E和3F圖中所示，在一些實施例中，壩602可配置為形成在平面圖觀看時的中介層116的第一側502的一二維區域的邊界。在這方面，壩602可配置為形成一連接的邊界(例如，參見第3B圖)，包圍在平面圖觀看時的中介層116的第一側502的一矩形區域。或者，壩602可包括複數個不連接的壩段部(例如，602a、602b、602c、602d、602i)，形成一不連接的邊界(例如，參見第3E和3F圖)。

由於存在配置以約束底部填充材料部分216的空間範圍的壩602，所揭露的實施例提供優於現有半導體封裝組件的優點。如此，可以防止底部填充材料部分216與相鄰的接合結構614重疊，否則可能會降低半導體封裝組件的性能。在某些實施例中，壩602可包括多個不連接的壩段部(例如，602a、602b、602c、602d、602i)，這可有利於減小由於各種處理步驟期間的熱膨脹引起的應力。再者，壩可以與重分佈互連層(110a、110b、110c、110d、110e)一起製造，故只需對現有製造製程進行最小的修改。

前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各個改變、置換或修改。

100a:半導體裝置 100b:半導體裝置 100c:半導體裝置 102:半導體晶粒 104:半導體晶粒 106:半導體晶粒 108:封裝基板 110:重分佈互連結構 110a,110b,110c,110d,110e:重分佈互連層 112:焊料部分 114:焊料部分 116:中介層 118:重分佈互連結構 120:焊料部分 120a:焊料部分 120b:焊料部分 120r:焊料部分 200:半導體封裝組件 212a:第一載體基板 212b:第二載體基板 214a:第一黏合層 214b:第二黏合層 216:底部填充材料部分 216r:區域 218:環氧模塑料框架 300:半導體封裝組件 334b:接合墊 336:積體被動裝置 344a:接合墊 344b:接合墊 344c:封裝側接合墊 400:中間結構 500:中間結構 502:第一側 600:中間結構 602:壩 602a,602b,602c,602d,602i:(壩)段部 604(W1):第一寬度 606(H1):第一高度 608(H2):第二高度 610(W2):第二寬度 612:第一邊緣 614:接合結構 616(W3):第三寬度 618(W4):第四寬度 620(W5):第五寬度 622(W6):第六寬度 700:中間結構 704a,704b,704c,704d,704e:重分佈介電層 800:中間結構 900:中間結構 1000:中間結構 1100:半導體封裝組件 1200:方法 1202:金屬特徵/接合結構 1204:金屬特徵 1210,1220,1230,1240,1250:操作 B-B’:橫截面 C-C’:橫截面

根據以下的詳細說明並配合所附圖式做完整揭露。須注意的是，根據本產業的一般作業，圖示並未按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1A圖是根據各種實施例的一半導體裝置的頂視圖。 第1B圖是根據各種實施例之一半導體裝置的垂直截面圖。 第1C圖是根據各種實施例之又一半導體裝置的垂直截面圖。 第2A圖是根據各種實施例之具有包括多個半導體晶粒和一積體被動裝置晶粒的扇出晶圓級封裝的一示例性半導體封裝組件的垂直截面圖。 第2B圖是根據各種實施例之第2A圖的示例性半導體封裝組件的一部分的底視圖，使得圖的平面平行於第2A圖中所示的橫截面B-B’。 第3A圖是根據各種實施例之具有包括多個半導體晶粒、一積體被動裝置和一壩的扇出晶圓級封裝的一示例性半導體封裝組件的垂直截面圖。 第3B圖是根據各種實施例之第3A圖的示例性半導體封裝組件的一部分的底視圖，使得圖的平面平行於第3A圖中所示的橫截面B-B’。 第3C圖是根據各種實施例之第3A和3B圖的中介層的一部分的垂直截面圖，所述部分由第3B圖中指示的橫截面C-C’定義。 第3D圖是根據各種實施例之第3A至3C圖中所示的壩的一部分的放大圖。 第3E圖是根據各種實施例之與第3A圖類似的一示例性半導體封裝組件的一部分的底視圖，示出具有多個不連接的段部的一壩。 第3F圖是根據各種實施例之與第3A圖類似的一示例性半導體封裝組件的一部分的底視圖，示出具有多個不連接的段部的又一壩。 第4圖是根據各種實施例之可用於形成一半導體封裝組件的一中間結構的垂直截面圖。 第5圖是根據各種實施例之可用於形成一半導體封裝組件的又一中間結構的垂直截面圖。 第6圖是根據各種實施例之可用於形成一半導體封裝組件的又一中間結構的垂直截面圖。 第7圖是根據各種實施例之可用於形成一半導體封裝組件的又一中間結構的垂直截面圖。 第8圖是根據各種實施例之可用於形成一半導體封裝組件的又一中間結構的垂直截面圖。 第9圖是根據各種實施例之可用於形成一半導體封裝組件的又一中間結構的垂直截面圖。 第10圖是根據各種實施例之可用於形成一半導體封裝組件的又一中間結構的垂直截面圖。 第11圖是根據各種實施例之一半導體封裝組件的垂直截面圖。 第12圖是根據各種實施例之示出製造半導體裝置結構的一方法的各個操作的流程圖。

102:半導體晶粒

104:半導體晶粒

108:封裝基板

110:重分佈互連結構

112:焊料部分

114:焊料部分

116:中介層

120a:焊料部分

120b:焊料部分

216:底部填充材料部分

218:環氧模塑料框架

300:半導體封裝組件

336:積體被動裝置

344a:接合墊

344b:接合墊

502:第一側

602:壩

B-B’:橫截面

Claims (8)

1. 一種半導體封裝組件，包括： 一中介層； 一積體被動裝置，電性耦接到該中介層的一第一側； 一底部填充材料部分，形成於該積體被動裝置與該中介層的該第一側之間；以及 一壩，從該中介層的該第一側突出，且配置用於約束該底部填充材料部分的一空間範圍，其中該壩還形成於該中介層中且部分嵌入該介電層中，該介電層還包括一重分佈互連結構的一構件，其中該壩和該重分佈互連結構包括一共同的材料。
2. 如請求項1之半導體封裝組件，其中該壩包括一第一部分及一第二部分，該第一部分在該中介層的該第一側的一表面之上延伸，該第二部分嵌入該中介層的該第一側的該表面下方。
3. 如請求項2之半導體封裝組件，其中該第一部分包括在大約1微米到大約15微米的一第一範圍內的一第一高度，且其中該第二部分包括一第二高度，使得該第一高度與該第二高度的一比值在大約0.1到大約0.5的一第二範圍內，其中該第一部分包括在大約5微米到大約50微米的一第三範圍內的一第一寬度。
4. 一種中介層，包括： 一或多個介電層； 一重分佈互連結構，形成於該一或多個介電層中； 一第一複數個接合結構，形成於該中介層的一第一側上且電性連接到該重分佈互連結構，其中該第一複數個接合結構配置用於將一積體被動裝置電性連接到該中介層；以及 一壩，從該中介層的該第一側突出，其中該壩配置為形成在一平面圖觀看時的該中介層的該第一側的一二維區域的一邊界，其中該壩配置為形成一不連接的邊界，包括複數個不連接的段部。
5. 如請求項4之中介層，更包括： 該積體被動裝置，耦接到該中介層的該第一側且電性連接到該第一複數個接合結構；以及 一底部填充材料部分，形成於該積體被動裝置與該中介層的該第一側之間的一體積中，其中該壩配置用於約束該底部填充材料部分的一空間範圍。
6. 一種形成半導體封裝組件的方法，包括： 通過執行下述操作來形成一中介層，包括： 在一載體基板上形成一第一介電層； 在該第一介電層中形成一壩及一重分佈互連結構的一第一部分，其中該壩和該重分佈互連結構包括一共同的材料； 形成一或多個附加介電層及該重分佈互連結構的一或多個相應附加部分； 去除該載體基板以露出包括一封裝側介電層的該中介層的一第一側；以及 去除該封裝側介電層的一部分以暴露該壩的一第一部分，使得該壩包括在該中介層的該第一側之上延伸的該第一部分及嵌入該中介層的該第一側下方的一第二部分。
7. 如請求項6之形成半導體封裝組件的方法，更包括： 在該重分佈互連結構上形成一第一複數個接合結構，使得該第一複數個接合結構配置為從該中介層的該第一側突出； 將一積體被動裝置電性連接到該第一複數個接合結構；以及 分配一底部填充材料部分，使得該底部填充材料部分配置為形成於該積體被動裝置與該中介層的該第一側之間的一體積中，其中該壩配置以約束該底部填充材料部分的一空間範圍。
8. 如請求項6之形成半導體封裝組件的方法，其中形成該壩更包括： 在該第一介電層中形成一通孔；以及 在該通孔中沉積一導電材料而形成該壩。

Images