TW202201677A

TW202201677A - 半導體封裝

Info

Publication number: TW202201677A
Application number: TW110104602A
Authority: TW
Inventors: 金瑾雨
Original assignee: 南韓商三星電子股份有限公司
Priority date: 2020-06-16
Filing date: 2021-02-08
Publication date: 2022-01-01
Also published as: TWI838611B; US11469188B2; KR20210155455A; US20210391280A1

Abstract

一種半導體封裝可包含封裝基板、模製中介層封裝（MIP）以及第一加強件。MIP可配置於封裝基板上。MIP可包含由模製部件模製的中介層、至少一個第一半導體晶片以及至少一個第二半導體晶片。第一加強件可附接至MIP的外表面中的任一者。第一加強件可與封裝基板的上表面間隔開以抑制MIP的翹曲。因此，MIP與封裝基板之間的中心導電凸塊可能不向上浮動，以改良中心導電凸塊與封裝基板之間的電連接。此外，MIP與封裝基板之間的邊緣導電凸塊之間可能不產生短路。

Description

半導體封裝

實例實施例是關於一種半導體封裝。舉例而言，至少一些實例實施例是關於包含中介層的2.5D堆疊型半導體封裝。

一般而言，2.5D堆疊型半導體封裝可包含封裝基板、中介層、特殊應用積體電路（application specific integrated circuit；ASIC）晶片、記憶體晶片以及模製部件。ASIC晶片及記憶體晶片可配置於中介層的上表面上。模製部件可組態成包圍ASIC晶片、記憶體晶片以及中介層的側表面。

習知地，當包含由模製部件模製的ASIC晶片、記憶體晶片以及中介層的模製中介層封裝（molded interposer package；MIP）在高溫下經由導電凸塊接合至封裝基板時，MIP可能彎曲。此可導致導電凸塊之中的中心導電凸塊浮動，使得中心導電凸塊可能不連接至封裝基板。此外，導電凸塊之中的邊緣導電凸塊之間可能產生短路。

實例實施例提供一種可能夠抑制MIP的翹曲的半導體封裝。

根據實例實施例，可提供一種半導體封裝。半導體封裝可包含封裝基板、中介層、至少一個特殊應用積體電路（ASIC）晶片、多個記憶體晶片、模製部件以及第一加強件。中介層可處於封裝基板的上表面上。ASIC晶片可處於中介層的上表面的至少中心部分上。多個記憶體晶片可在第一方向上於ASIC晶片的兩個側面處處於中介層的上表面的至少邊緣部分上。模製部件可包含第一模製部分、第二模製部分以及第三模製部分，所述第一模製部分在第一方向上延伸以接觸ASIC晶片、記憶體晶片以及中介層的第一外表面，所述第二模製部分在實質上垂直於第一方向的第二方向上自第一模製部分的末端延伸以接觸記憶體晶片及中介層的第二外表面，且所述第三模製部分在ASIC晶片與記憶體晶片之間延伸。第一加強件可附接至第一模製部分的外表面且與封裝基板的上表面間隔開，所述第一加強件組態成抑制ASIC晶片、記憶體晶片以及模製部件沿著第一方向的相對於第三模製部分的翹曲，其中第一加強件中的每一者具有與第一模製部分的外表面的長度實質上相同的第一方向上的長度、與封裝基板自ASIC晶片及模製部件暴露的長度實質上相同的第二方向上的長度，以及與模製部件的厚度實質上相同的厚度。

根據實例實施例，可提供一種半導體封裝。半導體封裝可包含封裝基板、中介層、至少一個第一半導體晶片、多個第二半導體晶片、模製部件以及第一加強件。中介層可處於封裝基板的上表面上。至少一個第一半導體晶片可處於中介層的上表面的至少中心部分上。多個第二半導體晶片可在第一方向上於第一半導體晶片的兩個側面處處於中介層的上表面的至少邊緣部分上。模製部件可包含第一模製部分、第二模製部分以及第三模製部分，所述第一模製部分在第一方向上延伸以接觸第一半導體晶片、第二半導體晶片以及中介層的第一外表面，所述第二模製部分在實質上垂直於第一方向的第二方向上自第一模製部分的末端延伸以接觸第二半導體晶片及中介層的第二外表面，且所述第三模製部分在第一半導體晶片與多個第二半導體晶片之間延伸。第一加強件可附接至第一模製部分的外表面且與封裝基板的上表面間隔開，所述第一加強件包含具有比第一半導體晶片及第二半導體晶片的強度更強的強度的材料，使得第一加強件組態成抑制第一半導體晶片、第二半導體晶片以及模製部件沿著第一方向的相對於第三模製部分的翹曲。

根據實例實施例，可提供一種半導體封裝。半導體封裝可包含封裝基板、模製中介層封裝（MIP）以及第一加強件。MIP可處於封裝基板上，且可包含由模製部件模製的中介層、至少一個第一半導體晶片以及至少一個第二半導體晶片。第一加強件可附接至MIP的外表面中的至少一者。第一加強件可與封裝基板的上表面間隔開以抑制MIP的翹曲。

根據實例實施例，第一加強件可附接為面向模製部件的側表面，且與封裝基板的上表面間隔開，以在用於在高溫下將MIP接合至封裝基板的過程中抑制MIP相對於第三模製部分的翹曲。因此，MIP與封裝基板之間的中心導電凸塊可能不向上浮動，以改良中心導電凸塊與封裝基板之間的電連接。此外，MIP與封裝基板之間的邊緣導電凸塊之間可能不產生短路。

下文中，將參考隨附圖式詳細地解釋實例實施例。

圖1為示出根據實例實施例的半導體封裝的透視圖，圖2為示出圖1中的半導體封裝的平面圖，且圖3為沿著圖1中的線A-A'截取的橫截面圖。

參考圖1至圖3，實例實施例的半導體封裝100可包含2.5D堆疊型半導體封裝。

2.5D堆疊型半導體封裝可包含晶粒並排處於中介層上（而非三維（three-dimensional；3D）積體電路中將所述晶粒豎直地堆疊）的同一封裝內部的多個晶粒。藉由將晶粒並排置放而非將其堆疊，熱量積累可減小，且對封裝進行的升級或修改可比對3D積體電路進行再加工更快且更簡單。

2.5D堆疊型半導體封裝可包含封裝基板110、中介層120、至少一個第一半導體晶片130、第二半導體晶片140、模製部件150以及第一加強件160。

封裝基板110可具有長方體形狀。封裝基板110可包含絕緣基板、多個上部焊墊、多個下部焊墊以及導電圖案112。上部焊墊可配置於絕緣基板的上表面上。下部焊墊可配置於絕緣基板的下表面上。導電圖案112可形成於絕緣基板中，以使上部焊墊與下部焊墊彼此電連接。外部端子174可安裝在封裝基板110的下部焊墊上。

包含由模製部件150模製的中介層120、第一半導體晶片130以及第二半導體晶片140的結構可稱為模製中介層封裝（MIP）。MIP可具有大小小於封裝基板110的大小的長方體形狀。因此，封裝基板110的上表面的邊緣部分可向上暴露。下文中，第一方向可指示MIP的長軸方向。實質上垂直於第一方向的第二方向可指示MIP的短軸方向。

中介層120可配置於封裝基板110的上表面上。中介層120可包含中介層120中的導電柱126。中介層120可經由第一導電凸塊170與封裝基板110電連接。亦即，第一導電凸塊170可配置於中介層120與封裝基板110之間，以使中介層120的導電柱126與封裝基板110的上部焊墊電連接。

在實例實施例中，中介層120可具有大小小於封裝基板110的大小的長方體形狀。因此，中介層120可具有在第一方向上延伸的第一外表面122以及在第二方向上延伸的第二外表面。特定言之，中介層120的第一外表面122的長度可大於中介層120的第二外表面的長度。

第一半導體晶片130可配置於中介層120的上表面的中心部分上。第一半導體晶片130可經由第二導電凸塊172與中介層120電連接。亦即，第二導電凸塊172可插入於第一半導體晶片130與中介層120之間，以使中介層120的導電柱126與第一半導體晶片130電連接。在實例實施例中，第一半導體晶片130可包含特殊應用積體電路（ASIC）晶片。

在實例實施例中，第一半導體晶片130可具有大小小於中介層120的大小的長方體形狀。因此，第一半導體晶片130可具有在第一方向上延伸的第一外表面132以及在第二方向上延伸的第二外表面134。特定言之，第一半導體晶片130的第一外表面132可定位在與中介層120的第一外表面122可定位的豎直平面實質上共面的豎直平面上。替代地，第一半導體晶片130的第一外表面132可定位在比中介層120的第一外表面122更靠內的位置。

第二半導體晶片140可配置於中介層120的上表面的邊緣部分上。第二半導體晶片140可經由第二導電凸塊172與中介層120電連接。亦即，第二導電凸塊172可插入於第二半導體晶片140與中介層120之間，以使中介層120的導電柱126與第二半導體晶片140電連接。

在實例實施例中，第二半導體晶片140可呈兩個列形式在第一半導體晶片130的兩個側面處配置於中介層120的上表面的邊緣部分上。因此，第二半導體晶片140的數目可為四。然而，第二半導體晶片140的數目可不受限於特定數目。舉例而言，半導體封裝100可包含一個、兩個、三個或至少五個第二半導體晶片140。四個第二半導體晶片140可配置於中介層120的上表面的拐角處。第二半導體晶片140可包含記憶體晶片。舉例而言，第二半導體晶片140可包含高頻寬記憶體（high bandwidth memory；HBM）晶片。此外，第二半導體晶片140可具有包含多個堆疊記憶體晶片的結構。

第二半導體晶片140中的每一者可具有大小小於第一半導體晶片130的大小的長方體形狀。因此，第二半導體晶片140中的每一者可具有在第一方向上延伸的第一外表面142以及在第二方向上延伸的第二外表面144。特定言之，第二半導體晶片140的第一外表面142可定位與在中介層120的第一外表面122可定位的豎直平面實質上共面的豎直平面上。因此，第二半導體晶片140的第一外表面142可與第一半導體晶片130的第一外表面132實質上共面。替代地，第二半導體晶片140的第一外表面142可定位在比中介層120的第一外表面122更靠內的位置。此外，第二半導體晶片140的第二外表面144可與中介層120的第二外表面實質上共面。

相反地，第二半導體晶片140的與第二外表面144相對的內表面146可面向第一半導體晶片130的第二外表面134。特定言之，第二半導體晶片140的內表面146與第一半導體晶片130的第二外表面134之間可形成間隙。

另外，虛擬晶片148可配置於第二半導體晶片140之間。虛擬晶片148與第二半導體晶片140之間可形成間隙。虛擬晶片148可與第一半導體晶片130、第二半導體晶片140、中介層120以及封裝基板110電隔離。

模製部件150可組態成包圍中介層120、第一半導體晶片130、第二半導體晶片140以及虛擬晶片148的外表面。相反地，模製部件150可能不配置於第一半導體晶片130、第二半導體晶片140以及虛擬晶片148的上表面上。因此，第一半導體晶片130、第二半導體晶片140以及虛擬晶片148的上表面可向上暴露。另外，熱散播器可配置於第一半導體晶片130、第二半導體晶片140以及虛擬晶片148的上表面上。模製部件150可包含環氧模製化合物（epoxy molding compound；EMC）。

在實例實施例中，模製部件150可包含第一模製部分152、第二模製部分154以及第三模製部分156。

第一模製部分152可組態成支撐中介層120的第一外表面122、第一半導體晶片130的第一外表面132以及第二半導體晶片140的第一外表面142。第一模製部分152可在第一方向上延伸，以與中介層120的第一外表面122、第一半導體晶片130的第一外表面132以及第二半導體晶片140的第一外表面142接觸。亦即，第一模製部分152可具有內表面，所述內表面組態成與中介層120的第一外表面122、第一半導體晶片130的第一外表面以及第二半導體晶片140的第一外表面142接觸。

第二模製部分154可自第一模製部分152的兩個末端延伸。因此，第一模製部分152的兩個末端可經由第二模製部分154彼此連接。第二模製部分154可組態成支撐中介層120的第二外表面及第二半導體晶片140的第二外表面144。第二模製部分154可在第二方向上延伸，以與中介層120的第二外表面及第二半導體晶片140的第二外表面144接觸。亦即，第二模製部分154可具有內表面，所述內表面組態成與中介層120的第二外表面及第二半導體晶片140的第二外表面144接觸。此外，第二模製部分144的內表面可組態成與虛擬晶片148的外表面接觸。

第三模製部分156可組態成填充第二半導體晶片140的內表面146與第一半導體晶片130的第二外表面134之間的空間以及虛擬晶片148與第二半導體晶片140之間的空間。

第三模製部分156可具有窄寬度，所述第三模製部分156可組態成填充第二半導體晶片140的內表面146與第一半導體晶片130的第二外表面134之間的空間以及虛擬晶片148與第二半導體晶片140之間的空間。因此，第二半導體晶片140的內表面146與第一半導體晶片130的第二外部表面134之間的第三模製部分156可具有相對較弱強度。因此，當MIP向下壓縮以在高溫（例如約300℃）下將MIP接合至封裝基板110時（諸如回焊製程、雷射製程等），MIP可相對於第三模製部分156的延伸方向C彎曲。舉例而言，MIP的中心部分可向上彎曲。MIP的向上彎曲的中心部分可遠離封裝基板110。相反地，MIP的邊緣部分可緊密鄰近於封裝基板110。因此，中心第一導電凸塊170亦可遠離封裝基板110，使得中心第一導電凸塊170可能不連接至封裝基板110。此外，邊緣第一導電凸塊170之間的間隙可能變窄，以在邊緣第一導電凸塊170之間產生電短路。

為了防止上述問題，在一或多個實例實施例中，第一加強件160可組態成抑制MIP的翹曲。第一加強件160可在第一方向上附接至MIP的外表面中的任一者，亦即，模製部件150的外表面。特定言之，第一加強件160可包含附接至第一模製部件152的外表面157的一對加強件。第一加強件160可加強第一方向上的MIP的強度，以抑制MIP相對於第三模製部分156的翹曲。為了在附接製程期間使第一加強件160自模製部件150的外表面脫離，第一加強件160可使用黏著劑180附接至模製部件150的外表面，所述黏著劑180能夠在不小於約300℃下維持黏著力。

特定言之，第一加強件160可與封裝基板110的上表面間隔開。當第一加強件160可連接至封裝基板110時，第一加強件160可與封裝基板110互鎖，使得可能無法充分展示第一加強件160的抑制MIP翹曲的功能。因此，第一加強件160的下部末端可與封裝基板110的上表面間隔開，以在第一加強件160的下部末端與封裝基板110的上表面之間形成間隙。

為了向第一加強件160提供抑制MIP翹曲的功能，第一加強件160可包含具有比MIP的強度更強的強度的材料。MIP中的中介層120、第一半導體晶片130、第二半導體晶片140以及模製部件150之中的第一半導體晶片130及第二半導體晶片140的矽可具有最強強度，使得第一加強件160的材料可具有比矽的強度更強的強度。舉例而言，第一加強件160可包含金屬，諸如鋁、銅等。為了向第一加強件160提供比MIP的強度更強的強度，可根據MIP的材料來改變第一加強件160的材料，且所述第一加強件160的材料並不受限於上述金屬。

在實例實施例中，第一加強件160可具有與MIP的厚度實質上相同的厚度。亦即，第一加強件160的上部末端可定位於與第一模製部分152的上表面可定位的水平平面實質上相同的水平平面上。第一加強件160的下部末端可定位於與第一模製部分152的下表面可定位的水平平面實質上相同的水平平面上。舉例而言，當MIP的厚度可為約0.883±0.03毫米時，第一加強件160的厚度亦可為約0.883±0.03毫米。

此外，由於第一加強件160可抑制MIP相對於第三模製部分156的翹曲，故第一加強件160的長度可不小於第一方向上的第一半導體晶片130的第一外表面132的長度。在實例實施例中，第一加強件160的長度可以是第一半導體晶片130的第一外表面132的長度及第二半導體晶片140的第一外表面142的長度的總和。亦即，第一加強件160的長度可與第一方向上的第一模製部分152的外表面157的長度實質上相同。因此，第一加強件160的長度可設置在第一半導體晶片130的第一外表面132的長度與第一模製部分152的外表面157的長度之間。

第二方向上的第一加強件160的寬度可以是自封裝基板110的寬度減去MIP的寬度的一半值。因此，所述一對第一加強件160可組態成充分覆蓋在第二方向上由MIP暴露的封裝基板110的上表面的邊緣部分。然而，第二方向上的第一加強件160的寬度可能不受限於上述具體值。舉例而言，第二方向上的第一加強件160的寬度可低於自封裝基板110的寬度減去MIP的寬度的一半值。

在實例實施例中，半導體封裝100可包含四個第二半導體晶片140，第一方向及第二方向上的封裝基板110的長度可為約55毫米。第一方向上的MIP的長度可為約44毫米，且第二方向上的MIP的長度可為約32毫米。在此情況下，第二方向上的第一加強件160的寬度可為約23毫米或低於23毫米。

然而，可僅藉由將第一加強件160附接至第一模製部分152的外表面157來展示第一加強件160的功能。因此，第一加強件160的寬度、厚度以及長度可能不受限於具體值。

圖4為示出根據實例實施例的半導體封裝的透視圖。

此實例實施例的半導體封裝100a可包含與圖3中的半導體封裝100的元件實質上相同的元件，不同之處在於第一加強件。因此，相同附圖標號可指相同元件，且本文中為了簡便起見，可省略關於相同元件的任何其他說明。

參考圖4，第一加強件160a可附接至MIP的外表面的上部部分。第一加強件160a可具有與MIP的上表面實質上共面的上部末端。相反地，第一加強件160a可具有高於MIP的下表面的下部末端。因此，第一加強件160a的厚度可小於MIP的厚度，特定言之，第一模製部分152的厚度。

圖5為示出根據實例實施例的半導體封裝的透視圖。

此實例實施例的半導體封裝100b可包含與圖3中的半導體封裝100的元件實質上相同的元件，不同之處在於第一加強件。因此，相同附圖標號可指相同元件，且本文中為了簡便起見，可省略關於相同元件的任何其他說明。

參考圖5，第一加強件160b可附接至MIP的外表面的上部部分及中間部分。第一加強件160b可具有高於MIP的下表面的下部末端。此外，第一加強件160b可包含上部加固部分162b，所述上部加固部分162b組態成與MIP的上表面部分地接觸，特定言之與第一模製部分152的上表面部分地接觸以支撐第一模製部分152的上表面。第一加強件160b可由於上部加固部分162b而具有高於MIP的上表面的上部末端。

圖6為示出根據實例實施例的半導體封裝的透視圖。

此實例實施例的半導體封裝100c可包含與圖3中的半導體封裝100的元件實質上相同的元件，不同之處在於第一加強件。因此，相同附圖標號可指相同元件，且本文中為了簡便起見，可省略關於相同元件的任何其他說明。

參考圖6，第一加強件160c可附接至MIP的整個外表面。第一加強件160c可包含上部加固部分162c，所述上部加固部分162c組態成與MIP的上表面部分地接觸，特定言之與第一模製部分152的上表面部分地接觸以支撐第一模製部分152的上表面。第一加強件160c可由於上部加固部分162c而具有高於MIP的上表面的上部末端。

此外，第一加強件160c可包含下部加固部分164c，所述下部加固部分164c組態成與MIP的下表面部分地接觸，特定言之與第一模製部分152的下表面部分地接觸以支撐第一模製部分152的下表面。第一加強件160c可由於下部加固部分164c而具有低於MIP的下表面的下部末端。然而，下部加固部分164c可與封裝基板110的上表面間隔開，不與封裝基板110的上表面接觸。

圖7為示出根據實例實施例的半導體封裝的透視圖。

此實例實施例的半導體封裝100d可包含與圖3中的半導體封裝100的元件實質上相同的元件，不同之處在於模製部件及第一加強件。因此，相同附圖標號可指相同元件，且本文中為了簡便起見，可省略關於相同元件的任何其他說明。

參考圖7，模製部件150可包含自第一模製部分152中的每一者的外表面的下部部分水平延伸的支撐部分150d。支撐部分150d可組態成支撐第一加強件160d的下部末端。

由於支撐部分150d可支撐第一加強件160d的下部末端，故第一加強件160d的厚度可略微小於第一模製部分152的厚度。相反地，第一加強件160d可具有與第一模製部分152的上表面實質上共面的上部末端。

圖8為示出根據實例實施例的半導體封裝的透視圖。

此實例實施例的半導體封裝100e可包含與圖3中的半導體封裝100的元件實質上相同的元件，不同之處在於模製部件及第一加強件。因此，相同附圖標號可指相同元件，且本文中為了簡便起見，可省略關於相同元件的任何其他說明。

參考圖8，模製部件150可包含自第一模製部分152中的每一者的外表面的下部部分水平延伸的支撐階150e，以及形成在第一模製部分152中的每一者的外表面的上部部分處的上部容納凹槽152e。

支撐階150e可組態成支撐第一加強件160d的下部末端。第一加強件160e可包含自第一加強件160e的內表面的上部部分延伸的上部加固階162e。上部加固階162e可插入到上部容納凹槽152e中。由於支撐部分150e可支撐第一加強件160e的下部末端，故第一加強件160e的厚度可略微小於第一模製部分152的厚度。相反地，第一加強件160e可具有與第一模製部分152的上表面實質上共面的上部末端。

圖9為示出根據實例實施例的半導體封裝的透視圖。

此實例實施例的半導體封裝100f可包含與圖3中的半導體封裝100的元件實質上相同的元件，不同之處在於模製部件及第一加強件。因此，相同附圖標號可指相同元件，且本文中為了簡便起見，可省略關於相同元件的任何其他說明。

參考圖9，模製部件150可包含自第一模製部分152中的每一者的外表面的中心部分水平延伸的突起部150f。藉由形成突起部150f，上部容納凹槽可形成在突起部150f上方且下部容納凹槽可形成在突起部150f下方。

第一加強件160f可包含自第一加強件160f的內表面的上部部分延伸的上部加固階162f以及自第一加強件160f的內表面的下部部分延伸的下部加固階164f。上部加固階162f可插入至上部容納凹槽中。下部加固階164f可插入至下部容納凹槽中。第一加強件160f可具有與第一模製部分152的上表面實質上共面的上部末端。第一加強件160f可具有與第一模製部分152的下表面實質上共面的下部末端。

圖10為示出根據實例實施例的半導體封裝的透視圖，圖11為示出圖10中的半導體封裝的平面圖，且圖12為沿著圖10中的線B-B'截取的橫截面圖。

此實例實施例的半導體封裝100g可包含與圖1中的半導體封裝100的元件實質上相同的元件，不同之處在於更包含第二加強件。因此，相同附圖標號可指相同元件，且本文中為了簡便起見，可省略關於相同元件的任何其他說明。

參考圖10至圖12，第二加強件162可組態成抑制第二方向上的MIP的晶圓頁。第二加強件162可附接至第二方向上的MIP的外表面中的任一者，亦即，模製部件150的外表面。特定言之，第二加強件162可包含附接至第二模製部件154的外表面的一對加強件。第二加強件162可加強第二方向上的MIP的強度以抑制MIP的翹曲。為了在附接製程期間使第二加強件162自模製部件150的外表面脫離，第二加強件162可使用黏著劑180附接至模製部件150的外表面，所述黏著劑180能夠在不小於約300℃下維持黏著力。

特定言之，類似於第一加強件160，第二加強件162可與封裝基板110的上表面間隔開。因此，第二加強件162的下部末端可與封裝基板110的上表面間隔開，以在第二加強件162的下部末端與封裝基板110的上表面之間形成間隙。

第二加強件162可包含與第一加強件160的材料實質上相同的材料。因此，本文中為了簡便起見，可省略關於第二加強件162的材料的任何其他說明。

第二加強件162可具有與第二方向上的第二模製部分154的外表面158的長度實質上相同的長度。在此情況下，第二加強件162可能不連接至第一加強件160。替代地，第二加強件162可具有用於連接所述一對第一加強件160的兩個末端的長度。

第二加強件162的功能可僅藉由將第二加強件162附接至第二模製部分154的外表面158來展示。因此，第二加強件162的寬度、厚度以及長度可能不受限於具體值。

替代地，第二加強件162可具有圖4中的第一加強件160a的結構、圖5中的第一加強件160b的結構、圖6中的第一加強件160c的結構、圖7中的第一加強件160d的結構、圖8中的第一加強件160e的結構或圖9中的第一加強件160f的結構。

前述內容說明實例實施例且不應解釋為限制其。儘管已描述少數實例實施例，但本領域的技術人員將易於瞭解，在不實質上脫離實例實施例的新穎教示及優點的情況下，許多修改在實例實施例中為可能的。因此，所有此類修改均意欲包含於如申請專利範圍中所界定的實例實施例的範疇內。在申請專利範圍中，手段加功能條款（means-plus-function clause）意欲涵蓋在本文中描述為執行所述功能的結構，且不僅涵蓋結構等效物且亦涵蓋等效結構。因此，應理解，前述內容說明各種實例實施例且不應解釋為限於所揭露的特定實例實施例，且對所揭露實例實施例以及其他實例實施例的修改意欲包含於所附申請專利範圍的範疇內。

100、100a、100b、100c、100d、100e、100f、100g:半導體封裝 110:封裝基板 112:導電圖案 120:中介層 122:中介層的第一外表面 126:導電柱 130:第一半導體晶片 132:第一半導體晶片的第一外表面 134:第一半導體晶片的第二外表面 140:第二半導體晶片 142:第二半導體晶片的第一外表面 144:第二半導體晶片的第二外表面 146:第二半導體晶片的內表面 148:虛擬晶片 150:模製部件 150d:支撐部分 150e:支撐階 150f:突起部 152:第一模製部分 152e:上部容納凹槽 154:第二模製部分 156:第三模製部分 157:第一模製部分的外表面 158:第二模製部分的外表面 160、160a、160b、160c、160d、160e、160f:第一加強件 162:第二加強件 162b、162c:上部加固部分 162e、162f:上部加固階 164c:下部加固部分 164f:下部加固階 170:第一導電凸塊 172:第二導電凸塊 174:外部端子 180:黏著劑 A-A'、B-B':線 C:延伸方向

自結合隨附圖式進行的以下詳細描述，將更清晰地理解實例實施例。圖1至圖12表示如本文中所描述的非限制性實例實施例。圖1為示出根據實例實施例的半導體封裝的透視圖。圖2為示出圖1中的半導體封裝的平面圖。圖3為沿著圖1中的線A-A'截取的橫截面圖。圖4為示出根據實例實施例的半導體封裝的透視圖。圖5為示出根據實例實施例的半導體封裝的透視圖。圖6為示出根據實例實施例的半導體封裝的透視圖。圖7為示出根據實例實施例的半導體封裝的透視圖。圖8為示出根據實例實施例的半導體封裝的透視圖。圖9為示出根據實例實施例的半導體封裝的透視圖。圖10為示出根據實例實施例的半導體封裝的透視圖。圖11為示出圖10中的半導體封裝的平面圖。圖12為沿著圖10中的線B-B'截取的橫截面圖。

100:半導體封裝

110:封裝基板

130:第一半導體晶片

140:第二半導體晶片

148:虛擬晶片

150:模製部件

152:第一模製部分

154:第二模製部分

156:第三模製部分

160:第一加強件

180:黏著劑

A-A':線

C:延伸方向

Claims

一種半導體封裝，包括：封裝基板；中介層，處於所述封裝基板的上表面上；至少一個特殊應用積體電路（ASIC）晶片，處於所述中介層的上表面的至少中心部分上；多個記憶體晶片，在第一方向上於所述ASIC晶片的兩個側面處處於所述中介層的所述上表面的至少邊緣部分上；模製部件，包含第一模製部分、第二模製部分以及第三模製部分，所述第一模製部分在所述第一方向上延伸以接觸所述ASIC晶片、所述記憶體晶片以及所述中介層的第一外表面，所述第二模製部分在實質上垂直於所述第一方向的第二方向上自所述第一模製部分的末端延伸以接觸所述記憶體晶片及所述中介層的第二外表面，且所述第三模製部分在所述ASIC晶片與所述記憶體晶片之間延伸；以及第一加強件，附接至所述第一模製部分的外表面且與所述封裝基板的所述上表面間隔開，所述第一加強件組態成抑制所述ASIC晶片、所述記憶體晶片以及所述模製部件沿著所述第一方向的相對於所述第三模製部分的翹曲，其中所述第一加強件中的每一者具有與所述第一模製部分的所述外表面的長度實質上相同的所述第一方向上的長度、與所述封裝基板自所述ASIC晶片及所述模製部件暴露的長度實質上相同的所述第二方向上的長度，以及與所述模製部件的厚度實質上相同的厚度。
如請求項1所述的半導體封裝，其中所述第一加強件中的每一者包括：上部加固部分，自所述第一加強件的上部末端延伸以支撐所述第一模製部分的上表面；以及下部加固部分，自所述第一加強件的下部末端延伸以支撐所述第一模製部分的下表面。
如請求項1所述的半導體封裝，其中所述模製部件包含支撐階及上部容納凹槽，所述支撐階自所述第一模製部分中的每一者的所述外表面的下部部分水平延伸以支撐所述第一加強件中的各別者的下部末端，且所述上部容納凹槽形成在所述第一模製部分中的每一者的所述外表面的上部部分處，且所述第一加強件各自包含自所述第一加強件的內表面的上部部分延伸至所述上部容納凹槽中的上部加固階。
如請求項1所述的半導體封裝，其中所述模製部件包含所述第一模製部分中的每一者的所述外表面的中心部分處的突起部，以形成所述突起部上方的上部容納凹槽及所述突起部下方的下部容納凹槽，且所述第一加強件各自包含上部加固階及下部加固階，所述上部加固階自所述第一加強件的內表面的上部部分延伸至所述上部容納凹槽中，且所述下部加固階自所述第一加強件的所述內表面的下部部分延伸至所述下部容納凹槽中。
一種半導體封裝，包括：封裝基板；中介層，處於所述封裝基板的上表面上；至少一個第一半導體晶片，處於所述中介層的上表面的至少中心部分上；多個第二半導體晶片，在第一方向上於所述第一半導體晶片的兩個側面處處於所述中介層的所述上表面的至少邊緣部分上；模製部件，包含第一模製部分、第二模製部分以及第三模製部分，所述第一模製部分在所述第一方向上延伸以接觸所述第一半導體晶片、所述第二半導體晶片以及所述中介層的第一外表面，所述第二模製部分在實質上垂直於所述第一方向的第二方向上自所述第一模製部分的末端延伸以接觸所述第二半導體晶片及所述中介層的第二外表面，且所述第三模製部分在所述第一半導體晶片與所述多個第二半導體晶片之間延伸；以及第一加強件，附接至所述第一模製部分的外表面且與所述封裝基板的所述上表面間隔開，所述第一加強件包含具有比所述第一半導體晶片及所述第二半導體晶片的強度更強的強度的材料，使得所述第一加強件組態成抑制所述第一半導體晶片、所述第二半導體晶片以及所述模製部件沿著所述第一方向的相對於所述第三模製部分的翹曲。
如請求項5所述的半導體封裝，其中所述第一加強件中的每一者具有與所述第一模製部分的所述外表面的長度實質上相同的所述第一方向上的長度。
如請求項5所述的半導體封裝，其中所述第一加強件包括鋁。
如請求項5所述的半導體封裝，其中所述第一加強件中的每一者包括：上部加固部分，自所述第一加強件的上部末端延伸以支撐所述第一模製部分的上表面；以及下部加固部分，自所述第一加強件的下部末端延伸以支撐所述第一模製部分的下表面。
如請求項5所述的半導體封裝，其中所述模製部件包含支撐階及上部容納凹槽，所述支撐階自所述第一模製部分中的每一者的所述外表面的下部部分水平延伸以支撐所述第一加強件中的每一者的下部末端，且所述上部容納凹槽處於所述第一模製部分中的每一者的所述外表面的上部部分處，且所述第一加強件各自包含自所述第一加強件的內表面的上部部分延伸至所述上部容納凹槽中的上部加固階。
如請求項5所述的半導體封裝，其中所述模製部件包含所述第一模製部分中的每一者的所述外表面的中心部分處的突起部，以形成所述突起部上方的上部容納凹槽及所述突起部下方的下部容納凹槽，且所述第一加強件各自包含上部加固階及下部加固階，所述上部加固階自所述第一加強件的內表面的上部部分延伸至所述上部容納凹槽中，且所述下部加固階自所述第一加強件的所述內表面的下部部分延伸至所述下部容納凹槽中。
一種半導體封裝，包括：封裝基板；模製中介層封裝（MIP），處於所述封裝基板上，所述MIP包含由模製部件模製的中介層、至少一個第一半導體晶片以及至少一個第二半導體晶片；以及第一加強件，附接至所述MIP的外表面中的至少一者且與所述封裝基板的上表面間隔開，使得所述第一加強件組態成抑制所述MIP的翹曲。
如請求項11所述的半導體封裝，其中所述第一加強件包括：金屬，具有比所述第一半導體晶片及所述第二半導體晶片的強度更強的強度。
如請求項11所述的半導體封裝，其中所述第一加強件的厚度小於或等於所述模製部件的厚度。
如請求項11所述的半導體封裝，其中所述MIP包括：所述封裝基板的上表面上的所述中介層；所述中介層的上表面上的所述至少一個第一半導體晶片；所述中介層的所述上表面上的所述至少一個第二半導體晶片；以及所述模製部件，組態成包圍所述中介層、所述至少一個第一半導體晶片以及所述至少一個第二半導體晶片的側表面。
如請求項14所述的半導體封裝，其中所述模製部件包括：第一模製部分，在第一方向上延伸以接觸所述第一半導體晶片、所述第二半導體晶片以及所述中介層的第一外表面；第二模製部分，在實質上垂直於所述第一方向的第二方向上自所述第一模製部分的末端延伸，以接觸所述第二半導體晶片及所述中介層的第二外表面；以及第三模製部分，在所述第一半導體晶片與所述至少一個第二半導體晶片之間延伸。