[go: up one dir, main page]

TWI863401B - 半導體裝置及高頻功率放大器 - Google Patents

半導體裝置及高頻功率放大器 Download PDF

Info

Publication number
TWI863401B
TWI863401B TW112124755A TW112124755A TWI863401B TW I863401 B TWI863401 B TW I863401B TW 112124755 A TW112124755 A TW 112124755A TW 112124755 A TW112124755 A TW 112124755A TW I863401 B TWI863401 B TW I863401B
Authority
TW
Taiwan
Prior art keywords
base
emitter
electrode
layer
collector
Prior art date
Application number
TW112124755A
Other languages
English (en)
Other versions
TW202414601A (zh
Inventor
佐佐木健次
髙橋新之助
後藤聡
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202414601A publication Critical patent/TW202414601A/zh
Application granted granted Critical
Publication of TWI863401B publication Critical patent/TWI863401B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/841—Vertical heterojunction BJTs having a two-dimensional base, e.g. modulation-doped base, inversion layer base or delta-doped base
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/615—Combinations of vertical BJTs and one or more of resistors or capacitors
    • H10W20/20—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H10W72/07253—
    • H10W72/234—
    • H10W90/00—
    • H10W90/724—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

提供一種可降低集極基極間接合電容，且抑制崩潰電壓之降低之半導體裝置。 電晶體，包含在基板的一個面亦即上面之上依序積層之集極層、基極層、以及射極層。4個以上的射極電極，電性連接於射極層。基極電極，包含電性連接於基極層之2個以上的基極指。集極電極，電性連接於集極層。射極電極之各個、以及基極指之各個，具有在基板之上面內之第1方向較長的形狀。射極電極及基極指，在基板之上面內，在與第1方向正交之第2方向並排配置。於在第2方向並排之4個以上的射極電極及2個以上的基極指之列中，在第2方向之兩端，分別配置射極電極。在第2方向相鄰之2個基極指之間的基極指間區域之中，在至少1個基極指間區域，配置在第2方向並排之2個射極電極。在將射極電極之俯視時的面積，相對於與配置在複數個射極電極之各個的鄰近處之1個或2個基極指對向的射極電極之邊緣的長度之比，定義為對向長面積比時，複數個射極電極之各個的對向長面積比之最大值與最小值的差，為對向長面積比的平均值的20%以下。

Description

半導體裝置及高頻功率放大器
本發明係關於半導體裝置及高頻功率放大器。
異質接合雙極電晶體（heterojunction bipolar transistor，HBT）中，以條狀之複數個射極指來構成射極層者已為公知（專利文獻1）。在射極指之各個的寬度方向之兩側配置基極電極之指部分（基極指）。射極指及基極指配置為於俯視時，包含於集極層與基極層之接合界面。
若集極基極間接合電容Cbc增大，則電晶體之增益下降。為了抑制增益之下降，較佳為減小集極基極接合界面之面積相對於射極基極接合界面之面積之比。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開平5-190563號公報
[發明所欲解決之問題]
如專利文獻1中所記載的，於在複數個射極指之兩側配置基極指之構成中，相對於最外側的基極指，射極指僅配置在一側。由於射極指未對向於最外側的基極指之外側的邊緣，因此，基極電流未從該邊緣朝向射極指流通。然而，從製程之觀點來看，必須以未作為使基極電流流通之起點而發揮功能之基極指之邊緣亦於俯視時包含於集極層與基極層之接合界面之方式來擴大集極層與基極層之接合界面。而該構成從降低集極基極間接合電容Cbc之觀點來看並不佳。
又，除了降低集極基極間接合電容之外，還要求崩潰電壓之提升。
本發明之目的為提供一種可降低集極基極間接合電容，且提升崩潰電壓之半導體裝置。本發明之其他目的為提供使用了該半導體裝置之高頻功率放大器。 [解決問題之手段]
根據本發明之一觀點，提供一種半導體裝置，其具備： 基板； 電晶體，包含在前述基板的一個面亦即上面之上依序積層之集極層、基極層、以及射極層； 4個以上的射極電極，電性連接於前述射極層； 基極電極，包含電性連接於前述基極層之2個以上的基極指；以及 集極電極，電性連接於前述集極層； 前述射極電極之各個、以及前述基極指之各個，具有在前述基板之前述上面內之第1方向較長的形狀； 前述射極電極及前述基極指，在前述基板之前述上面內，在與前述第1方向正交之第2方向並排配置； 於在前述第2方向並排之4個以上的前述射極電極及2個以上的前述基極指之列中，在前述第2方向之兩端，分別配置前述射極電極； 在前述第2方向相鄰之2個前述基極指之間的基極指間區域之中，在至少1個前述基極指間區域，配置在前述第2方向並排之2個前述射極電極； 在將前述射極電極之俯視時的面積，相對於與配置在複數個前述射極電極之各個的鄰近處之1個或2個前述基極指對向的前述射極電極之邊緣的長度之比，定義為對向長面積比時，複數個前述射極電極之各個的前述對向長面積比之最大值與最小值的差，為前述對向長面積比的平均值的20%以下。
根據本發明之其他觀點，提供一種半導體裝置，其具備： 電晶體，包含在基板的一個面亦即上面之上依序積層之集極層、基極層、以及射極層； 3個射極電極，電性連接於前述射極層； 基極電極，包含電性連接於前述基極層之2個基極指；以及 集極電極，電性連接於前述集極層； 前述射極電極之各個、以及前述基極指之各個，具有在前述基板之前述上面內之第1方向較長的形狀； 3個前述射極電極及2個前述基極指，在前述基板之前述上面內，在與前述第1方向正交之第2方向，按照前述射極電極、前述基極指、前述射極電極、前述基極指、前述射極電極之順序並排配置； 在將前述射極電極之俯視時的面積，相對於與配置在複數個前述射極電極之各個的鄰近處之1個或2個前述基極指對向的前述射極電極之邊緣的長度之比，定義為對向長面積比時，複數個前述射極電極之各個的前述對向長面積比之最大值與最小值的差，為前述對向長面積比的平均值的20%以下； 於俯視時，包含3個前述射極電極之最小包含長方形之前述第2方向的尺寸，相對於前述最小包含長方形之前述第1方向的尺寸之比為0.5以上2以下。
根據本發明之其他觀點，提供一種高頻功率放大器，其具備： 複數個前述半導體裝置，在前述基板的前述上面，在前述第2方向並排配置； 射極配線，連接前述複數個半導體裝置之前述射極電極； 高頻訊號輸入配線；以及 輸入電容器，將前述複數個半導體裝置之各個的前述基極電極與前述高頻訊號輸入配線連接； 前述複數個半導體裝置之前述集極電極彼此連接。 [發明效果]
由於在於第2方向並排之射極電極與基極指之列中，在第2方向之兩端，分別配置有射極電極，因此，與在兩端配置基極指之構成相比，能使集極基極間接合電容相較於射極基極間接合電容相對地降低。藉由使複數個射極電極之各個的對向長面積比之最大值與最小值的差，成為對向長面積比的平均值的20%以下，可抑制射極電流密度的均匀性之崩潰，其結果，可提升崩潰電壓。
[第1實施例] 參照圖1A至圖5之圖式對第1實施例之半導體裝置進行說明。
圖1A係表示第1實施例之半導體裝置之各構成要素於俯視時之配置之圖，圖1B係圖1A之一點鏈線1B-1B剖面圖。在由半絕緣性之半導體所構成之基板20之一個面亦即上面之一部分區域，配置有具有n型導電性之子集極層21。在本說明書中，把將基板20之上面從其垂直方向觀看稱為俯視。在圖1A中，對接觸於半導體區域之電極附著相對較濃的右斜上的影線，對其上的第1層的配線附著相對較淡的右斜下的影線。
在子集極層21之一部分區域之上，配置有電晶體25。電晶體25包含從子集極層21依序積層之集極層25C、基極層25B、以及4個射極層25E。作為一例，子集極層21及集極層25C由n型GaAs形成，基極層25B由p型GaAs形成，射極層25E由n型InGaP形成。亦即，電晶體25係異質接合雙極電晶體。
將集極層25C及基極層25B之積層構造稱為集極台面26。4個射極層25E之各個，具有於俯視時在一方向較長的形狀。在基板20之上面內，將射極層25E之長邊方向稱為第1方向D1，將與第1方向D1正交之方向稱為第2方向D2。
4個射極層25E，彼此隔著間隔在第2方向D2並排配置。在射極層25E之各個之上配置有射極電極30E。於俯視時，射極電極30E具有與射極層25E大致相同的形狀及相同的大小，與射極層25E大致重疊。亦即，射極電極30E於俯視時之面積，可考慮與射極基極接合界面之面積大致相等。射極電極30E電性連接於射極層25E。此處，所謂「電性連接」意指大致根據歐姆定律連接。在圖1B所示之例中，雖未配置射極層25E之區域的基極層25B的結晶面露出，但亦可採用未使該結晶面露出之突出構造。
在子集極層21之上面，以於俯視時在第2方向D2隔著集極台面26之方式，配置有2個集極電極30C。集極電極30C經由子集極層21電性連接於集極層25C。
基極電極30B包含2個基極指30BF、以及將兩者彼此連接之基極接觸部30BC。基極電極30B電性連接於基極層25B。於俯視時，基極指30BF之各個具有在第1方向D1較長的形狀，在第2方向D2並排配置。亦即，4個射極電極30E與2個基極指30BF在第2方向D2並排配置。
將2個基極指30BF之間的區域稱為基極指間區域40。在由4個射極電極30E及2個基極指30BF所構成之列中，在第2方向D2之兩端，分別配置有射極電極30E，在1個基極指間區域40配置有在第2方向D2並排之2個射極電極30E。
基極接觸部30BC將2個基極指30BF之兩端彼此連接。4個射極電極30E及基極電極30B於俯視時包含於集極台面26。
在第1層的配線層配置有集極配線31C、射極配線31E、以及基極配線31B。集極配線31C之一部分於俯視時與集極電極30C重疊。集極配線31C通過在與集極電極30C的重疊區域配置之開口H2連接於集極電極30C。集極配線31C從與集極電極30C的重疊區域起，往第2方向D2之一側（圖1A中的下側）延伸。
基極配線31B之一部分於俯視時與基極電極30B之基極接觸部30BC重疊。基極配線31B通過在與基極接觸部30BC的重疊區域配置之開口H3連接於基極接觸部30BC。基極配線31B從與基極接觸部30BC的重疊區域起，往第2方向D2之一側（圖1A中的上側）延伸。集極配線31C與基極配線31B往彼此相反方向延伸。
射極配線31E配置為於俯視時與4個射極電極30E重疊。射極配線31E通過在與4個射極電極30E的重疊區域分別配置之開口H1而連接於射極電極30E。
在第2層的配線層配置有射極配線32E。第2層的射極配線32E於俯視時與第1層的射極配線31E重疊，連接於第1層的射極配線31E。在第2層的射極配線32E之上，配置有射極用之外部連接端子33E，在其上載置焊料34。作為外部連接端子33E，使用例如Cu柱凸塊。此外，亦可使用Au凸塊、焊球凸塊等來代替Cu柱凸塊。
其次，參照圖2A至圖3之圖式，對發明者們進行的評價實驗進行說明。製作基極電極30B之形狀不同的2個試料，測量各試料的崩潰電壓。
圖2A及圖2B係表示2個試料的基極電極30B、射極電極30E、以及集極電極30C之配置之俯視圖。在圖2A及圖2B中，對這些電極附著影線。不論在何種試料中，基極電極30B之基極指30BF及射極電極30E均具有在第1方向D1較長的形狀，2個射極電極30E在第2方向D2並排配置。
在圖2A所示之試料中，在2個射極電極30E之間配置有基極指30BF，在2個射極電極30E之外側未配置基極指30BF。在圖2B所示之試料中，配置有3根基極指30BF，於在第2方向D2相鄰之2根基極指30BF之間，分別配置有射極電極30E。不論在何種試料中，在基極指30BF之一端部均連接有基極接觸部30BC。
亦即，在圖2A所示之試料中，僅在射極電極30E之各個的寬度方向（第2方向D2）的單側配置有基極指30BF。在圖2B所示之試料中，在射極電極30E之各個的寬度方向的兩側分別配置有基極指30BF。
圖3係表示圖2A及圖2B所示之試料之崩潰電壓之測量結果之圖表。橫軸表示集極電壓，縱軸表示集極電流。在圖3中，實線表示圖2A所示之試料的中斷邊界，虛線表示圖2B所示之試料的中斷邊界。得到圖2B之試料的高電壓側的中斷邊界，較圖2A之試料的高電壓側的中斷邊界低2V至3V左右的結果。
從該評價實驗，確認到當在射極電極30E之兩側配置基極指30BF時，崩潰電壓下降。
其次，一邊與圖4A至圖5之圖式所示之比較例之半導體裝置比較，一邊對第1實施例之優異效果進行說明。圖4A、圖4B、以及圖5係表示比較例之半導體裝置之各構成要素於俯視時之配置之圖。在圖4A、圖4B、以及圖5中，與圖1A相同，對接觸於半導體區域之電極附著相對較濃的右斜上的影線，對其上的第1層的配線附著相對較淡的右斜下的影線。又，在圖4A、圖4B、圖5所示之比較例之半導體裝置之各構成要素中，附著與對圖1A所示之第1實施例之半導體裝置之對應構成要素所附之參照符號相同的參照符號。
在圖4所示之比較例中，於俯視時在集極台面26內配置有2根基極指30BF，在基極指間區域40配置有1個射極電極30E。
將集極基極接合面積標記為Scb，將射極基極接合面積標記為Seb。雖理想為集極基極接合面積Scb相對於射極基極接合面積Seb之比（Scb/Seb）為1，但由於需要確保配置基極指30BF之區域，因此Scb/Seb變得大於1。為了使Scb/Seb接近1，相較於射極基極接合面積Seb，較佳為減小基極指30BF佔據之區域之面積。在圖4B所示之比較例中，相對於4個射極電極30E配置有5根基極指30BF。因此，圖4B所示之比較例的Scb/Seb變得較圖4A所示之比較例的Scb/Seb小。由於集極台面26之面積與集極基極間接合電容Cbc存在比例關係，因此集極基極間接合電容Cbc相對於射極電極30E之面積之比變小。
如此，在圖4B所示之比較例，從減小集極基極接合界面之面積相對於射極電極30E於俯視時之面積之比的觀點來看，會比圖4A所示之比較例更佳。然而，在圖4B所示之比較例中，由於在射極電極30E之各個的寬度方向兩側分別配置有基極指30BF，因此，依據參照圖2A至圖3之圖式所說明之評價實驗之結果可知，崩潰電壓降低。
在圖5所示之比較例中，去除了圖4B所示比較例中最外側的2根基極指30BF。在圖5所示之比較例中，相對於4個射極電極30E配置有3根基極指30BF，由於相對於1個射極電極30E之基極指30BF之根數較圖4B之情形少，因此，集極基極接合界面之面積相對於射極電極30E於俯視時之面積之比，變得較圖4B所示之比較例之情形之比小。
然而，在圖5所示之比較例中，相對於最外側的射極電極30E僅在寬度方向的單側配置有基極指30BF，相對於除此以外的射極電極30E，在寬度方向兩側配置有基極指30BF。因此，在射極電極30E之間動作條件產生不均，射極電流密度之不均變大。
由於射極電流密度之不均，在射極電極30E正下方之射極層25E之間（圖1B）發熱量產生不均，熱均匀性崩潰。其結果，容易產生熱失控，崩潰電壓降低。
相對於此，在第1實施例（圖1A）中，當著眼於射極電極30E之各個時，僅在射極電極30E之寬度方向的單側相鄰配置有基極指30BF。因此，在射極電極30E之間動作條件之不均減少，射極電流密度之不均亦減少。其結果，熱均匀性被維持，難以產生熱失控。
進而，在第1實施例（圖1A）中，由於關於所有的射極電極30E，僅在其寬度方向的單側相鄰配置基極指30BF，因此，射極電極30E分別以與圖2A所示比較例之半導體裝置之射極電極30E大致相同的動作條件來動作。因此，與在射極電極30E之各個的寬度方向兩側配置基極指30BF之構成相比，可如圖3所示提高崩潰電壓。
進而，在第1實施例（圖1A）中，相對於4個射極電極30E配置有2根基極指30BF。亦即，相對於1個射極電極30E之基極指30BF之根數為1/2根，較圖4B或圖5所示之比較例之情形少。因此，可減小集極基極接合界面之面積相對於射極電極30E於俯視時之面積之比。第1實施例即便在使集極基極間接合電容Cbc相對於射極電極30E於俯視時之面積減少之觀點，亦優於圖4B或圖5所示之比較例。藉此，可抑制起因於集極基極間接合電容Cbc之增益的降低。
其次，參照圖6A及圖6B，對4個射極電極30E之較佳的形狀及尺寸進行說明。圖6A及圖6B係表示1個射極電極30E和與其相鄰之1根基極指30BF於俯視時之位置關係之示意圖。
在圖6A所示之例中，射極電極30E在第1方向D1上包含於配置基極指30BF之範圍內。此時，射極電極30E之平行於第1方向D1之一個邊緣（以粗實線所示之邊緣），在其全長上對向於基極指30BF。將對向於基極指30BF之射極電極30E之邊緣的長度設為對向長L EB。將射極電極30E於俯視時之面積標記為S E。此外，雖射極電極30E之平行於第2方向D2之邊緣對向於基極接觸部30BC，但由於射極電極30E與基極接觸部30BC之間隔，較射極電極30E與基極指30BF之間隔寬充分多，因此，此處，對向於基極接觸部30BC之邊緣的長度不包含於對向長L EB。
將面積S E相對於對向長L EB之比S E/L EB設為對向長面積比R。為了抑制在複數個射極電極30E之間動作的均匀性、例如射極電流密度的均匀性之崩潰，較佳為在複數個射極電極30E之間，使對向長面積比R之不均減少。例如，較佳為對向長面積比R之最大值與最小值之差為對向長面積比R之平均值的20%以下，更佳為10%以下。又，最佳為對向長面積比R在所有的射極電極30E中相同。例如，較佳為在所有的射極電極30E之間，對向長L EB相同，面積S E亦相同。此外，產生製程上的容許範圍內的尺寸之不均的情形亦稱為「相同」。
在圖6B所示之例中，射極電極30E之一部分在第1方向D1上延伸至配置基極指30BF之範圍之外側。亦即，僅射極電極30E之平行於第1方向D1之一個邊緣的一部分（以粗實線所示之部分）對向於基極指30BF。射極電極30E之平行於第1方向D1之一個邊緣之中、在第1方向D1上配置有基極指30BF之範圍內之部分的長度相當於對向長L EB。
其次，參照圖7A及圖7B，對射極電極30E之較佳配置及形狀進行說明。圖7A及圖7B係表示4個射極電極30E之配置及形狀之俯視圖。將於俯視時包含4個射極電極30E之最小的長方形稱為最小包含長方形41。一般而言，最小包含長方形41之一對邊與第1方向D1平行，另一對邊與第2方向D2平行。將最小包含長方形41之第1方向D1的尺寸標記為L1，將第2方向D2的尺寸標記為L2。
在圖7A所示之例中，相較於圖7B所示之例，最小包含長方形41之縱橫比接近1。當最小包含長方形41之縱橫比從1偏離時，亦即變得細長時，在長邊方向上容易產生溫度的不均。當產生溫度的不均時，電晶體25變得容易熱失控。為了抑制電晶體25之熱失控，較佳為使最小包含長方形41接近於正方形。例如，較佳為最小包含長方形41之第2方向D2的尺寸L2相對於第1方向D1的尺寸L1之比為0.5以上2以下。
其次，對第1實施例之變形例進行說明。 在第1實施例中，雖在1個電晶體25（圖1B）中，4個射極電極30E與2個基極指30BF在第2方向D2並排配置，但亦可將射極電極30E之個數設為4個以上，將基極指30BF之根數設為2根以上。此時，2個射極電極30E與在其之間配置之1根基極指30BF成為重複單元，複數個重複單元在第2方向D2並排配置。亦即，射極電極30E之個數為偶數，基極指30BF之根數為射極電極30E之個數的1/2。
[第2實施例] 其次，參照圖8對第2實施例之半導體裝置進行說明。以下，關於與參照圖1A至圖7之圖式所說明之第1實施例之半導體裝置共通的構成省略說明。
圖8係表示第2實施例之半導體裝置之各構成要素於俯視時之配置之圖。在圖8中，與圖1A相同，對接觸於半導體區域之電極附著相對較濃的右斜上的影線，對其上的第1層的配線附著相對較淡的右斜下的影線。
在第1實施例（圖1A）中，一對集極電極30C在第2方向D2隔著集極台面26。相對於此，在第2實施例中，於俯視時，集極電極30C，從第2方向D2之兩側、及第1方向D1之單側（圖8中的下側），將在第2方向D2並排之射極電極30E及基極指30BF之列圍繞成U字狀。第1層的集極配線31C亦與集極電極30C相同地具有U字狀的形狀。
其次，對第2實施例之優異效果進行說明。 在第2實施例中亦與第1實施例相同，可抑制起因於集極基極間接合電容Cbc之增益的降低。
在第1實施例（圖1A）中，集極電流如在圖8以橫向箭頭標記所示，從射極電極30E朝向集極電極30C。相對於此，在第2實施例中，集極電流不僅在圖8所示之橫向箭頭標記，亦在縱向箭頭標記的方向流動。因此，在複數個射極電極30E之間，電流的均匀性提高。其結果，熱均匀性亦提高，抑制熱失控之效果及提升崩潰電壓之效果較第1實施例之情形高。
[第3實施例] 其次，參照圖9A及圖9B對第3實施例之半導體裝置進行說明。以下，關於與參照圖1A至圖7B之圖式所說明之第1實施例之半導體裝置共通的構成省略說明。
圖9A係表示第3實施例之半導體裝置之各構成要素於俯視時之配置之圖，圖9B係圖9A之一點鏈線9B-9B剖面圖。在圖9A中，與圖1A相同，對接觸於半導體區域之電極附著相對較濃的右斜上的影線，對其上的第1層的配線附著相對較淡的右斜下的影線。
在第1實施例（圖1A）中，基極電極30B之整體於俯視時包含於集極台面26。亦即基極接觸部30BC於俯視時配置在集極台面26之內側。相對於此，在第3實施例中，基極接觸部30BC於俯視時配置在集極台面26之外側、亦即基極層25B與集極層25C之接合界面之外側。在該構成中，為了使基極接觸部30BC不電性連接於子集極層21，在基極電極30B與子集極層21之間配置絕緣膜。該絕緣膜亦配置在圖9B所示之基極層25B與基極指30BF之間。此外，該絕緣膜是在形成射極電極30E及集極電極30C之後成膜。
為了將基極指30BF連接於基極層25B，在配置在兩者之間之絕緣膜（未圖示）設有開口H4（圖9A）。基極指30BF通過該開口H4而電性連接於基極層25B。藉由基極指30BF通過開口H4，在圖9B所示之剖面中，基極指30BF之形狀成為T字狀。基極指30BF，於俯視時與集極台面26外周之段差交叉，延伸至集極台面26之外側，連接於基極接觸部30BC。
其次，對第3實施例之優異效果進行說明。 在第3實施例中亦與第1實施例相同，可提升崩潰電壓，且抑制起因於集極基極間接合電容Cbc之增益的降低。在第3實施例中，集極台面26於俯視時之面積較第1實施例（圖1A）還小。因此，在射極電極30E之面積相同的條件下，集極基極間接合電容Cbc變得更小。其結果，抑制起因於集極基極間接合電容Cbc之增益的降低之效果更加提高。
[第4實施例] 其次，參照圖10A至圖11之圖式對第4實施例之半導體裝置進行說明。以下，關於與參照圖1A至圖7B之圖式所說明之第1實施例之半導體裝置共通的構成省略說明。
圖10A係表示第4實施例之半導體裝置之各構成要素於俯視時之配置之圖，圖10B係圖10A之一點鏈線10B-10B剖面圖。在圖10A中，與圖1A相同，對接觸於半導體區域之電極附著相對較濃的右斜上的影線，於其上的第1層的配線附著相對較淡的右斜下的影線。
在第1實施例（圖1A）中，在基極指間區域40配置有2個射極電極30E。相對於此，在第4實施例中，在基極指間區域40配置有1個射極電極30E及1個射極層25E。配置在基極指間區域40之射極電極30E之第2方向D2的尺寸，較配置在第2方向D2兩端之射極電極30E之各個的第2方向D2的尺寸大。基極接觸部30BC與第3實施例之半導體裝置（圖9A）相同，於俯視時配置在集極台面26之外側。3個射極電極30E之第1方向的尺寸相同。
其次，參照圖11，對射極電極30E之較佳的尺寸進行說明。圖11係表示射極電極30E及基極指30BF於俯視時之位置關係之示意圖。
以粗實線來表示射極電極30E之各個的邊緣中對向於基極指30BF之部分。在兩端的射極電極30E中，平行於第1方向D1之一對邊緣中之一個邊緣對向於基極指30BF。在基極指間區域40內之射極電極30E中，平行於第1方向D1之一對邊緣之雙方對向於基極指30BF。平行於第1方向D1之一對邊緣各自之長度，與兩端的射極電極30E之平行於第1方向D1之一對邊緣各自之長度相等。
將兩端的射極電極30E之對向長標記為L EB1，將於俯視時之面積標記為S E1。兩端的2個射極電極30E之各個的對向長L EB1相等，面積S E1亦相等。兩端的射極電極30E之各個的對向長面積比R 1由以下的算式來計算。 R 1=S E1/L EB1…（1）
將基極指間區域40內之射極電極30E之對向長標記為L EB2，將於俯視時之面積標記為S E2。由於在配置在基極指間區域40之射極電極30E中，平行於第1方向D1之2根邊緣之雙方對向於基極指30BF，因此，以下的算式成立。 L EB2=2×L EB1…（2）
配置在基極指間區域40之射極電極30E之對向長面積比R 2由以下的算式來計算。 R 2=S E2/L EB2=S E2/(2×L EB1)…（3）
如參照圖6A及圖6B所說明的，為了抑制在複數個射極電極30E之間動作的均匀性、例如射極電流密度的均匀性之崩潰，較佳為在複數個射極電極30E之間，使對向長面積比R 1、R 2之不均減少。例如，較佳為對向長面積比R 1、R 2之最大值與最小值的差為對向長面積比R 1、R 2之平均值的20%以下，更佳為10%以下。
又，最佳為基極指間區域40內之射極電極30E之對向長面積比R 2與兩端的射極電極30E之對向長面積比R 1相等。在該最佳條件下，根據算式（1）及算式（3），基極指間區域40之射極電極30E之面積S E2與兩端的射極電極30E之面積S E1的2倍相等。
其次，對第4實施例之優異效果進行說明。 在第4實施例中亦與第1實施例相同，可提升崩潰電壓，且抑制起因於集極基極間接合電容Cbc之增益的降低。雖在第1實施例（圖1B）中，在基極指間區域40內之2個射極電極30E之間確保有間隙，但在第4實施例中，無需確保該間隙。因此，與第1實施例相比，可使集極台面26（圖10A）之面積更小。其結果，變得可使集極基極間接合電容Cbc更小。
其次，對第4實施例之變形例進行說明。 雖在第4實施例中配置有3個射極電極30E，但亦可配置4個以上。於該情形，基極指30BF之根數，變成較射極電極30E之個數少1根的根數。在複數個基極指間區域40個別配置1個射極電極30E。
在配置複數個基極指間區域40之構成中，亦可混合如第1實施例那樣在基極指間區域40內配置有2個射極電極30E之部位與如第4實施例那樣在基極指間區域40內配置有1個射極電極30E之部位。
[第5實施例] 其次，參照圖12至圖14之圖式對第5實施例之高頻功率放大器進行說明。於第5實施例之高頻功率放大器，包含第1實施例至第4實施例中的任一實施例之半導體裝置。
圖12係表示第5實施例之高頻功率放大器之各構成要素於俯視時之配置之圖。圖13係圖12之一點鏈線13-13剖面圖。在圖12中，對接觸於半導體區域之電極附著相對較濃的右斜上的影線，對第1層的配線附著相對較淡的右斜下的影線，以相對較粗的實線來表示第2層的配線的輪廓。
複數個單元27在基板20之上面，在第2方向D2並排配置。複數個單元27之各個，包含第3實施例（圖9A、圖9B）之半導體裝置之電晶體25、集極電極30C、射極電極30E、以及基極電極30B。複數個單元27之各個進而包含輸入電容器28及鎮流電阻元件29。亦可在複數個單元27之各個，採用第1實施例、第2實施例、或第4實施例之半導體裝置之構成。在第2方向D2相鄰之2個單元27之集極電極30C彼此連接。
第1層的基極配線31B從複數個單元27之各個的基極接觸部30BC（圖9A）往第1方向（圖12中的上方向）延伸。在第2層的配線層配置之高頻訊號輸入配線32RF與複數個基極配線31B交叉。基極配線31B之中與高頻訊號輸入配線32RF重疊之部分，相較於其他部分被擴寬，在重疊部分形成輸入電容器28。
複數個鎮流電阻元件29之一端，分別與複數個基極配線31B之前端重疊。鎮流電阻元件29之另一端與在第1層的配線層配置之共通的基極偏壓配線31BB之一部分重疊。鎮流電阻元件29相對於基極配線31B及基極偏壓配線31BB未經由層間絕緣膜而配置。
第2層的射極配線32E於俯視時包含複數個電晶體25。第2層的射極配線32E通過設於層間絕緣膜之通孔連接於第1層的複數個射極配線31E。第1層的接地配線31G配置為與複數個單元27之單元列並行。接地配線31G之一部分與第2層的射極配線32E之一部分重疊，在重疊部位兩者彼此連接。
在俯視時包含於接地配線31G之位置，設有貫通基板20之複數個貫通通孔22。在基板20之與上面為相反側之背面配置有背面電極50。背面電極50通過貫通通孔22之側面而連接於接地配線31G。在貫通通孔22內之剩餘部分充填有導電性的充填構件51。
第2層的集極配線32C配置為於俯視時與複數個單元27之單元列並行。第2層的集極配線32C之一部分與第1層的集極配線31C之一部分重疊，在重疊部位兩者連接。第2層的集極配線32C之一部分區域作為打線接合用之墊32P被利用。
圖14係1個單元27之等價電路圖。單元27之各個包含電晶體25、輸入電容器28、以及鎮流電阻元件29。電晶體25之射極連接於接地配線31G，集極連接於集極配線32C。電源從集極配線32C供給至電晶體25。
電晶體25之基極經由輸入電容器28連接於高頻訊號輸入配線32RF。高頻訊號從高頻訊號輸入配線32RF經由輸入電容器28輸入至電晶體25之基極。電晶體25之基極進而經由鎮流電阻元件29連接於基極偏壓配線31BB。基極偏壓從基極偏壓配線31BB經由鎮流電阻元件29供給至電晶體25之基極。
其次，對第5實施例之優異效果進行說明。 在第5實施例中，由於複數個單元27之各個，包含與第1實施例至第4實施例中的任一半導體裝置相同構成的電晶體25，因此，與第1實施例至第4實施例之半導體裝置相同，可提升崩潰電壓，且抑制起因於集極基極間接合電容Cbc之增益的降低。
[第6實施例] 其次，參照圖15對第6實施例之高頻功率放大器進行說明。以下，關於與參照圖12至圖14之圖式所說明之第5實施例之高頻功率放大器共通的構成省略說明。
圖15係表示第6實施例之高頻功率放大器之各構成要素於俯視時之配置之圖。在圖15中，與圖12相同，對接觸於半導體區域之電極附著相對較濃的右斜上的影線，對第1層的配線附著相對較淡的右斜下的影線，以相對較粗的實線來表示第2層的配線的輪廓。在第5實施例（圖12）中，複數個單元27之各個的電晶體25在平行於第2方向D2之1根直線上並排配置。相對於此，在第6實施例中，複數個單元27之各個的電晶體25配置成交錯狀。
其次，對交錯狀之配置進行具體地說明。在對複數個單元27，從第2方向D2之一端之單元27朝向另一端之單元27從1起依序賦予編號時，第奇數個單元27及第偶數個單元27之各個的電晶體25，在平行於第2方向D2之1根直線上並排配置。惟第偶數個單元27之電晶體25配置在相對於第奇數個單元27之電晶體25在第1方向D1偏移之位置。例如，從第2層的集極配線32C觀看，第偶數個單元27之電晶體25配置在較第奇數個單元27之電晶體25遠的位置。第偶數個單元27之電晶體25相對於第奇數個單元27之電晶體25之往第1方向D1之偏移量，為電晶體25之各個的集極台面26（圖1A、圖9A等）之第1方向D1之尺寸以上。
從第2層的集極配線32C觀看時較遠處的電晶體25之集極電極30C之第2方向D2之尺寸（以下，亦會稱為寬度。），為較相對於第2方向D2傾斜相鄰之2個電晶體25之第2方向D2之間隔G稍微小的程度，充分大於間隔G之1/2。與該集極電極30C於俯視時大致重疊之第1層的集極配線31C之寬度，亦為與集極電極30C之寬度大致相同程度。
於從第2層的集極配線32C觀看時較近處的電晶體25之中在第2方向D2相鄰之電晶體25之間的大致全域，配置有第1層的集極配線31C。
其次，對第6實施例之優異效果進行說明。 在第6實施例中亦與第5實施例相同，可提升崩潰電壓，且抑制起因於集極基極間接合電容Cbc之增益的降低。在第6實施例中，與第5實施例相比電晶體25之分布密度較低。因此，可提高來自電晶體25之散熱性。
在第5實施例（圖12）中，於在第2方向D2相鄰之2個電晶體25之間配置之集極配線31C由2個電晶體25共用。因此，可認為1個電晶體25之集極電流所流通之部分，實質地受限於在2個電晶體25之間配置之集極配線31C之寬度之1/2之區域。
相對於此，在第6實施例中，於在第2方向D2隔著從第2層的集極配線32C觀看時位於較遠處的電晶體25之位置所配置之集極配線31C，僅1個電晶體25之集極電流流通。因此，相對於從第2層的集極配線32C觀看時較遠處的電晶體25配置之集極配線31C之寬度實質地被擴寬。
又，相對於從第2層的集極配線32C觀看時較近處的電晶體25，於在第2方向D2相鄰之2個電晶體25之間的大致全域，配置有第1層的集極配線31C。因此，可認為相對於從第2層的集極配線32C觀看時較近處的電晶體25所配置之集極配線31C之寬度充分寬。
如此，在第6實施例中，與第5實施例相比，相對於複數個電晶體25之各個配置之集極配線31C之寬度變寬。因此，可使集極配線31C之寄生電阻實質地降低。
[第7實施例] 其次，參照圖16及圖17對第7實施例之高頻功率放大器進行說明。以下，關於與參照圖15所說明之第6實施例之高頻功率放大器共通的構成省略說明。
在第6實施例（圖15）中，電晶體25之射極如圖13所示，連接於配置在基板20背面之背面電極50。在基板20之上面之上，配置有打線接合用之墊32P。亦即，第6實施例之高頻功率放大器構裝（面朝上（face-up）構裝）為相對於構裝基板，配置電晶體25之面朝向與構裝基板之相反側。相對於此，第7實施例之高頻功率放大器構裝（面朝下（face-down）構裝）為相對於構裝基板，配置電晶體25之面與構裝基板對向。
圖16係表示第7實施例之高頻功率放大器之各構成要素於俯視時之配置之圖。圖17係圖16之一點鏈線17-17剖面圖。在圖16中，與圖15相同，對接觸於半導體區域之電極附著相對較濃的右斜上的影線，對第1層的配線附著相對較淡的右斜下的影線，以相對較粗的實線來表示第2層的配線的輪廓。進而，以更粗的實線來表示配置在第2層的配線之上之外部連接端子之輪廓。
以於俯視時包含複數個電晶體25之方式配置有第2層的射極配線32E。在第2層的射極配線32E之上配置有射極用之外部連接端子33E。外部連接端子33E於俯視時與所有的電晶體25至少一部分重疊。
以與第2層的射極配線32E並行之方式配置有第2層的集極配線32C。第2層的集極配線32C之一部分與第1層的集極配線31C之一部分重疊，在重疊部位兩者連接。在第2層的集極配線32C之上配置有集極用之複數個外部連接端子33C。在射極用之外部連接端子33E及集極用之外部連接端子33C之上分別配置有焊料34。外部連接端子33E、33C例如可使用Cu柱凸塊。此外，亦可使用Au凸塊、焊球凸塊等來代替Cu柱凸塊。
其次，對第7實施例之優異效果進行說明。 在第7實施例中亦與第6實施例相同，可提升崩潰電壓，且抑制起因於集極基極間接合電容Cbc之增益的降低。在第7實施例中，射極用之外部連接端子33E作為從電晶體25朝向構裝基板之散熱路徑發揮功能。因此，可抑制動作時的電晶體25之溫度上升。
[第8實施例] 其次，參照圖18、圖19、以及圖20，對第8實施例之高頻功率放大器及高頻前端模組進行說明。第8實施例之高頻功率放大器包含第7實施例之高頻功率放大器（圖16、圖17）。
圖18係第8實施例之高頻放大電路60之方塊圖。第8實施例之高頻放大電路60包含初級放大電路61、輸出級放大電路62、輸入匹配電路65、級間匹配電路66、初級偏壓電路68、以及輸出級偏壓電路69。進而，第8實施例之高頻放大電路60包含高頻訊號輸入端子RFin、高頻訊號輸出端子RFout、初級偏壓控制端子Vbias1、輸出級偏壓控制端子Vbias2、電源端子Vcc1、Vcc2、偏壓電源端子Vbatt、以及接地端子GND，作為由凸塊所構成之外部連接端子。此外，在圖18之方塊圖中僅示出1個接地端子GND，但接地端子GND實際上配置有複數個。
從高頻訊號輸入端子RFin輸入之高頻訊號，經由輸入匹配電路65輸入至初級放大電路61。由初級放大電路61放大之高頻訊號經由級間匹配電路66輸入至輸出級放大電路62。由輸出級放大電路62放大之高頻訊號從高頻訊號輸出端子RFout輸出。在輸出級放大電路62使用第7實施例之高頻功率放大器（圖16、圖17）。輸出匹配電路67連接於高頻訊號輸出端子RFout。
電源電壓從電源端子Vcc1及Vcc2，分別被施加至初級放大電路61及輸出級放大電路62。偏壓電源從偏壓電源端子Vbatt被供給至初級偏壓電路68及輸出級偏壓電路69。初級偏壓電路68基於輸入至初級偏壓控制端子Vbias1之偏壓控制訊號，將偏壓供給至初級放大電路61。輸出級偏壓電路69基於輸入至輸出級偏壓控制端子Vbias2之偏壓控制訊號，將偏壓供給至輸出級放大電路62。
圖19係表示第8實施例之高頻放大電路60之基板內之各構成要素之配置之圖。在圖19中，對第1層及第2層的主要配線附著影線。
在與射極用之外部連接端子33E重疊之位置，配置有輸出級放大電路62。雖在第7實施例（圖16）中，相對於8個電晶體25配置有1個外部連接端子33E，但在第8實施例中，14個電晶體25被分成2組，相對於2組之各個配置有外部連接端子33E。又，雖在第7實施例（圖16）中，相對於8個電晶體25配置有3個外部連接端子33C，但在第8實施例中，相對於14個電晶體25配置有1個外部連接端子33C。外部連接端子33C相當於電源端子Vcc2（圖18）及高頻訊號輸出端子RFout（圖18）。
在基板20之上面，另外還配置有初級放大電路61、輸入匹配電路65、級間匹配電路66、初級偏壓電路68、輸出級偏壓電路69、高頻訊號輸入端子RFin、電源端子Vcc1、偏壓電源端子Vbatt、初級偏壓控制端子Vbias1、以及輸出級偏壓控制端子Vbias2。進而，配置有接地端子GND等，其連接於初級放大電路61所含之複數個電晶體之射極。
圖20係第8實施例之高頻前端模組之概略剖面圖。在高頻放大電路60之一個面，配置有射極用之外部連接端子33E、集極用之外部連接端子33C等。在模組基板70之構裝面配置有複數個連接盤74。高頻放大電路60之外部連接端子33E、33C藉由焊料80連接於模組基板70之連接盤74。
此外，在高頻放大電路60，除了外部連接端子33E、33C以外，還配置有電源用或訊號用之複數個外部連接端子（圖19）。這些外部連接端子亦藉由焊料連接於模組基板70之對應連接盤。
在模組基板70之構裝面，除了高頻放大電路60以外，還構裝有電感器、電容器等複數個表面構裝零件75。這些表面構裝零件75之一部分構成輸出匹配電路67（圖18）。在模組基板70之內層、以及與構裝面為相反側之表面（以下，稱為背面），配置有接地平面72。設有從配置在構裝面之接地用之連接盤74到達至背面之接地平面72之複數個通孔73。
其次，對第8實施例之優異效果進行說明。 在第8實施例中，在高頻放大電路60之輸出級放大電路62（圖18），使用第7實施例之高頻放大電路（圖16、圖17）。因此，與第5實施例相同，可提升輸出級放大電路62之電晶體25之崩潰電壓，且抑制起因於集極基極間接合電容Cbc之增益的降低。
上述各實施例為例示，當然可進行不同實施例所示之構成的一部分的置換或組合。關於由複數個實施例的相同構成所帶來的相同作用效果並不就每個實施例逐次言及。進而，本發明不是受限於上述實施例者。對本發明所屬技術領域中具有通常知識者而言，可進行例如各種變更、改良、組合等是顯而易見的。
基於本說明書所記載之上述實施例，揭示了以下的發明。 ＜1＞ 一種半導體裝置，其具備： 基板； 電晶體，包含在前述基板的一個面亦即上面之上依序積層之集極層、基極層、以及射極層； 4個以上的射極電極，電性連接於前述射極層； 基極電極，包含電性連接於前述基極層之2個以上的基極指；以及 集極電極，電性連接於前述集極層； 前述射極電極之各個、以及前述基極指之各個，具有在前述基板之前述上面內之第1方向較長的形狀； 前述射極電極及前述基極指，在前述基板之前述上面內，在與前述第1方向正交之第2方向並排配置； 於在前述第2方向並排之4個以上的前述射極電極及2個以上的前述基極指之列中，在前述第2方向之兩端，分別配置前述射極電極； 在前述第2方向相鄰之2個前述基極指之間的基極指間區域之中，在至少1個前述基極指間區域，配置在前述第2方向並排之2個前述射極電極； 在將前述射極電極之俯視時的面積，相對於與配置在複數個前述射極電極之各個的鄰近處之1個或2個前述基極指對向的前述射極電極之邊緣的長度之比，定義為對向長面積比時，複數個前述射極電極之各個的前述對向長面積比之最大值與最小值的差，為前述對向長面積比的平均值的20%以下。
＜2＞ 如＜1＞所述之半導體裝置，其中， 4個以上的前述射極電極之俯視時的面積相同。
＜3＞ 一種半導體裝置，其具備： 電晶體，包含在基板的一個面亦即上面之上依序積層之集極層、基極層、以及射極層； 3個射極電極，電性連接於前述射極層； 基極電極，包含電性連接於前述基極層之2個基極指；以及 集極電極，電性連接於前述集極層； 前述射極電極之各個、以及前述基極指之各個，具有在前述基板之前述上面內之第1方向較長的形狀； 3個前述射極電極及2個前述基極指，在前述基板之前述上面內，在與前述第1方向正交之第2方向，按照前述射極電極、前述基極指、前述射極電極、前述基極指、前述射極電極之順序並排配置； 在將前述射極電極之俯視時的面積，相對於與配置在複數個前述射極電極之各個的鄰近處之1個或2個前述基極指對向的前述射極電極之邊緣的長度之比，定義為對向長面積比時，複數個前述射極電極之各個的前述對向長面積比之最大值與最小值的差，為前述對向長面積比的平均值的20%以下； 於俯視時，包含3個前述射極電極之最小包含長方形之前述第2方向的尺寸，相對於前述最小包含長方形之前述第1方向的尺寸之比為0.5以上2以下。
＜4＞ 如＜1＞至＜3＞中任一項所述之半導體裝置，其中， 於俯視時，前述集極電極，從前述第2方向之兩側、及前述第1方向之單側，將在前述第2方向並排之前述射極電極及前述基極指之列圍繞成U字狀。
＜5＞ 如＜1＞至＜4＞中任一項所述之半導體裝置，其中， 前述基極電極，於俯視時，在前述基極層與前述集極層之接合界面之外側，複數個前述基極指彼此連接。
＜6＞ 如＜1＞或＜2＞所述之半導體裝置，其中， 前述基極指之根數為2根； 於俯視時，包含複數個前述射極電極之最小包含長方形之前述第2方向的尺寸，相對於前述最小包含長方形之前述第1方向的尺寸之比為0.5以上2以下。
＜7＞ 如＜1＞至＜6＞中任一項所述之半導體裝置，其中， 前述電晶體係異質接合雙極電晶體。
＜8＞ 一種高頻功率放大器，其具備： 複數個如＜1＞至＜7＞中任一項所述之半導體裝置，在前述基板的前述上面，在前述第2方向並排配置； 射極配線，連接前述複數個半導體裝置之前述射極電極； 高頻訊號輸入配線；以及 輸入電容器，將前述複數個半導體裝置之各個的前述基極電極與前述高頻訊號輸入配線連接； 前述複數個半導體裝置之前述集極電極彼此連接。
＜9＞ 如＜8＞所述之高頻功率放大器，其進而具備： 背面電極，配置在與前述基板之前述上面為相反側之下面； 在前述基板設有貫通通孔； 前述背面電極通過前述貫通通孔電性連接於前述射極配線。
＜10＞ 如＜8＞所述之高頻功率放大器，其進而具備： 外部連接端子，配置在前述基板之前述上面之上，電性連接於前述射極配線。
20:基板 21:子集極層 22:貫通通孔 25:電晶體 25B:基極層 25C:集極層 25E:射極層 26:集極台面 27:單元 28:輸入電容器 29:鎮流電阻元件 30B:基極電極 30BC:基極接觸部 30BF:基極指 30C:集極電極 30E:射極電極 31B:基極配線 31BB:基極偏壓配線 31C:集極配線 31E:射極配線 31G:接地配線 32C:集極配線 32E:射極配線 32P:打線接合用之墊 32RF:高頻訊號輸入配線 33C:集極用之外部連接端子 33E:射極用之外部連接端子 34:焊料 40:基極指間區域 41:最小包含長方形 50:背面電極 51:充填構件 60:高頻放大電路 61:初級放大電路 62:輸出級放大電路（高頻訊號功率放大電路） 65:輸入匹配電路 66:級間匹配電路 67:輸出匹配電路 68:初級偏壓電路 69:輸出級偏壓電路 70:模組基板 72:接地平面 73:通孔 74:連接盤 75:表面構裝零件 80:焊料 GND:接地端子 H1~H4:開口 RFin:高頻訊號輸入端子 RFout:高頻訊號輸出端子 Vbias1:初級偏壓控制端子 Vbias2:輸出級偏壓控制端子 Vcc1、Vcc2:電源端子 Vbatt:偏壓電源端子
[圖1]圖1A係表示第1實施例之半導體裝置之各構成要素於俯視時之配置之圖，圖1B係圖1A之一點鏈線1B-1B剖面圖。 [圖2]圖2A及圖2B係表示成為評價實驗之對象之2個試料的基極電極、射極電極、以及集極電極之配置之俯視圖。 [圖3]係表示圖2A及圖2B所示之試料之中斷邊界之測量結果之圖表。 [圖4]圖4A及圖4B係表示比較例之半導體裝置之各構成要素於俯視時之配置之圖。 [圖5]係表示比較例之半導體裝置之各構成要素於俯視時之配置之圖。 [圖6]圖6A及圖6B係表示1個射極電極和與其相鄰之1根基極指於俯視時之位置關係之示意圖。 [圖7]圖7A及圖7B係表示4個射極電極之配置及形狀之俯視圖。 [圖8]係表示第2實施例之半導體裝置之各構成要素於俯視時之配置之圖。 [圖9]圖9A係表示第3實施例之半導體裝置之各構成要素於俯視時之配置之圖，圖9B係圖9A之一點鏈線9B-9B剖面圖。 [圖10]圖10A係表示第4實施例之半導體裝置之各構成要素於俯視時之配置之圖，圖10B係圖10A之一點鏈線10B-10B剖面圖。 [圖11]係表示第4實施例之半導體裝置之射極電極及基極指於俯視時之位置關係之示意圖。 [圖12]係表示第5實施例之高頻功率放大器之各構成要素於俯視時之配置之圖。 [圖13]係圖12之一點鏈線13-13剖面圖。 [圖14]係第5實施例之高頻功率放大器之1個單元之等價電路圖。 [圖15]係表示第6實施例之高頻功率放大器之各構成要素於俯視時之配置之圖。 [圖16]係表示第7實施例之高頻功率放大器之各構成要素於俯視時之配置之圖。 [圖17]係圖16之一點鏈線17-17剖面圖。 [圖18]係第8實施例之高頻功率放大器之方塊圖。 [圖19]係表示第8實施例之高頻功率放大器之基板內之各構成要素之配置之圖。 [圖20]係第8實施例之高頻前端模組之概略剖面圖。
20:基板
21:子集極層
25:電晶體
25B:基極層
25C:集極層
25E:射極層
26:集極台面
30B:基極電極
30BC:基極接觸部
30BF:基極指
30C:集極電極
30E:射極電極
31B:基極配線
31C:集極配線
31E:射極配線
32E:射極配線
33E:射極用之外部連接端子
34:焊料
40:基極指間區域
H1~H3:開口

Claims (10)

  1. 一種半導體裝置，其具備： 基板； 電晶體，包含在前述基板的一個面亦即上面之上依序積層之集極層、基極層、以及射極層； 4個以上的射極電極，電性連接於前述射極層； 基極電極，包含電性連接於前述基極層之2個以上的基極指；以及 集極電極，電性連接於前述集極層； 前述射極電極之各個、以及前述基極指之各個，具有在前述基板之前述上面內之第1方向較長的形狀； 前述射極電極及前述基極指，在前述基板之前述上面內，在與前述第1方向正交之第2方向並排配置； 於在前述第2方向並排之4個以上的前述射極電極及2個以上的前述基極指之列中，在前述第2方向之兩端，分別配置前述射極電極； 在前述第2方向相鄰之2個前述基極指之間的基極指間區域之中，在至少1個前述基極指間區域，配置在前述第2方向並排之2個前述射極電極； 在將前述射極電極之俯視時的面積，相對於與配置在複數個前述射極電極之各個的鄰近處之1個或2個前述基極指對向之邊緣的長度之比，定義為對向長面積比時，複數個前述射極電極之各個的前述對向長面積比之最大值與最小值的差，為前述對向長面積比的平均值的20%以下。
  2. 如請求項1所述之半導體裝置，其中， 4個以上的前述射極電極之俯視時的面積相同。
  3. 一種半導體裝置，其具備： 電晶體，包含在基板的一個面亦即上面之上依序積層之集極層、基極層、以及射極層； 3個射極電極，電性連接於前述射極層； 基極電極，包含電性連接於前述基極層之2個基極指；以及 集極電極，電性連接於前述集極層； 前述射極電極之各個、以及前述基極指之各個，具有在前述基板之前述上面內之第1方向較長的形狀； 3個前述射極電極及2個前述基極指，在前述基板之前述上面內，在與前述第1方向正交之第2方向，按照前述射極電極、前述基極指、前述射極電極、前述基極指、前述射極電極之順序並排配置； 在將前述射極電極之俯視時的面積，相對於與配置在複數個前述射極電極之各個的鄰近處之1個或2個前述基極指對向的前述射極電極之邊緣的長度之比，定義為對向長面積比時，複數個前述射極電極之各個的前述對向長面積比之最大值與最小值的差，為前述對向長面積比的平均值的20%以下； 於俯視時，包含3個前述射極電極之最小包含長方形之前述第2方向的尺寸，相對於前述最小包含長方形之前述第1方向的尺寸之比為0.5以上2以下。
  4. 如請求項1至3中任一項所述之半導體裝置，其中， 於俯視時，前述集極電極，從前述第2方向之兩側、及前述第1方向之單側，將在前述第2方向並排之前述射極電極及前述基極指之列圍繞成U字狀。
  5. 如請求項1至3中任一項所述之半導體裝置，其中， 前述基極電極，於俯視時，在前述基極層與前述集極層之接合界面之外側，複數個前述基極指彼此連接。
  6. 如請求項1或2所述之半導體裝置，其中， 前述基極指之根數為2根； 於俯視時，包含複數個前述射極電極之最小包含長方形之前述第2方向的尺寸，相對於前述最小包含長方形之前述第1方向的尺寸之比為0.5以上2以下。
  7. 如請求項1至3中任一項所述之半導體裝置，其中， 前述電晶體係異質接合雙極電晶體。
  8. 一種高頻功率放大器，其具備： 複數個如請求項1至3中任一項所述之半導體裝置，在前述基板的前述上面，在前述第2方向並排配置； 射極配線，連接前述複數個半導體裝置之前述射極電極； 高頻訊號輸入配線；以及 輸入電容器，將前述複數個半導體裝置之各個的前述基極電極與前述高頻訊號輸入配線連接； 前述複數個半導體裝置之前述集極電極彼此連接。
  9. 如請求項8所述之高頻功率放大器，其進而具備： 背面電極，配置在與前述基板之前述上面為相反側之下面； 在前述基板設有貫通通孔； 前述背面電極通過前述貫通通孔電性連接於前述射極配線。
  10. 如請求項8所述之高頻功率放大器，其進而具備： 外部連接端子，配置在前述基板之前述上面之上，電性連接於前述射極配線。
TW112124755A 2022-09-20 2023-07-03 半導體裝置及高頻功率放大器 TWI863401B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-149477 2022-09-20
JP2022149477 2022-09-20

Publications (2)

Publication Number Publication Date
TW202414601A TW202414601A (zh) 2024-04-01
TWI863401B true TWI863401B (zh) 2024-11-21

Family

ID=90454099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112124755A TWI863401B (zh) 2022-09-20 2023-07-03 半導體裝置及高頻功率放大器

Country Status (4)

Country Link
US (1) US20250212432A1 (zh)
CN (1) CN119968933A (zh)
TW (1) TWI863401B (zh)
WO (1) WO2024062829A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202232684A (zh) * 2020-10-21 2022-08-16 日商村田製作所股份有限公司 半導體裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076014A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 高周波用半導体装置
JP2007035809A (ja) * 2005-07-26 2007-02-08 Sony Corp 半導体装置及びその製造方法
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
JP2022080639A (ja) * 2020-11-18 2022-05-30 株式会社村田製作所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202232684A (zh) * 2020-10-21 2022-08-16 日商村田製作所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US20250212432A1 (en) 2025-06-26
TW202414601A (zh) 2024-04-01
CN119968933A (zh) 2025-05-09
WO2024062829A1 (ja) 2024-03-28

Similar Documents

Publication Publication Date Title
CN109994440B (zh) 半导体装置
US20200161265A1 (en) Semiconductor apparatus
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
US5488252A (en) Layout for radio frequency power transistors
US20070205432A1 (en) Heterojunction bipolar transistor and power amplifier using same
US20200006536A1 (en) Compound semiconductor device
CN118039676A (zh) 半导体装置
US20240321975A1 (en) Bipolar transistor and semiconductor
TWI747145B (zh) 半導體裝置及放大器模組
TWI863401B (zh) 半導體裝置及高頻功率放大器
TW202008594A (zh) 半導體裝置
CN111683471B (zh) 多层布线基板
TWI862899B (zh) 半導體裝置及半導體模組
TWI757801B (zh) 半導體裝置
TWI787909B (zh) 半導體裝置
TWI803218B (zh) 半導體裝置及半導體模組
TWI825632B (zh) 半導體裝置
TWI763363B (zh) 功率放大元件
JP2021052159A (ja) 半導体装置及び増幅器モジュール