JP2002076014A - 高周波用半導体装置 - Google Patents
高周波用半導体装置Info
- Publication number
- JP2002076014A JP2002076014A JP2000261329A JP2000261329A JP2002076014A JP 2002076014 A JP2002076014 A JP 2002076014A JP 2000261329 A JP2000261329 A JP 2000261329A JP 2000261329 A JP2000261329 A JP 2000261329A JP 2002076014 A JP2002076014 A JP 2002076014A
- Authority
- JP
- Japan
- Prior art keywords
- hbt
- basic
- emitter
- stage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/281—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/366—Multiple MOSFETs are coupled in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21178—Power transistors are made by coupling a plurality of single transistors in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高周波特性の劣化が少なく、熱的安定性の高
い増幅回路を備えた高周波用半導体装置を提供する。 【解決手段】 電力増幅器１０のドライバー段１２をエ
ミッタ１本の基本ＨＢＴが並列接続されたマルチフィン
ガーＨＢＴ１２１〜１２ｎの多段構成とし、出力段１４
をエミッタ２本の基本ＨＢＴが並列接続されたマルチフ
ィンガーＨＢＴ１４１の１段構成とし、ドライバー段１
２のエミッタ層とベース層とのｐｎ接合容量の増大を防
ぎつつ、出力段１４での熱的不均一を少なくすることに
より、高周波特性を劣化させずに、熱的安定性の高い電
力増幅器１４を構成したものである。
い増幅回路を備えた高周波用半導体装置を提供する。 【解決手段】 電力増幅器１０のドライバー段１２をエ
ミッタ１本の基本ＨＢＴが並列接続されたマルチフィン
ガーＨＢＴ１２１〜１２ｎの多段構成とし、出力段１４
をエミッタ２本の基本ＨＢＴが並列接続されたマルチフ
ィンガーＨＢＴ１４１の１段構成とし、ドライバー段１
２のエミッタ層とベース層とのｐｎ接合容量の増大を防
ぎつつ、出力段１４での熱的不均一を少なくすることに
より、高周波特性を劣化させずに、熱的安定性の高い電
力増幅器１４を構成したものである。
Description
【０００１】
【発明の属する技術分野】この発明は、高周波用半導体
装置に関するもので、特にマルチフィンガヘテロ接合バ
イポーラトランジスタの熱的安定性の改善に関する。
装置に関するもので、特にマルチフィンガヘテロ接合バ
イポーラトランジスタの熱的安定性の改善に関する。
【０００２】
【従来の技術】最近の携帯端末機、例えば携帯電話の普
及においては、小型軽量化が開発の重要なポイントとな
っており、高出力電力増幅器がキーパーツになってきて
いる。ヘテロ接合バイポーラトランジスタ（Heterojunc
tion bipolor transistor、以下ＨＢＴという） は高い
電流利得βを有し、エミッタをＡｌＧａＡｓで、ベース
をＧａＡｓで構成したＧａＡｓ系のＨＢＴではその高速
性と合わせて、携帯電話の高出力電力増幅器に多く用い
られている。
及においては、小型軽量化が開発の重要なポイントとな
っており、高出力電力増幅器がキーパーツになってきて
いる。ヘテロ接合バイポーラトランジスタ（Heterojunc
tion bipolor transistor、以下ＨＢＴという） は高い
電流利得βを有し、エミッタをＡｌＧａＡｓで、ベース
をＧａＡｓで構成したＧａＡｓ系のＨＢＴではその高速
性と合わせて、携帯電話の高出力電力増幅器に多く用い
られている。
【０００３】高出力化を実現するためには、ＨＢＴを並
列に接続したマルチフィンガー構成とすることが必要で
ある。以下このマルチフィンガー構成のＨＢＴをマルチ
フィンガーＨＢＴ、このマルチフィンガーＨＢＴを構成
する個々のＨＢＴを基本ＨＢＴと呼ぶことにする。図８
は従来の高出力電力増幅器を構成する基本ＨＢＴの平面
図である。図８において、１００は基本ＨＢＴ、１０２
はコレクタ層、１０４はコレクタ電極、１０６はベース
層、１０８はベース電極、１１０はエミッタ層、１１２
はエミッタ電極である。
列に接続したマルチフィンガー構成とすることが必要で
ある。以下このマルチフィンガー構成のＨＢＴをマルチ
フィンガーＨＢＴ、このマルチフィンガーＨＢＴを構成
する個々のＨＢＴを基本ＨＢＴと呼ぶことにする。図８
は従来の高出力電力増幅器を構成する基本ＨＢＴの平面
図である。図８において、１００は基本ＨＢＴ、１０２
はコレクタ層、１０４はコレクタ電極、１０６はベース
層、１０８はベース電極、１１０はエミッタ層、１１２
はエミッタ電極である。
【０００４】マルチフィンガーＨＢＴを動作させる場
合、電流利得βが温度とともに減少するため、電流利得
βが温度とともに上昇するホモ接合バイポーラトランジ
スタ（例えばＳｉバイポーラトランジスタ）と比べて熱
暴走に対しては耐性がある。しかしマルチフィンガーＨ
ＢＴでは、基本ＨＢＴ１００相互間の熱的な不均一のた
めに、ある一つの基本ＨＢＴ１００への電流集中が発生
し、その結果として動作電流の急激な変化が起きること
が報告されている。例えば、IEEE TRANSACTIONS ON ELE
CTRON DEVICES, VOL. 43, NO. 2, FEBRUARY 1996, pp22
0-227 がある。
合、電流利得βが温度とともに減少するため、電流利得
βが温度とともに上昇するホモ接合バイポーラトランジ
スタ（例えばＳｉバイポーラトランジスタ）と比べて熱
暴走に対しては耐性がある。しかしマルチフィンガーＨ
ＢＴでは、基本ＨＢＴ１００相互間の熱的な不均一のた
めに、ある一つの基本ＨＢＴ１００への電流集中が発生
し、その結果として動作電流の急激な変化が起きること
が報告されている。例えば、IEEE TRANSACTIONS ON ELE
CTRON DEVICES, VOL. 43, NO. 2, FEBRUARY 1996, pp22
0-227 がある。
【０００５】この対策の一つとして、基本ＨＢＴ１００
の熱抵抗を小さくすることが有効である。ここで熱抵抗
ΘTHは次式、ΘTH=ΔＴj/ΔＰで定義される。ただしＴj
はジャンクション温度、Ｐはパワーである。
の熱抵抗を小さくすることが有効である。ここで熱抵抗
ΘTHは次式、ΘTH=ΔＴj/ΔＰで定義される。ただしＴj
はジャンクション温度、Ｐはパワーである。
【発明が解決しようとする課題】図９は他の従来の高出
力電力増幅器を構成する基本ＨＢＴの平面図である。図
９において、１２０はエミッタを２本で構成した基本Ｈ
ＢＴ、１１０ａ、１１０ｂは基本ＨＢＴ１２０のエミッ
タ層１１０を構成する分割されたエミッタ層である。１
１２ａ、１１２ｂは基本ＨＢＴ１２０の分割されたエミ
ッタ電極である。また図１０は、図９のＸ−Ｘ断面の断
面図である。
力電力増幅器を構成する基本ＨＢＴの平面図である。図
９において、１２０はエミッタを２本で構成した基本Ｈ
ＢＴ、１１０ａ、１１０ｂは基本ＨＢＴ１２０のエミッ
タ層１１０を構成する分割されたエミッタ層である。１
１２ａ、１１２ｂは基本ＨＢＴ１２０の分割されたエミ
ッタ電極である。また図１０は、図９のＸ−Ｘ断面の断
面図である。
【０００６】図１０において、１２２はＧａＡｓ基板で
ある。図９および図１０に示された基本ＨＢＴ１２０
は、熱抵抗ΘTHを小さくするためにエミッタを２本で構
成したものである。基本ＨＢＴの構成を、基本ＨＢＴ１
００のようにコレクタ１０４間のエミッタ１１２を１本
にした場合のマルチフィンガＨＢＴと、基本ＨＢＴ１２
０のようにコレクタ１０４間のエミッタ１１２を２本に
した場合のマルチフィンガＨＢＴとについて、熱的不均
一の発生を検討するために、ベース電流を一定にしてコ
レクタ電圧Ｖｃを変化させたときのＩ−Ｖ特性をベース
電流をパラメータとしてもとめた。
ある。図９および図１０に示された基本ＨＢＴ１２０
は、熱抵抗ΘTHを小さくするためにエミッタを２本で構
成したものである。基本ＨＢＴの構成を、基本ＨＢＴ１
００のようにコレクタ１０４間のエミッタ１１２を１本
にした場合のマルチフィンガＨＢＴと、基本ＨＢＴ１２
０のようにコレクタ１０４間のエミッタ１１２を２本に
した場合のマルチフィンガＨＢＴとについて、熱的不均
一の発生を検討するために、ベース電流を一定にしてコ
レクタ電圧Ｖｃを変化させたときのＩ−Ｖ特性をベース
電流をパラメータとしてもとめた。
【０００７】図１１はエミッタを１本で構成した基本Ｈ
ＢＴ１００を用いたマルチフィンガＨＢＴのＩ−Ｖ特性
を示すグラフである。また図１２はエミッタを２本で構
成した基本ＨＢＴ１２０を用いたマルチフィンガＨＢＴ
のＩ−Ｖ特性を示すグラフである。図１１および図１２
とも消費電力の小さいところ、Ｖｃ＜６Ｖ程度の領域、
では基本ＨＢＴの電流利得βの温度特性のために電源か
ら負の帰還がかかるため電流は減少しており、エミッタ
を１本で構成した基本ＨＢＴ１００を用いたマルチフィ
ンガＨＢＴとエミッタを２本で構成した基本ＨＢＴ１２
０を用いたマルチフィンガＨＢＴとでその特性に差はな
い。
ＢＴ１００を用いたマルチフィンガＨＢＴのＩ−Ｖ特性
を示すグラフである。また図１２はエミッタを２本で構
成した基本ＨＢＴ１２０を用いたマルチフィンガＨＢＴ
のＩ−Ｖ特性を示すグラフである。図１１および図１２
とも消費電力の小さいところ、Ｖｃ＜６Ｖ程度の領域、
では基本ＨＢＴの電流利得βの温度特性のために電源か
ら負の帰還がかかるため電流は減少しており、エミッタ
を１本で構成した基本ＨＢＴ１００を用いたマルチフィ
ンガＨＢＴとエミッタを２本で構成した基本ＨＢＴ１２
０を用いたマルチフィンガＨＢＴとでその特性に差はな
い。
【０００８】しかし、消費電力の大きいところ、つまり
Ｖｃ＝６Ｖを越える領域においては、エミッタを１本で
構成した基本ＨＢＴ１００の場合はエミッタを２本で構
成した基本ＨＢＴ１２０の場合に比べて、より低いＶｃ
で、つまりより小さい消費電力の領域で、コレクタ電流
Ｉｃの降伏が発生している。図１１の破線Ａ１、および
図１２の破線Ａ２はそれぞれの条件での電流集中が起き
る領域の境界を示していて、図１２の破線Ａ２は図１１
の破線Ａ１よりＶｃの高い領域にシフトしていることが
読み取れる。
Ｖｃ＝６Ｖを越える領域においては、エミッタを１本で
構成した基本ＨＢＴ１００の場合はエミッタを２本で構
成した基本ＨＢＴ１２０の場合に比べて、より低いＶｃ
で、つまりより小さい消費電力の領域で、コレクタ電流
Ｉｃの降伏が発生している。図１１の破線Ａ１、および
図１２の破線Ａ２はそれぞれの条件での電流集中が起き
る領域の境界を示していて、図１２の破線Ａ２は図１１
の破線Ａ１よりＶｃの高い領域にシフトしていることが
読み取れる。
【０００９】このように基本ＨＢＴの熱的不均一を防ぐ
ためには、コレクタ間のエミッタを分割して複数個で構
成することは有効である。しかしながら、エミッタを分
割して複数個で構成すると、エミッタ電極１１２ａと１
１２ｂとの間に分離のための領域を設けることが必要に
なり、ベース層１０６とコレクタ層１０２との接合面積
が大きくなり、ｐｎジャンクションの接合容量が大きく
なる。この接合容量の増大は高周波特性を劣化させ、利
得が低下するという問題点があった。
ためには、コレクタ間のエミッタを分割して複数個で構
成することは有効である。しかしながら、エミッタを分
割して複数個で構成すると、エミッタ電極１１２ａと１
１２ｂとの間に分離のための領域を設けることが必要に
なり、ベース層１０６とコレクタ層１０２との接合面積
が大きくなり、ｐｎジャンクションの接合容量が大きく
なる。この接合容量の増大は高周波特性を劣化させ、利
得が低下するという問題点があった。
【００１０】この発明はこのような問題点を解消するた
めになされたもので、この発明の第１の目的は、高周波
特性の劣化が少なく、熱的安定性の高い増幅回路を備え
た高周波用半導体装置を提供することである。
めになされたもので、この発明の第１の目的は、高周波
特性の劣化が少なく、熱的安定性の高い増幅回路を備え
た高周波用半導体装置を提供することである。
【００１１】なお、特開平１１−１０２９１６号公報
に、多段増幅器の初段部が並列に接続された複数個のシ
ングルエミッタ構造のバイポーラトランジスタや、シン
グルエミッタ構造のバイポーラトランジスタとマルチエ
ミッタ構造のバイポーラトランジスタを適宜使い分ける
例が示されているがいずれもシリコントランジスタでヘ
テロ接合構造ではない。
に、多段増幅器の初段部が並列に接続された複数個のシ
ングルエミッタ構造のバイポーラトランジスタや、シン
グルエミッタ構造のバイポーラトランジスタとマルチエ
ミッタ構造のバイポーラトランジスタを適宜使い分ける
例が示されているがいずれもシリコントランジスタでヘ
テロ接合構造ではない。
【００１２】
【課題を解決するための手段】この発明に係る高周波用
半導体装置は、ヘテロ接合構造を有する第１のバイポー
ラトランジスタを複数個並列接続し第１の半導体基板上
に配設された増幅回路の第１の部分と、この第１の部分
の出力信号を増幅するとともにヘテロ接合構造を有し第
１のバイポーラトランジスタのエミッタ電極より数の多
いエミッタ電極を有する第２のバイポーラトランジスタ
を複数個並列接続し第２の半導体基板上に配設された増
幅回路の第２の部分と、を備えたもので、増幅回路の前
段側のトランジスタのベース層とコレクタ層とのｐｎジ
ャンクションの接合容量の増大を抑制しながら、出力電
力が大きい増幅回路の後段側のトランジスタの不均一動
作を抑制することができる。
半導体装置は、ヘテロ接合構造を有する第１のバイポー
ラトランジスタを複数個並列接続し第１の半導体基板上
に配設された増幅回路の第１の部分と、この第１の部分
の出力信号を増幅するとともにヘテロ接合構造を有し第
１のバイポーラトランジスタのエミッタ電極より数の多
いエミッタ電極を有する第２のバイポーラトランジスタ
を複数個並列接続し第２の半導体基板上に配設された増
幅回路の第２の部分と、を備えたもので、増幅回路の前
段側のトランジスタのベース層とコレクタ層とのｐｎジ
ャンクションの接合容量の増大を抑制しながら、出力電
力が大きい増幅回路の後段側のトランジスタの不均一動
作を抑制することができる。
【００１３】さらに、増幅回路の第１の部分をドライバ
ー段とし、増幅回路の第２の部分を出力段としたもの
で、ベース層とコレクタ層とのｐｎジャンクションの接
合容量の増大を抑制しながら、出力電力が最も大きい増
幅回路の出力段のトランジスタの不均一動作を抑制する
ことができる。
ー段とし、増幅回路の第２の部分を出力段としたもの
で、ベース層とコレクタ層とのｐｎジャンクションの接
合容量の増大を抑制しながら、出力電力が最も大きい増
幅回路の出力段のトランジスタの不均一動作を抑制する
ことができる。
【００１４】さらに、バイポーラトランジスタのエミッ
タ層をＡｌＧａＡｓで、ベース層をＧａＡｓで構成した
もので、高速動作が可能となる。
タ層をＡｌＧａＡｓで、ベース層をＧａＡｓで構成した
もので、高速動作が可能となる。
【００１５】さらに、第１の半導体基板と第２の半導体
基板とを一体的に構成したもので、小型化を図ることが
できる。
基板とを一体的に構成したもので、小型化を図ることが
できる。
【００１６】
【発明の実施の形態】以下に記載の実施の形態において
は、例えば多段構成の電力増幅器について説明する。 実施の形態１．この実施の形態は、電力増幅器のドライ
バー段をエミッタ１本の基本ＨＢＴが並列接続されたマ
ルチフィンガーＨＢＴの多段構成とし、出力段をエミッ
タ２本の基本ＨＢＴが並列接続されたマルチフィンガー
ＨＢＴの１段構成とし、ドライバー段のエミッタ層とベ
ース層のｐｎ接合容量の増大を防ぎつつ、出力段での熱
的不均一を少なくし、電力増幅器の高周波特性の劣化を
防ぎつつ、熱的安定性を高めたものである。
は、例えば多段構成の電力増幅器について説明する。 実施の形態１．この実施の形態は、電力増幅器のドライ
バー段をエミッタ１本の基本ＨＢＴが並列接続されたマ
ルチフィンガーＨＢＴの多段構成とし、出力段をエミッ
タ２本の基本ＨＢＴが並列接続されたマルチフィンガー
ＨＢＴの１段構成とし、ドライバー段のエミッタ層とベ
ース層のｐｎ接合容量の増大を防ぎつつ、出力段での熱
的不均一を少なくし、電力増幅器の高周波特性の劣化を
防ぎつつ、熱的安定性を高めたものである。
【００１７】図１はこの実施の形態に係る電力増幅器の
回路図である。図１において、１０は多段構成の電力増
幅器、１２は電力増幅器１０の第１の部分としてのドラ
イバー段、１２１はドライバー段１２の第１トランジス
タで、１２ｎはドライバー段１２の第ｎトランジスタで
ある。第１トランジスタ１２１から第ｎトランジスタ１
２ｎまでのトランジスタは直列に接続されている。１４
は電力増幅器１０の第２の部分としての出力段である。
出力段１４は一つの出力トランジスタ１４１で構成され
ている。
回路図である。図１において、１０は多段構成の電力増
幅器、１２は電力増幅器１０の第１の部分としてのドラ
イバー段、１２１はドライバー段１２の第１トランジス
タで、１２ｎはドライバー段１２の第ｎトランジスタで
ある。第１トランジスタ１２１から第ｎトランジスタ１
２ｎまでのトランジスタは直列に接続されている。１４
は電力増幅器１０の第２の部分としての出力段である。
出力段１４は一つの出力トランジスタ１４１で構成され
ている。
【００１８】図２は電力増幅器１０のドライバー段１２
を構成する一つのトランジスタ、例えば第１トランジス
タ１２１を示す回路図である。図２においてＡ部は基本
ＨＢＴ１２１ａである。基本ＨＢＴ１２１ａはエミッタ
電極が１本で構成されたシングルエミッタＨＢＴであ
る。第１トランジスタ１２１は基本ＨＢＴ１２１ａを複
数並列に接続しており、ゲート電極には入力端子Ｔ１
が、コレクタ電極には出力端子Ｔ２がそれぞれ接続さ
れ、エミッタ電極は接地される。
を構成する一つのトランジスタ、例えば第１トランジス
タ１２１を示す回路図である。図２においてＡ部は基本
ＨＢＴ１２１ａである。基本ＨＢＴ１２１ａはエミッタ
電極が１本で構成されたシングルエミッタＨＢＴであ
る。第１トランジスタ１２１は基本ＨＢＴ１２１ａを複
数並列に接続しており、ゲート電極には入力端子Ｔ１
が、コレクタ電極には出力端子Ｔ２がそれぞれ接続さ
れ、エミッタ電極は接地される。
【００１９】図３は電力増幅器１０のドライバー段１２
を構成する一つのトランジスタ、例えば第１トランジス
タ１２１の平面図である。図３の鎖線で囲まれたＡ部は
第１のバイポーラトランジスタとしての基本ＨＢＴ１２
１ａを示す。また図４は図３のＩＶ−ＩＶ断面の断面図
である。図３および図４において、２０はコレクタ層
で、不純物濃度が２×１０16ｃｍ -3程度のｎ+ＧａＡｓ
層で構成され、層の厚さは１００００オングストローム
程度である。２２はコレクタ電極である。
を構成する一つのトランジスタ、例えば第１トランジス
タ１２１の平面図である。図３の鎖線で囲まれたＡ部は
第１のバイポーラトランジスタとしての基本ＨＢＴ１２
１ａを示す。また図４は図３のＩＶ−ＩＶ断面の断面図
である。図３および図４において、２０はコレクタ層
で、不純物濃度が２×１０16ｃｍ -3程度のｎ+ＧａＡｓ
層で構成され、層の厚さは１００００オングストローム
程度である。２２はコレクタ電極である。
【００２０】２４はベース層でコレクタ層２０の表面上
に２本のコレクタ電極２２に挟まれて配設され、不純物
濃度が５×１０19ｃｍ-3程度のｐ+ＧａＡｓ層で構成さ
れ、層の厚さは１０００オングストローム程度である。
２６はベース層２４の表面に配設されたベース電極であ
る。２８はエミッタ層でベース層２４の表面上に２本の
ベース電極２６に挟まれて配設され、不純物濃度が２×
１０17ｃｍ-3程度のｎＡｌＧａＡｓ層で構成され、層の
厚さは７００オングストローム程度である。３０はエミ
ッタ電極でエミッタ層２８の表面上に配設されている。
に２本のコレクタ電極２２に挟まれて配設され、不純物
濃度が５×１０19ｃｍ-3程度のｐ+ＧａＡｓ層で構成さ
れ、層の厚さは１０００オングストローム程度である。
２６はベース層２４の表面に配設されたベース電極であ
る。２８はエミッタ層でベース層２４の表面上に２本の
ベース電極２６に挟まれて配設され、不純物濃度が２×
１０17ｃｍ-3程度のｎＡｌＧａＡｓ層で構成され、層の
厚さは７００オングストローム程度である。３０はエミ
ッタ電極でエミッタ層２８の表面上に配設されている。
【００２１】ＨＢＴにおいてはエミッタ層がベース層よ
りバンドギャップの広い半導体で構成され、ヘテロ接合
を構成しているので、このヘテロ接合によりベースから
エミッタへの正孔の逆注入が抑制でき高い電流利得βが
得られる。図４において、３２は第１の半導体基板とし
てのＧａＡｓ基板で、コレクタ層２０をその表面に配設
している。３４は基本ＨＢＴ１２１ａを分離するアイソ
レータで、水素イオンＨ+等のイオン注入により形成さ
れる。アイソレータ３４はコレクタ層２０の表面から、
コレクタ層２０を貫通しＧａＡｓ基板３２に達してい
る。
りバンドギャップの広い半導体で構成され、ヘテロ接合
を構成しているので、このヘテロ接合によりベースから
エミッタへの正孔の逆注入が抑制でき高い電流利得βが
得られる。図４において、３２は第１の半導体基板とし
てのＧａＡｓ基板で、コレクタ層２０をその表面に配設
している。３４は基本ＨＢＴ１２１ａを分離するアイソ
レータで、水素イオンＨ+等のイオン注入により形成さ
れる。アイソレータ３４はコレクタ層２０の表面から、
コレクタ層２０を貫通しＧａＡｓ基板３２に達してい
る。
【００２２】図５は電力増幅器１０の出力段１４を構成
する一つのトランジスタ、ここでは出力トランジスタ１
４１を示す回路図である。図５において鎖線で囲まれた
Ａ部は基本ＨＢＴ１４１ａである。基本ＨＢＴ１４１ａ
はエミッタ電極が２本で構成されたマルチエミッタＨＢ
Ｔである。出力トランジスタ１４１は基本ＨＢＴ１４１
ａを複数並列に接続しており、ゲート電極には入力端子
Ｔ３が、コレクタ電極には出力端子Ｔ４それぞれ接続さ
れ、エミッタ電極は接地される。
する一つのトランジスタ、ここでは出力トランジスタ１
４１を示す回路図である。図５において鎖線で囲まれた
Ａ部は基本ＨＢＴ１４１ａである。基本ＨＢＴ１４１ａ
はエミッタ電極が２本で構成されたマルチエミッタＨＢ
Ｔである。出力トランジスタ１４１は基本ＨＢＴ１４１
ａを複数並列に接続しており、ゲート電極には入力端子
Ｔ３が、コレクタ電極には出力端子Ｔ４それぞれ接続さ
れ、エミッタ電極は接地される。
【００２３】図６は、電力増幅器１０の出力段１４を構
成する一つのトランジスタ、ここでは出力トランジスタ
１４１の平面図である。図６の鎖線で囲まれたＡ部は第
２のバイポーラトランジスタとしての基本ＨＢＴ１４１
ａを示す。また図７は図６のＶＩＩ−ＶＩＩ断面の断面
図である。図６および図７において、エミッタ層２８が
分割され、２８ａ、２８ｂとなり、このエミッタ層２８
ａ，２８ｂのそれぞれの表面上にエミッタ電極３０ａ，
３０ｂが配設されていること、およびエミッタ層２８
ａ，２８ｂの間にベース電極２６がさらに配設されてい
ることの外は、各層の材料や厚さは基本ＨＢＴ１２１と
同様である。３６は第２の半導体基板としてのＧａＡｓ
基板である。
成する一つのトランジスタ、ここでは出力トランジスタ
１４１の平面図である。図６の鎖線で囲まれたＡ部は第
２のバイポーラトランジスタとしての基本ＨＢＴ１４１
ａを示す。また図７は図６のＶＩＩ−ＶＩＩ断面の断面
図である。図６および図７において、エミッタ層２８が
分割され、２８ａ、２８ｂとなり、このエミッタ層２８
ａ，２８ｂのそれぞれの表面上にエミッタ電極３０ａ，
３０ｂが配設されていること、およびエミッタ層２８
ａ，２８ｂの間にベース電極２６がさらに配設されてい
ることの外は、各層の材料や厚さは基本ＨＢＴ１２１と
同様である。３６は第２の半導体基板としてのＧａＡｓ
基板である。
【００２４】また図６および図７において、図３および
図４と同じ符号は、同じものか相当のものである。ただ
し、ドライバー段１２より出力段１４の基本ＨＢＴのエ
ミッタの数を多くすること以外はそれぞれの基本ＨＢＴ
の設計あるいは基本ＨＢＴの個数の構成を適宜行なって
よいのは言うまでもない。図６および図７において、ベ
ース層２４の表面上に配設された３本のベース電極２６
に交互に挟まれた２本のエミッタ層２８ａ，２８ｂがベ
ース層２４上に設けられ、このエミッタ層２８ａ，２８
ｂそれぞれの表面上にエミッタ電極３０ａ、３０ｂが配
設されている。また基本ＨＢＴ１４１ａそれぞれはアイ
ソレータ３４で分離されている。
図４と同じ符号は、同じものか相当のものである。ただ
し、ドライバー段１２より出力段１４の基本ＨＢＴのエ
ミッタの数を多くすること以外はそれぞれの基本ＨＢＴ
の設計あるいは基本ＨＢＴの個数の構成を適宜行なって
よいのは言うまでもない。図６および図７において、ベ
ース層２４の表面上に配設された３本のベース電極２６
に交互に挟まれた２本のエミッタ層２８ａ，２８ｂがベ
ース層２４上に設けられ、このエミッタ層２８ａ，２８
ｂそれぞれの表面上にエミッタ電極３０ａ、３０ｂが配
設されている。また基本ＨＢＴ１４１ａそれぞれはアイ
ソレータ３４で分離されている。
【００２５】エミッタ層２８ａ，２８ｂに挟まれてベー
ス電極２６をさらに設けているのは、ベース抵抗を下げ
るためのものである。電力増幅器１０において出力電力
１Ｗを得るためには、総エミッタ面積は３０００μｍ2
以上必要な場合、今、総エミッタ面積は３０００μｍ2
とし、基本ＨＢＴのエミッタ面積を８０μｍ2とする
と、出力トランジスタ１４１はエミッタ層が二つに分割
されエミッタ電極３０ａ、３０ｂが配設された基本ＨＢ
Ｔ１４１ａを３８個並列接続することになる。
ス電極２６をさらに設けているのは、ベース抵抗を下げ
るためのものである。電力増幅器１０において出力電力
１Ｗを得るためには、総エミッタ面積は３０００μｍ2
以上必要な場合、今、総エミッタ面積は３０００μｍ2
とし、基本ＨＢＴのエミッタ面積を８０μｍ2とする
と、出力トランジスタ１４１はエミッタ層が二つに分割
されエミッタ電極３０ａ、３０ｂが配設された基本ＨＢ
Ｔ１４１ａを３８個並列接続することになる。
【００２６】図１１，図１２で説明したように、エミッ
タを２本にしたＨＢＴはエミッタが１本のＨＢＴに比べ
てコレクタ電流の降伏が起きにくい。したがって基本Ｈ
ＢＴ１４１ａを多数並列接続した出力トランジスタ１４
１では電流集中が起きにくくなり、出力段１４で基本Ｈ
ＢＴ１４１ａ間の熱的な不均一動作を抑制することがで
きる。一方、ドライバー段１２の出力電力は、出力段１
４の出力トランジスタ１４１の電力利得によって決定さ
れるが、出力トランジスタ１４１の電力利得が１０ｄＢ
程度の場合、ドライバー段１２の出力電力は出力トラン
ジスタ１４１の出力の１／１０を越える程度以上の値が
必要となる。つまりドライバー段１２の出力電力は、１
００ｍＷを越える程度の値が必要となる。
タを２本にしたＨＢＴはエミッタが１本のＨＢＴに比べ
てコレクタ電流の降伏が起きにくい。したがって基本Ｈ
ＢＴ１４１ａを多数並列接続した出力トランジスタ１４
１では電流集中が起きにくくなり、出力段１４で基本Ｈ
ＢＴ１４１ａ間の熱的な不均一動作を抑制することがで
きる。一方、ドライバー段１２の出力電力は、出力段１
４の出力トランジスタ１４１の電力利得によって決定さ
れるが、出力トランジスタ１４１の電力利得が１０ｄＢ
程度の場合、ドライバー段１２の出力電力は出力トラン
ジスタ１４１の出力の１／１０を越える程度以上の値が
必要となる。つまりドライバー段１２の出力電力は、１
００ｍＷを越える程度の値が必要となる。
【００２７】このようにドライバー段１２の第１トラン
ジスタ１２１・・・第ｎトランジスタ１２ｎは所望の出
力電力が小さいため、基本ＨＢＴを５〜８個並列接続す
るだけでよい。このように、ドライバー段１２のトラン
ジスタを構成する基本ＨＢＴの数は出力トランジスタに
比べてはるかに少なくなり、基本ＨＢＴ間の熱的な不均
一動作が起きにくい。
ジスタ１２１・・・第ｎトランジスタ１２ｎは所望の出
力電力が小さいため、基本ＨＢＴを５〜８個並列接続す
るだけでよい。このように、ドライバー段１２のトラン
ジスタを構成する基本ＨＢＴの数は出力トランジスタに
比べてはるかに少なくなり、基本ＨＢＴ間の熱的な不均
一動作が起きにくい。
【００２８】このためにことさら、基本ＨＢＴ間の熱的
不均一動作の抑制を可能とはするが、ｐｎ接合面積が大
きくなって接合容量が大きくなり高周波特性を劣化させ
るマルチエミッタ構成にする必要が無い。それゆえドラ
イバー段１２の第１トランジスタ１２１・・・第ｎトラ
ンジスタ１２ｎを構成する基本ＨＢＴをシングルエミッ
タ構造の基本ＨＢＴ１２１ａとし高周波特性の劣化を防
いでいる。
不均一動作の抑制を可能とはするが、ｐｎ接合面積が大
きくなって接合容量が大きくなり高周波特性を劣化させ
るマルチエミッタ構成にする必要が無い。それゆえドラ
イバー段１２の第１トランジスタ１２１・・・第ｎトラ
ンジスタ１２ｎを構成する基本ＨＢＴをシングルエミッ
タ構造の基本ＨＢＴ１２１ａとし高周波特性の劣化を防
いでいる。
【００２９】このように、この実施の形態の電力増幅器
１０においては、ドライバー段１２の第１トランジスタ
１２１・・・第ｎトランジスタ１２ｎを構成する基本Ｈ
ＢＴをシングルエミッタ構造の基本ＨＢＴ１２１ａと
し、出力段１４の出力トランジスタ１４１をマルチエミ
ッタ構造の基本ＨＢＴ１４１ａを多数並列接続した出力
トランジスタ１４１とすることにより、出力段１４で電
流集中が起きにくくして基本ＨＢＴ間の熱的な不均一動
作を抑制する一方、基本ＨＢＴ間の熱的不均一の起きに
くいドライバー段ではシングルエミッタ構造のＨＢＴに
して接合容量を小さくして高周波特性の劣化を抑制し、
電力増幅器全体として、基本ＨＢＴ間の熱的な不均一動
作を抑制しつつ、高周波特性の劣化を抑制するものであ
る。
１０においては、ドライバー段１２の第１トランジスタ
１２１・・・第ｎトランジスタ１２ｎを構成する基本Ｈ
ＢＴをシングルエミッタ構造の基本ＨＢＴ１２１ａと
し、出力段１４の出力トランジスタ１４１をマルチエミ
ッタ構造の基本ＨＢＴ１４１ａを多数並列接続した出力
トランジスタ１４１とすることにより、出力段１４で電
流集中が起きにくくして基本ＨＢＴ間の熱的な不均一動
作を抑制する一方、基本ＨＢＴ間の熱的不均一の起きに
くいドライバー段ではシングルエミッタ構造のＨＢＴに
して接合容量を小さくして高周波特性の劣化を抑制し、
電力増幅器全体として、基本ＨＢＴ間の熱的な不均一動
作を抑制しつつ、高周波特性の劣化を抑制するものであ
る。
【００３０】またＧａＡｓとＡｌＧａＡｓとのヘテロ接
合構造であり、ＧａＡｓ材料はＳｉに比べて高い電子移
動度を有し、バイポーラトランジスタの高速化を実現で
きる。またドライバー段と出力段とを同じ基板で構成す
ることにより、小型で高性能な増幅器とすることができ
る。またこの実施の形態の説明では、ドライバー段をシ
ングルエミッタ構造の基本ＨＢＴによるマルチフィンガ
ＨＢＴとし、出力段をマルチエミッタ構造の基本ＨＢＴ
によるマルチフィンガＨＢＴとしたが、必ずしもドライ
バー段、出力段に関わらず、電力利得によっては単に前
段側をシングルエミッタ構造の基本ＨＢＴによるマルチ
フィンガＨＢＴとし、後段側をマルチエミッタ構造の基
本ＨＢＴによるマルチフィンガＨＢＴとしてもよい。ま
た、ドライバー段、出力段をともにマルチエミッタ構造
の基本ＨＢＴによるマルチフィンガＨＢＴとし、出力段
の基本ＨＢＴのエミッタの数をドライバー段の基本ＨＢ
Ｔのエミッタの数より多くする構成としてもよい。
合構造であり、ＧａＡｓ材料はＳｉに比べて高い電子移
動度を有し、バイポーラトランジスタの高速化を実現で
きる。またドライバー段と出力段とを同じ基板で構成す
ることにより、小型で高性能な増幅器とすることができ
る。またこの実施の形態の説明では、ドライバー段をシ
ングルエミッタ構造の基本ＨＢＴによるマルチフィンガ
ＨＢＴとし、出力段をマルチエミッタ構造の基本ＨＢＴ
によるマルチフィンガＨＢＴとしたが、必ずしもドライ
バー段、出力段に関わらず、電力利得によっては単に前
段側をシングルエミッタ構造の基本ＨＢＴによるマルチ
フィンガＨＢＴとし、後段側をマルチエミッタ構造の基
本ＨＢＴによるマルチフィンガＨＢＴとしてもよい。ま
た、ドライバー段、出力段をともにマルチエミッタ構造
の基本ＨＢＴによるマルチフィンガＨＢＴとし、出力段
の基本ＨＢＴのエミッタの数をドライバー段の基本ＨＢ
Ｔのエミッタの数より多くする構成としてもよい。
【００３１】
【発明の効果】この発明に係る高周波用半導体装置は、
以上に説明したような構成を備えているので、以下のよ
うな効果を有する。この発明に係る高周波用半導体装置
によれば、ヘテロ接合構造を有する第１のバイポーラト
ランジスタを複数個並列接続し第１の半導体基板上に配
設された増幅回路の第１の部分と、この第１の部分の出
力信号を増幅するとともにヘテロ接合構造を有し第１の
バイポーラトランジスタのエミッタ電極より数の多いエ
ミッタ電極を有する第２のバイポーラトランジスタを複
数個並列接続し第２の半導体基板上に配設された増幅回
路の第２の部分と、を備えたもので、増幅回路の前段側
のトランジスタのベース層とコレクタ層とのｐｎジャン
クションの接合容量の増大を抑制しながら、出力電力が
大きい増幅回路の後段側のトランジスタの不均一動作を
抑制することができる。延いては高周波特性の劣化が少
なく、熱的信頼性が高い高周波用半導体装置を構成する
ことができる。
以上に説明したような構成を備えているので、以下のよ
うな効果を有する。この発明に係る高周波用半導体装置
によれば、ヘテロ接合構造を有する第１のバイポーラト
ランジスタを複数個並列接続し第１の半導体基板上に配
設された増幅回路の第１の部分と、この第１の部分の出
力信号を増幅するとともにヘテロ接合構造を有し第１の
バイポーラトランジスタのエミッタ電極より数の多いエ
ミッタ電極を有する第２のバイポーラトランジスタを複
数個並列接続し第２の半導体基板上に配設された増幅回
路の第２の部分と、を備えたもので、増幅回路の前段側
のトランジスタのベース層とコレクタ層とのｐｎジャン
クションの接合容量の増大を抑制しながら、出力電力が
大きい増幅回路の後段側のトランジスタの不均一動作を
抑制することができる。延いては高周波特性の劣化が少
なく、熱的信頼性が高い高周波用半導体装置を構成する
ことができる。
【００３２】さらに、増幅回路の第１の部分をドライバ
ー段とし、増幅回路の第２の部分を出力段としたもの
で、ベース層とコレクタ層とのｐｎジャンクションの接
合容量の増大を抑制しながら、出力電力が最も大きい増
幅回路の出力段のトランジスタの不均一動作を抑制する
ことができる。延いては高周波特性の劣化が少なく、効
果的に熱的信頼性を高めた高周波用半導体装置を構成す
ることができる。
ー段とし、増幅回路の第２の部分を出力段としたもの
で、ベース層とコレクタ層とのｐｎジャンクションの接
合容量の増大を抑制しながら、出力電力が最も大きい増
幅回路の出力段のトランジスタの不均一動作を抑制する
ことができる。延いては高周波特性の劣化が少なく、効
果的に熱的信頼性を高めた高周波用半導体装置を構成す
ることができる。
【００３３】さらに、バイポーラトランジスタのエミッ
タ層をＡｌＧａＡｓで、ベース層をＧａＡｓで構成した
もので、高速動作が可能となる。延いては高速性能に優
れ、熱的信頼性が高い高周波用半導体装置を構成するこ
とができる。
タ層をＡｌＧａＡｓで、ベース層をＧａＡｓで構成した
もので、高速動作が可能となる。延いては高速性能に優
れ、熱的信頼性が高い高周波用半導体装置を構成するこ
とができる。
【００３４】さらに、第１の半導体基板と第２の半導体
基板とを一体的に構成したもので、小型化を図ることが
できる。延いてはコンパクトな高周波用半導体装置を構
成することができる。
基板とを一体的に構成したもので、小型化を図ることが
できる。延いてはコンパクトな高周波用半導体装置を構
成することができる。
【図１】 この発明に係る電力増幅器の回路図である。
【図２】 この発明に係る電力増幅器のドライバー段を
構成するトランジスタを示す回路図である。
構成するトランジスタを示す回路図である。
【図３】 この発明に係る電力増幅器のドライバー段を
構成するトランジスタの平面図である。
構成するトランジスタの平面図である。
【図４】 図３のＩＶ−ＩＶ断面の断面図である。
【図５】 この発明に係る電力増幅器の出力段を構成す
る出力トランジスタを示す回路図である。
る出力トランジスタを示す回路図である。
【図６】 この発明に係る電力増幅器の出力段を構成す
る出力トランジスタの平面図である。
る出力トランジスタの平面図である。
【図７】 図６のＶＩＩ−ＶＩＩ断面の断面図である。
【図８】 従来の高出力電力増幅器を構成する基本ＨＢ
Ｔの平面図である。
Ｔの平面図である。
【図９】 従来の高出力電力増幅器を構成する基本ＨＢ
Ｔの平面図である。
Ｔの平面図である。
【図１０】 図９のＸ−Ｘ断面の断面図である。
【図１１】 エミッタを１本で構成した基本ＨＢＴを用
いたマルチフィンガＨＢＴのＩ−Ｖ特性を示すグラフで
ある。
いたマルチフィンガＨＢＴのＩ−Ｖ特性を示すグラフで
ある。
【図１２】 エミッタを２本で構成した基本ＨＢＴを用
いたマルチフィンガＨＢＴのＩ−Ｖ特性を示すグラフで
ある。
いたマルチフィンガＨＢＴのＩ−Ｖ特性を示すグラフで
ある。
１２ ドライバー段、１４ 出力段、３２ ＧａＡｓ基
板、３６ ＧａＡｓ基板、１２１ａ 基本ＨＢＴ、１４
１ａ 基本ＨＢＴ。
板、３６ ＧａＡｓ基板、１２１ａ 基本ＨＢＴ、１４
１ａ 基本ＨＢＴ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｆ 3/19 Ｆターム(参考） 5F003 AP00 AP05 AP06 BA25 BA92 BB08 BB09 BE05 BE08 BE09 BE90 BF02 BF06 BH01 BH18 BJ01 BJ99 BM02 BM03 5F082 AA06 AA40 BA03 BA33 BA35 BA47 BA48 BC03 CA02 CA03 DA02 FA20 GA02 GA04 5J092 AA01 AA41 CA02 FA15 FA16 HA06 MA08 MA19 QA02 QA03 SA14 TA01 TA02
Claims (4)
- 【請求項１】 ヘテロ接合構造を有する第１のバイポー
ラトランジスタを複数個並列接続し第１の半導体基板上
に配設された増幅回路の第１の部分と、 この第１の部分の出力信号を増幅するとともにヘテロ接
合構造を有し上記第１のバイポーラトランジスタのエミ
ッタ電極より数の多いエミッタ電極を有する第２のバイ
ポーラトランジスタを複数個並列接続し第２の半導体基
板上に配設された増幅回路の第２の部分と、を備えた高
周波用半導体装置。 - 【請求項２】 増幅回路の第１の部分がドライバー段
で、増幅回路の第２の部分が出力段であることを特徴と
する請求項１記載の高周波用半導体装置。 - 【請求項３】 バイポーラトランジスタはエミッタ層が
ＡｌＧａＡｓで、ベース層がＧａＡｓで構成されたこと
を特徴とする請求項１または２に記載の高周波用半導体
装置。 - 【請求項４】 第１の半導体基板と第２の半導体基板と
を一体的に構成したことを特徴とする請求項１ないし３
のいずれか１項に記載の高周波用半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000261329A JP2002076014A (ja) | 2000-08-30 | 2000-08-30 | 高周波用半導体装置 |
| US09/797,867 US6577200B2 (en) | 2000-08-30 | 2001-03-05 | High-frequency semiconductor device |
| DE10119383A DE10119383A1 (de) | 2000-08-30 | 2001-04-19 | Hochfrequenz-Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000261329A JP2002076014A (ja) | 2000-08-30 | 2000-08-30 | 高周波用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076014A true JP2002076014A (ja) | 2002-03-15 |
Family
ID=18749188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000261329A Pending JP2002076014A (ja) | 2000-08-30 | 2000-08-30 | 高周波用半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6577200B2 (ja) |
| JP (1) | JP2002076014A (ja) |
| DE (1) | DE10119383A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155281A (ja) * | 2004-01-19 | 2011-08-11 | Renesas Electronics Corp | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 |
| WO2024062829A1 (ja) * | 2022-09-20 | 2024-03-28 | 株式会社村田製作所 | 半導体装置及び高周波電力増幅器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040099879A1 (en) * | 2002-11-27 | 2004-05-27 | Win Semiconductors Corp. | Heterojunction bipolar transistor power transistor |
| EP1521360A1 (en) * | 2003-10-04 | 2005-04-06 | Lucent Technologies Network Systems GmbH | Parallel amplifier arrangement |
| JP2007242727A (ja) * | 2006-03-06 | 2007-09-20 | Sharp Corp | ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器 |
| US20160020307A1 (en) * | 2014-07-16 | 2016-01-21 | Win Semiconductors Corp. | Heterojunction Bipolar Transistor |
| JP6071009B2 (ja) * | 2014-11-27 | 2017-02-01 | 株式会社村田製作所 | 化合物半導体装置 |
| US9543403B2 (en) | 2015-01-21 | 2017-01-10 | Globalfoundries Inc. | Bipolar junction transistor with multiple emitter fingers |
| US20190181251A1 (en) * | 2017-12-07 | 2019-06-13 | Qualcomm Incorporated | Mesh structure for heterojunction bipolar transistors for rf applications |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1038800B (it) * | 1975-06-10 | 1979-11-30 | Ates Componenti Elettron | Tranistore planare di potenza |
| JPS551125A (en) * | 1978-06-20 | 1980-01-07 | Toshiba Corp | Semiconductor device |
| NL8100033A (nl) * | 1981-01-07 | 1982-08-02 | Philips Nv | Signaaloverdrachtsinrichting met een in stappen instelbare overdrachtskarakteristiek. |
| US4492929A (en) * | 1983-05-13 | 1985-01-08 | Motorola, Inc. | Operational amplifier having enhanced gain through current feedback |
| JP2548737B2 (ja) * | 1987-08-25 | 1996-10-30 | 三菱電機株式会社 | ドライバ回路 |
| US5734193A (en) * | 1994-01-24 | 1998-03-31 | The United States Of America As Represented By The Secretary Of The Air Force | Termal shunt stabilization of multiple part heterojunction bipolar transistors |
| JPH11102916A (ja) | 1997-09-29 | 1999-04-13 | Nec Corp | 半導体集積回路装置およびその設計方法 |
-
2000
- 2000-08-30 JP JP2000261329A patent/JP2002076014A/ja active Pending
-
2001
- 2001-03-05 US US09/797,867 patent/US6577200B2/en not_active Expired - Fee Related
- 2001-04-19 DE DE10119383A patent/DE10119383A1/de not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155281A (ja) * | 2004-01-19 | 2011-08-11 | Renesas Electronics Corp | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 |
| WO2024062829A1 (ja) * | 2022-09-20 | 2024-03-28 | 株式会社村田製作所 | 半導体装置及び高周波電力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6577200B2 (en) | 2003-06-10 |
| DE10119383A1 (de) | 2002-03-28 |
| US20020024391A1 (en) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4977313B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6943387B2 (en) | Semiconductor device, manufacturing thereof and power amplifier module | |
| JP3952400B2 (ja) | 高周波用半導体装置 | |
| JP2002076014A (ja) | 高周波用半導体装置 | |
| US6600179B2 (en) | Power amplifier with base and collector straps | |
| US20060108665A1 (en) | Semiconductor device, manufacturing method of the same, and electronic device | |
| US20070012949A1 (en) | Bipolar transistor and power amplifier | |
| CN1897301A (zh) | 双极晶体管和功率放大器 | |
| CN100391006C (zh) | 半导体器件 | |
| JP2006185990A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| US12494749B2 (en) | Power amplifier | |
| JP4756843B2 (ja) | トランジスタ回路 | |
| US6448616B1 (en) | Adaptive biasing of RF power transistors | |
| JP5543936B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 | |
| JP2004274430A (ja) | 電力増幅器モジュール及びその製造方法 | |
| JP5217110B2 (ja) | 半導体装置 | |
| CN118232854B (zh) | 一种多级射频功率放大器 | |
| JP2003017946A (ja) | 半導体装置 | |
| JP2007036138A (ja) | バイポーラトランジスタ及び電力増幅器 | |
| Oka et al. | High-performance InGaP power HBT technologies for wireless applications | |
| Ma et al. | Ku-band (12.6 GHz) SiGe/Si high-power heterojunction bipolar transistors | |
| US20060054932A1 (en) | Semiconductor device, high-frequency amplifier and personal digital assistant | |
| JP2007116007A (ja) | 半導体電力増幅器及びその製造方法 | |
| JP2006228784A (ja) | 化合物半導体エピタキシャルウェハ | |
| JP2008060247A (ja) | ヘテロ接合バイポーラトランジスタ |