TWI858996B - 畫素結構 - Google Patents
畫素結構 Download PDFInfo
- Publication number
- TWI858996B TWI858996B TW112143906A TW112143906A TWI858996B TW I858996 B TWI858996 B TW I858996B TW 112143906 A TW112143906 A TW 112143906A TW 112143906 A TW112143906 A TW 112143906A TW I858996 B TWI858996 B TW I858996B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive pattern
- pad
- conductive
- pattern
- pixel structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
-
- H10W90/00—
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Engineering & Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
一種畫素結構包括第一導電層、第二導電層及多個發光元件。第一導電層包括多個導電圖案組及連接圖案。每一導電圖案組包括第一導電圖案及第二導電圖案,且第一導電圖案呈島狀。多個導電圖案組的多個第二導電圖案直接地連接至連接圖案。第二導電層包括多個接墊組。每一接墊組的第一接墊及第二接墊分別重疊於且分別電性連接至導電圖案組的第一導電圖案及第二導電圖案。每一發光元件的第一電極及第二電極分別電性連接至接墊組的第一接墊及第二接墊。在畫素結構的俯視圖中,至少一第一接墊重疊於至少一第一導電圖案及連接圖案的一部分。此外,另外一種畫素結構也被提出。
Description
本發明是有關於一種畫素結構。
發光二極體顯示面板包括驅動背板及轉置於驅動背板上的多個發光二極體元件。繼承發光二極體的特性,發光二極體顯示面板具有省電、高效率、高亮度及反應時間快等優點。此外,相較於有機發光二極體顯示面板,發光二極體顯示面板還具有色彩易調校、發光壽命長、無影像烙印等優勢。因此,發光二極體顯示面板被視為下一世代的顯示技術。
一般而言,在發光二極體顯示面板的製程中,可利用雷射接合(Laser Bonding)技術,熔融焊料,以使發光二極體元件的電極與驅動背板的接墊組接合。然而,在上述雷射接合的過程中,焊料容易因吸收能量過低,造成假焊問題,而使發光二極體顯示面板出現暗點。
本發明提供一種畫素結構,能提高接合良率。
本發明提供另一種畫素結構,能提高接合良率。
本發明一實施例的畫素結構包括第一導電層、第一絕緣層、第二導電層及多個發光元件。第一導電層包括多個導電圖案組及連接圖案。每一導電圖案組包括第一導電圖案及第二導電圖案,且第一導電圖案呈島狀。多個導電圖案組的多個第二導電圖案直接地連接至連接圖案。第一絕緣層設置於第一導電層上。第二導電層設置於第一絕緣層上。第二導電層包括多個接墊組。每一接墊組包括一第一接墊及一第二接墊,每一接墊組的第一接墊及第二接墊分別重疊於導電圖案組的第一導電圖案及第二導電圖案且分別電性連接至導電圖案組的第一導電圖案及第二導電圖案,連接圖案位於多個接墊組的多個第二接墊的面積以外。每一發光元件具有第一電極及第二電極。每一發光元件的第一電極及第二電極分別電性連接至接墊組的第一接墊及第二接墊。在畫素結構的俯視圖中,至少一第一接墊重疊於至少一第一導電圖案及連接圖案的一部分。
本發明另一實施例的畫素結構包括第一導電層、第一絕緣層、第二導電層、多個發光元件、第三導電層及第二絕緣層。第一導電層包括多個導電圖案組及連接圖案。每一導電圖案組包括第一導電圖案及第二導電圖案,且第一導電圖案呈島狀。多個導電圖案組的多個第二導電圖案直接地連接至連接圖案。第一絕緣層設置於第一導電層上。第二導電層設置於第一絕緣層上。第二導電層包括多個接墊組。每一接墊組包括第一接墊及第二接墊。每一接墊組的第一接墊及第二接墊分別重疊於導電圖案組的第一導電圖案及第二導電圖案且分別電性連接至導電圖案組的第一導電圖案及第二導電圖案,連接圖案位於多個接墊組的多個第二接墊的面積以外。每一發光元件具有第一電極及第二電極。每一發光元件的第一電極及第二電極分別電性連接至接墊組的第一接墊及第二接墊。第一導電層設置於第二導電層與第三導電層之間。第二絕緣層設置於第一導電層與第三導電層之間。第三導電層包括第三導電圖案。在畫素結構的俯視圖中,至少部分的第三導電圖案位於多個接墊組外。
現將詳細地參考本發明的示範性實施例,示範性實施例的實例說明於附圖中。只要有可能,相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解,當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時,其可以直接在另一元件上或與另一元件連接,或者中間元件可以也存在。相反,當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時,不存在中間元件。如本文所使用的,“連接”可以指物理及/或電性連接。再者,“電性連接”或“耦合”可以是二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值,考慮到所討論的測量和與測量相關的誤差的特定數量(即,測量系統的限制)。例如,“約”可以表示在所述值的一個或多個標準偏差內,或±30%、±20%、±10%、±5%內。再者,本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質,來選擇較可接受的偏差範圍或標準偏差,而可不用一個標準偏差適用全部性質。
除非另有定義,本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是,諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義,並且將不被解釋為理想化的或過度正式的意義,除非本文中明確地這樣定義。
圖1為本發明一實施例之畫素結構的俯視示意圖。圖2為本發明一實施例之畫素結構的第一導電層的俯視示意圖。圖3為本發明一實施例之顯示面板的剖面示意圖。圖3對應圖1的剖線I-I’。
請參照圖1及圖3,顯示面板DP包括基板110及設置於基板110上的畫素結構10。基板110包括承載基底(未繪示)及設置至於承載基底上的驅動線路層(未繪示),而畫素結構10電性連接至基板110的所述驅動線路層。
請參照圖1、圖2及圖3,畫素結構10包括設置於基板110上的第一導電層120、設置於第一導電層120上的第一絕緣層130以及設置於第一絕緣層130上的第二導電層140。第一絕緣層130位於第二導電層140與第一導電層120之間。
第一導電層120包括多個導電圖案組G1及一連接圖案123。每一導電圖案組G1包括一第一導電圖案121及一第二導電圖案122。每一導電圖案組G1的第一導電圖案121呈島狀。也就是說,多個導電圖案組G1的多個第一導電圖案121彼此電性獨立。多個導電圖案組G1的多個第二導電圖案122直接地連接至同一連接圖案123。也就是說,多個第二導電圖案122彼此串聯。舉例而言,在本實施例中,第一導電層120的材質可以是金屬、合金或上述之組合,但本發明不以此為限。
第二導電層140包括多個接墊組G2。每一接墊組G2包括一第一接墊141及一第二接墊142。每一接墊組G2的第一接墊141及第二接墊142分別重疊於一個導電圖案組G1的第一導電圖案121及第二導電圖案122且分別電性連接至導電圖案組G1的第一導電圖案121及第二導電圖案122。連接圖案123位於多個接墊組G2的多個第二接墊142的面積以外。也就是說,第一導電層120的連接圖案123未被第二導電層140的多個第二接墊142遮蔽。
每一第一接墊141可重疊於對應的一個第一導電圖案121及連接圖案123的一部分123a。於發光元件160發光時,重疊於同一第一接墊141的第一導電圖案121及連接圖案123的一部分123a具有不同的訊號。在本實施例中,一導電圖案組G1的第一導電圖案121與對應的一第一接墊141的重疊面積小同一導電圖案組G1之第二導電圖案122與對應的一個第二接墊142的重疊面積。舉例而言,在本實施例中,第二導電層140的材質可以是金屬、合金或上述之組合,但本發明不以此為限。
畫素結構10還包括多個發光元件160。舉例而言,在本實施例中,畫素結構10可包括分別用以發出不同之三種色光的三種發光元件160,所述不同之三種色光例如是紅光、綠光及藍光,但本發明不以此為限。在本實施例中,發光元件160例如是微型發光二極體(μLED),但本發明不以此為限。
每一發光元件160具有一第一電極161及一第二電極162。每一發光元件160的第一電極161及第二電極162分別電性連接至一個接墊組G2的第一接墊141及第二接墊142。詳細而言,在本實施例中,畫素結構10還包括設置於第二導電層140上的絕緣層150,絕緣層150具有分別重疊於第一接墊141及第二接墊142的多個開口151、152,發光元件160的第一電極161及第二電極162可透過分別位於開口151、152中的多個焊料(例如但不限於:錫)S1、S2電性連接至第一接墊141及第二接墊142。在本實施例中,可使用雷射接合(Laser Bonding)工序接合發光元件160與接墊組G2。
值得注意的是,在畫素結構10的俯視圖中,每一導電圖案組G1的第一導電圖案121具有相鄰且不相平行的多個邊緣121a、121b,連接圖案123及同一導電圖案組G1的第二導電圖案122至少設置於第一導電圖案121的多個邊緣121a、121b旁,且第一導電圖案121的多個邊緣121a、121b與連接圖案123之間和第一導電圖案121的多個邊緣121a、121b與同一導電圖案組G1的第二導電圖案122之間不存在第一導電層120的其它任何構件。也就是說,每一導電圖案組G1之獨立的第一導電圖案121的至少二邊緣121a、121b是直接地相鄰於同一導電圖案組G1的第二導電圖案122和用以串接多個導電圖案組G1的多個第二導電圖案122的一連接圖案123。
當用以接合發光元件160與接墊組G2的雷射L從發光元件160所在側朝基板110照射時,未被遮蔽的連接圖案123會吸收雷射L而顯著升溫。雖然第一導電圖案121呈島狀而未與升溫的連接圖案123直接相連,但由於第一導電圖案121的至少一邊緣121b與連接圖案123直接地相鄰,因此第一導電圖案121易受連接圖案123的影響而升至更高的溫度。藉此,與獨立之第一導電圖案121相連的第一接墊141可具有足夠的溫度,而能使發光元件160的第一電極161透過焊料S1與第一接墊141良好地接合。
在本實施例中,於畫素結構10的俯視圖中,每一導電圖案組G1的第一導電圖案121可被同一導電圖案組G1的第二導電圖案122及連接圖案123所共同包圍。換言之,一導電圖案組G1的第二導電圖案122與連接圖案123可圍出一封閉式的開口O,而同一導電圖案組G1的第一導電圖案121設置於封閉開口O中且呈島狀。
在本實施例中,一導電圖案組G1的第二導電圖案122及連接圖案123具有圍繞同一導電圖案組G1之第一導電圖案121的開口O,開口O的周長大於第一導電圖案121的周長的二分之一。也就是說,獨立之第一導電圖案121的邊緣的二分之一以上直接地相鄰於第二導電圖案122及連接圖案123。
在本實施例中,一導電圖案組G1的第二導電圖案122及連接圖案123具有圍繞同一導電圖案組G1的第一導電圖案121的開口O,開口O與導電圖案組G1的第一導電圖案121具有間隙g,間隙g的寬度Wg小於導電圖案組G1之第一導電圖案121的周長的四分之一。
圖4示出圖1之本發明一實施例的多個第一接墊及多個第二接墊的溫度分佈。圖5為一比較例之畫素結構的俯視示意圖。圖6示出圖5之一比較例的多個第一接墊及多個第二接墊的溫度分佈。
圖5的比較例的畫素結構10’與圖1之實施例的畫素結構10類似,兩者的差異之一在於:在圖1的實施例中,每一導電圖案組G1之獨立的第一導電圖案121的至少二邊緣121a、121b直接地相鄰於同一導電圖案組G1的第二導電圖案122和連接圖案123,且第一導電圖案121的多個邊緣121a、121b與連接圖案123之間和第一導電圖案121的多個邊緣121a、121b與同一導電圖案組G1的第二導電圖案122之間不存在第一導電層120的其它任何構件;但在圖5的實施例中,至少有一導電圖案組G1之獨立的第一導電圖案121的至少二邊緣121a、121b未直接地相鄰於同一導電圖案組G1的第二導電圖案122和連接圖案123,而所述至少一導電圖案組G1的第一導電圖案121的至少一邊緣121a與連接圖案123之間存在另一導電圖案組G1的第一導電圖案121。
對照比較例之圖6及本實施例之圖4的多個第一接墊141上的溫度分佈可知,在相同的雷射接合條件下,本實施例之圖1及圖4之畫素結構10的多個第一接墊141的溫度較高,比較例之圖5及圖6的畫素結構10’的多個第一接墊141的溫度較低,且本實施例之圖1及圖4之畫素結構10的多個第一接墊141及多個第二接墊142上的溫度接近。由此可證,圖1之實施例的畫素結構10的設計,確實有助於提高接墊組G2的溫度,進而能提升發光元件160與接墊組G2的接合良率。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重述。
圖7為本發明另一實施例之畫素結構的俯視示意圖。圖8為本發明另一實施例之畫素結構的的第一導電層的俯視示意圖。圖9為本發明另一實施例之顯示面板的剖面示意圖。圖9對應圖7的剖線II-II’。
請參照圖7、圖8及圖9,顯示面板DPA及其畫素結構10A與前述顯示面板DP及其畫素結構10類似,每一導電圖案組G1之獨立的第一導電圖案121的至少二邊緣121a、121b直接地相鄰於同一導電圖案組G1的第二導電圖案122和連接圖案123,至少一接墊組G2的第一接墊141重疊於第一導電圖案121及連接圖案123的一部分123a,兩者主要的差異在於:每一導電圖案組G1的第二導電圖案122與連接圖案123圍出的開口O是開放式的開口。
圖10示出圖7之本發明另一實施例的多個第一接墊及多個第二接墊的溫度分佈。對照比較例之圖5及圖6與本實施例之圖7及圖10的多個第一接墊141的溫度分佈可知,在相同的雷射接合條件下,本實施例之圖7及圖10之畫素結構10A的多個第一接墊141的溫度較高,比較例之圖5及圖6的畫素結構10’的多個第一接墊141的溫度較低,且本實施例之圖7及圖10之畫素結構10A的多個第一接墊141及多個第二接墊142上的溫度接近。由此可證,本實施例的畫素結構10A的設計,確實有助於提高接墊組G2的溫度,進而能提升發光元件160與接墊組G2的接合良率。
圖11為本發明又一實施例之畫素結構的俯視示意圖。圖12為本發明又一實施例之畫素結構的第一導電層的俯視示意圖。請參照圖11及圖12,本實施例的畫素結構10B與前述的畫素結構10類似,每一導電圖案組G1之獨立的第一導電圖案121的至少二邊緣121a、121b直接地相鄰於同一導電圖案組G1的第二導電圖案122和連接圖案123,至少一接墊組G2的第一接墊141重疊於第一導電圖案121及連接圖案123的一部分123a,兩者主要的差異在於:兩者之畫素結構10、10B的多個接墊組G2的多個第一接墊141及多個第二接墊142的排列方式不同。詳言之,在前述圖1的實施例中,畫素結構10的多個接墊組G2的多個第一接墊141及多個第二接墊142是排成多行與多列;但在圖11的實施例中,畫素結構10B的多個接墊組G2的多個第一接墊141及多個第二接墊142是排成同一列。
圖13示出圖11之本發明又一實施例的多個第一接墊及多個第二接墊的溫度分佈。圖14為另一比較例之畫素結構的俯視示意圖。圖15示出圖14之另一比較例的多個第一接墊及多個第二接墊的溫度分佈。圖14之比較例的畫素結構10’’與圖11之實施例的畫素結構10B類似,兩者的差異在於:在圖11的實施例中,縮減第一導電圖案121的面積,且在第一導電圖案121讓出的面積中,設置連接圖案123的一部分123a,連接圖案123的一部分123與第一接墊141重疊。對照比較例之圖14及圖15與本實施例之圖11及圖13的多個第一接墊141的溫度分佈可知,在相同的雷射接合條件下,本實施例之圖11及圖13之畫素結構10B的多個第一接墊141的溫度較高,比較例之圖14及圖15的畫素結構10’’的多個第一接墊141的溫度較低,且本實施例之圖11及圖13之畫素結構10B的多個第一接墊141及多個第二接墊142的溫度較接近。由此可證,本實施例的畫素結構10B的設計,確實有助於提高接墊組G2的溫度,進而能提升發光元件160與接墊組G2的接合良率。
圖16為本發明再一實施例之畫素結構的俯視示意圖。圖17為本發明再一實施例之畫素結構的第一導電層的俯視示意圖。圖18為本發明再一實施例之顯示面板的剖面示意圖。圖18繪出基板110、第三導電層170、第二絕緣層180、第一導電層120、第四導電圖案190、第一絕緣層130、第二導電層140、絕緣層150,而省略其它構件。圖19示出圖16之本發明再一實施例的多個第一接墊及多個第二接墊的溫度分佈。
請參照圖16、圖17及圖18,顯示面板DPC包括基板110及設置於基板110上的畫素結構10C。畫素結構10C包括第一導電層120、第一絕緣層130、第二導電層140、多個發光元件160、第三導電層170及第二絕緣層180。第一絕緣層130設置於第一導電層120上。第二導電層140設置於第一絕緣層130上。第一導電層120設置於第二導電層140與第三導電層170之間。第二絕緣層180設置於第一導電層120與第三導電層170之間。第一導電層120包括多個導電圖案組G1及連接圖案123。每一導電圖案組G1包括一第一導電圖案121及一第二導電圖案122,且第一導電圖案121呈島狀。多個導電圖案組G1的多個第二導電圖案122直接地連接至連接圖案123。第二導電層140包括多個接墊組G2。每一接墊組G2包括一第一接墊141及一第二接墊142。每一接墊組G2的第一接墊141及第二接墊142分別重疊於對應的一個導電圖案組G1的第一導電圖案121及第二導電圖案122且分別電性連接至導電圖案組G1的第一導電圖案121及第二導電圖案122。連接圖案123位於多個接墊組G2的多個第二接墊144的面積以外。每一發光元件160具有第一電極161及第二電極162。每一發光元件160的第一電極161及第二電極162分別電性連接至對應的一個接墊組G2的第一接墊141及第二接墊142。第三導電層170包括一第三導電圖案171。在畫素結構10C的俯視圖中,至少部分的第三導電圖案171位於多個接墊組G2外。
當用以接合發光元件160與接墊組G2的雷射L從發光元件160所在側朝基板110照射時,至少有一部分未被遮蔽的第三導電圖案171會吸收雷射L而顯著升溫。設置於第三導電圖案171上方的第一導電圖案121會受第三導電圖案171的影響而升至更高的溫度。藉此,即便第一接墊141是與獨立的第一導電圖案121相連,第一接墊141仍可受到第三導電圖案171的加熱/保溫作用而具有足夠的溫度,進而使發光元件160的第一電極161與第一接墊141良好地接合。
在本實施例中,畫素結構10C更包括第四導電圖案190,設置於第一絕緣層130與第二絕緣層180之間,且位於多個接墊組G2的面積外,第四導電圖案190的材質與第一導電層120的材質不同,且第三導電圖案171對雷射L的吸收率大於第四導電圖案190對雷射L的吸收率。相較於相鄰的第四導電圖案190,第三導電圖案171能更有效地吸收雷射L,而對接墊組G2產生良好的加熱/保溫作用。
在本實施例中,第三導電圖案171之位於多個接墊組G2外的面積大於多個接墊組G2的多個第一接墊141及多個第二接墊142的面積和。也就是說,第三導電圖案171有充足的面積未被遮蔽,而能對第一接墊141及第二接墊142產生明顯的加熱/保溫作用。
在本實施例中,於畫素結構10C的俯視圖中,多個接墊組G2的多個第一接墊141及多個第二接墊142可選擇性地重疊於第三導電圖案171且位於第三導電圖案171以內。在本實施例中,第三導電層170還可包括第五導電圖案172,第五導電圖案172被第一接墊141及第二接墊142以外的構件(例如:第四導電圖案190)遮蔽。在本實施例中,用以對第一接墊141及第二接墊142產生加熱/保溫作用的第三導電圖案171可選擇性地與第五導電圖案172斷開,但本發明不以此為限。
對照比較例之圖14及圖15與本實施例之圖16及圖19的多個第一接墊141的溫度分佈可知,在相同的雷射接合條件下,本實施例之圖16及圖19之畫素結構10C的多個第一接墊141上的溫度較高,比較例之圖14及圖15的畫素結構10’’的多個第一接墊141的溫度較低,且本實施例之圖16及圖19之畫素結構10C的多個第一接墊141及多個第二接墊142的溫度接近。由此可證,本實施例的畫素結構10C的設計,確實有助於提高接墊組G2的溫度,進而能提升發光元件160與接墊組G2的接合良率。
圖20為本發明一實施例之畫素結構的俯視示意圖。本實施例的畫素結構10D與前述的畫素結構10C類似,兩者的差異在於:在圖20的實施例中,第三導電圖案171D可與第五導電圖案172連接。第三導電圖案171D與第五導電圖案172的連接長度l小於第三導電圖案171D之周長的二分之一。
圖21為本發明另一實施例之畫素結構的俯視示意圖。圖22為本發明另一實施例之畫素結構的第一導電層的俯視示意圖。圖23為本發明另一實施例之顯示面板的剖面示意圖。圖23繪出基板110、第三導電層170、第二絕緣層180、第一導電層120、第四導電圖案190、第一絕緣層130、第二導電層140、絕緣層150,而省略其它構件。圖24示出圖21之本發明另一實施例的多個第一接墊及多個第二接墊的溫度分佈。
請參照圖21、圖22及圖23,本實施例的顯示面板DPE及其畫素結構10E與前述的顯示面板DP及其畫素結構10C類似,兩者的差異在於:在本實施例中,於畫素結構10E的俯視圖中,多個接墊組G2的多個第一接墊141及多個第二接墊142與第三導電圖案171E錯開,且第三導電圖案171E環繞多個接墊組G2的多個第一接墊141及多個第二接墊142。在本實施例中,第三導電圖案171E可選擇性地浮置(floating)。
對照比較例之圖14及圖15與本實施例之圖21及圖24的多個第一接墊141的溫度分佈可知,在相同的雷射接合條件下,本實施例之圖21及圖24之畫素結構10E的多個第一接墊141上的溫度較高,比較例之圖14及圖15的畫素結構10’’的多個第一接墊141的溫度較低,且本實施例之圖21及圖24之畫素結構10E的多個第一接墊141及多個第二接墊142的溫度接近。由此可證,本實施例的畫素結構10E的設計,確實有助於提高接墊組G2的溫度,進而能提升發光元件160與接墊組G2的接合良率。
10、10A、10B、10C、10D、10E、10’、10’’:畫素結構
110:基板
120:第一導電層
121:第一導電圖案
121a、121b:邊緣
122:第二導電圖案
123:連接圖案
123a:部分
130:第一絕緣層
140:第二導電層
141:第一接墊
142:第一接墊
150:絕緣層
151、152、O:開口
160:發光元件
161:第一電極
162:第二電極
170:第三導電層
171、171D、171E:第三導電圖案
172:第五導電圖案
180:第二絕緣層
190:第四導電圖案
DP、DPA、DPC、DPE:顯示面板
g:間隙
G1:導電圖案組
G2:接墊組
L:雷射
S1、S2:焊料
Wg:寬度
I-I’、II-II’:剖線
圖1為本發明一實施例之畫素結構的俯視示意圖。
圖2為本發明一實施例之畫素結構的第一導電層的俯視示意圖。
圖3為本發明一實施例之顯示面板的剖面示意圖。
圖4示出圖1之本發明一實施例的多個第一接墊及多個第二接墊的溫度分佈。
圖5為一比較例之畫素結構的俯視示意圖。
圖6示出圖5之一比較例的多個第一接墊及多個第二接墊的溫度分佈。
圖7為本發明另一實施例之畫素結構的俯視示意圖。
圖8為本發明另一實施例之畫素結構的的第一導電層的俯視示意圖。
圖9為本發明另一實施例之顯示面板的剖面示意圖。
圖10示出圖7之本發明另一實施例的多個第一接墊及多個第二接墊的溫度分佈。
圖11為本發明又一實施例之畫素結構的俯視示意圖。
圖12為本發明又一實施例之畫素結構的第一導電層的俯視示意圖。
圖13示出圖11之本發明又一實施例的多個第一接墊及多個第二接墊的溫度分佈。
圖14為另一比較例之畫素結構的俯視示意圖。
圖15示出圖14之另一比較例的多個第一接墊及多個第二接墊的溫度分佈。
圖16為本發明再一實施例之畫素結構的俯視示意圖。
圖17為本發明再一實施例之畫素結構的第一導電層的俯視示意圖。
圖18為本發明再一實施例之顯示面板的剖面示意圖。
圖19示出圖16之本發明再一實施例的多個第一接墊及多個第二接墊的溫度分佈。
圖20為本發明一實施例之畫素結構的俯視示意圖。
圖21為本發明另一實施例之畫素結構的俯視示意圖。
圖22為本發明另一實施例之畫素結構的第一導電層的俯視示意圖。
圖23為本發明另一實施例之顯示面板的剖面示意圖。
圖24示出圖21之本發明另一實施例的多個第一接墊及多個第二接墊的溫度分佈。
10:畫素結構
120:第一導電層
121:第一導電圖案
121a、121b:邊緣
122:第二導電圖案
123:連接圖案
123a:部分
140:第二導電層
141:第一接墊
142:第一接墊
160:發光元件
161:第一電極
162:第二電極
G1:導電圖案組
G2:接墊組
O:開口
I-I’:剖線
Claims (10)
- 一種畫素結構,包括:一第一導電層,包括:多個導電圖案組,其中每一導電圖案組包括一第一導電圖案及一第二導電圖案,且該第一導電圖案呈島狀;以及一連接圖案,其中該些導電圖案組的多個第二導電圖案直接地連接至該連接圖案;一第一絕緣層,設置於該第一導電層上;一第二導電層,設置於該第一絕緣層上,其中該第二導電層包括:多個接墊組,其中每一接墊組包括一第一接墊及一第二接墊,每一該接墊組的該第一接墊及該第二接墊分別重疊於一該導電圖案組的該第一導電圖案及該第二導電圖案且分別電性連接至該導電圖案組的該第一導電圖案及該第二導電圖案,該連接圖案位於該些接墊組的多個第二接墊的面積以外;以及多個發光元件,其中每一發光元件具有一第一電極及一第二電極,每一該發光元件的該第一電極及該第二電極分別接合至一該接墊組的該第一接墊及該第二接墊;其中,在該畫素結構的俯視圖中,一該第一接墊重疊於一該第一導電圖案及該連接圖案的一部分。
- 如請求項1所述的畫素結構,其中在該畫素結構的俯視圖中,每一該導電圖案組的該第一導電圖案被該導電圖案組的該第二導電圖案及該連接圖案所共同包圍。
- 如請求項1所述的畫素結構,其中該導電圖案組的該第二導電圖案及該連接圖案具有圍繞該導電圖案組之該第一導電圖案的一開口,且該開口的周長大於該導電圖案組之該第一導電圖案的周長的二分之一。
- 如請求項1所述的畫素結構,其中該導電圖案組的該第二導電圖案及該連接圖案具有圍繞該導電圖案組的該第一導電圖案的一開口,該開口與該導電圖案組的該第一導電圖案具有一間隙,且該間隙的寬度小於該導電圖案組之該第一導電圖案的周長的四分之一。
- 如請求項1所述的畫素結構,其中一該導電圖案組的該第一導電圖案與一該第一接墊的重疊面積小該導電圖案組之該第二導電圖案與一該第二接墊的重疊面積。
- 一種畫素結構,包括:一第一導電層,包括:多個導電圖案組,其中每一導電圖案組包括一第一導電圖案及一第二導電圖案,且該第一導電圖案呈島狀;以及一連接圖案,其中該些導電圖案組的多個第二導電圖案直接地連接至該連接圖案;一第一絕緣層,設置於該第一導電層上; 一第二導電層,設置於該第一絕緣層上,其中該第二導電層包括:多個接墊組,其中每一接墊組包括一第一接墊及一第二接墊,每一該接墊組的該第一接墊及該第二接墊分別重疊於一該導電圖案組的該第一導電圖案及該第二導電圖案且分別電性連接至該導電圖案組的該第一導電圖案及該第二導電圖案,該連接圖案位於該些接墊組的多個第二接墊的面積以外;多個發光元件,其中每一發光元件具有一第一電極及一第二電極,每一該發光元件的該第一電極及該第二電極分別接合至一該接墊組的該第一接墊及該第二接墊;一第三導電層,其中該第一導電層設置於該第二導電層與該第三導電層之間;以及一第二絕緣層,設置於該第一導電層與該第三導電層之間,其中該第三導電層包括一第三導電圖案;在該畫素結構的俯視圖中,至少部分的該第三導電圖案位於該些接墊組外。
- 如請求項6所述的畫素結構,更包括:一第四導電圖案,設置於該第一絕緣層與該第二絕緣層之間,且位於該些接墊組的面積外,該第四導電圖案的材質與該第一導電層的材質不同,且該第三導電圖案對一雷射的吸收率大於該第四導電圖案對該雷射的吸收率。
- 如請求項6所述的畫素結構,其中該第三導電圖案之位於該些接墊組外的一面積大於該些接墊組的多個第一接墊及多個第二接墊的面積和。
- 如請求項6所述的畫素結構,其中在該畫素結構的俯視圖中,該些接墊組的多個第一接墊及多個第二接墊重疊於該第三導電圖案且位於該第三導電圖案以內。
- 如請求項6所述的畫素結構,其中在該畫素結構的俯視圖中,該些接墊組的多個第一接墊及多個第二接墊與該第三導電圖案錯開,且該第三導電圖案環繞該些接墊組的多個第一接墊及多個第二接墊。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112143906A TWI858996B (zh) | 2023-11-14 | 2023-11-14 | 畫素結構 |
| US18/534,729 US20250160080A1 (en) | 2023-11-14 | 2023-12-11 | Pixel structure |
| CN202410310098.4A CN118173696A (zh) | 2023-11-14 | 2024-03-19 | 像素结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112143906A TWI858996B (zh) | 2023-11-14 | 2023-11-14 | 畫素結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI858996B true TWI858996B (zh) | 2024-10-11 |
| TW202520958A TW202520958A (zh) | 2025-05-16 |
Family
ID=91346745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112143906A TWI858996B (zh) | 2023-11-14 | 2023-11-14 | 畫素結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20250160080A1 (zh) |
| CN (1) | CN118173696A (zh) |
| TW (1) | TWI858996B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230317910A1 (en) * | 2022-03-31 | 2023-10-05 | Samsung Display Co., Ltd. | Display device |
-
2023
- 2023-11-14 TW TW112143906A patent/TWI858996B/zh active
- 2023-12-11 US US18/534,729 patent/US20250160080A1/en active Pending
-
2024
- 2024-03-19 CN CN202410310098.4A patent/CN118173696A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230317910A1 (en) * | 2022-03-31 | 2023-10-05 | Samsung Display Co., Ltd. | Display device |
| WO2023191447A1 (ko) * | 2022-03-31 | 2023-10-05 | 삼성디스플레이 주식회사 | 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202520958A (zh) | 2025-05-16 |
| CN118173696A (zh) | 2024-06-11 |
| US20250160080A1 (en) | 2025-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI668856B (zh) | 發光二極體面板 | |
| US11728310B2 (en) | Method and structure for die bonding using energy beam | |
| TW201826517A (zh) | 顯示面板 | |
| US11387387B2 (en) | Micro light emitting device display apparatus | |
| TWI725691B (zh) | 微型發光元件顯示裝置 | |
| CN111063270B (zh) | 微型发光元件显示装置 | |
| TW202032779A (zh) | 發光二極體面板及其製作方法 | |
| TWI709222B (zh) | 微型發光元件顯示裝置 | |
| JP4774365B2 (ja) | ハイパワーダイオードホルダー構造とパッケージ組合せ | |
| EP4128204B1 (en) | Light emitting substrate, display apparatus, and method of manufacturing light emitting substrate | |
| TWI858996B (zh) | 畫素結構 | |
| CN110957342B (zh) | 微型发光元件显示装置 | |
| CN115513247A (zh) | 显示背板及显示装置 | |
| TWI857872B (zh) | 畫素結構 | |
| TWI811451B (zh) | 顯示裝置用的導電板 | |
| TW202512485A (zh) | 顯示面板及其製造方法 | |
| TW202340822A (zh) | 顯示面板及其製造方法 | |
| CN111915998B (zh) | 微型发光二极管显示面板 | |
| TWI893806B (zh) | 畫素結構 | |
| TWI870182B (zh) | 觸控裝置 | |
| TW202125860A (zh) | 畫素結構 | |
| US11588084B2 (en) | Method and structure for die bonding using energy beam | |
| TWI862161B (zh) | 顯示面板 | |
| CN120358865A (zh) | 显示装置 | |
| TWI778090B (zh) | 發光裝置 |