TWI858753B

TWI858753B - 負電荷泵

Info

Publication number: TWI858753B
Application number: TW112120680A
Authority: TW
Inventors: 何方; 朱賢明
Original assignee: 新加坡商聯發科技（新加坡）私人有限公司
Priority date: 2023-03-07
Filing date: 2023-06-02
Publication date: 2024-10-11
Also published as: CN118631053A; US20240305193A1; US12081120B1; TW202437669A

Abstract

一種負電荷泵，包括：第一開關，由第一控制信號控制，耦接於電源端與第一節點之間；第二開關，由第二控制信號控制，耦接於接地電壓與第二節點之間；第三開關，由第三控制信號控制，耦接於第一節點與接地電壓之間；第四開關，耦接於第二節點與輸出端之間；第一電容器，耦接於第一和第二節點之間；第二電容器，耦接於接地電壓與輸出端之間。在第一狀態第一和第二開關接通，第三和第四開關斷開；在第二狀態，第一和第二開關斷開，第三和第四開關接通；第二狀態之後且第一狀態之前的中間狀態，第一開關領先於第二開關接通。

Description

負電荷泵

本發明涉及負電荷泵（negative charge pump，NCP）。

隨著移動娛樂電子產品的快速發展，人們對聲音播放的品質要求也隨之提高，例如耳機的高保真和大功率需求。針對大功率需求，需要有負電荷泵（negative charge pump，NCP）產生負電壓，以提高輸出功率。因而，需要一種可靠的負電荷泵的電路設計。

本發明的目的是，提供可靠的負電荷泵的電路設計，以解決上面提及的問題。

本發明的至少一個實施方式提供了一種負電荷泵。該負電荷泵包括：第一開關，由第一控制信號控制，耦接於電源端與第一節點之間；第二開關，由第二控制信號控制，耦接於接地電壓與第二節點之間；第三開關，由第三控制信號控制，耦接於第一節點與接地電壓之間；第四開關，由第四控制信號控制，耦接於第二節點與負電荷泵的輸出端之間；第一電容器，耦接於第一節點與第二節點之間；以及第二電容器，耦接於接地電壓與輸出端之間。在第一狀態下，第一開關和第二開關接通，第三開關和第四開關斷開；在第二狀態下，第一開關和第二開關斷開，第三開關和第四開關接通；以及在第二狀態之後且第一狀態之前的中間狀態，第一開關的接通領先於第二開關的接通。

本發明的優點在於，通過對負電荷泵中開關接通時序的設計，可以使得負電荷泵的元件無需承受高壓差，避免了被擊穿的風險，提高了負電荷泵電路的可靠性。

在閱讀了以下在各個附圖中例示的優選實施方式的詳細描述之後，本發明的這些和其它目的對於本領域習知技藝者無疑將變得顯而易見。

貫穿以下描述和申請專利範圍使用某些術語來指代特定的元件。如本領域習知技藝者應當清楚的，電子設備製造商可以用不同的名稱來指代元件。本文檔無意在名稱不同而非功能不同的元件之間加以區分。在以下描述和申請專利範圍中，術語“包含”和“包括”以開放式的方式使用，並因此應被解釋成意指“包括但不限於......”。而且，術語“耦接（couple）”旨在意指間接電氣連接或直接電氣連接。因此，如果將一個裝置聯接另一裝置，則該連接可以通過直接電氣連接，或者通過經由其它裝置和連接的間接電氣連接。

第1圖示出了根據本發明示例性實施例的負電荷泵(NCP)100的電路示意圖。負電荷泵100基於正電源電壓AVDD18(例如，1.8V)產生負電源電壓V18N(例如，-1.8V)。在其他例子中，這裡提到的電壓電平可以用其他數位代替。本申請中的NCP電路架構不限制於特定的電壓電平。在下面的描述中，正電源電壓為1.8V，負電源電壓為-1.8V。在其他示例中，正電源電壓和負電源電壓可以由其他電壓值代替。

如第1圖所示，負電荷泵100具有電容器CF、電容器CH以及開關SW1～SW4。

下面描述電容器CF和CH的功能和連接。在第一狀態（state 1）下，開關SW1和SW2接通，開關SW3和SW4斷開，電容器CF耦接在電源端AVDD18(1.8V)和接地端(0V)之間被充電，從而存儲1.8V的電壓。電容器CH始終耦接於接地端與負電荷泵100的輸出端V18N之間。在第二狀態（state 2）下，開關SW1和SW2斷開，開關SW3和SW4接通，電容器CF（存儲有1.8V電壓）斷開與電源端AVDD18和接地端的連接，但電容器CH與電容器CF並聯耦接。因此，電容器CH保證負電荷泵100的接地端(0V)與輸出端V18N之間的電壓差為1.8V。負電荷泵100的輸出端V18N被穩壓在-1.8V。

開關SWl〜SW4由MOS實現，用於控制電容器CF和CH的連接。開關SW1受控於控制信號CK1，在第一狀態（state 1）時通過節點tF1將電容器CF耦接至電源端AVDD18。開關SW2由控制信號CK2控制，在第一狀態時通過節點tF2將電容器CF耦接至接地端。開關SW3由控制信號CK3控制，在第二狀態（state 2）時通過節點tH1將節點tF1耦接至電容器CH。開關SW4由控制信號CK4控制，在第二狀態時通過節點tH2將節點tF2耦接至電容器CH。

在諸如33IO半導體工藝（例如，其中電晶體的可耐壓3.3V）的傳統設計中，開關SW2和SW4可以由高壓元件實現（例如，與低壓開關SWl和SW3的薄閘極相比，高壓元件具有厚的閘極）能夠承受高達3.6V的電壓差。然而，在本申請中，負電荷泵100由18IO半導體工藝（例如，其中的電晶體可耐壓1.8V）實現，負電荷泵100的四個開關SW1～SW4均為低壓元件。通過使控制信號CK2採用特殊的時序方案，控制信號CK4被限制在特殊的電壓範圍內，從而四個開關SW1～SW4可操作在比高壓範圍更窄的低壓範圍內。高壓範圍為-1.8V至1.8V，由負電源電壓（-1.8V，在NCP 100輸出端V18N處穩壓，以下也用V18N表示）和正電源電壓（1.8V，電源端AVDD18，以下也用AVDD18表示）限定。在本發明中，每個開關SW1~SW4的任意兩端之間的電壓差可以被限制在小於或等於1.8V，而不是在高達3.6V的高電壓差下操作，因此，可以防止開關被高壓擊穿，提高了開關的可靠性。

如第1圖所示，開關SW2為NMOS，其源極耦接接地端，汲極耦接節點tF2，閘極由控制信號CK2控制。為了保護開關SW2，在開關SW2接通(例如，控制信號CK2的上升沿)之前控制信號CK1接通開關SW1。這樣，在電壓AVDD18（1.8V）被提供至開關SW2的閘極之前，節點tF2(耦接到開關SW2的汲極端)首先通過電容器CF被從-1.8V拉高到0V，因為正電源電壓AVDD18耦接到節點tF1。因此，開關SW2不會承受任何高壓差（例如3.6V），從而很好地保護其免受閘極和汲極之間的高壓差可能帶來的損壞。稍後將描述第二開關SW2的操作的更多細節。

參見開關SW4，其為NMOS，其源極與節點tH2相連，汲極與節點tF2相連，閘極由控制信號CK4控制。特別地，控制信號CK4在負電源電壓(-1.8V)和接地端的地電壓(0V)之間振盪。以此方式，開關SW4不承受任何高壓差。

如第1圖所示，開關SW1可以為PMOS，其源極耦接電源端AVDD18，汲極耦接節點tF1，閘極由控制信號CK1控制。控制信號CK1在接地電壓GND(0V)和正電源電壓(1.8V)之間振盪。開關SW3可以為NMOS，其源極耦接節點tH1，汲極耦接節點tF1，閘極受控於控制信號CK3。控制信號CK3在接地電壓(0V)和正電源電壓(1.8V)之間振盪。開關 SW1 和 SW3可以有多種變體。

第2圖是例示控制信號CK1～CK4的時序圖。在第一狀態（state 1；其中SW1和SW2接通，SW3和SW4斷開，電容器CF耦接在AVDD18和地之間）時，控制信號CK1為地電壓0V，控制信號CK2為正電源電壓1.8V，控制信號CK3為地電壓0V，控制信號CK4為負電源電壓-1.8V。在第二狀態（state 2；其中SW1和SW2斷開，SW3和SW4接通，電容器CF和CH並聯）時，控制信號CK1為正電源電壓1.8V，控制信號CK2為負電源電壓-1.8V，控制信號CK3為正電源電壓1.8V，控制信號CK4為地電壓0V。特別地，控制信號CK1在其下降沿接通開關SW1，時間差ΔT表明控制信號CK1的下降沿領先於控制信號CK2的上升沿（即開關SW1的接通比開關SW2的接通領先時間差ΔT）。由於CK1的下降沿與CK2的上升沿之間存在時間差ΔT，因此與開關SW1和SW3一樣由低壓元件實現的開關SW2可以被很好地保護而不會被任何高壓差損壞。

下面討論第2圖中呈現的在時間點tl和t2時的電路連接圖。第3A圖示出了在時間點t1時的電路結構圖。第3B圖示出了在時間點t2時的電路結構圖。第3C圖示出了狀態2時的電路結構圖。第3D圖示出了狀態 1 時的電路結構圖。

如第3C圖所示，在狀態2中，SW1和SW2斷開，SW3和SW4接通，節點tF1和tH1處電壓為0V，節點tF2和tH2處電壓為-1.8V。如第3D圖所示，在狀態1，SW1和SW2接通，SW3和SW4斷開，節點tF1處電壓變為1.8V，節點tF2處電壓變為0V。時間點 t1 處於狀態 2和狀態 1之間（例如，處於中間狀態）。時間點t2在t1之後，並且在時間點t2後進入狀態1。

在第3A圖中，示出了在時間點t1(在狀態2之後和在狀態1之前)的電路連接。在時間點t1，控制信號CK1由高電平變為低電平（例如，從1.8V變為0V）以接通開關SW1，而控制信號CK2保持在低電平（例如，-1.8V）以關斷開關SW2。節點tF1的電壓從 0V 變為 1.8V，並且通過電容器 CF，節點 tF2的電壓從 -1.8V 變為 0V。也就是說，在開關SW2被接通之前節點tF2的電壓被拉高到 0V。因此，如第3B圖所示，在時間點t2(進入狀態1)，雖然控制信號CK2從低電平變為高電平（例如，從-1.8V變為1.8V），但是NMOS開關SW2的閘極和汲極之間的電壓差僅為1.8V，這位於低壓NMOS能承受電壓的安全範圍中。在傳統的時序設計中，在從狀態2到狀態1的變化過程中，開關SW1和開關SW2同時接通，在開關SW2接通的瞬間，SW2的閘極電壓為1.8V，汲極電壓為 (即節點tF2)處於1.8V的負值，使得其閘極和汲極之間的壓差高達3.6V，因此會使得18IO半導體工藝下的開關SW2存在擊穿的風險。

在其他實施例中，開關SWl〜SW4的實現方式可以不同。只要其中開關SW2接通領先於開關SW1的接通的任何負電荷泵應當被認為在本發明的範圍內。

控制信號CK2由時鐘發生器提供。在33IO半導體工藝等傳統設計中，時鐘發生器中的開關由高壓元件實現（例如，與低壓開關的薄閘極相比，高壓元件具有厚閘極），可承受高達3.6V的高壓差。但是在目前的18IO半導體工藝中，時鐘發生器的開關都是低壓元件。因此，需要一種具有低壓元件的新型時鐘發生器。第4圖例示了時鐘發生器400的框圖，其中時鐘發生器400產生的控制信號CK2耦接到NMOS開關SW2的閘極端。

為了保護時鐘發生器400內的MOS電晶體，生成的控制信號CK2具有上升斜率（rising slope）和/或下降斜率。時鐘發生器400具有兩個電晶體開關M1和M2、時序控制器402、反相器404、延遲單元408和電平轉換器406。

時序控制器402基於源時鐘信號CK產生兩個時鐘信號CKA和CKB，其中時鐘信號CKA的高電平持續時間覆蓋(即，寬於)時鐘信號CKB的低電平持續時間，並且時鐘信號CKB的高電平持續時間覆蓋（即，寬於）時鐘信號CKA的低電平持續時間。時鐘信號CKA與時鐘信號CKB均在從地電壓0V至正電源電壓1.8V的第一電壓範圍振盪。時鐘信號CKA耦接至延遲單元408，接著耦接至反相器404以產生另一時鐘信號CKAA(仍震盪於第一電壓範圍0V～1.8V內)。電平轉換器406將時鐘信號CKB從第一電壓範圍(0V～1.8V)轉換到第二電壓範圍(-1.8V～0V)，以產生另一時鐘信號CKBB。延遲單元408根據電平轉換器406產生的延遲時間來產生延遲時間。電晶體開關M1根據時鐘信號CKAA接通或斷開，電晶體開關M2根據時鐘信號CKBB接通或斷開。

如圖所示，電晶體開關Ml為PMOS電晶體，其源極耦接時鐘信號CKAA，汲極耦接時鐘發生器400的輸出端(CK2)，閘極耦接接地電壓(0V)。電晶體開關M2為NMOS電晶體，其源極耦接時鐘信號CKBB，汲極耦接時鐘發生器400的輸出端(CK2)，閘極耦接接地電壓(0V)。

第5圖例示了第4圖中呈現的時鐘信號的波形。由於時序控制器402，時鐘信號CKA的低電平狀態完全被時鐘信號CKB的高電平狀態覆蓋，反之，時鐘信號CKB的低電平狀態也完全被時鐘信號CKA的高電平狀態覆蓋。特別地，時鐘信號CKA的高電平狀態持續時間比時鐘信號CKB的低電平狀態持續時間寬，時鐘信號CKB的高電平狀態持續時間比時鐘信號CKA的低電平狀態持續時間寬。如此一來，參考時鐘信號CKAA（通過將時鐘信號CKA反相所產生）與時鐘信號CKBB（通過將時鐘信號CKB的電壓電平移位所產生），時鐘信號CKAA的上升沿比時鐘信號CKBB的上升沿晚時間偏移ΔtA，時鐘信號CKBB的下降沿比時鐘信號CKAA的下降沿晚時間偏移ΔtB。在偏移時間ΔtA和ΔtB期間，電晶體開關M1和M2均打開（斷開），由於負電荷泵100的開關SW2的漏電流，時鐘信號CK2逐漸地上升/下降至接地電壓0V。因此，當時鐘信號CKAA被切換到高電平(1.8V)以接通電晶體開關M1時，電晶體開關M1的源極和汲極之間的電壓差被限制在1.8V(＝1.8V - 0V）。電晶體開關M1無需承受3.6V的大壓差，避免了電晶體開關M1被擊穿的風險。同理，當時鐘信號CKBB被切換為低電平（-1.8V）以接通電晶體開關M2時，電晶體開關M2的汲極和源極之間的電壓差被限制在1.8V（=0V -（-1.8V ))。電晶體開關M2無需承受3.6V的大壓差，避免了電晶體開關M2被擊穿的風險。

時鐘發生器400可以進行各種修改和變化。使用兩個電晶體開關Ml和M2將輸出端(CK2)耦接到正電源電壓或負電源電壓並使輸出端(CK2)在電晶體開關M1和M2中任一個被接通之前浮置（float）一段時間的任何時鐘發生器，都被認為在本發明的範圍內。

如圖所示，所產生的控制信號CK2可以在低電平到高電平轉變期間具有明顯的上升斜率，以及在高電平到低電平轉變期間具有明顯的下降斜率。

雖然本發明已通過示例的方式並根據優選實施例進行了描述，但應理解本發明不限於所公開的實施例。相反，它旨在涵蓋各種修改和類似的佈置。因此，所附申請專利範圍的範圍應給予最寬泛的解釋，以涵蓋所有此類修改和類似佈置。

100: 負電荷泵 SW1～SW4: 開關 CF, CH: 電容器 tH1, tH2, tF1, tF2: 節點 CK1~CK4: 控制信號 400: 時鐘發生器 402: 時序控制器 406: 電平轉換器 408: 延遲單元 404: 反相器 M1, M2: 電晶體開關

附圖不旨在按比例進行繪製。在圖中，不同附圖中例示的各個相同或幾乎相同的部件由相同的數字表示。為了清楚起見，並非每一個部件都在每一個圖中進行了標注。第1圖示出了根據本發明示例性實施例的負電荷泵(NCP)電路的示意圖。第2圖是例示控制信號CK1～CK4的時序圖。第3A圖示出了在時間點t1時的電路結構圖。第3B圖示出了在時間點t2時的電路結構圖。第3C圖示出了狀態2時的電路結構圖。第3D圖示出了狀態 1 時的電路結構圖。第4圖例示了時鐘發生器的框圖。第5圖例示了第4圖中呈現的時鐘信號的波形。

100: 負電荷泵 SW1～SW4: 開關 CF, CH: 電容器 tH1, tH2, tF1, tF2: 節點 CK1~CK4: 控制信號

Claims

一種負電荷泵，包括：第一開關，由第一控制信號控制，耦接於電源端與第一節點之間；第二開關，由第二控制信號控制，耦接於接地電壓與第二節點之間；第三開關，由第三控制信號控制，耦接於所述第一節點與接地電壓之間；第四開關，由第四控制信號控制，耦接於所述第二節點與所述負電荷泵的輸出端之間；第一電容器，耦接於所述第一節點與所述第二節點之間；以及第二電容器，耦接於所述接地電壓與所述輸出端之間；其中：在第一狀態下，所述第一開關和所述第二開關接通，所述第三開關和所述第四開關斷開；在第二狀態下，所述第一開關和所述第二開關斷開，所述第三開關和所述第四開關接通；以及在所述第二狀態之後且所述第一狀態之前的中間狀態，所述第一開關的接通領先於所述第二開關的接通。
如請求項1之負電荷泵，其中，所述第二開關為NMOS電晶體，其源極耦接接地電壓，其汲極耦接所述第二節點，其閘極耦接所述第二控制信號。
如請求項2之負電荷泵，其中，所述第二控制信號在負電源電壓與正電源電壓之間振盪；所述負電荷泵輸出端穩壓在所述負電源電壓；以及所述電源端處於所述正電源電壓。
如請求項3之負電荷泵，其中，所述第四開關為NMOS電晶體，其源極耦接所述負電荷泵的所述輸出端，其汲極耦接所述第二節點，其閘極由所述第四控制信號控制；以及所述第四控制信號在所述負電源電壓與接地電壓之間振盪。
如請求項4之負電荷泵，其中，所述第一開關為PMOS電晶體，其源極耦接電源端，其汲極耦接所述第一節點，其閘極由所述第一控制信號控制；以及所述第一控制信號在接地電壓和所述正電源電壓之間振盪。
如請求項5之負電荷泵，其中，所述第三開關為NMOS電晶體，其源極耦接接地電壓，其汲極耦接所述第一節點，其閘極由所述第三控制信號控制；以及所述第三控制信號在接地電壓與所述正電源電壓之間振盪。
如請求項6之負電荷泵，其中，所述第一開關、所述第二開關、所述第三開關和所述第四開關均在比高電壓範圍窄的低電壓範圍下操作；以及所述高電壓範圍是從所述負電源電壓到所述正電源電壓。
如請求項7之負電荷泵，其中，在所述第一狀態下，所述第一控制信號處於接地電壓，所述第二控制信號處於所述正電源電壓，所述第三控制信號處於接地電壓，所述第四控制信號處於所述負電源電壓；以及在所述第二狀態下，所述第一控制信號處於所述正電源電壓，所述第二控制信號處於所述負電源電壓，所述第三控制信號處於所述正電源電壓，所述第四控制信號處於接地電壓。
如請求項3之負電荷泵，其中，還包括：時鐘發生器，用於產生所述第二控制信號以耦接至所述第二開關的閘極端，其中，所述第二控制信號具有上升斜率。
如請求項9之負電荷泵，其中，所述時鐘發生器包括：第一電晶體開關；以及第二電晶體開關；其中：在所述第二電晶體開關將所述時鐘發生器的輸出端與所述負電源電壓斷開之後，所述第一電晶體開關將所述時鐘發生器的輸出端耦接到所述正電源電壓。
如請求項10之負電荷泵，其中，所述第二控制信號具有下降斜率。
如請求項11之負電荷泵，其中，在所述第一電晶體開關斷開所述時鐘發生器的輸出端與所述正電源電壓的連接之後，所述第二電晶體開關將所述時鐘發生器的輸出端耦接到所述負電源電壓。
如請求項12之負電荷泵，其中，所述時鐘發生器還包括：時序控制器，基於源時鐘信號產生第一時鐘信號和第二時鐘信號，其中所述第一時鐘信號的每個高電平狀態持續時間比所述第二時鐘信號的對應的低電平狀態持續時間寬，所述第二時鐘信號的每個高電平狀態持續時間比所述第一時鐘信號的對應的低電平狀態持續時間寬，並且所述第一時鐘信號和所述第二時鐘信號均在從接地電壓到所述正電源電壓的第一電壓範圍內振盪；反相器，接收所述第一時鐘信號並輸出第三時鐘信號；以及電平轉換器，將所述第二時鐘信號從所述第一電壓範圍轉換到第二電壓範圍，以產生第四時鐘信號，其中所述第二電壓範圍是從所述負電源電壓到接地電壓；其中，所述第一電晶體開關基於所述第三時鐘信號接通或斷開，所述第二電晶體開關基於所述第四時鐘信號接通或斷開。
如請求項13之負電荷泵，其中，所述第一電晶體開關為PMOS電晶體，其源極耦接所述第三時鐘信號，其汲極耦接所述時鐘發生器的輸出端，以及其閘極耦接接地電壓；以及所述第二電晶體開關為NMOS電晶體，其源極耦接所述第四時鐘信號，其汲極耦接所述時鐘發生器的輸出端，以及其閘極耦接接地電壓。
如請求項14之負電荷泵，其中，所述第一電晶體開關和所述第二電晶體開關均在比高電壓範圍窄的低電壓範圍內操作；以及所述高電壓範圍是從所述負電源電壓到所述正電源電壓。