TWI858641B

TWI858641B - 半導體裝置及其製造方法

Info

Publication number: TWI858641B
Application number: TW112112775A
Authority: TW
Inventors: 文興洪; 陳琮瑜; 李孟燦
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2022-11-24
Filing date: 2023-04-06
Publication date: 2024-10-11
Also published as: US20240178095A1; CN221407294U; TW202422709A

Abstract

一種半導體裝置包括基板、第一裝置、第二裝置、環結構、蓋結構以及第一黏著層。第一裝置設置於基板上。第二裝置相鄰於第一裝置且設置於基板上。環結構設置於基板以及第二裝置上。環結構包括蓋體以及自所述蓋體延伸出的腿部。蓋體具有貫穿開口。蓋結構設置於環結構以及第一裝置上。蓋結構包括本體以及自本體突起的突起部。蓋結構的突起部插入至環結構的蓋體的貫穿開口中。第一黏著層設置於蓋結構的本體與環結構的蓋體之間，且包含相變熱介面材料。

Description

半導體裝置及其製造方法

本發明實施例是有關於一種半導體裝置及其製造方法，且特別是有關於一種具有環結構以及蓋結構的半導體裝置及其製造方法。

半導體積體電路(integrated circuit；IC)行業已經歷快速增長。在此增長的過程中，裝置的功能密度一般會因裝置特徵大小而增大。此種按比例縮小製程一般藉由提高生產效率、降低成本及/或改善效能來提供有益效果。此種按比例縮小亦已增加了處理及製造IC的複雜性。為達成該些進步，需要在IC製作方面有所進步。

一種半導體裝置包括基板、第一裝置、第二裝置、環結構、蓋結構以及第一黏著層。所述第一裝置設置於所述基板上。所述第二裝置相鄰於所述第一裝置且設置於所述基板上。所述環結構設置於所述基板以及所述第二裝置上。所述環結構包括蓋體以及自所述蓋體延伸出的腿部。所述蓋體具有貫穿開口。所述蓋結構設置於所述環結構以及所述第一裝置上。所述蓋結構包括本體以及自所述本體突起的突起部。所述蓋結構的所述突起部插入至所述環結構的所述蓋體的所述貫穿開口中。所述第一黏著層設置於所述蓋結構與所述環結構的所述蓋體之間。所述第一黏著層包含相變熱介面材料(phase change thermal interface material；PCTIM)。

一種半導體裝置包括基板、第一裝置、第二裝置、環結構、第一蓋結構、第二蓋結構以及第一黏著層。所述第一裝置設置於所述基板上。所述第二裝置相鄰於所述第一裝置且設置於所述基板上。所述環結構設置於所述基板上以環繞所述第一裝置以及所述第二裝置。所述第一蓋結構設置於所述環結構以及所述第二裝置上。所述第一蓋結構具有貫穿開口。所述第二蓋結構設置於所述第一裝置上。所述第二蓋結構局部地位於所述第一蓋結構的所述貫穿開口中。所述第二蓋結構的材料不同於所述第一蓋結構的材料。所述第一黏著層設置於所述第二蓋結構與所述第一裝置之間。所述第一黏著層包含相變熱介面材料(phase change thermal interface material；PCTIM)。

一種半導體裝置的製造方法至少包括以下步驟。提供基板。將第一裝置以及第二裝置接合至所述基板。將環結構貼合至所述基板以及所述第二裝置。所述環結構包括蓋體以及自所述蓋體延伸出的腿部。所述蓋體具有暴露出所述第一裝置的貫穿開口。在所述環結構的所述蓋體上塗施第一黏著層。所述第一黏著層的材料包括相變熱介面材料(phase change thermal interface material；PCTIM)。提供蓋結構。所述蓋結構包括本體以及自所述本體突起的突起部。將所述蓋結構的所述突起部插入至所述環結構的所述蓋體的所述貫穿開口中，以將所述蓋結構貼合至所述環結構以及所述第一裝置。所述蓋結構藉由所述第一黏著層貼合至所述環結構。

10、20、30、40、50:半導體裝置

100:半導體晶粒

110:半導體基板

110’:半導體晶圓

120:內連線結構

122:層間介電層

124:圖案化導電層

130、202:介電層

140:導電接墊

150:鈍化層

160:後鈍化層

170:導電柱

180、400、1200:導電端子

200:中介層

200a、S1:第一表面

200b、S2:第二表面

204:導電圖案層

206:導通孔

300:包封體

500:記憶體裝置

502:導電連接件

800、800a:環結構

802:蓋體

804:腿部

600、700、900、900a、1000:黏著層

902:第一材料層

904:第二材料層

1100、1100a:蓋結構

1100c:第一蓋結構

1100d:第二蓋結構

1102、1102a:本體

1104、1104a:突起部

1300:膠層

AP:開孔

C1:第一導電層

C2:第二導電層

C3:第三導電層

FS:前表面

OP1、OP2:接觸開口

OP3:開口

PKG:封裝結構

PR:圖案化光阻層

RP:佈線圖案

RS:後表面

SL:晶種層

SUB:基板

T₃₀₀、T_1100c、T_1100d、T_UF1:頂表面

t_1100c、t_1100d:厚度

TH:貫穿開口

UF1、UF2:底部填充層

結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據本行業中的標準慣例，各種特徵並未按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1A至圖1H是根據本揭露一些實施例的半導體晶粒的製造流程的示意性剖視圖。

圖2A至圖2C是根據本揭露一些實施例的封裝結構的製造流程的示意性剖視圖。

圖3A至圖3C是根據本揭露一些實施例的半導體裝置的製造流程的示意性剖視圖。

圖4A至圖4C是圖3A至圖3C的示意性俯視圖。

圖5是根據本揭露一些替代性實施例的半導體裝置的示意性剖視圖。

圖6是根據本揭露一些替代性實施例的半導體裝置的示意性剖視圖。

圖7A至圖7C是根據本揭露一些替代性實施例的半導體裝置的製造流程的示意性剖視圖。

圖8A至圖8C是圖7A至圖7C的示意性俯視圖。

圖9是根據本揭露一些替代性實施例的半導體裝置的示意性剖視圖。

以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同的實施例或實例。以下闡述構件及佈置的具體實例以簡化本揭露。當然，該些僅為實例而非旨在進行限制。舉例而言，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中在第一特徵與第二特徵之間可形成附加特徵、進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複使用標號及/或字母。此種重複使用是為簡潔及清晰起見，且自身並不表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「在...之下(beneath)」、「在...下方(below)」、「下部的(lower)」、「在...上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。除了圖中所繪示的定向以外，所述空間相對性用語亦旨在囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地作出解釋。

亦可包括其他特徵及製程。舉例而言，可包括測試結構以幫助對三維(three dimensional；3D)封裝或三維積體電路(three-dimensional integrated circuit；3DIC)裝置進行驗證測試。所述測試結構可例如包括在重佈線層中或在基板上形成的測試接墊(test pad)，以便能夠對3D封裝或3DIC進行測試、對探針及/或探針卡(probe card)進行使用以及進行類似操作。可對中間結構以及最終結構實行驗證測試。另外，可將本文中所揭露的結構及方法與包括對已知良好晶粒(known good die)進行中間驗證的測試方法結合使用，以提高良率(yield)並降低成本。

圖1A至圖1H是根據本揭露一些實施例的半導體晶粒100的製造流程的示意性剖視圖。參照圖1A，提供半導體晶圓110’。在一些實施例中，半導體晶圓110’由以下材料製成：適合的元素半導體，例如結晶矽、金剛石或鍺；適合的化合物半導體，例如砷化鎵、碳化矽、砷化銦或磷化銦；或者適合的合金半導體，例如碳化矽鍺、磷化鎵砷或磷化鎵銦。在一些實施例中，半導體晶圓110’中形成有主動元件(例如，電晶體或類似元件)及被動元件(例如，電阻器、電容器、電感器或類似元件)。

在一些實施例中，在半導體晶圓110’上形成內連線結構 120。在一些實施例中，內連線結構120包括層間介電層(inter-dielectric layer)122以及多個圖案化導電層124。為簡潔起見，層間介電層122在圖1A中被示出為塊狀層(bulky layer)，但應理解的是，層間介電層122可由多個介電層構成。圖案化導電層124與層間介電層122的介電層交替堆疊。在一些實施例中，在垂直方向上相鄰的兩個圖案化導電層124經由夾置於所述兩個圖案化導電層124之間的導通孔(conductive via)而彼此電性連接。

在一些實施例中，層間介電層122的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、苯並環丁烯(benzocyclobutene；BCB)、聚苯並噁唑(polybenzoxazole；PBO)或其他適合的聚合物系介電材料。可藉由適合的製作技術(例如旋轉塗佈、化學氣相沈積(chemical vapor deposition；CVD)、電漿增強型化學氣相沈積(plasma-enhanced chemical vapor deposition；PECVD)或類似技術)形成層間介電層122。在一些實施例中，圖案化導電層124的材料包括鋁、鈦、銅、鎳、鎢及/或其合金。可藉由電鍍、沈積及/或微影及蝕刻形成圖案化導電層124。應注意的是，圖1A中所示出的圖案化導電層124的數目及層間介電層122中的介電層的數目僅為示例性說明，且本揭露不受限制。在一些替代性實施例中，可依據佈線要求來調整圖案化導電層124的數目及層間介電層122中的介電層的數目。

參照圖1B，在內連線結構120上形成介電層130。在一些實施例中，介電層130的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、BCB、PBO或任何其他適合的聚合物系介電材料。可藉由適合的製作技術(例如旋轉塗佈、CVD、PECVD或類似技術)形成介電層130。在一些實施例中，在介電層130中形成多個開口，以暴露出最頂部圖案化導電層124的部分。在形成開口之後，在介電層130上形成多個導電接墊140。舉例而言，在半導體晶圓110’以及內連線結構120上形成導電接墊140，進而使得內連線結構120位於半導體晶圓110’與導電接墊140之間。在一些實施例中，導電接墊140的位置對應於介電層130的開口的位置。舉例而言，導電接墊140延伸至介電層130的開口中，以提供導電接墊140與內連線結構120的部分(即，圖案化導電層124)之間的電性連接。在一些實施例中，導電接墊140是鋁接墊、銅接墊或其他適合的金屬接墊。可基於需求來選擇導電接墊140的數目及形狀。

在將導電接墊140分佈於介電層130上之後，在介電層130以及導電接墊140上依序形成鈍化層150以及後鈍化層(post-passivation layer)160。在一些實施例中，鈍化層150具有多個接觸開口OP1，且所述多個接觸開口OP1局部地暴露出導電接墊140。在一些實施例中，鈍化層150是氧化矽層、氮化矽層、氮氧化矽層或由其他適合的介電材料形成的介電層。如圖1B中所示，後鈍化層160覆蓋鈍化層150且具有多個接觸開口OP2。導電接墊140藉由後鈍化層160的接觸開口OP2局部地暴露出。在一些實施例中，後鈍化層160是聚醯亞胺層、PBO層或由其他適合的聚合物形成的介電層。應注意的是，在一些實施例中，後鈍化層160可為可選的。

參照圖1C，在形成後鈍化層160之後，在後鈍化層160上共形地形成晶種層SL。舉例而言，晶種層SL的至少一部分延伸至後鈍化層160的接觸開口OP2中，以與導電接墊140實體接觸。可藉由濺鍍製程、物理氣相沈積(physical vapor deposition；PVD)製程或類似製程來形成晶種層SL。在一些實施例中，晶種層SL由兩個子層(未示出)構成。第一子層可包含鈦、氮化鈦、鉭、氮化鉭、其他適合的材料或其組合。另一方面，第二子層可包含銅、銅合金或其他適合的材料選擇。

參照圖1D，在晶種層SL上形成圖案化光阻層PR。在一些實施例中，圖案化光阻層PR由感光性材料製成。在一些實施例中，圖案化光阻層PR具有多個開口OP3，且所述多個開口OP3局部地暴露出導電接墊140上方的晶種層SL。舉例而言，開口OP3暴露出直接位於導電接墊140上方的晶種層SL。

參照圖1E，在被暴露出的晶種層SL上依序沈積第一導電層C1、第二導電層C2以及第三導電層C3。舉例而言，將第一導電層C1、第二導電層C2以及第三導電層C3填充至圖案化光阻層PR的開口OP3中。在一些實施例中，藉由相同的技術形成第一導電層C1、第二導電層C2以及第三導電層C3。然而，本揭露並非僅限於此。在一些替代性實施例中，可藉由不同的技術形成第一導電層C1、第二導電層C2以及第三導電層C3。在一些實施例中，藉由鍍覆製程形成第一導電層C1、第二導電層C2以及第三導電層C3。鍍覆製程是例如電鍍製程、無電鍍覆製程、浸漬鍍覆製程(immersion plating process)或類似製程。在一些實施例中，第一導電層C1、第二導電層C2以及第三導電層C3的材料不同。舉例而言，第一導電層C1由鋁、鈦、銅、鎢及/或其合金製成。另一方面，第二導電層C2由鎳製成。此外，第三導電層C3由焊料製成。在一些實施例中，第一導電層C1的厚度大於第二導電層C2的厚度以及第三導電層C3的厚度。另一方面，第三導電層C3的厚度大於第二導電層C2的厚度。

參照圖1E以及圖1F，移除圖案化光阻層PR。可藉由蝕刻製程、剝除製程(stripping process)、灰化製程、其組合或類似製程來移除圖案化光阻層PR。此後，使用第一導電層C1、第二導電層C2以及第三導電層C3作為硬罩幕來移除未被第一導電層C1、第二導電層C2以及第三導電層C3覆蓋的晶種層SL。在一些實施例中，藉由蝕刻製程來移除晶種層SL的部分。在移除晶種層SL的部分之後，剩餘的晶種層SL直接位於第一導電層C1之下。也就是說，晶種層SL夾置於導電接墊140與第一導電層C1之間。在一些實施例中，剩餘的晶種層SL、第一導電層C1以及第二導電層C2被統稱為導電柱170。

參照圖1F以及圖1G，對第三導電層C3進行迴焊製程(reflow process)，以將第三導電層C3轉變成導電端子180。也就是說，在導電柱170上形成導電端子180。在一些實施例中，在迴焊製程期間對第三導電層C3進行重新塑形以形成半球形導電端子180。

參照圖1G以及圖1H，對圖1G中所示出的結構進行單體化，以得到多個如圖1H中所示出的半導體晶粒100。在一些實施例中，單體化製程通常涉及利用旋轉刀片及/或雷射束進行切割。換言之，單體化製程包括雷射切分製程、機械切分製程、雷射開槽製程(laser grooving process)、其他適合的製程或其組合。舉例而言，可對圖1G中所示出的結構進行雷射開槽製程，以在所述結構中形成溝渠(未示出)。此後，可對溝渠的位置進行機械切分製程，以切分穿過所述結構，從而將半導體晶圓110’劃分成半導體基板110並獲得半導體晶粒100。

如圖1H中所示，半導體晶粒100包括半導體基板110、內連線結構120、介電層130、導電接墊140、鈍化層150、後鈍化層160、導電柱170以及導電端子180。在一些實施例中，半導體基板110具有前表面FS以及與前表面FS相對的後表面RS。內連線結構120設置於半導體基板110的前表面FS上。介電層130、導電接墊140、鈍化層150以及後鈍化層160依序設置於內連線結構120上。導電柱170設置於後鈍化層160上且與導電接墊140電性連接。導電端子180設置於導電柱170上。

在一些實施例中，半導體晶粒100能夠實行邏輯功能。舉例而言，半導體晶粒100可為中央處理單元(Central Process Unit；CPU)晶粒、圖形處理單元(Graphic Process Unit；GPU)晶粒、現場可程式化閘陣列(Field-Programmable Gate Array；FPGA)或類似構件。在一些實施例中，可在封裝結構中利用半導體晶粒100。舉例而言，半導體晶粒100可與其他構件組裝以形成封裝結構。以下將闡述利用半導體晶粒100的封裝結構的製造流程。

圖2A至圖2C是根據本揭露一些實施例的封裝結構PKG的製造流程的示意性剖視圖。參照圖2A，提供中介層(interposer)200。在一些實施例中，中介層200包括多個介電層202、多個導電圖案層204以及多個導通孔206。在一些實施例中，介電層202與導電圖案層204交替堆疊。另一方面，導通孔206嵌置於介電層202中。在一些實施例中，導電圖案層204經由導通孔206而彼此內連。舉例而言，導通孔206穿透過介電層202以連接導電圖案層204。在一些實施例中，每一導電圖案層204包括用作重佈線配線(redistribution wiring)的多個導電圖案。在一些實施例中，最外導電圖案層204(即，圖2A中所示出的最頂部導電圖案層204以及最底部導電圖案層204)的導電圖案被稱為用於球安裝的球下金屬(under-ball metallurgy；UBM)圖案。在一些實施例中，導電圖案層204在水平方向上傳輸訊號且導通孔206在垂直方向上傳輸訊號。

在一些實施例中，介電層202的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、BCB、PBO或任何其他適合的聚合物系介電材料。在一些實施例中，介電層202包含混合有填料的樹脂。可藉由適合的製作技術(例如膜疊層(film lamination)、旋轉塗佈、CVD、PECVD或類似技術)形成介電層202。在一些實施例中，導電圖案層204以及導通孔206的材料包括鋁、鈦、銅、鎳、鎢或其合金。可藉由電鍍、沈積及/或微影及蝕刻形成導電圖案層204以及導通孔206。在一些實施例中，同時形成導電圖案層204與下伏的導通孔206。應注意的是，圖2A中所示出的介電層202的數目、導電圖案層204的數目以及導通孔206的數目僅用於說明性目的，且本揭露並非僅限於此。在一些替代性實施例中，可依據電路設計形成更少或更多層的介電層202、導電圖案層204以及導通孔206。

在一些實施例中，中介層200具有第一表面200a以及與第一表面200a相對的第二表面200b。最頂部導電圖案層204在第一表面200a處被暴露出，且最底部導電圖案層204在第二表面200b處被暴露出。如圖2A中所示，中介層200是重佈線層(redistribution layer；RDL)中介層。然而，本揭露並非僅限於此。在一些替代性實施例中，亦可利用其他類型的中介層(例如矽中介層、有機中介層或類似中介層)來做為中介層200。

如圖2A中所示，將多個圖1H中的半導體晶粒100接合至中介層200的第一表面200a。在一些實施例中，藉由導電端子180將半導體晶粒100貼合至中介層200。舉例而言，半導體晶粒100的導電端子180與在中介層200的第一表面200a處暴露出的最頂部導電圖案層204實體接觸，以提供半導體晶粒100與中介層200之間的電性連接。在一些實施例中，在將導電端子180貼合至中介層200的最頂部導電圖案層204之後，進行迴焊製程以對導電端子180進行重新塑形。

在一些實施例中，藉由覆晶接合(flip-chip bonding)將半導體晶粒100貼合至中介層200。換言之，將半導體晶粒100放置成使得半導體基板110的後表面RS面朝上。如圖2A中所示，兩個半導體晶粒100接合至中介層200。然而，應注意的是，圖2A中所示出的半導體晶粒100的數目僅為示例性說明，且本揭露不受限制。在一些替代性實施例中，可依據設計來調整半導體晶粒100的數目。舉例而言，可將單一半導體晶粒100接合至中介層200，或者可將多於兩個半導體晶粒100接合至中介層200。此外，如圖2A中所示，兩個相同的半導體晶粒100接合至中介層200。然而，本揭露並非僅限於此。在一些替代性實施例中，可將具有不同功能的半導體晶粒接合至中介層200。舉例而言，如上所述，半導體晶粒100能夠實行邏輯功能。因此，在一些替代性實施例中，半導體晶粒100中的一者可由能夠實行儲存功能的另一晶粒代替。舉例而言，半導體晶粒100中的一者可由動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)、電阻式隨機存取記憶體(Resistive Random Access Memory；RRAM)、靜態隨機存取記憶體(Static Random Access Memory；SRAM)、磁阻式隨機存取記憶體(Magnetoresistive Random Access Memory；MRAM)、鐵電隨機存取記憶體(Ferroelectric Random Access Memory；FeRAM)或類似構件代替。

在一些實施例中，在中介層200上形成底部填充層UF1，以局部地包封半導體晶粒100。舉例而言，底部填充層UF1包繞半導體晶粒100的導電柱170以及導電端子180。底部填充層UF1也完全覆蓋每一半導體晶粒100的內側壁，且局部地覆蓋每一半導體晶粒100的外側壁。舉例而言，底部填充層UF1的位於兩個相鄰半導體晶粒100之間的部分具有與半導體晶粒100的半導體基板110的後表面RS實質上共面的頂表面T_UF1。然而，本揭露並非僅限於此。在一些替代性實施例中，底部填充層UF1的頂表面T_UF1可位於半導體基板110的後表面RS下方或上方。在一些實施例中，底部填充層UF1的材料是絕緣材料，且包括樹脂(例如，環氧樹脂)、填料材料、應力釋放劑(stress release agent；SRA)、黏著促進劑(adhesion promoter)、其他材料或其組合。在一些實施例中，底部填充層UF1是可選的。

參照圖2B，在中介層200上形成包封體300，以包封半導體晶粒100以及底部填充層UF1。舉例而言，包封體300在側向上包封半導體晶粒100以及底部填充層UF1。如圖2B中所示，包封體300的頂表面T₃₀₀與半導體晶粒100的半導體基板110的後表面RS以及底部填充層UF1的頂表面T_UF1實質上共面。也就是說，包封體300暴露出半導體晶粒100的半導體基板110。在一些實施例中，包封體300是模製化合物、模製底部填充膠、樹脂(例如環氧樹脂)或類似材料。在一些實施例中，包封體300包含填料。所述填料可為由二氧化矽、二氧化鋁或類似材料製成的顆粒。在一些實施例中，藉由模製製程、注射製程、其組合或類似製程形成包封體300。模製製程包括例如轉移模製製程(transfer molding process)、壓縮模製製程(compression molding process)或類似製程。

參照圖2C，在中介層200的第二表面200b上形成多個導電端子400。在一些實施例中，導電端子400是焊料球、球柵陣列(ball grid array；BGA)球或類似形式。在一些實施例中，導電端子400由例如Sn、Pb、Ag、Cu、Ni、Bi或其合金等具有低電阻率的導電材料製成。在一些實施例中，導電端子400與在中介層200的第二表面200b處暴露出的最底部導電圖案層204實體接觸。

在形成導電端子400之後，對包封體300以及中介層200進行單體化製程，以獲得多個封裝結構PKG。在一些實施例中，單體化製程通常涉及利用旋轉刀片及/或雷射束進行切割。換言之，單體化製程包括雷射切分製程、機械切分製程、雷射開槽製程、其他適合的製程或其組合。在一些實施例中，由於中介層200呈晶圓形式，因此封裝結構PKG被視為藉由晶圓上晶片製程(chip-on-wafer process)形成。

在一些實施例中，封裝結構PKG可被稱為「第一裝置」。在一些實施例中，封裝結構PKG可用於半導體裝置中。舉例而言，封裝結構PKG可與其他構件組裝以形成半導體裝置。以下將闡述利用封裝結構PKG的半導體裝置的製造流程。

圖3A至圖3C是根據本揭露一些實施例的半導體裝置 10的製造流程的示意性剖視圖。圖4A至圖4C是圖3A至圖3C的示意性俯視圖。參照圖3A以及圖4A，提供基板SUB。在一些實施例中，基板SUB是印刷電路板(printed circuit board；PCB)或類似構件。在一些實施例中，基板SUB被稱為電路基板。在一些實施例中，基板SUB包括嵌置於其中的多個佈線圖案RP。在一些實施例中，佈線圖案RP彼此內連。也就是說，佈線圖案RP彼此電性連接。如圖3A中所示，基板SUB具有第一表面S1以及與第一表面S1相對的第二表面S2。在一些實施例中，一些佈線圖案RP在第一表面S1處被暴露出，且一些佈線圖案RP在第二表面S2處被暴露出。

如圖3A以及圖4A中所示，將圖2C中的封裝結構PKG接合至基板SUB的第一表面S1。在一些實施例中，藉由導電端子400將封裝結構PKG貼合至基板SUB。舉例而言，封裝結構PKG的導電端子400與在基板SUB的第一表面S1處暴露出的佈線圖案RP實體接觸，以提供封裝結構PKG與基板SUB之間的電性連接。在一些實施例中，在將導電端子400貼合至基板SUB的佈線圖案RP之後，可進行迴焊製程以對導電端子400進行重新塑形。

在一些實施例中，在封裝結構PKG與基板SUB的第一表面S1之間形成底部填充層UF2。舉例而言，底部填充層UF2包繞封裝結構PKG的最底部導電圖案層204以及導電端子400。在一些實施例中，底部填充層UF2用於保護該些元件。在一些實施例中，底部填充層UF2進一步覆蓋封裝結構PKG的每一側壁的部分。在一些實施例中，底部填充層UF2的材料是絕緣材料且包括樹脂(例如，環氧樹脂)、填料材料、應力釋放劑(SRA)、黏著促進劑、其他材料或其組合。在一些實施例中，底部填充層UF2是可選的。應注意的是，為簡潔起見，在圖4A中省略底部填充層UF2。

如圖4A中所示，兩個封裝結構PKG接合至基板SUB。然而，應注意的是，圖4A中所示出的封裝結構PKG的數目僅為示例性說明，且本揭露不受限制。在一些替代性實施例中，可依據設計來調整封裝結構PKG的數目。舉例而言，可將單一封裝結構PKG接合至基板SUB，或者可將多於兩個封裝結構PKG接合至基板SUB。

如圖3A以及圖4A中所示，也將多個記憶體裝置500接合至基板SUB的第一表面S1。在一些實施例中，每一記憶體裝置500能夠實行儲存功能。舉例而言，記憶體裝置500可為DRAM、RRAM、SRAM、MRAM、FeRAM或類似裝置。在一些實施例中，每一記憶體裝置500包括多個導電連接件502。在一些實施例中，導電連接件502是焊料球、BGA球或類似形式。在一些實施例中，導電連接件502由例如Sn、Pb、Ag、Cu、Ni、Bi或其合金等具有低電阻率的導電材料製成。在一些實施例中，記憶體裝置500可被稱為「第二裝置」。如圖3A中所示，藉由導電連接件502將記憶體裝置500貼合至基板SUB。舉例而言，記憶體裝置500的導電連接件502與在基板SUB的第一表面S1處暴露出的佈線圖案 RP實體接觸，以提供記憶體裝置500與基板SUB之間的電性連接。在一些實施例中，在將導電連接件502貼合至基板SUB的佈線圖案RP之後，可進行迴焊製程以對導電連接件502進行重新塑形。

如圖3A以及圖4A中所示，與封裝結構PKG相鄰地設置記憶體裝置500。舉例而言，可將記憶體裝置500設置成環繞封裝結構PKG。如圖4A中所示，八個記憶體裝置500接合至基板SUB。然而，應注意的是，圖4A中所示出的記憶體裝置500的數目僅為示例性說明，且本揭露不受限制。在一些替代性實施例中，可依據設計來調整記憶體裝置500的數目。

參照圖3B以及圖4B，在基板SUB的第一表面S1上形成黏著層600。舉例而言，將黏著層600形成為環繞/包圍封裝結構PKG以及記憶體裝置500。在一些實施例中，黏著層600局部地覆蓋基板SUB的第一表面S1。舉例而言，封裝結構PKG、底部填充層UF2以及記憶體裝置500與黏著層600實體地隔離。在一些實施例中，藉由塗配(dispensing)、旋轉塗佈或類似製程將黏著層600塗施至基板SUB上。在一些實施例中，黏著層600是導熱黏著劑。舉例而言，黏著層600包含矽酮系材料、環氧樹脂系材料、橡膠系材料或類似材料。在一些實施例中，黏著層600中更包含固化促進劑(curing promoting agent)以增強固化。在一些實施例中，黏著層600具有低於約0.5瓦/米．開爾文(W/(m．K))的導熱係數(thermal conductivity)。

在一些實施例中，在記憶體裝置500上形成黏著層700。在一些實施例中，黏著層700的材料不同於黏著層600的材料。舉例而言，黏著層700具有較黏著層600低的黏著能力及較黏著層600高的導熱係數。在一些實施例中，黏著層700包含熱介面材料(thermal interface material；TIM)。在某些實施例中，黏著層700包含聚合TIM(polymeric TIM)。在一些實施例中，聚合TIM由具有導熱填料(例如二乙烯基苯交聯聚合物、氧化鋁、氧化鈹、氧化鋅、二氧化矽、氮化硼、氮化鋁、鋁、銅、銀、銦、類似材料或其組合)的聚合物(例如縮醛、丙烯酸、纖維素、乙酸酯、聚乙烯、聚苯乙烯、乙烯、尼龍、聚烯烴、聚酯、矽酮、石蠟、類似材料或其組合)製成。作為另外一種選擇，黏著層700可包含膜式TIM(film-based TIM)或片材式TIM(sheet-based TIM)，例如其中整合有合成式奈米碳管(carbon nanotube；CNT)結構的片材、具有在垂直方向上定向的石墨填料的導熱片材或者類似材料。在一些實施例中，黏著層700具有範圍介於約0.5W/(m．K)至約10W/(m．K)的導熱係數。

如圖3B以及圖4B中所示，在基板SUB以及記憶體裝置500上設置環結構800。在一些實施例中，環結構800由例如銅、鋁、鈷、不鏽鋼、鎢、銅鎢、銅鉬、氮化鋁、碳化鋁矽、合金42(alloy42)、類似材料或其組合等具有高導熱係數的材料形成。在一些實施例中，環結構800局部地塗佈有例如金、鎳、鈦金合金、鉛、錫、鎳釩、類似材料或其組合等另一種金屬。在一些實施例中，環結構800包括蓋體802以及自蓋體802延伸出的腿部804。如圖3B中所示，蓋體802與腿部804是一體成形的，且腿部804自蓋體802朝下延伸。在一些實施例中，蓋體802的延伸方向垂直於腿部804的延伸方向。舉例而言，蓋體802在水平方向上延伸，而腿部804在垂直方向上延伸。在一些實施例中，蓋體802具有穿透過蓋體802的貫穿開口(through opening)TH。應注意的是，圖3B中所示出的虛線表示蓋體802的位於圖3B所示剖面後面的平面處的輪廓。

如圖3B以及圖4B中所示，將環結構800貼合至基板SUB以及記憶體裝置500。舉例而言，藉由黏著層600將環結構800的腿部804貼合至基板SUB，且藉由黏著層700將環結構800的蓋體802貼合至記憶體裝置500。也就是說，黏著層600設置在環結構800的腿部804與基板SUB之間，且黏著層700設置在環結構800的蓋體802與記憶體裝置500之間。如圖3B以及圖4B中所示，環結構800的腿部804環繞封裝結構PKG以及記憶體裝置500。另一方面，自圖4B中的俯視圖來看，環結構800的蓋體802覆蓋記憶體裝置500。同時，蓋體802的貫穿開口TH暴露出封裝結構PKG。舉例而言，貫穿開口TH在基板SUB上的垂直投影與封裝結構PKG在基板SUB上的垂直投影重疊。在一些實施例中，蓋體802的貫穿開口TH的大小大於封裝結構PKG的總頂表面面積，以完全暴露出封裝結構PKG的頂表面。應注意的是，為簡潔起見，在圖4B中省略底部填充層UF2。

參照圖3C以及圖4C，在封裝結構PKG的頂表面上形成黏著層900。在一些實施例中，藉由塗配、旋轉塗佈及類似製程將黏著層900塗施至封裝結構PKG上。在一些實施例中，黏著層900的材料不同於黏著層600的材料以及黏著層700的材料。舉例而言，黏著層900包含相變熱介面材料(phase change thermal interface material；PCTIM)。在整個揭露內容通篇中，PCTIM指當經歷相變溫度(通常在40℃至60℃左右)時表現出狀態變化或相變的材料。舉例而言，當經歷相變溫度時，PCTIM將自剛性狀態(例如，固態)變為較軟狀態(例如，液態)。在一些實施例中，PCTIM由包含聚合物成分(例如矽酮-有機嵌段共聚物)、導熱填料、處理劑(treating agent)以及抗氧化劑的基質(matrix)製成。矽酮-有機嵌段共聚物包括例如矽酮-丙烯酸酯嵌段共聚物、矽酮-醯胺嵌段共聚物、矽酮-環氧樹脂嵌段共聚物、矽酮-酯嵌段共聚物、矽酮-醚嵌段共聚物、矽酮-醯亞胺嵌段共聚物、矽酮-苯乙烯嵌段共聚物、矽酮-胺基甲酸酯嵌段共聚物、矽酮-脲嵌段共聚物、矽酮-乙烯基醚嵌段共聚物或其組合。導熱填料包括氮化鋁、氧化鋁、鈦酸鋇、氧化鈹、氮化硼、金剛石、石墨、氧化鎂、金屬微粒、碳化矽、碳化鎢、氧化鋅或其組合。處理劑包括烷氧基矽烷或類似材料。抗氧化劑包括酚性抗氧化劑以及酚性抗氧化劑與穩定劑的組合。穩定劑包括：有機亞磷衍生物，例如三價有機亞磷化合物、亞磷酸酯、磷酸酯及其組合；硫代增效劑(thiosynergist)，例如包括硫化物、二烷基二硫代胺基甲酸酯、二硫代二丙酸酯及其組合在內的有機硫化合物；以及立體阻礙胺(sterically hindered amine)，例如四甲基哌啶衍生物。在某些實施例中，PCTIM包括石蠟、烷基烴、無定形乙丙橡膠(amorphous ethylene propylene rubber)、類似材料或其組合。在一些實施例中，PCTIM更包括由錫、銦以及鉍形成的薄金屬接墊合金。在一些實施例中，PCTIM呈薄接墊(thin pad)或彈性體(elastomer)的形式。

應注意的是，PCTIM僅為黏著層900的材料中的一種，且本揭露並非僅限於此。在一些替代性實施例中，黏著層900可由例如金屬TIM等其他材料製成。在一些實施例中，金屬TIM由純金屬性材料形成。舉例而言，金屬TIM不含有機材料以及聚合材料。在一些實施例中，金屬TIM由例如焊料、錫、鉍、鉛、鎘、鋅、鎵、銦、碲、汞、鉈、銻、硒、釙、銠、鈀、鉑、銀、金、類似材料或其組合等液態金屬材料製成。在一些實施例中，當黏著層900由金屬TIM製成時，在封裝結構PKG與黏著層900之間形成第一背側金屬化層(未示出)，以增強該些元件之間的黏著。在一些實施例中，第一背側金屬化層是由Ti/Au、Ti/Cu/NiV/Au、Ti/Ni/Ag、Ti/Ni/Ti/Ag、Ti/Ni/Ag/Ni、Ti/Ni/Ag/Sn或類似材料構成的複合層。另外，在黏著層900上方形成第二背側金屬化層(未示出)，以增強黏著層900與隨後形成的蓋結構1100之間的黏著。在一些實施例中，第二背側金屬化層是由Ni/Au或類似材料構成的複合層。

在一些實施例中，黏著層900具有與黏著層700的導熱係數約相同的導熱係數，或者具有較黏著層700的導熱係數高的導熱係數。舉例而言，黏著層900的導熱係數的範圍介於約5W/(m．K)至約90W/(m．K)。

在一些實施例中，在環結構800的頂表面上形成黏著層1000。舉例而言，在蓋體802的頂表面上形成黏著層1000。在一些實施例中，藉由塗配、旋轉塗佈或類似製程將黏著層1000塗施至環結構800的蓋體802上。在一些實施例中，黏著層1000的材料與黏著層900的材料相同。舉例而言，黏著層1000包含PCTIM。

如圖3C以及圖4C中所示，提供蓋結構1100。在一些實施例中，在環結構800以及封裝結構PKG上設置蓋結構1100。在一些實施例中，蓋結構1100的材料與環結構800的材料相同。然而，本揭露並非僅限於此。在一些替代性實施例中，蓋結構1100的材料不同於環結構800的材料。舉例而言，蓋結構1100的材料包括例如銀金剛石(AgD)、類金剛石碳(diamond-like carbon；DLC)、銀金剛石複合物、銅金剛石複合物、鋁金剛石複合物、合金42金剛石複合物、碳金屬複合物、類似材料或其組合等超導材料。在一些實施例中，該些超導材料具有範圍介於約390W/(m．K)至約900W/(m．K)的導熱係數。

在一些實施例中，蓋結構1100包括本體1102以及自本體1102突起的突起部1104。如圖3C中所示，本體1102與突起部1104是一體成形的，且突起部1104自本體1102朝下延伸。在一些實施例中，本體1102的延伸方向垂直於突起部1104的延伸方向。舉例而言，本體1102在水平方向上延伸，而突起部1104在垂直方向上延伸。

如圖3C中所示，蓋結構1100的突起部1104插入至環結構800的蓋體802的貫穿開口TH中，進而使得蓋結構1100貼合至環結構800以及封裝結構PKG。舉例而言，藉由黏著層900將蓋結構1100的突起部1104貼合至封裝結構PKG，且藉由黏著層1000將蓋結構1100的本體1102貼合至環結構800的蓋體802。也就是說，黏著層900設置在蓋結構1100的突起部1104與封裝結構PKG之間，且黏著層1000設置在蓋結構1100的本體1102與環結構800的蓋體802之間。

如圖3C以及圖4C中所示，蓋結構1100的突起部1104的形狀對應於環結構800的蓋體802的貫穿開口TH的形狀。然而，突起部1104的大小小於貫穿開口TH的大小，因此當突起部1104插入至貫穿開口TH中時，突起部1104的側壁與蓋體802的側壁間隔開。也就是說，蓋結構1100在空間上與環結構800分離。

如圖3C以及圖4C中所示，環結構800、蓋結構1100以及基板SUB一起圍住封裝結構PKG以及記憶體裝置500。換言之，記憶體裝置500設置於環結構800與基板SUB之間，而封裝結構PKG設置於蓋結構1100與基板SUB之間。在一些實施例中，環結構800的腿部804在空間上與封裝結構PKG、底部填充層UF2以及記憶體裝置500分離。同時，環結構800的蓋體802在空間上與記憶體裝置500以及蓋結構1100的本體1102分離。此外，蓋結構1100的突起部1104在空間上與封裝結構PKG以及環結構800的蓋體802分離。

在將蓋結構1100貼合至環結構800以及封裝結構PKG之後，在基板SUB的第二表面S2上形成多個導電端子1200，以獲得半導體裝置10。在一些實施例中，導電端子1200是焊料球、BGA球或類似形式。在一些實施例中，導電端子1200由例如Sn、Pb、Ag、Cu、Ni、Bi或其合金等具有低電阻率的導電材料製成。在一些實施例中，導電端子1200與在基板SUB的第二表面S2處暴露出的佈線圖案RP實體接觸。

如上所述，黏著層900以及黏著層1000包含能夠因應於環境的溫度而改變其狀態的PCTIM。在一些實施例中，在半導體裝置10的製造流程期間或者在半導體裝置10的操作期間，半導體裝置10經歷各種溫度。由於PCTIM能夠依據不同的溫度而改變其狀態，因此PCTIM能夠在半導體裝置10的構件之間提供有彈性的接合介面，以做為半導體裝置10經歷不同溫度時的抗應力機制。換言之，環結構800、蓋結構1100、黏著層900以及黏著層1000的相對配置加上針對該些構件利用的特定材料能夠使得半導體裝置10具有極佳的抗應力能力，藉此避免由於因溫度變化而產生的應力所導致的例如翹曲(warpage)、分層(delamination)或裂紋(crack)等問題。此外，由於環結構800、蓋結構1100、黏著層900以及黏著層1000皆具有極佳的導熱係數，因此可充分增強半導體裝置10的散熱率，且可確保半導體裝置10的可靠性。

圖5是根據本揭露一些替代性實施例的半導體裝置20的示意性剖視圖。參照圖5，圖5中的半導體裝置20類似於圖3C中的半導體裝置10，因此相似的元件由相同的標號表示，且本文中不再對其予以贅述。然而，圖3C中的黏著層900由圖5中的黏著層900a代替。在一些實施例中，黏著層900a包括第一材料層902以及第二材料層904。在一些實施例中，第二材料層904相鄰於第一材料層902。舉例而言，如圖5中所示，第二材料層904夾置於第一材料層902之間。在一些實施例中，自俯視圖來看，第一材料層902以及第二材料層904分別呈條帶狀(strip-like)、塊體狀(block-like)或島狀(island-like)的形式。在一些實施例中，第一材料層902的材料不同於第二材料層904的材料。舉例而言，第一材料層902包含PCTIM，而第二材料層904包含金屬TIM。換言之，黏著層900a可被稱為「複合黏著層」。PCTIM及金屬TIM已在前文中闡述，因此本文中不再對其予以贅述。

如上所述，黏著層900a以及黏著層1000包含能夠因應於環境的溫度而改變其狀態的PCTIM。在一些實施例中，在半導體裝置20的製造流程期間或者在半導體裝置20的操作期間，半導體裝置20經歷各種溫度。由於PCTIM能夠依據不同的溫度而改變其狀態，因此PCTIM能夠在半導體裝置20的構件之間提供有彈性的接合介面，以做為半導體裝置20經歷不同溫度時的抗應力機制。換言之，環結構800、蓋結構1100、黏著層900a以及黏著層1000的相對配置加上針對該些構件利用的特定材料能夠使得半導體裝置20具有極佳的抗應力能力，藉此避免由於因溫度變化而產生的應力所導致的例如翹曲、分層或裂紋等問題。此外，由於環結構800、蓋結構1100、黏著層900a以及黏著層1000皆具有極佳的導熱係數，因此可充分增強半導體裝置20的散熱率，且可確保半導體裝置20的可靠性。

圖6是根據本揭露一些替代性實施例的半導體裝置30的示意性剖視圖。參照圖6，圖6中的半導體裝置30類似於圖5中的半導體裝置20，因此相似的元件由相同的標號表示，且本文中不再對其予以贅述。然而，圖5中的蓋結構1100由圖6中的蓋結構1100a代替。在一些實施例中，蓋結構1100a包括本體1102a以及突起部1104a。在一些實施例中，圖6中的本體1102a以及突起部1104a分別類似於圖3C以及圖5中的本體1102以及突起部1104，因此本文中不再對其予以贅述。然而，在蓋結構1100a中，突起部1104a在空間上與本體1102a分離。舉例而言，突起部1104a藉由膠層1300貼合至本體1102a。在一些實施例中，蓋結構1100a在貼合至環結構800以及封裝結構PKG之前被預先形成(pre-formed)。舉例而言，在將蓋結構1100a貼合至環結構800以及封裝結構PKG之前，先將突起部1104a貼合至本體1102a。

在一些實施例中，本體1102a的材料與突起部1104a的材料相同。然而，本揭露並非僅限於此。在一些替代性實施例中，本體1102a的材料不同於突起部1104a的材料。也就是說，蓋結構1100a由至少兩種不同的材料製成。舉例而言，本體1102a由例如銅、鋁、鈷、不鏽鋼、鎢、銅鎢、銅鉬、氮化鋁、碳化鋁矽、合金42、類似材料或其組合等具有高導熱係數的材料形成。在一些實施例中，本體1102a局部地塗佈有例如金、鎳、鈦金合金、鉛、錫、鎳釩、類似材料或其組合等另一種金屬。另一方面，突起部1104a包含例如銀金剛石(AgD)、類金剛石碳(DLC)、銀金剛石複合物、銅金剛石複合物、鋁金剛石複合物、合金42金剛石複合物、碳金屬複合物、類似材料或其組合等超導材料。

如上所述，黏著層900a以及黏著層1000包含能夠因應於環境的溫度而改變其狀態的PCTIM。在一些實施例中，在半導體裝置30的製造流程期間或者在半導體裝置30的操作期間，半導體裝置30經歷各種溫度。由於PCTIM能夠依據不同的溫度而改變其狀態，因此PCTIM能夠在半導體裝置30的構件之間提供有彈性的接合介面，以做為半導體裝置30經歷不同溫度時的抗應力機制。換言之，環結構800、蓋結構1100a、黏著層900a以及黏著層1000的相對配置加上針對該些構件利用的特定材料能夠使得半導體裝置30具有極佳的抗應力能力，藉此避免由於因溫度變化而產生的應力所導致的例如翹曲、分層或裂紋等問題。此外，由於環結構800、蓋結構1100a、黏著層900a以及黏著層1000皆具有極佳的導熱係數，因此可充分增強半導體裝置30的散熱率，且可確保半導體裝置30的可靠性。

圖7A至圖7C是根據本揭露一些替代性實施例的半導體裝置40的製造流程的示意性剖視圖。圖8A至圖8C是圖7A至圖7C的示意性俯視圖。參照圖7A以及圖8A，圖7A以及圖8A中所示出的步驟類似於圖3A以及圖4A中所示出的步驟，因此本文中不再對其予以贅述。

參照圖7B以及圖8B，在基板SUB的第一表面S1上形成黏著層600。舉例而言，將黏著層600形成為環繞/包圍封裝結構PKG以及記憶體裝置500。在一些實施例中，圖7B中的黏著層600類似於圖3B中的黏著層600，因此本文中不再對其予以贅述。應注意的是，為簡潔起見，在圖8A中省略底部填充層UF2。

如圖7B以及圖8B中所示，在基板SUB上設置環結構800a。在一些實施例中，環結構800a由例如銅、鋁、鈷、不鏽鋼、鎢、銅鎢、銅鉬、氮化鋁、碳化鋁矽、合金42、類似材料或其組合等具有高導熱係數的材料形成。在一些實施例中，環結構800a局部地塗佈有例如金、鎳、鈦金合金、鉛、錫、鎳釩、類似材料或其組合等另一種金屬。在一些實施例中，將環結構800a貼合至基板SUB。舉例而言，藉由黏著層600將環結構800a貼合至基板SUB。也就是說，黏著層600設置在環結構800a與基板SUB之間。如圖7B以及圖8B中所示，環結構800a環繞封裝結構PKG以及記憶體裝置500。舉例而言，環結構800a具有暴露出封裝結構PKG以及記憶體裝置500的開孔(aperture)AP。也就是說，開孔AP在基板SUB上的垂直投影與封裝結構PKG在基板SUB上的垂直投影以及記憶體裝置500在基板SUB上的垂直投影重疊。在一些實施例中，開孔AP的總面積大於封裝結構PKG與記憶體裝置500的總頂表面面積，以完全暴露出封裝結構PKG的頂表面以及記憶體裝置500的頂表面。應注意的是，為簡潔起見，在圖8B中省略底部填充層UF2。

參照圖7C以及圖8C，在記憶體裝置500上形成黏著層700。在一些實施例中，黏著層700的材料不同於黏著層600的材料。在一些實施例中，圖7C中的黏著層700類似於圖3B中的黏著層700，因此本文中不再對其予以贅述。

在一些實施例中，在封裝結構PKG的頂表面上形成黏著層900。在一些實施例中，黏著層900的材料不同於黏著層600的材料以及黏著層700的材料。在一些實施例中，圖7C中的黏著層900類似於圖3C中的黏著層900，因此本文中不再對其予以贅述。然而，本揭露並非僅限於此。在一些替代性實施例中，圖7C中的黏著層900可類似於圖5中的黏著層900a。也就是說，圖7C中的黏著層900包含PCTIM及/或金屬TIM。在一些實施例中，在環結構800的頂表面上形成黏著層1000。在一些實施例中，黏著層1000的形狀以及材料分別類似於黏著層600的形狀及材料，因此本文中不再對其予以贅述。

如圖7C以及圖8C中所示，在記憶體裝置500以及環結構800a上設置第一蓋結構1100c。在一些實施例中，第一蓋結構1100c由例如銅、鋁、鈷、不鏽鋼、鎢、銅鎢、銅鉬、氮化鋁、碳化鋁矽、合金42、類似材料或其組合等具有高導熱係數的材料形成。在一些實施例中，第一蓋結構1100c局部地塗佈有例如金、鎳、鈦金合金、鉛、錫、鎳釩、類似材料或其組合等另一種金屬。如圖7C以及圖8C中所示，將第一蓋結構1100c貼合至記憶體裝置500以及環結構800a。舉例而言，藉由黏著層700將第一蓋結構1100c貼合至記憶體裝置500。同時，也藉由黏著層1000將第一蓋結構1100c貼合至環結構800a。也就是說，黏著層700設置在第一蓋結構1100c與記憶體裝置500之間，且黏著層1000設置在第一蓋結構1100c與環結構800a之間。如圖7C以及圖8C中所示，自俯視圖來看，第一蓋結構1100c覆蓋記憶體裝置500。

在一些實施例中，第一蓋結構1100c具有穿透過第一蓋結構1100c的貫穿開口TH。在一些實施例中，第一蓋結構1100c的貫穿開口TH暴露出封裝結構PKG。舉例而言，貫穿開口TH在基板SUB上的垂直投影與封裝結構PKG在基板SUB上的垂直投影重疊。在一些實施例中，第一蓋結構1100c的貫穿開口TH的大小大於封裝結構PKG的總頂表面面積，以完全暴露出封裝結構PKG的頂表面。在一些實施例中，第一蓋結構1100c的貫穿開口TH也局部地暴露出黏著層1000以及環結構800a。應注意的是，圖7C中所示出的虛線表示第一蓋結構1100c的位於圖7C所示剖面後面的平面處的輪廓。

如圖7C以及圖8C中所示，在封裝結構PKG上設置第二蓋結構1100d。在一些實施例中，第二蓋結構1100d的材料與第一蓋結構1100c的材料相同。然而，本揭露並非僅限於此。在一些替代性實施例中，第二蓋結構1100d的材料不同於第一蓋結構 1100c的材料。舉例而言，第二蓋結構1100d的材料包括例如銀金剛石(AgD)、類金剛石碳(DLC)、銀金剛石複合物、銅金剛石複合物、鋁金剛石複合物、合金42金剛石複合物、碳金屬複合物、類似材料或其組合等超導材料。在一些實施例中，該些超導材料具有範圍介於約390W/(m．K)至約900W/(m．K)的導熱係數。

如圖7C中所示，將第二蓋結構1100d放置於第一蓋結構1100c的貫穿開口TH中，進而使得第二蓋結構1100d貼合至封裝結構PKG。換言之，第二蓋結構1100d局部地位於第一蓋結構1100c的貫穿開口TH中。在一些實施例中，藉由黏著層900將第二蓋結構1100d貼合至封裝結構PKG。也就是說，黏著層900設置在第二蓋結構1100d與封裝結構PKG之間。

在一些實施例中，第二蓋結構1100d的厚度t_1100d大於第一蓋結構1100c的厚度t_1100c。在一些實施例中，第一蓋結構1100c的頂表面T_1100c與第二蓋結構1100d的頂表面T_1100d位於不同的水平高度處。舉例而言，如圖7C中所示，第一蓋結構1100c的頂表面T_1100c位於較第二蓋結構1100d的頂表面T_1100d的水平高度低的水平高度處。

如圖7C以及圖8C中所示，第二蓋結構1100d的形狀對應於第一蓋結構1100c的貫穿開口TH的形狀。然而，第二蓋結構1100d的大小小於貫穿開口TH的大小，因此當第二蓋結構1100d放置於貫穿開口TH中時，第二蓋結構1100d的側壁與第一蓋結構1100c的側壁間隔開。也就是說，第二蓋結構1100d在空間上與第一蓋結構1100c分離。

如圖7C以及圖8C中所示，環結構800a、第一蓋結構1100c以及基板SUB一起圍住記憶體裝置500。在一些實施例中，記憶體裝置500設置於第一蓋結構1100c與基板SUB之間，而封裝結構PKG設置於第二蓋結構1100d與基板SUB之間。在一些實施例中，環結構800a在空間上與封裝結構PKG、底部填充層UF2以及記憶體裝置500分離。同時，第一蓋結構1100c在空間上與記憶體裝置500以及第二蓋結構1100d分離。此外，第二蓋結構1100d在空間上與封裝結構PKG分離。

在將第一蓋結構1100c以及第二蓋結構1100d貼合至記憶體裝置500、環結構800a以及封裝結構PKG之後，在基板SUB的第二表面S2上形成多個導電端子1200，以獲得半導體裝置40。在一些實施例中，導電端子1200是焊料球、BGA球或類似形式。在一些實施例中，導電端子1200由例如Sn、Pb、Ag、Cu、Ni、Bi或其合金等具有低電阻率的導電材料製成。在一些實施例中，導電端子1200與在基板SUB的第二表面S2處暴露出的佈線圖案RP實體接觸。

如上所述，黏著層900包含能夠因應於環境的溫度而改變其狀態的PCTIM。在一些實施例中，在半導體裝置40的製造流程期間或者在半導體裝置40的操作期間，半導體裝置40經歷各種溫度。由於PCTIM能夠依據不同的溫度而改變其狀態，因此PCTIM能夠在半導體裝置40的構件之間提供有彈性的接合介面，以做為半導體裝置40經歷不同溫度時的抗應力機制。換言之，環結構800a、第一蓋結構1100c、第二蓋結構1100d以及黏著層900的相對配置加上針對該些構件利用的特定材料能夠使得半導體裝置40具有極佳的抗應力能力，藉此避免由於因溫度變化而產生的應力所導致的例如翹曲、分層或裂紋等問題。此外，由於環結構800a、第一蓋結構1100c、第二蓋結構1100d以及黏著層900皆具有極佳的導熱係數，因此可充分增強半導體裝置40的散熱率，且可確保半導體裝置40的可靠性。

圖9是根據本揭露一些替代性實施例的半導體裝置50的示意性剖視圖。參照圖9，圖9中的半導體裝置50類似於圖7C中的半導體裝置40，因此相似的元件由相同的標號表示，且本文中不再對其予以贅述。然而，在圖9中的半導體裝置50中，第二蓋結構1100d延伸至環結構800a上以局部地覆蓋環結構800a。舉例而言，第二蓋結構1100d藉由黏著層1000進一步貼合至環結構800a。也就是說，黏著層1000設置於環結構800a與第二蓋結構1100d之間。在一些實施例中，第二蓋結構1100d的大小小於第一蓋結構1100c的貫穿開口TH的大小，因此當第二蓋結構1100d放置於貫穿開口TH中時，第二蓋結構1100d的側壁與第一蓋結構1100c的側壁間隔開。也就是說，第二蓋結構1100d在空間上與第一蓋結構1100c分離。如圖9中所示，環結構800a、第一蓋結構1100c以及基板SUB一起圍住記憶體裝置500。同時，環結構800a、第二蓋結構1100d以及基板SUB一起圍住封裝結構PKG。

如上所述，黏著層900包含能夠因應於環境的溫度而改變其狀態的PCTIM。在一些實施例中，在半導體裝置50的製造流程期間或者在半導體裝置50的操作期間，半導體裝置50經歷各種溫度。由於PCTIM能夠依據不同的溫度而改變其狀態，因此PCTIM能夠在半導體裝置50的構件之間提供有彈性的接合介面，以做為半導體裝置50經歷不同溫度時的抗應力機制。換言之，環結構800a、第一蓋結構1100c、第二蓋結構1100d以及黏著層900的相對配置加上針對該些構件利用的特定材料能夠使得半導體裝置50具有極佳的抗應力能力，藉此避免由於因溫度變化而產生的應力所導致的例如翹曲、分層或裂紋等問題。此外，由於環結構800a、第一蓋結構1100c、第二蓋結構1100d以及黏著層900皆具有極佳的導熱係數，因此可充分增強半導體裝置50的散熱率，且可確保半導體裝置50的可靠性。

根據本揭露的一些實施例，半導體裝置包括基板、第一裝置、第二裝置、環結構、蓋結構以及第一黏著層。所述第一裝置設置於所述基板上。所述第二裝置相鄰於所述第一裝置且設置於所述基板上。所述環結構設置於所述基板以及所述第二裝置上。所述環結構包括蓋體以及自所述蓋體延伸出的腿部。所述蓋體具有貫穿開口。所述蓋結構設置於所述環結構以及所述第一裝置上。所述蓋結構包括本體以及自所述本體突起的突起部。所述蓋結構的所述突起部插入至所述環結構的所述蓋體的所述貫穿開口中。所述第一黏著層設置於所述蓋結構與所述環結構的所述蓋體之間。所述第一黏著層包含相變熱介面材料(phase change thermal interface material；PCTIM)。

根據本揭露的一些實施例，所述貫穿開口在所述基板上的垂直投影與所述第一裝置在所述基板上的垂直投影重疊。

根據本揭露的一些實施例，所述半導體裝置更包括第二黏著層、第三黏著層以及第四黏著層。所述第二黏著層設置於所述環結構的所述腿部與所述基板之間。所述第三黏著層設置於所述環結構的所述蓋體與所述第二裝置之間。所述第四黏著層設置於所述蓋結構的所述突起部與所述第一裝置之間。

根據本揭露的一些實施例，所述第三黏著層的材料不同於所述第一黏著層的材料。

根據本揭露的一些實施例，所述第四黏著層包含相變熱介面材料。

根據本揭露的一些實施例，所述第四黏著層包含金屬熱介面材料(metallic TIM)。

根據本揭露的一些實施例，所述第四黏著層包括第一材料層以及相鄰於所述第一材料層的第二材料層，所述第一材料層包含相變熱介面材料，且所述第二材料層包含金屬熱介面材料。

根據本揭露的一些實施例，所述蓋結構的所述本體與所述突起部是一體成形的。

根據本揭露的一些實施例，所述蓋結構的所述本體與所述突起部在空間上分離，且所述突起部藉由膠層貼合至所述本體。

根據本揭露的一些實施例，所述本體的材料不同於所述突起部的材料。

根據本揭露的一些替代性實施例，半導體裝置包括基板、第一裝置、第二裝置、環結構、第一蓋結構、第二蓋結構以及第一黏著層。所述第一裝置設置於所述基板上。所述第二裝置相鄰於所述第一裝置且設置於所述基板上。所述環結構設置於所述基板上以環繞所述第一裝置以及所述第二裝置。所述第一蓋結構設置於所述環結構以及所述第二裝置上。所述第一蓋結構具有貫穿開口。所述第二蓋結構設置於所述第一裝置上。所述第二蓋結構局部地位於所述第一蓋結構的所述貫穿開口中。所述第二蓋結構的材料不同於所述第一蓋結構的材料。所述第一黏著層設置於所述第二蓋結構與所述第一裝置之間。所述第一黏著層包含相變熱介面材料(phase change thermal interface material；PCTIM)。

根據本揭露的一些替代性實施例，所述第一蓋結構的頂表面與所述第二蓋結構的頂表面位於不同的水平高度處。

根據本揭露的一些替代性實施例，所述第二蓋結構的厚度大於所述第一蓋結構的厚度。

根據本揭露的一些替代性實施例，所述半導體裝置更包括第二黏著層、第三黏著層以及第四黏著層。所述第二黏著層設置於所述環結構與所述基板之間。所述第三黏著層設置於所述第一蓋結構與所述第二裝置之間。所述第四黏著層設置於所述第一蓋結構與所述環結構之間。

根據本揭露的一些替代性實施例，所述第四黏著層進一步設置於所述環結構與所述第二蓋結構之間。

根據本揭露的一些替代性實施例，所述第三黏著層的材料不同於所述第一黏著層的材料。

根據本揭露的一些替代性實施例，所述第一黏著層更包含金屬熱介面材料。

根據本揭露的一些實施例，半導體裝置的製造方法至少包括以下步驟。提供基板。將第一裝置以及第二裝置接合至所述基板。將環結構貼合至所述基板以及所述第二裝置。所述環結構包括蓋體以及自所述蓋體延伸出的腿部。所述蓋體具有暴露出所述第一裝置的貫穿開口。在所述環結構的所述蓋體上塗施第一黏著層。所述第一黏著層的材料包括相變熱介面材料(phase change thermal interface material；PCTIM)。提供蓋結構。所述蓋結構包括本體以及自所述本體突起的突起部。將所述蓋結構的所述突起部插入至所述環結構的所述蓋體的所述貫穿開口中，以將所述蓋結構貼合至所述環結構以及所述第一裝置。所述蓋結構藉由所述第一黏著層貼合至所述環結構。

根據本揭露的一些實施例，所述環結構的所述腿部藉由第二黏著層貼合至所述基板，所述環結構的所述蓋體藉由第三黏著層貼合至所述第二裝置，且所述蓋結構的所述突起部藉由第四黏著層貼合至所述第一裝置。

根據本揭露的一些實施例，所述第四黏著層的材料包括相變熱介面材料。

以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、替代及變更。

10:半導體裝置

100:半導體晶粒

300:包封體

400、1200:導電端子

500:記憶體裝置

502:導電連接件

600、700、900、1000:黏著層

800:環結構

802:蓋體

804:腿部

1100:蓋結構

1102:本體

1104:突起部

PKG:封裝結構

RP:佈線圖案

S1:第一表面

S2:第二表面

SUB:基板

TH:貫穿開口

UF2:底部填充層

Claims

一種半導體裝置，包括：基板；第一裝置，設置於所述基板上；第二裝置，相鄰於所述第一裝置且設置於所述基板上；環結構，設置於所述基板以及所述第二裝置上，其中所述環結構包括蓋體以及自所述蓋體延伸出的腿部，且所述蓋體具有貫穿開口；蓋結構，設置於所述環結構以及所述第一裝置上，其中所述蓋結構包括本體以及自所述本體突起的突起部，且所述蓋結構的所述突起部插入至所述環結構的所述蓋體的所述貫穿開口中；以及第一黏著層，設置於所述蓋結構的所述本體與所述環結構的所述蓋體之間，其中所述第一黏著層包含相變熱介面材料(phase change thermal interface material；PCTIM)。
如請求項1所述的半導體裝置，更包括：第二黏著層，設置於所述環結構的所述腿部與所述基板之間；第三黏著層，設置於所述環結構的所述蓋體與所述第二裝置之間；以及第四黏著層，設置於所述蓋結構的所述突起部與所述第一裝置之間。
如請求項2所述的半導體裝置，其中所述第三黏著層的材料不同於所述第一黏著層的材料。
如請求項2所述的半導體裝置，其中所述第四黏著層包括第一材料層以及相鄰於所述第一材料層的第二材料層，所述第一材料層包含相變熱介面材料，且所述第二材料層包含金屬熱介面材料。
如請求項1所述的半導體裝置，其中所述蓋結構的所述本體與所述突起部在空間上分離，且所述突起部藉由膠層貼合至所述本體。
一種半導體裝置，包括：基板；第一裝置，設置於所述基板上；第二裝置，相鄰於所述第一裝置且設置於所述基板上；環結構，設置於所述基板上以環繞所述第一裝置以及所述第二裝置；第一蓋結構，設置於所述環結構以及所述第二裝置上，其中所述第一蓋結構具有貫穿開口；第二蓋結構，設置於所述第一裝置上，其中所述第二蓋結構局部地位於所述第一蓋結構的所述貫穿開口中，且所述第二蓋結構的材料不同於所述第一蓋結構的材料；以及第一黏著層，設置於所述第二蓋結構與所述第一裝置之間，其中所述第一黏著層包含相變熱介面材料(PCTIM)。
如請求項6所述的半導體裝置，其中所述第二蓋結構的厚度大於所述第一蓋結構的厚度。
如請求項6所述的半導體裝置，更包括：第二黏著層，設置於所述環結構與所述基板之間；第三黏著層，設置於所述第一蓋結構與所述第二裝置之間；以及第四黏著層，設置於所述第一蓋結構與所述環結構之間。
如請求項8所述的半導體裝置，其中所述第四黏著層進一步設置於所述環結構與所述第二蓋結構之間。
一種半導體裝置的製造方法，包括：提供基板；將第一裝置以及第二裝置接合至所述基板；將環結構貼合至所述基板以及所述第二裝置，其中所述環結構包括蓋體以及自所述蓋體延伸出的腿部，且所述蓋體具有暴露出所述第一裝置的貫穿開口；在所述環結構的所述蓋體上塗施第一黏著層，其中所述第一黏著層的材料包括相變熱介面材料(PCTIM)；提供蓋結構，其中所述蓋結構包括本體以及自所述本體突起的突起部；以及將所述蓋結構的所述突起部插入至所述環結構的所述蓋體的所述貫穿開口中，以將所述蓋結構貼合至所述環結構以及所述第一裝置，其中所述蓋結構藉由所述第一黏著層貼合至所述環結構。