TWI880282B

TWI880282B - 半導體封裝件及其製造方法

Info

Publication number: TWI880282B
Application number: TW112127902A
Authority: TW
Inventors: 張凱峯; 謝靜華; 雷弋昜
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2023-05-29
Filing date: 2023-07-26
Publication date: 2025-04-11
Also published as: CN222530420U; TW202447786A; US20240404932A1

Abstract

一種半導體封裝件及其製造方法。半導體封裝件至少包括重分佈層、半導體晶粒、互連塊和模製化合物。半導體晶粒設置在重分佈層上，互連塊設置在重分佈層上並在半導體晶粒旁邊。互連塊包括絕緣包封體和貫穿絕緣包封體的貫穿絕緣體通孔。設置在重分佈層上的模製化合物側向地環繞半導體晶粒和互連塊。互連塊與半導體晶粒透過位於其間的模製化合物間隔開來。貫穿絕緣體通孔通過絕緣包封體與模製化合物隔離開來。

Description

半導體封裝件及其製造方法

繼三維整合技術用於晶圓級封裝發展後，為滿足更小尺寸匹配需求，需要繼續開發可用於高密度整合封裝件的具有較小尺寸和高效能互連元件。

本發明的實施例是有關於半導體封裝件及其製造方法。

根據一些實施例，提供包括第一重分佈層、半導體晶粒、互連塊和模製化合物的半導體封裝件。半導體晶粒設置在第一重分佈層上，半導體晶粒的主動表面面對第一重分佈層。互連塊設置在第一重分佈層上，在半導體晶粒旁邊。互連塊包括絕緣包封體和貫穿絕緣包封體的第一貫穿絕緣體通孔(TIVs)。模製化合物設置在第一重分佈層上，且側向地環繞半導體晶粒和互連塊。互連塊與半導體晶粒透過位於其間的模製化合物間隔開來。第一TIVs通過絕緣包封體與模製化合物隔離。第一TIVs和第一重分佈層電性連接。

根據一些實施例，提供包括第一重分佈層、半導體晶粒、互連塊和模製化合物的半導體封裝件。第一重分佈層包括多個佈線層。半導體晶粒位於第一分布層之上。互連塊設置在半導體晶粒旁邊，並位於第一重分佈層之上。互連塊包括包封體和延伸穿過包封體的貫穿絕緣體通孔。貫穿絕緣體通孔直接接觸第一重分佈層的所述多個佈線層中的至少一個。模製化合物設置介於半導體晶粒和互連塊之間。

根據一些實施例，公開了半導體封裝件的製造方法。形成互連塊，每個互連塊包括由包封體側向地包裹的貫穿絕緣體通孔。提供半導體晶粒於第一載板之上，半導體晶粒的主動表面面對第一載板。提供互連塊於第一載板之上且位於半導體晶粒旁邊。形成模製化合物在第一載板之上，包封半導體晶粒和互連塊以形成模製結構。對於模塑結構執行第一修整製程，直到暴露出到貫穿絕緣體通孔。在半導體晶粒和互連塊之上形成第一重分佈層。第一重分佈層電性連接貫穿絕緣體通孔。貼合第二載板到第一重分佈層上，且將模塑結構與第一載板分離開來。對於模塑結構執行第二修整製程，直到暴露出貫穿絕緣體通孔。在半導體晶粒和互連塊之上形成第二重分佈層。第二重分佈層電性連接貫穿絕緣體通孔。

3:半導體封裝件結構

10、15、16:封裝件

13、17、17’:模塑結構

30:底部封裝件

35:導電連接件

36:底部填充劑材料

40:頂部封裝件

102、602、612、C1、C2:載板

104、604、614:緩衝層

106:晶種層

106P、406:晶種圖案

107:罩幕圖案

109:金屬類材料

120:通孔

120B、120T、130T、200B、200T、200T’、400B、400T、400T’、500T:表面

130、430、1200:包封體

135、135A、135A-135F、135B、135C、135D、135E、135F、400、1510、1520、1610、1620、1630、1640、1650、1660、1670:互連塊

200、1500、1600A、1600B、1600C:半導體晶粒

202:半導體基底

204:導電墊

206、208:鈍化層

210、312、322:導電柱

212:保護層

230、350、1530、1690:模製化合物

230T:頂面

310:第一半導體晶粒

320:第二半導體晶粒

330:第一互連塊

332、342、420、1202A、1202B、1202C1、1202C2、1202D1、1202D2、1202D3、1202E、1202F、1520V1、1520V2、1520V3、1650V1、1650V2、1670V1、1670V2:TIVs

334、344:絕緣包封體

340:第二互連塊

360:上重分佈層

365:散熱圖案

370:下部重分佈層

380、800:連接件

400’:基底

400B’:研磨表面

410:晶粒

440:模塑層

500、700:重分佈層

502、702:介電材料

510:佈線圖

512:底部佈線圖案

520:金屬化圖案

522:底部熱通孔

606、616:晶粒貼合膜

710:佈線層

712:最底層佈線層

714:金屬通孔

716:最頂層佈線層

718:接觸墊

720:接點端

802:圖案

804:凸塊

P1、P2、P3、P4、P5、P6:間距

SF:介面

a1、a2、a3、a4:長度

b1、b2、b4:寬度

d1、d2、d3、d4:直徑

dd1:距離

h1、h2、h3:高度

S1、S2:開口

當閱讀隨附的圖時，從以下詳細說明中可以最好地理解本揭露的各個方面。需要說明的是，按照行業慣例，各特徵並未按比例繪製。其實各種特徵的尺寸都可以任意增減清晰性的討論。

圖1至圖4是根據本發明的一些示例性實施例的互連塊的製造方法中的各種階段的示意性剖視圖。

圖5是根據本公開的一些示例性實施例提供的半導體晶粒的示意性剖視圖。

圖6至圖13是根據本公開的一些示例性實施例的半導體封裝件的製造方法中的各種階段的示意性剖視圖。

圖14A至圖14F為根據本發明的一些示例性實施例的半導體封裝件的互連塊的示意俯視圖。

圖15和圖16是說明根據本公開的一些示例性實施例的半導體封裝件的部分的示意性俯視圖。

圖17是示出根據本公開的一些示例性實施例的半導體封裝件的示意性剖視圖。

以下揭露內容提供用以實施本發明的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露內容。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。

此外，本文中為了易於描述，可使用諸如「在...之下(underlying)」、「下方(below)」、「下部(lower)」、「在...之上(overlying)」、「上部(upper)」以及類似術語的空間相對術語來描述如圖式中所示出的一個元件或特徵與另一元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。

此外，為了便於描述，本文可以使用諸如「第一」、「第二」、「第三」、「第四」等術語來描述如在圖示的類似或不同的元件或特徵，並且可以根據出現的順序或描述的上下文互換使用。

還可包括其他特徵及製程。舉例來說，可包括測試結構來輔助對三維(3D)封裝或三維積體電路(three dimensional integrated circuit，3DIC)元件進行驗證測試。測試結構可包括例如形成在重佈線層中或形成在基底上的測試墊，所述測試墊促使其間能夠對3D封裝或3DIC進行測試、探針與/或探針卡的使用等。可對中間結構及最終結構執行驗證測試。此外，本文公開的結構和方法可與併入已知良好晶粒的中間驗證的測試方法結合使用，以提高良率(yield)且降低成本。

圖1至圖4為根據本發明的一些示例性實施例的互連塊的製造方法中的各種階段的示意性剖視圖。

參考圖1，在一些實施例中，提供了載板102，其上塗覆有緩衝層104，載板102可以是玻璃載板或任何合適的載板，用於承載半導體晶圓或用於半導體封裝製造方法的重構晶圓。在一些實施例中，緩衝層104包括剝離層，剝離層的材料可以是任意材料，適合於接合和從上面的層或晶圓脫離開載板102。在一些實施例中，緩衝層104包括例如光熱轉換層(LTHC)，這種轉換層通過使用雷射照射於室溫下可從載板剝離。參照圖1，在一些實施例中，緩衝層104包括介電材料層，由包括苯並環丁烯(BCB)、聚苯並噁唑(PBO)或任何其他合適的高分子類介電材料之介電材料所製成。在實施例中，在緩衝層104上形成晶種層106。在一些實施例中，晶種層106包括至少由濺鍍或沉積形成的金屬層。在實施例中，晶種層106包含銅層。之後直接在晶種層106上形成罩幕圖案107，在與待形成的貫穿絕緣材通孔(TIVs)位置相對應的位置，罩幕圖案107的開口S1露出晶種層106的部分。在一些實施例中，罩幕圖案107是通過旋塗形成光阻層(未示出)然後通過微影和蝕刻製程形圖案化光阻層形成開口S1。在一些實施例中，該些開口S1的大體上尺寸相同且具大致相同的俯視形狀(俯視圖形狀)。在一些實施例中，該些開口S1可以分為不同的類型，具有不同的剖切面積尺寸和/或各種俯視形狀。應理解，圖中所示或實施例中描述的開口數量和開口相關尺寸/形狀僅是示例性和說明性的，而不旨在進一步限製本公開的範圍。

參考圖2，在一些實施例中，去除罩幕圖案107後，在載板102之上的緩衝層104上形成TIVs(貫穿絕緣材(或絕緣體)的通孔)120。在一些實施例中，連同隨後形成的扇出型重分佈層，TIVs 120可以作為貫穿整合式扇出(InFO)通孔。在一些實施例中，如圖1和圖2中所示，TIVs 120的形成包括在晶種層106上形成具開口S1的罩幕圖案107，開口S1在預定位置暴露晶種層 106的部分。之後，以晶種層106為籽晶，在開口S1內和晶種層106上電鍍形成金屬類材料109填滿開口S1。或者，沉積形成金屬類材料109在開口S1內並填滿開口S1。隨後，通過執行蝕刻製程或剝離製程移除罩幕圖案107，並使用TIVs 120作為罩幕，執行蝕刻製程而部分移除晶種層106。即，移除沒有被金屬類材料109覆蓋的晶種層106，剩下晶種圖案106P(剩下的晶種層106位於金屬類材料109下面)。在一些實施例中，部分移除晶種層106以形成晶種圖案106P時，同時移除罩幕圖案107。參照圖1和圖2，TIVs 120形成在開口S1(圖1)的內部。在一些實施例中，每個TIVs 120包括晶種圖案106P和直接位於晶種圖案106P上的金屬類材料109。即使晶種層106被部分移除或圖案化，緩衝層104仍然存在。

在一些實施例中，晶種層106的材料取決於後來形成的TIVs的金屬類材料。在實施例中，晶種層106包含銅層。在某些實施例中，晶種層106(圖1)是先透過濺鍍形成鈦層和銅層的複合層在載板102之上的緩衝層104上所形成，而金屬類材料109隨後透過電鍍銅或銅合金，來填充於罩幕圖案107的開口S1中。然而，應當理解，本公開的範圍不限於上面公開的材料和描述。在一些實施例中，TIVs 120是金屬的柱或管柱，具有圓形、卵形或橢圓形的俯視圖，甚至從俯視圖看是多邊形。在一些實施例中，TIVs 120為鍍覆銅柱，其尺寸(或直徑)範圍從約10微米到約200微米。

參考圖3，在一些實施例中，在載板102之上形成包封體130，覆蓋緩衝層104之上的TIVs 120，形成模塑結構13，而位於載板102之上的TIVs 120完全包裹封模於包封體130內。在一些實施例中，包封體130覆蓋緩衝層104且填充於TIVs 120之間，模塑結構13呈現為晶圓形式或面板形式。在某些實施例中，包封體130完全蓋體所有的TIVs 120和至少側向地包裹TIVs 120的整個側壁，而TIVs 120的表面120T(圖3中的頂面)是暴露出來的。在一些實施例中，所形成包封體130包覆TIVs 120和完全覆蓋TIVs 120的頂面120T，執行包含平坦化製程的修整製程以去除TIVs 120的頂面120T之上的多餘包封體材料。

在一些實施例中，包封體130由射出成形、轉注模塑成形、壓模法或過模塑成形等模塑成形技術所形成。在示例性實施例中，模塑成形技術使用模具，在其內表面上塗有離型膜，以控制固化的模製材料覆蓋TIVs 120。在示例性實施例中，包封體130的材料包括不含填料粒子的聚合材料，聚合材料選自低溫可固化聚醯亞胺材料、環氧樹脂、BCB、PBO或任何其他合適的聚合物介電材料。由於不含填料粒子的聚合物材料具有更好的流動性，因此對於TIVs 120而言，由這種聚合物材料形成的包封體提供了更好的覆蓋性和填充能力。在一些實施例中，包封體130的材料為絕緣材料，包含至少一種含填料的樹脂。示例性實施例中，樹脂包括環氧樹脂、酚類樹脂或含矽的樹脂，填料為非熔融無機物材料構成的粒子。舉例來說，填料包括金屬氧化物粒子、二氧化矽粒子或矽酸鹽類粒子，平均粒子尺寸範圍從約3微米至約20微米。如果使用零填料或精細填料粒子，則可以使包封體具更好的表面平滑度和平坦度。

在一些實施例中，修整製程包括執行平坦化製程，例如化學機械研磨(CMP)製程、機械削磨製程、雷射剝蝕製程和/或其組合，以去除TIVs 120的頂面120T之上的包封體130的多餘材料，直到TIVs 120的頂面120T暴露出來。也就是說，TIVs 120的頂面120T與包封體130的研磨表面130T齊平。在一些實施例中，如果TIVs 120的頂面120T已經從包封體130中暴露出來，則修整製程或平坦化可以省略。之後，進行檢查製程，通過檢查暴露的表面120T，對TIVs 120是否完好無損(沒有孔隙或有缺陷的點)以及校驗TIVs 120大體上是否有相同的高度和TIVs 120的頂面120T是否大致完整從包封體130中暴露出來。如果發現任何TIVs有缺陷或無法使用，則會對其進行標記並在後續將其排除。

參考圖3和圖4，將模塑結構13轉移到另一載板C1。在一些實施例中，載板C1是膜型的載板。在某些實施例中，載板C1是貼合到模塑結構13的表面，載板C1接觸TIVs 120的外露表面120T和包封體130的表面130T。隨後將包括載板102和C1和模塑結構13在內的整個結構翻轉(倒置)，將模塑結構13與載板102分離開來，再將載板102連同緩衝層104一起移除。隨著模塑結構13翻轉並與載板102脫離，TIVs 120的表面120B(與表面120T相對)暴露出來，而表面120T被載板C1覆蓋。正如圖4中所示，TIVs 120的晶種圖案106P從包封體130中暴露出來。在一些實施例中，執行切割製程以將模塑結構13沿著切割道(以虛線表示)切割為多個互連塊135。在一些實施例中，切割製程包括執行機械鋸切或雷射切割。圖4中，虛線表示後續切割製程執行於整個結構的切割道，某些TIVs 120靠近但不在切割道上，而後續這些TIVs 120的側壁在切割製程之後就會暴露出來。

之後，再進行檢查製程，通過檢查暴露的表面120B，校驗是否有TIVs 120不完整或有孔隙或損傷，以及TIVs 120的表面120B是否從包封體130中暴露出來。如果在任一檢查製程期間發現任何TIVs有缺陷或功能缺乏，則包含該缺陷TIVs的塊將被拒絕且排除。也就是說，通過檢查製程後，留下的互連塊135包含的都是已知為良好的通貫孔結構。

在一些實施例中，每個互連塊135都包含多個被包封體130側向地包裹的TIVs 120。在一些實施例中，柱形TIVs 120兩端相對的表面120B/120T從包封體130露出來，而TIVs 120的側壁則被包封體130完全包裹。

圖14A至圖14F為根據本發明的一些示例性實施例之適用於半導體封裝件的互連塊俯視示意圖。參考圖14A，互連塊135A包括多個TIVs 1202A鑲嵌在包封體1200中，TIVs 1202A排列為陣列。在圖14A中，對於互連塊135A，每個TIV 1202A以俯視觀之都呈圓形具直徑d1，TIVs 1202A沿Y-方向排列成兩行，沿垂直於Y-方向的X-方向排列成五列。在一些實施例中，同一行中的TIVs 1202A之間用相同的間距P1隔開，而同一列中的TIVs 1202A之間也用相同的間距P2隔開。

在圖14B中，對於互連塊135B，TIVs 1202B排列成陣列，沿Y-方向排列排列成三行。如圖14B所示，一行中的TIVs 1202B與下一行中的TIVs 1202B排列成偏移(offset)，這樣左右行的TIVs 1202B沿X-方向排成六列，中間行有7個TIVs 1202B。在一些實施例中，同一行中的TIVs 1202B用相同間距P3隔開。舉例來說，每個TIVs 1202B的俯視形狀都是橢圓形，大體上具相同尺寸(例如橢圓的長軸具相同長度a1，短軸具相同寬度b1)。從圖14A和圖14B的俯視圖來看，互連塊135A和135B是對稱的塊，因為TIVs的佈置對稱於與塊的中間線(虛線)。

參考圖14C，互連塊135C包括TIVs 1202C1(圓形俯視形狀)和更大的TIVs 1202C2(圓形俯視形狀)鑲嵌在包封體1200中。圖14C中，5個TIVs 1202C1(每個圓形TIVs 1202C1具有相同的直徑d2)對齊沿Y-方向排列為一行(左行)，同時有4個TIVs 1202C2(每個圓形TIVs 1202C2有相同的直徑d3，d3>d2)對齊排列並沿Y-方向排列為一行(右行)。如圖14C中所示，一行中的TIVs 1202C1彼此間隔相同的間距P4，而下一行中的TIVs 1202C2彼此間隔相同的間距P5。

參考圖14D，互連塊135D包括TIVs 1202D1(橢圓俯視形狀)，更大的TIVs 1202D2(圓形俯視形狀)和最大的TIVs 1202D3(橢圓俯視形狀)鑲嵌在包封體1200中。圖14D中，7個TIVs 1202D1沿Y-方向對齊排列成1行(左行)，5個TIVs 1202D2(每個圓形TIVs 1202D2有相同的直徑d4)沿Y-方向對齊排列成1行(中間行)，四個TIVs 1202D3沿著Y-方向對齊排列成一行(右行)。如圖14D中所示，每個TIVs 1202D1具有橢圓俯視形狀並且具有大體上相同的尺寸(例如，橢圓在長軸(X-方向)相同的長度a2和短軸(Y-方向)相同的寬度b2)，並且每個TIVs 1202D3具有橢圓俯視形狀並且具有大體上相同的尺寸(例如在橢圓的長軸(Y-方向)相同的長度a3和在短軸(X-方向)相同的寬度b2)。也就是說，行中橢圓TIVs 1202D1的排列方式是長軸平行於X-方向，而TIVs 1202D3的排列方式是長軸平行於Y-方向。在一些實施例中，由於a3>b3

d4，每個TIVs 1202D3都大於TIVs 1202D2。在一些實施例中，由於a3大於a2(a3>a2)且b3大於b2(b3>b2)，因此每個TIVs 1202D3都大於TIVs 1202D1。從圖14C和圖14D的俯視圖來看，互連塊135C和135D是不對稱的塊，因為TIVs的排列不對稱於塊的中間線。

參見圖14E的俯視圖，互連塊135E包括鑲嵌在包封體1200中的多個TIVs 1202E(橢圓俯視形狀)，間隔開的TIVs 1202E平行排列成兩個倒L形。在圖14E中，對於互連塊135E，TIVs 1202E在同一行或同一列中均以相同的間距P6彼此間隔開，並且每個TIVs 1202E具有相同的俯視形狀和尺寸(例如在橢圓中主軸具相同的長度a4在次軸具相同寬度b4)。

在圖14F中，在一些實施例中，互連塊135F包括TIVs 1202F沿Y-方向排列成四行，一行中的TIVs 1202F排列偏移於在下一行中從TIVs 1202F，這樣左行的TIVs和其下下一行的TIVs沿X-方向對齊為四列，右行的TIVs和其下下一行的TIVs沿X-方向對齊為三列。在一些實施例中，每個TIVs 1202F從俯視圖看都是橢圓形或體育場形狀，並且具有大體上相同的俯視面積(即相同的剖切面積尺寸)。在一些實施例中，互連塊135E和135F可作為角落塊，也可設置位於或靠近封裝的角落。

通過互連塊135和135A-135F的形成，將貫穿絕緣材料的直通通孔可以分不同群以預先形成且預先包裝的方式製得，且以塊體的形式提供。此外，根據整合積體元件或部件的設計，各種類型的TIVs，包括不同的尺寸(剖切面積尺寸或直徑)、形狀或間距的TIVs，可以合併整合以獲得更好的相互連接結構。

圖5是根據本公開的一些示例性實施例提供的半導體晶粒的示意性剖視圖。在本文中，晶片和晶粒可以在本公開的整個上下文中互換使用。

參考圖5，在一些實施例中，在臨時載板C2上形成包括半導體元件或積體電路部件的半導體晶粒200。在一些實施例中，半導體晶粒200可以由晶圓或重構晶圓(未示出)所形成，其中包括排列為陣列的多個半導體晶粒200，並且對晶圓進行單體化製程，從而形成個別半導體晶粒200。

在一些實施例中，參考圖5，每個晶粒200包括半導體基底202、多個導電墊204、鈍化層206、後鈍化層208、多個導電柱210以及保護層212。在一些實施例中，導電墊204設置在半導體基底202之上，鈍化層206形成在半導體基底202之上且具接觸開口，暴露出導電墊204。舉例來說中，半導體基底202可以是矽基板或絕緣層覆矽基底，半導體基底202包括形成於其中的主動元件(例如電晶體、二極體或其類似物)和/或被動元件(例如電阻、電容、電感或其類似物)。導電墊204可以是鋁墊、銅墊或其他合適的金屬墊。鈍化層206可以是或包括氧化矽層、氮化矽層、氮氧化矽層或由其他合適的介電材料形成的介電層。在鈍化層208上形成的後鈍化層208可以是或包括聚醯亞胺(PI)層、聚苯並噁唑(PBO)層或由其他合適的高分子形成的介電層。另外，導電柱210由鍍敷形成在導電墊204上。在一些實施例中，導電柱210作為接點端，與導電墊204是電性連接。保護層212是形成在後鈍化層208上完全覆蓋導電柱210。也就是說，導電柱210不會暴露並受到保護層212的保護。保護層212可以是或包括聚合物材料，例如PI、PBO或其他無機介電材料。導電柱210可以是或包括銅柱、銅合金柱或其他合適的金屬柱。在一些實施例中，半導體晶粒200的頂面200T，其遠離載板C2，可視為晶粒200的主動表面，而半導體晶粒200的背表面200B被載板C2覆蓋。

圖6至圖13是根據本公開的一些示例性實施例的半導體封裝件的製造方法中的各種階段的示意性剖視圖。在示例性實施例中，半導體封裝件的製造方法可以是晶圓級封裝製程的一部分。在一些實施例中，單個晶片(或晶粒)表示晶圓中的一或多個晶片(或晶粒)，一或多個封裝件10表示在半導體製造方法之後得到的多個半導體封裝件。

參照圖6，提供了一種塗有緩衝層604的載板602，而載板602和緩衝層604類似於前段所述的載板102和緩衝層104。在一些實施例中，緩衝層604包含剝離層，比如LTHC層。參照圖6，在一些實施例中，於緩衝層604上形成晶粒貼合膜606以提供更好貼附力，以供後續放置或安裝部件。

參照圖6，提供了一或多個半導體晶粒200(以單個晶粒為例)，並且設置在載板602與緩衝層604之上的晶粒貼合膜606上。此外，在晶粒貼合膜606上與半導體晶粒200周圍設置互連塊400。在一些實施例中，半導體晶粒200和互連塊400是透過拾取方式被放置在晶粒貼合膜606上。在示例性實施例中，至少一個半導體晶粒200與圖5中所示的半導體晶粒200相似或大體上相同，並且可以包括圖5中所示的半導體基底202、導電墊204、鈍化層206、後鈍化層208、導電柱210和保護層212。然而，應當理解，在提供的多個半導體晶片中可以提供相同類型的晶片或不同類型的晶片，並且可以提供多於一種的半導體晶片。在一些實施例中，半導體晶粒200包括選自邏輯晶片、記憶體晶片、電壓調節器晶片、數位晶片、類比晶片或混合訊號晶片中的一種或多種，例如專用積體電路(“ASIC”)晶片、感測器晶片、無線和射頻晶片。在一些實施例中，半導體晶粒200包括積體電路(IC)集成的中央處理單元(CPU)、圖像處理單元(GPU)、單晶片系統(SoC)、應用處理器(AP)與微控制器等等。在示例性實施例中，互連塊400可能類似於前面段落中描述的互連塊135和135A-135F。舉例來說，互連塊400包括嵌入包封體430的TIVs 420，TIVs 420包括晶種圖案406。如前所述，包封體430包括具有不同於矽的介電常數的絕緣聚合物材料。

在一些實施例中，在圖6中，半導體晶粒200設置在晶粒貼合膜606上，其正面/主動表面200T接觸晶粒貼合膜606，而半導體晶粒200的另一表面200B(半導體基底202)面向上且暴露出來。因此，半導體晶粒200的正面表面200T貼合到晶粒貼合膜606。在一些實施例中，互連塊400直接放在晶粒貼合膜606上，其背側表面400B接觸晶粒貼合膜606，互連塊400的前側表面400T面向上並暴露出來。一些實施例中，互連塊400貼合到晶粒貼合膜606，以TIVs 420的晶種圖案406貼合到晶粒貼合膜606。如圖6所示，晶粒200的導電柱210透過保護層212與晶粒貼合膜606隔開。

在一些實施例中，互連塊400是設置在載板602之上的半導體晶粒200的旁邊與周圍。在一些實施例中，互連塊400的排列方式是互連塊400裡面的TIVs 420圍繞著半導體晶粒200。在一些實施例中，如圖6所示，互連塊400位於半導體晶粒200旁邊並與其間隔開。在一些實施例中，互連塊400與半導體晶粒200隔開距離dd1。在一些實施例中，互連塊400是設置在半導體晶粒200的旁邊和旁邊。

參考圖6，在一些實施例中，半導體晶粒200和互連塊400具有不同的高度(Z-方向中的厚度)。在示例性實施例中，半導體晶粒200的高度h2小於互連塊400的高度h1。即，半導體晶粒200的表面200B低於互連塊400的表面400T。

在備選的實施例中，半導體晶粒200和互連塊400可以具有大體上相同的高度。在其他實施例中，半導體晶粒200比互連塊400厚。

參照圖7，在一些實施例中，在載板602之上形成模製化合物230覆蓋半導體晶粒200和位於載板602之上的互連塊400(包括TIVs 420)，使得互連塊400和半導體晶粒200包覆膜塑在模製化合物230中，形成模塑結構17。在一些實施例，模製化合物230覆蓋晶粒貼合膜606，填充於半導體晶粒200和互連塊400之間，並填滿半導體晶粒200和互連塊400之間的空間。在某些實施例中，模塑結構17為晶圓形式或面板形式。由於半導體晶粒200和互連塊400之間可能存在高度差異，因此模製化合物230至少完全覆蓋被模製部件中最低的部件。如在圖7中所示，模製化合物230環繞半導體晶粒200和互連塊400的整個側壁，而蓋體環繞整個側壁。

在一些實施例中，模製化合物230由射出成形、轉注模塑成形、壓模法或過模塑成形等模塑成形技術形成。在示例性實施例中，模塑成形技術確保固化成型的材料覆蓋互連塊400和半導體晶粒200。在一些實施例中，模製化合物230的材料為絕緣材料，包含至少一種含填料的樹脂。示例性實施例中，樹脂包括環氧樹脂、酚類樹脂或含矽的樹脂，填料為粒子非熔融無機物材料，填料包括金屬氧化物粒子、二氧化矽粒子或矽酸鹽粒子，平均粒子尺寸約3微米至約20微米。

在一些實施例中，模製化合物230的材料大體上相同於互連塊400的包封體430的材料。在一些實施例中，模製化合物230的材料不同於互連塊400的包封體430的材料。一些實施例中，包封體430中的材料包括不含填料粒子的環氧樹脂，模製化合物230中的材料中包括具有填料粒子(如金屬氧化物粒子或二氧化矽粒子)的環氧樹脂。在一些實施例中，包封體430的材料包括環氧樹脂和第一填料，模製化合物230的材料包括環氧樹脂和粒子尺寸大於第一填料的第二填料。

在一些實施例中，對於圖7所示的模塑結構17，在互連塊400的側壁和模製化合物230之間存在介面SF。不論材料的選擇為何，介面SF存在於包封體430和模製化合物230之間，因為互連塊400是在模製化合物230形成之前預先形成而提供的。

在示例性實施例中，形成模製化合物230以完全覆蓋互連塊400的表面400T和半導體晶粒200的表面200B(即過模塑成形)，然後執行包括平坦化製程的修整製程以去除多餘的模製化合物。在一些實施例中，由於半導體晶粒200是較低的(由於半導體晶粒200的高度/厚度較小)，所以進行平坦化製程移除位於表面200B之上的部分互連塊400，去除位於表面200B上方多餘的模製化合物材料，以達到相同的厚度(相同的水平面)。在一些實施例中，平坦化製程包括化學機械研磨(CMP)製程、機械削磨製程、雷射剝蝕製程和/或其組合。在研磨或削磨製程之後，可選則性地進行清洗步驟以清潔和去除研磨或削切產生的殘留物。然而，本公開不限於此，可以通過任何其他合適的方法來執行平坦化製程。

在一些實施例中，在修整製程期間，將互連塊400修切成與半導體晶粒200相同的水平(例如具有相同的高度h2)，並且移除位在半導體晶粒200的表面200B之上的多餘模製化合物230材料，直到表面200B暴露。也就是說，互連塊400的研磨表面400T’與半導體晶粒200的表面200B齊平並且同一水平面。在一些實施例中，隨著互連塊400被修整得更薄，包封體430的部分和TIVs 420的部分被移除(透過拋光或研磨)，但TIVs 420的端部仍然從包封體430中暴露出來，以進一步實現電性連接。

在一些實施例中，當互連塊400和半導體晶粒200有大體上相同的高度/厚度時，仍然可以進行修整製程，去掉模製化合物230位於半導體晶粒200和互連塊400表面之上的多餘的材料，所以TIVs 420暴露出來以進一步電性連接。

在一些實施例中，半導體晶粒200的主動表面200T面向下並被晶粒貼合膜606覆蓋，修整製程乃執行在半導體晶粒200的背側。由於修整製程針對半導體基底202進行(即向背側表面200B進行)，因此修整製程的製程裕度變大，因為在半導體基底的背側處發生輕微的過研磨是可以接受的。此外，透過預先形成並提供互連塊400，TIVs 420在形成模製化合物230之前是固定於包封體430內，確保TIVs 420在模塑製程期間不會傾斜或倒塌。因此，進一步改進了TIVs 420的可靠度。

如圖7所示，半導體晶粒200的表面200B和互連塊的表面400T’會從模製化合物230暴露出來。在一些實施例中，對於圖7所示的模塑結構17，在互連塊400的側壁和模製化合物230之間存在介面SF。這裡，介面SF存在於包封體430和模製化合物230之間，因為包括被包封體430包裹的TIVs 420的互連塊400乃是預先形成並提供於模製化合物230的模塑製程之前。由於具有已知良好的TIVs 420的互連塊400是在模製化合物230形成之前預先形成並提供的，因此因TIVs失效而返工的可能性大大降低，產品良率增加而產品成本相應減少。

參考圖8，在一些實施例中，在模製化合物230上、半導體晶粒200上和互連塊400上形成重分佈層500。在一些實施例中，重分佈層500形成在互連塊400的表面400T’和半導體晶粒200的表面200B上。重分佈層500的形成包括相繼地交替形成一或多層的介電材料和一或多層金屬化(佈線)層。在某些實施例中，重分佈層500至少包括佈線圖案510和夾在介電材料502之間的金屬化圖案520。在圖8中，至少佈線圖案510的底部佈線圖案512在物理上和電性上連接到互連塊400的TIVs 420。在一些實施例中，包括底部熱通孔522的金屬化圖案520物理性接觸半導體晶粒200的基底202，而金屬化圖案520在電性上是浮置的並且可作為散熱部件。可以理解，底部熱通孔522和底部佈線圖案512可以在形成重分佈層500的底部金屬化層(或佈線層)的時候同時形成，並且底部熱通孔522和底部佈線圖案512都可以是底部佈線層的一部分。

一些實施例中，佈線圖510和金屬化圖案520是金屬化層的一部分，金屬化層中的材料包括銅、鈦、鎳、鋁、鎢、銀和/或合金。在一些實施例中，介電材料502的材料包括聚醯亞胺、BCB或PBO。在一些實施例中，由於重分佈層500形成在半導體晶粒200的背側上，所以重分佈層500可以被視是背側重分佈層，與互連塊400的TIVs 420電性連接。在某些實施例中，作為底層的模塑結構17(包括模製化合物230、半導體晶粒200和互連塊400)提供更好的平坦度和平均性，對於後來形成的重分佈層500，尤其是具有細線寬或緊間隔的金屬化圖案，於平坦且齊平的模塑結構17上，可以形成統一線寬或平順輪廓，從而改進了導線/佈線可靠度。

參照圖9，在形成重分佈層500之後，提供其上具有緩衝層614和晶粒貼合膜616的載板612，以及貼合到重分佈層500。舉例來說，載板612、緩衝層614和晶粒貼合膜616與前段中描述的載板602、緩衝層604和晶粒貼合膜606相似或大體上相同。在一些實施例中，晶粒貼合膜616是貼合到重分佈層500的頂面500T。

參考圖10，將包括載板602與612和模塑結構17在內的整個結構翻轉(倒置)，將模塑結構17與載板602分開，然後將載板602移除。隨著模塑結構17翻轉和載板602的分離，互連塊400的表面400B(與表面400T’相反)暴露出來，半導體晶粒200的表面200T暴露出來。如圖10，在一些實施例中，互連塊400的TIVs 420的晶種圖案406從包封體430露出來，半導體晶粒200的保護層212露出來。

參考圖10和圖11，執行平坦化製程以移除部分模塑結構 17以成為具有均勻高度h3的模塑結構17’(Z-方向的厚度)。在一些實施例中，平坦化製程包括化學機械研磨(CMP)製程、機械削磨製程或者其組合。在研磨或削切製程之後，可以選擇性地執行清洗步驟。在一些實施例中，對半導體晶粒200進行平坦化製程去除保護層212並暴露出導電柱210，同時，在平坦化製程中，互連塊400也部分被移除。如圖11所示，在平坦化製程之後，導電柱210從研磨表面200T’暴露出來，剩下的保護層圍繞著導電柱210。在一些實施例中，TIVs 420的端部從互連塊400的研磨表面400B’暴露出來，但晶種圖案406(參見圖10)在平坦化製程之後被移除。在平坦化製程期間，去除半導體晶粒200的表面200T’和互連塊400的表面400B’之上的多餘的模製化合物材料，以達到相同的水平面。在平坦化製程之後，互連塊400的研磨表面400B’共平面且齊平於半導體晶粒200的表面200T’和模製化合物230的頂面230T。在一些實施例中，隨著互連塊400被平坦化變得更薄，包封體430的部分和TIVs 420的部分被移除(拋光或研磨)，但TIVs 420的端部仍然從包封體430暴露出來以供進一步的電性連接。通過修整製程和平坦化製程，模塑結構17’中的半導體晶粒200和互連塊400在厚度方向(Z-方向)上有大致相同的高度(或厚度)。如圖11所示，模製化合物230環繞包覆互連塊400和半導體晶粒200的整個側壁，而互連塊400的TIVs 420是被包封體430側向地包裹，但TIVs 420透過包封體430與模製化合物230分隔開。

參考圖12，在一些實施例中，在模製化合物230上、半導體晶粒200上和互連塊400上形成重分佈層700。在一些實施例中，重分佈層700形成在互連塊400的表面400B’和半導體晶粒200的表面200T’上。類似地，重分佈層700的形成包括相繼地交替形成一或多層介電材料和一或多層金屬化層。在某些實施例中，重分佈層700至少包括夾在介電材料702之間的佈線層710。在一些實施例中，佈線層710的最底層佈線層712包括金屬通孔714，分別連接到半導體晶粒200的導電柱210和互連塊的TIVs 420。在圖12中，佈線層710的最底層佈線層712物理性連接且電性連接到互連塊400的TIVs 420和半導體晶粒200的導電柱210。

在一些實施例中，接觸墊718形成在佈線層710的最頂層佈線層716上，接點端720形成在接觸墊718上。一些實施例中，佈線層710中的材料包括銅、鈦、鎳、鋁、鎢、銀和/或其合金。在一些實施例中，介電材料702的材料包括聚醯亞胺、BCB或PBO。在一些實施例中，接點端720包括微型凸塊、球柵陣列(BGA)連接件、受控塌陷晶片連接(C4)凸塊、化學鍍鎳鈀浸金(ENEPIG)形成凸塊等。如圖舉例來說所示，接點端720可包括金屬類材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫或其組合。在一些實施例中，接點端720通過蒸鍍、電鍍、印刷、焊料轉移、植球等方式形成。在實施例中，接觸墊718中的材料可以包括鈦、銅、鎳、鎢、金或其組合。

在一些實施例中，由於重分佈層700形成在半導體晶粒200的主動表面上，所以重分佈層700可以被認為是前側重分佈層，與互連塊400的TIVs 420電性連接，並且與半導體晶粒200電性連接。在一些實施例中，重分佈層500和700透過互連塊400 的TIVs 420電性連接，半導體晶粒和重分佈層500與700電性連接，且和TIVs 420電性連接。

參考圖12和圖13，將整個結構倒過來，將模塑結構17’與載板612分離，露出重分佈層500的表面500T。之後，在一些實施例中，形成在重分佈層500的介電材料502的開口S2暴露出佈線圖案510最上層。隨後，如圖13所示，形成連接件800，先在佈線圖案510的最上層上與開口S2內形成凸塊底金屬(UBM)圖案802，並在凸塊底金屬圖案802上形成凸塊804。在一些實施例中，連接件800包括受控塌陷晶片連接(C4)凸塊、焊料凸塊、球柵陣列(BGA)球等。在一些實施例中，連接件800的排列和架構可以根據電路設計來決定。在實施例中，凸塊底金屬圖案802包括三層的金屬類材料，例如鈦層/銅層/鎳層。其它材料和不同層的排列，例如鉻/鉻-銅合金/銅/金的排列，鈦/鈦鎢/銅的排列，或銅/鎳/金的排列，都可以用於形成凸塊底金屬圖案802。

在一些實施例中，沿著切割道(由虛線表示)執行單體化製程，至少切穿重分佈層500與700和模製化合物230，以單體化得到個別半導體封裝件10。在一實施例中，單體化製程是晶圓切割製程，包括機械鋸切或雷射切割。如圖13所示，在一些實施例中，執行的切割製程切穿模塑結構17’的模製化合物230但不會切到互連塊400(即不切到互連塊400的包封體430)。

在示例性實施例中，上述製造方法是封裝製程的一部分，在晶圓切割製程之後可得到多個半導體封裝件10。在封裝製程的過程中，半導體封裝件結構10可以進一步安裝額外的封裝件、晶片/晶粒或其他電子元件。

根據本揭露，不同類型的互連塊或互連塊具有多於一種類型的TIVs可以應用或組裝成封裝件結構。圖15和圖16是說明根據本公開的一些示例性實施例的半導體封裝件的部分的示意性俯視圖。為了顯示互連塊相對於半導體晶粒的排列，其他元件例如重分佈層和連接件將被省略以供說明。

從圖15的俯視圖來看，在一些實施例中，封裝件15的模塑結構包括半導體晶粒1500、圍繞其排列的互連塊1510和1520，以及側向地包覆半導體晶粒1500和互連塊1510和1520的模製化合物1530。在一些實施例中，互連塊1510類似於前面段落中描述的互連塊135A，而互連塊1520類似於前面段落中描述的互連塊135E。在圖15中，包括TIVs 1510V的互連塊1510排列為陣列並被包封體1510E包裹。互連塊1520包括TIVs 1520V1、1520V2、1520V3，分別排列成行且被包封體1520E包裹。在圖15，一些實施例中，互連塊1510設置在半導體晶粒1500的相對兩側，而互連塊1520設置在半導體晶粒1500的另外相對兩側。從俯視示意圖來看，TIVs 1510V、1520V1、1520V2與1520V3排列成環包圍半導體晶粒1500的四側邊。

在一些實施例中，如圖16的俯視圖所示，封裝件16至少包括第一半導體晶粒1600A、第二半導體晶粒1600B、第三半導體晶粒1600C、互連塊1610、1620、1630、1640、1650、1660、1670圍繞半導體晶粒1600A、1600B、1600C排列以及模製化合物1690側向地包裹著半導體晶粒1600A、1600B、1600C和互連塊1610、1620、1630、1640、1650、1660、1670。互連塊可能類似於圖14A-圖14F和前面段落中描述的互連塊。在一些實施例中，包括L形排列的TIVs 1610V的互連塊1610設置在半導體晶粒1600A的角落附近，而包括TIVs 1620V和1630V的互連塊1620和1630都是設置在半導體晶粒1600A的四側。從俯視示意圖來看，TIVs 1610V、1620V、1630V排列成環包圍半導體晶粒1600A的四側邊。在圖16中，半導體晶粒1600B設置在互連塊1640和1650之間，設置在互連塊1610、1620和1670之間。在圖16中，半導體晶粒1600C是設置在互連塊1650和1660之間，且位於互連塊1670、1620、1610之間。在一些實施例中，互連塊1650包括TIVs 1650V1和更大的TIVs 1650V2(有更大的直徑)，互連塊1670包括TIVs 1670V1和更大的TIVs 1670V2(有更大的直徑)。從原理圖俯視圖來看，半導體晶粒1600B和1600C被TIVs 1610V、1620V、1640V、1650V1、1650V2、1660V、1670V1和1670V2包圍。

圖17是示出根據一些示例性實施例的半導體封裝件的示意性剖視圖。在圖17中，描述了半導體封裝件結構3，包括安裝在底部封裝件30上的頂部封裝件40以及電性連接兩者的導電連接件35。在一些實施例中，底部封裝件30為整合式扇出(InFO)封裝件，半導體封裝件結構3為InFO-疊層封裝件(InFO-PoP)結構。如圖13所示，InFO-PoP結構3包括填充在頂部封裝件40和底部封裝件30之間的底部填充劑材料36。在一些實施例中，頂部封裝件40包括堆疊晶粒410和420導線鍵合到基底400’的接觸點，並且模塑層440形成在基底400’之上包覆半導體晶粒410和420。在一些實施例中，晶粒410和420包括不同類型的晶片，可包括記憶體晶片和邏輯晶片。應當理解，晶粒410和420可以使用合適的方法例如連接線、凸塊或球柵陣列(BGA)球鍵合到基底 400’。在一些實施例中，晶粒410、420通過基底400’和導電連接件35電耦合到下面的底部封裝件30。

在一些實施例中，底部封裝件30可以按照前面段落中描述的製造流程製造，類似於圖13中所示的封裝件結構。參考圖17，在示例性實施例中，半導體封裝件30包括由模製化合物350側向地包裹的第一半導體晶粒310、第二半導體晶粒320、第一互連塊330和第二互連塊340。在一些實施例中，封裝件30包括位於模製化合物350相對的兩側上的上重分佈層360和下部重分佈層370，以及位於下部重分佈層370上的連接件380。在一些實施例中，第一半導體晶粒310和第二半導體晶粒320具有不同的功能或包含不同類型的晶片。在一些實施例中，第一半導體晶粒310的導電柱(接觸點)312具有比第二半導體晶粒320的導電柱(接觸點)322小的臨界尺寸。在一些實施例中，第一互連塊330中TIVs 332的尺寸(例如直徑)小於第二互連塊340中TIVs 342的尺寸(例如直徑)。在一些實施例中，為了匹配附近的晶粒的接觸點布局或接觸點尺寸，可安排不同類型的TIVs(不同的剖切面積尺寸、形狀或間距)或不同類型的互連塊。在一些實施例中，穿透互連塊330和340的TIVs 332和342與上部金屬化層360和下部重分佈層370物理性接觸。在一些實施例中，上部重分佈層360包括位於第一半導體晶粒310和第二半導體晶粒320之上的金屬散熱格圖案365，而散熱圖案365乃電性浮置，可作為輔助第一半導體晶粒310和第二半導體晶粒320散熱之用。

在一些實施例中，模製化合物350的材料不同於第一互連塊330的絕緣包封體334的材料並且不同於第二互連塊340的絕緣包封體344的材料。在一些實施例中，模製化合物350的材料包含填料，而絕緣包封體334的材料和/或絕緣包封體344的材料不包含填料或包含更小粒子尺寸的填料。在一些實施例中，互連塊330、340與模製化合物350之間存在介面SF。

通過分別形成互連塊和後續形成模製化合物，為修整製程和平坦化製程提供了更大的製程裕度以及材料的彈性選擇，並且改進了封裝件可靠度。對應於模製化合物的材料中包含的填料的粒子尺寸和互連塊中的包封體的材料，不含填料的絕緣模封材料提供了更好的填充能力，為平坦化製程之後提供平坦度更好的表面，進一步改善結構翹曲問題。

上述概述了幾個實施例中的特徵，以便本領域的技術人員可以更好地理解本公開的方面。本領域的技術人員應該理解，他們可以容易地使用本揭露作為設計或修改其他製程和結構的基礎以用於進行以達到與本文介紹的實施例相同的目的和/或實現相同的優點。本領域的技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且他們可以在不脫離本公開的精神和範圍的情況下對本文進行各種改變、替換和變更。

13:模塑結構

C1:載板

106P:晶種圖案

120:通孔

120B、120T:表面

130:包封體

135:互連塊

Claims

一種半導體封裝件，包括：第一重分佈層；半導體晶粒，設置於所述第一重分佈層上，其中所述半導體晶粒的主動表面面對所述第一重分佈層；互連塊，設置於所述第一重分佈層上與所述半導體晶粒旁邊，其中所述互連塊包括絕緣包封體和貫穿所述絕緣包封體的第一貫穿絕緣體通孔；以及模製化合物，設置於所述第一重分佈層上且側向地包裹環繞所述半導體晶粒和所述互連塊，其中所述互連塊與所述半導體晶粒透過位於其間的所述模製化合物間隔開來，所述第一貫穿絕緣體通孔透過所述絕緣包封體與所述模製化合物隔開，所述模製化合物接觸所述絕緣包封體而沒有接觸所述第一貫穿絕緣體通孔，以及其中所述第一貫穿絕緣體通孔與所述第一重分佈層電性連接。
如請求項1所述的半導體封裝件，其中所述絕緣包封體的材料不同於所述模製化合物的材料。
如請求項1所述的半導體封裝件，其中所述模製化合物完全覆蓋所述互連塊的側壁，所述互連塊的所述絕緣包封體與所述絕緣包封體周圍的所述模製化合物之間有介面存在。
如請求項1所述的半導體封裝件，更包括第二重分佈層設置在所述半導體晶粒的與所述主動表面相對的背側表面上、在所述互連塊之上和所述模製化合物之上，所述半導體晶粒和所述第一重分佈層與所述第二重分佈層是透過位於其間的所述互連塊的所述第一貫穿絕緣體通孔而電性連接。
如請求項4所述的半導體封裝件，其中所述第二重分佈層包括散熱圖案設置在所述半導體晶粒之上並且接觸所述半導體晶粒的半導體基底。
一種半導體封裝件，包括：第一重分佈層，其包括多個佈線層；半導體晶粒，位於所述第一分布層之上；互連塊，設置在所述半導體晶粒旁且位於所述第一重分佈層之上，其中所述互連塊包括包封體和延伸通過所述包封體的貫穿絕緣體通孔，且所述貫穿絕緣體通孔直接接觸所述第一重分佈層的所述多個佈線層中的至少一個；以及模製化合物，設置在所述半導體晶粒和所述互連塊之間，所述模製化合物接觸所述包封體而沒有接觸所述貫穿絕緣體通孔。
如請求項6所述的半導體封裝件，其中所述互連塊包括具有第一貫穿絕緣體通孔的第一互連塊與具有第二貫穿絕緣體通孔的第二互連塊，所述第一互連塊和所述第二互連塊設置在所述半導體晶粒的旁邊和周圍，所述第一貫穿絕緣體通孔的剖切面積尺寸不同於所述第二貫穿絕緣體通孔的剖切面積尺寸。
如請求項6所述的半導體封裝件，其中所述貫穿絕緣體通孔包括所述互連塊內的第一貫穿絕緣體通孔和第二貫穿絕緣體通孔，所述第一貫穿絕緣體通孔具有與所述第二貫穿絕緣體通孔不同的剖切面積尺寸。
如請求項6所述的半導體封裝件，其中所述模製化合物側向地包裹所述半導體晶粒和所述互連塊，在所述互連塊和所述模製化合物之間有介面存在。
一種半導體封裝件的製造方法，包括：形成互連塊，其中所述互連塊包括包封體與被所述包封體側向地包裹的貫穿絕緣體通孔；提供半導體晶粒在第一載板之上，所述半導體晶粒的主動表面面對所述第一載板；提供所述互連塊在所述第一載板上且在所述半導體晶粒旁邊；形成模製化合物在所述第一載板之上，包封所述半導體晶粒和所述互連塊形成模塑結構，所述模製化合物接觸所述包封體而沒有接觸所述貫穿絕緣體通孔；執行第一修整製程於所述模塑結構，直到暴露出所述貫穿絕緣體通孔；形成第一重分佈層在所述半導體晶粒之上和在所述互連塊之上，其中所述第一重分佈層與所述貫穿絕緣體通孔電性連接；將第二載板附加到所述第一重分佈層；從所述模塑結構中分離所述第一載板；執行第二修整製程於所述模塑結構，直到暴露出所述貫穿絕緣體通孔；以及形成第二重分佈層在所述半導體晶粒之上和在所述互連塊之上，其中所述第二重分佈層與所述貫穿絕緣體通孔電性連接。