[go: up one dir, main page]

TWI858350B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI858350B
TWI858350B TW111125993A TW111125993A TWI858350B TW I858350 B TWI858350 B TW I858350B TW 111125993 A TW111125993 A TW 111125993A TW 111125993 A TW111125993 A TW 111125993A TW I858350 B TWI858350 B TW I858350B
Authority
TW
Taiwan
Prior art keywords
conductive pattern
layer
pattern
bottom electrode
metal
Prior art date
Application number
TW111125993A
Other languages
English (en)
Other versions
TW202322391A (zh
Inventor
朴志雲
朴影根
李豪眞
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202322391A publication Critical patent/TW202322391A/zh
Application granted granted Critical
Publication of TWI858350B publication Critical patent/TWI858350B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭露一種半導體裝置，包括：基底；接觸結構，穿 透基底；底部電極，位於基底上且連接至接觸結構；介電層，遮蓋底部電極；以及頂部電極，位於底部電極上。介電層將頂部電極與底部電極分開。接觸結構包含下部導電圖案及下部導電圖案上的上部導電圖案。上部導電圖案包含植入有摻雜劑的第一金屬的氮化物。

Description

半導體裝置
[相關申請案的交叉引用]
此申請案主張2021年11月24日在韓國智慧財產局申請的韓國專利申請案第10-2021-0163735號的優先權，所述韓國專利申請案的揭露內容特此以全文引用的方式併入本文中。
本發明概念是關於一種半導體裝置及其製造方法，且更特定言之，是關於一種包含電容器的半導體裝置及其製造方法。
由於半導體裝置的較小大小、多功能性及/或低製造成本，因此半導體裝置在電子工業中具有重要作用。半導體裝置可包含於及/或分類為以下中的任一者：儲存邏輯資料的半導體記憶體裝置、處理邏輯資料的操作的半導體邏輯裝置以及具有記憶體及邏輯元件兩者的混合半導體裝置。
最近，對於電子產品的高速及低消耗的需求要求嵌入於電子產品中的半導體裝置應具有高操作速度及/或低操作電壓。為了滿足上述需求，半導體裝置已經更高度整合。半導體裝置的高度整合可導致半導體裝置的可靠性降低。然而，隨著電子工業的進步，已經愈來愈需要半導體裝置的高可靠性。因此，已進行用於增強半導體裝置的可靠性的各種研究。
本發明概念的一些實施例提供一種操作穩定性改良的半導體裝置及其製造方法。
本發明概念的一些實施例提供一種電性質增加的半導體裝置及其製造方法。
根據本發明概念的一些實施例，一種半導體裝置可包括：基底；接觸結構，至少部分地穿透基底，所述接觸結構包含下部導電圖案及下部導電圖案上的上部導電圖案，所述上部導電圖案包含植入有摻雜劑的第一金屬的氮化物；底部電極，位於基底上且連接至接觸結構；頂部電極，位於底部電極上；以及介電層，將頂部電極與底部電極分開。
根據本發明概念的一些實施例，一種半導體裝置可包括：裝置隔離圖案，界定半導體基底中的主動區；字元線，與半導體基底中的主動區交叉；第一雜質區，位於主動區中且位於字元線的一個側面上；第二雜質區，位於主動區中且位於字元線的另一側面上；位元線，與半導體基底交叉且連接至第一雜質區；著陸襯墊，位於第二雜質區上；儲存節點觸點，將著陸襯墊連接至第二雜質區；底部電極，位於著陸襯墊上；以及介電層，遮蓋底部電極。著陸襯墊可包含：第一導電圖案，包含第一金屬；第二導電圖案，位於第一導電圖案上且包含第二金屬的氮化物；以及介面層，位於第二導電圖案的頂部表面上。介面層可包含第二金屬的氮氧化物。
根據本發明概念的一些實施例，一種製造半導體裝置的方法可包括：在基底上形成金屬層；在金屬層上形成金屬氮化物 層；將摻雜劑植入至金屬氮化物層的上部部分中以形成介面層；將介面層、金屬氮化物層以及金屬層圖案化以形成接觸結構；在基底上形成模具層；形成穿透模具層的孔以暴露介面層的頂部表面；以及在孔中形成與介面層的頂部表面接觸的底部電極。底部電極可包含導電氧化物。
100、501:基底
110:基礎層
120:層間介電層
130:接觸結構
131:第一導電層
132、LPa:下部導電圖案
133:第二導電層
134、LPb:上部導電圖案
135:源極層
136、LPc:中間導電圖案
137:第三導電層
140:蝕刻終止層
150:犧牲層
152:嵌入介電圖案
210、210':底部電極
212、212':材料層
220:介電層
230:頂部電極
502:裝置隔離圖案
505:層間介電圖案
507:閘極介電層
509:儲存節點歐姆層
510:字元線覆蓋圖案
511:擴散終止層
511a:擴散終止圖案
512a:第一雜質區
512b:第二雜質區
521:第一間隔件
523:犧牲間隔件
525:第二間隔件
529:第二多晶矽層
530:位元線多晶矽圖案
530a:多晶矽遮罩圖案
531:位元線歐姆圖案
531a:歐姆層
532:位元線含金屬圖案
532a:含金屬層
537:位元線覆蓋圖案
537a:覆蓋層
541:下部嵌入介電圖案
552:第一著陸襯墊層
553:開口
554:第二著陸襯墊層
556:源極層
557:襯墊分離圖案
558:第三著陸襯墊層
559:第一覆蓋圖案
559a:第一覆蓋層
560:第二覆蓋圖案
560a:第二覆蓋層
A、B:部分
A-A'、B-B':線
ACT:主動區
BC:儲存節點觸點
BL:位元線
CAP:電容器
CH:接觸孔
DC:位元線觸點
dd:深度
EH:底部電極孔
GP:間隙區
GR:溝槽
LP:著陸襯墊
MP1:第一遮罩圖案
MP2:第二遮罩圖案
R:凹槽區
R1:第一凹槽區
SP:位元線間隔件
WL:字元線
X1:第一方向
X2:第二方向
X3:第三方向
圖1示出繪示根據本發明概念的一些實施例的半導體裝置的橫截面視圖。
圖2至圖6示出繪示圖1的部分A的放大視圖。
圖7示出繪示根據本發明概念的一些實施例的半導體裝置的橫截面視圖。
圖8至圖18示出繪示根據本發明概念的一些實施例的製造半導體裝置的方法的橫截面視圖。
圖19示出繪示根據本發明概念的一些實施例的半導體裝置的平面視圖。
圖20及圖21示出繪示根據本發明概念的一些實施例的半導體裝置的橫截面視圖。
圖22至圖33示出繪示根據本發明概念的一些實施例的製造半導體裝置的方法的橫截面視圖。
下文現將參考隨附圖式描述根據本發明概念的半導體裝 置，其中相同附圖標號貫穿全文指代相同元件。就此而言，本實施例可具有不同形式且不應解釋為限於本文中所闡述的描述。在整個圖式中，為方便解釋及清楚起見，可放大圖式中所示出的各構成元件的大小或厚度。
諸如「第一」及「第二」的術語在本文中僅用於描述各種構成元件，但構成元件不應受術語限制。此類術語僅出於區分一個構成元件與另一組成元件的目的而使用。
當術語「約」或「實質上」在本說明書中結合數值使用時，意欲相關聯數值包含圍繞所陳述數值的製造或操作容限(例如，±10%)。此外，當字「大體上」及「實質上」與幾何形狀結合使用時，意欲不要求幾何形狀的精確度，但形狀的寬容度在本揭露內容的範圍內。此外，無論數值或形狀是否修飾為「約」或「實質上」，應理解此等值及形狀均應視為包含圍繞所陳述數值或形狀的製造或操作容限(例如，±10%)。
圖1示出繪示根據本發明概念的一些實施例的半導體裝置的橫截面視圖。圖2及圖3示出繪示圖1的部分A的放大視圖。
參考圖1，可提供基底100。基底100可包含基礎層110及基礎層110上的層間介電層120。
基礎層110可為(及/或包含)半導體基底、半導體晶圓、半導體層及/或類似者中的至少一者。舉例而言，基礎層110可為單晶矽基底或多晶矽基底。替代地，基礎層110可包含半導體基底，諸如鍺(Ge)及/或矽鍺(Si-Ge)基底。
雖然未繪示，但基礎層110可具備諸如電晶體的半導體元件。舉例而言，在一些實例中，裝置隔離層可安置於基礎層110 中。裝置隔離層可界定基礎層110中的主動區。基礎層110可具備嵌入於其中的字元線。字元線可藉由閘極介電層及覆蓋圖案與基礎層110絕緣。源極/汲極區可經提供以包含安置於字元線中的各者的相對側上的基礎層110中的雜質區。位元線可電連接至雜質區，所述雜質區中的各者設置於字元線的一個側面上。然而，實例實施例不限於此，且基礎層110可具備半導體元件、電子元件、佈線、電路及/或類似者中的一或多者。
層間介電層120可安置於基礎層110上。層間介電層120可包含介電材料。在一些實例中，層間介電層120可包含材料的複合物，所述材料的複合物包含於基礎層110中。舉例而言，當基礎層110由矽(Si)基底形成(及/或包含矽(Si)基底)時，層間介電層120可包含氧化矽(SiO)、氮化矽(SiN)及/或氮氧化矽(SiON)中的至少一者。
層間介電層120可在其中具備接觸結構130。接觸結構130可設置於豎直地穿透層間介電層120的孔中。接觸結構130中的各者可穿透層間介電層120以連接至基礎層110。舉例而言，接觸結構130可電連接至基礎層110的半導體元件。舉例而言，接觸結構130可電連接至對應雜質區。在一些實例中，對應雜質區可不連接至設置於基礎層110中的字元線。接觸結構130的詳細實例組態將在下文中詳細地論述。
蝕刻終止層140可安置於層間介電層120上。蝕刻終止層140可為(及/或包含)介電層。舉例而言，當基礎層110由矽(Si)基底形成(及/或包含矽(Si)基底)時，蝕刻終止層140可包含氮化矽(SiN)層、氮化矽硼(SiBN)層、氮化矽碳(SiCN) 層及/或其多層中的至少一者。
蝕刻終止層140可在其上設置底部電極210。底部電極210可穿透蝕刻終止層140以對應地接觸接觸結構130。底部電極210可各自具有柱形狀。舉例而言，當以平面視圖查看時，底部電極210可具有圓形栓塞形狀。在一些實例中，當以平面視圖查看時，底部電極210可經安置以構成蜂巢形狀。舉例而言，六個底部電極210可經安置以構成圍繞(例如，一個)底部電極210的六角形狀。替代地，當以平面視圖查看時，底部電極210可經安置以構成網格形狀。然而，實例實施例不限於此，且底部電極210的平面配置可不同地改變。底部電極210可為(及/或包含)氧化物電極。舉例而言，氧化物電極可由金屬氧化物形成且由於其高導電性能夠用作電極。舉例而言，底部電極210可包含釕酸鍶(SrRuO3)及/或摻雜有鉭(Ta)的氧化錫(SnO2)中的至少一者。替代地，底部電極210可包含金屬、金屬氧化物及/或摻雜多晶矽中的至少一者。
雖然未繪示，但支撐圖案(未繪示)可設置於相鄰底部電極210之間。支撐圖案可將相鄰底部電極210彼此連接，且因此相鄰底部電極210可由支撐圖案支撐。支撐圖案可為(及/或包含)介電材料層，例如，氮化矽(SiN)層、氮化矽硼(SiBN)層、氮化矽碳(SiCN)層及/或其多層。在一些實例中，可省略支撐圖案。
介電層220可安置於底部電極210上。介電層220可具有均勻厚度以遮蓋底部電極210的表面。當支撐圖案設置於底部電極210之間時，介電層220可具有均勻厚度以遮蓋支撐圖案的表面。介電層220可包含介電材料。介電層220可包含高k介電 材料。舉例而言，介電層220可包含金屬氧化層(諸如氧化鋁(Al2O3))層及/或包含所述金屬氧化層的多層。
頂部電極230可安置於介電層220上。頂部電極230可包含例如氮化鈦(TiN)、金屬(諸如鎢(W))、雜質摻雜多晶矽、其多層及/或類似者中的至少一者。底部電極210、介電層220以及頂部電極230可構成多個電容器CAP。
底部電極210可經由接觸結構130連接至基礎層110的半導體元件。舉例而言，接觸結構130可為將半導體元件連接至電容器CAP的連接結構。以下將詳細地描述單一接觸結構130的實例。
參考圖1及圖2，各接觸結構130可包含下部導電圖案132及上部導電圖案134。
下部導電圖案132可填充形成於層間介電層120中的孔的下部部分。下部導電圖案132可連接至基礎層110的半導體元件。下部導電圖案132可包含第一金屬。舉例而言，第一金屬可包含鎢(W)。替代地，下部導電圖案132可包含摻雜雜質的多晶矽、氮化鈦(TiN)及/或鎢(W)中的至少一者。
上部導電圖案可134安置於下部導電圖案132上。上部導電圖案134可填充形成於層間介電層120中的孔的上部部分。上部導電圖案134可具有平板形狀。上部導電圖案134可與下部導電圖案132接觸。舉例而言，上部導電圖案134可具有與下部導電圖案132的整個頂部表面接觸的底部表面。上部導電圖案134可與一個底部電極210接觸。舉例而言，上部導電圖案134可具有與一個底部電極210的整個底部表面接觸的頂部表面。上部導 電圖案134可將底部電極210與下部導電圖案132分開。上部導電圖案134可具有大於約10埃的厚度。舉例而言，上部導電圖案134可具有約10埃至約30埃的厚度。
上部導電圖案134可包含導電金屬氮化物。舉例而言，上部導電圖案134可包含第二金屬的氮化物。第二金屬可與第一金屬不同。舉例而言，第二金屬可包含鈦(Ti)及/或上部導電圖案134可包含氮化鈦(TiN)。上部導電圖案134可更含有摻雜劑。舉例而言，上部導電圖案134可由植入有摻雜劑的第二金屬的氮化物形成。摻雜劑可為具有與第二金屬的價電子數目不同的價電子數目的材料。舉例而言，摻雜劑可包含鈮(Nb)、鉭(Ta)、釩(V)及/或類似者。
根據一些實施例，如圖3中所示出，上部導電圖案134可更含有氧(O)。氧可為自底部電極210擴散至上部導電圖案134中的材料，所述底部電極為氧化物電極。因此，氧濃度可隨著距上部導電圖案134與底部電極210之間的介面的距離增加而降低。舉例而言，氧濃度可在自上部導電圖案134的頂部表面的朝內方向上降低。氧可自底部電極210擴散至上部導電圖案134的深度dd，且深度dd可小於上部導電圖案134的厚度。上部導電圖案134的厚度可設定為大於氧的擴散深度dd。因此，可減輕及/或防止氧擴散至下部導電圖案132中。舉例而言，上部導電圖案134可為用於阻隔氧自底部電極210擴散至下部導電圖案132中且減輕及/或防止電阻的降低的介面層。然而，實例實施例不限於此。基於用於形成底部電極210的製程，氧濃度在上部導電圖案134中的某一區中可為均勻的。替代地，如圖2中所示出，基於用於形成底部 電極210的製程及/或上部導電圖案134及/或底部電極210的材料，沒有氧可擴散至上部導電圖案134且沒有氧原子可實質上含於上部導電圖案134中。
在圖3中，上部導電圖案134經示出以具有在視覺上顯而易見的氧擴散區，但此並非意謂氧擴散部分為與上部導電圖案134分開的組件。舉例而言，氧擴散區可為氧濃度與上部導電圖案134中的任何其他區的氧濃度不同的區域，且上部導電圖案134的氧擴散區與上部導電圖案134的任何其他區之間可不提供可視介面。
根據本發明概念的一些實施例，上部導電圖案134可植入具有與包含於上部導電圖案134中的第二金屬不同的價電子數目的摻雜劑。因此，底部電極210與接觸結構130之間的電荷及/或導電性的量可增加。半導體裝置可因此在電性質方面改良。
在一些實例實施例中，由於底部電極210由氧化物電極形成，因此氧原子可擴散至上部導電圖案134中且氧擴散可增加上部導電圖案134的電阻。然而，根據本發明概念的一些實施例，上部導電圖案134可植入有摻雜劑，所述摻雜劑可增加電荷及/或導電性的量。因此，緩解歸因於氧擴散而導致的上部導電圖案134的電阻的降低可為可能的。另外，由於上部導電圖案134含有自底部電極210擴散的氧，因此減輕及/或防止氧擴散至僅由第一金屬形成的下部導電圖案132中可為可能的。因此，下部導電圖案132可防止歸因於第一金屬的氧化物的形成而導致的電阻增加及/或電短路。因此，半導體裝置可增加電性質及驅動可靠性。
圖4至圖6示出繪示根據本發明概念的一些實施例的半 導體裝置的圖1中所描繪的部分A的放大視圖。在以下實施例中，將與參考圖1至圖3所論述的組件相同及/或實質上類似的組件以相同附圖標號分配於此，且為便於說明將省略或簡略其重複解釋。以下描述將專注於圖1至圖3的實施例與下文所描述的其他實施例之間的差異。
參考圖1及圖4，各接觸結構130可具有下部導電圖案132、中間導電圖案136以及上部導電圖案134。
中間導電圖案136可設置於下部導電圖案132與上部導電圖案134之間。中間導電圖案136可具有平板形狀。中間導電圖案136可與下部導電圖案132接觸。舉例而言，中間導電圖案136可具有與下部導電圖案132的整個頂部表面接觸的底部表面。中間導電圖案136可與上部導電圖案134接觸。舉例而言，中間導電圖案136可具有與上部導電圖案134的整個底部表面接觸的頂部表面。中間導電圖案136可將上部導電圖案134與下部導電圖案132分開。上部導電圖案134可具有大於約30埃的厚度。
中間導電圖案136可由與上部導電圖案134的材料類似的材料形成。舉例而言，中間導電圖案136及上部導電圖案134可共用第二金屬。舉例而言，中間導電圖案136可包含第二金屬的氮化物。中間導電圖案136可包含氮化鈦(TiN)。上部導電圖案134可更含有摻雜劑，且中間導電圖案136可不含有摻雜劑。中間導電圖案136可由未植入有摻雜劑的第二金屬的氮化物形成，且上部導電圖案134可由植入有摻雜劑的第二金屬的氮化物形成。舉例而言，中間導電圖案136可由第二金屬的氮化物形成，且上部導電圖案134可對應於藉由將摻雜劑植入至中間導電圖案136 的上部部分中形成的介面層。儘管示出為明顯不同，但實例實施例不限於此。舉例而言，在一些實例實施例中，摻雜劑濃度可隨著距上部導電圖案134與底部電極210之間的介面的距離增加而降低。
中間導電圖案136可不含有氧(O)。氧可為自底部電極210擴散至上部導電圖案134中的材料，所述材料為氧化物電極。在此組態中，氧可藉由上部導電圖案134阻隔且可不擴散至中間導電圖案136中。
根據一些實施例，如圖5中所示出，上部導電圖案134可更含有氧(O)。氧濃度可隨著距上部導電圖案134與底部電極210之間的介面的距離增加而降低。舉例而言，氧濃度可在自上部導電圖案134的頂部表面朝向上部導電圖案134的內部的方向上降低。氧可自底部電極210擴散至上部導電圖案134的深度dd，且深度dd可小於上部導電圖案134的厚度。上部導電圖案134的厚度可設定為大於氧的擴散深度dd。因此，可減輕及/或防止氧擴散至中間導電圖案136中。舉例而言，上部導電圖案134可為用於阻隔氧自底部電極210擴散至下部導電圖案132中且減輕及/或防止電阻降低的介面層。
替代地，如圖6中所示出，氧自底部電極210至上部導電圖案134中的擴散深度dd可與上部導電圖案134的厚度相同。舉例而言，氧可擴散至整個上部導電圖案134中。
圖7示出繪示根據本發明概念的一些實施例的半導體裝置的橫截面視圖。
參考圖7，底部電極210'可各自具有中空杯形狀及/或圓柱形形狀。舉例而言，底部電極210'可各自包含底面部分及側壁部 分，所述側壁部分沿著底面部分的邊緣自底面部分豎直地延伸。底部電極210'的底面部分可與接觸結構130的上部導電圖案134接觸。
雖然未繪示，但支撐圖案可設置於相鄰底部電極210'之間。支撐圖案可插入於底部電極210'的外部側壁之間。
介電層220可共形地遮蓋底部電極210'。舉例而言，介電層220不僅可遮蓋底部電極210'的外部側壁且亦遮蓋內部側壁。介電層220可與底部電極210'的內部側壁接觸。
頂部電極230可遮蓋底部電極210'。頂部電極230可延伸至底部電極210'的內部空間中。舉例而言，在介電層220上，頂部電極230的部分可填充底部電極210'的內部空間。
其他組態可與參考圖1至圖6所論述的組態相同及/或實質上類似。
圖8及圖18示出繪示根據本發明概念的一些實施例的製造半導體裝置的方法的橫截面視圖。圖8至圖16示出繪示根據本發明概念的一些實施例的製造半導體裝置的方法的橫截面視圖。圖17示出繪示圖16的部分B的放大視圖。圖18示出繪示根據本發明概念的一些實施例的製造半導體裝置的方法的橫截面視圖。
參考圖8，可形成基礎層110。舉例而言，基礎層110可藉由在半導體基底上形成半導體元件及形成遮蓋半導體元件的介電層來形成。
第一導電層131可形成於基礎層110上。第一導電層131可藉由將第一金屬沈積於基礎層110上來形成。舉例而言，第一金屬可包含鎢(W)。另外(及/或替代地)，第一導電層131可包 含選自摻雜雜質的多晶矽、氮化鈦(TiN)及/或類似者中的至少一者。
第二導電層133可形成於第一導電層131上。第二導電層133可藉由在第一導電層131上沈積第二金屬的氮化物來形成。第二金屬可與第一金屬不同。舉例而言，第二金屬可包含鈦(Ti)。第二導電層133可包含氮化鈦(TiN)。
參考圖9，源極層135可形成於第二導電層133上。源極層135可包含摻雜劑的化合物，所述摻雜劑將摻雜至第二導電層133中。摻雜劑可為具有與第二金屬的價電子數目不同的價電子數目的材料。舉例而言，摻雜劑可包含鈮(Nb)、鉭(Ta)、釩(V)及/或類似者中的至少一者。源極層135可包含例如氧化鈮(Nb2O5)。
參考圖10，可(例如，在源極層135上)執行退火製程。退火製程可驅動摻雜劑材料(例如，鈮(Nb)元素)自源極層135擴散至第二導電層133中。摻雜劑材料可自源極層135與第二導電層133之間的介面擴散至第二導電層133中。當摻雜劑材料擴散至第二導電層133的上部部分中時，第二導電層133的上部部分可轉換成第三導電層137且第二導電層133的下部部分可保留。舉例而言，第三導電層137可對應於藉由對第二導電層133執行表面處理製程形成的介面層。第三導電層137可包含植入有摻雜劑的第二金屬的氮化物。
根據一些實施例，如圖11中所示出，退火製程可持續直至摻雜劑材料擴散至整個第二導電層133中為止。舉例而言，整個第二導電層133可轉換成第三導電層137，及/或第二導電層133 可在退火製程之後不保留。下文將描述圖11的實施例，但如圖10的實施例，僅第二導電層133的上部部分可用以形成第三導電層137以便在退火製程之後留下第二導電層133的下部部分。
隨後，可移除源極層135。舉例而言，平坦化、洗滌及/或蝕刻處理可用以移除源極層135。
參考圖12，第一導電層131及第三導電層137可經圖案化以形成接觸結構130。舉例而言，遮罩圖案可形成於第三導電層137上，且接著遮罩圖案可用作蝕刻遮罩以依序蝕刻第三導電層137及第一導電層131。第三導電層137可經圖案化以形成上部導電圖案134，且第一導電層131可經圖案化以形成下部導電圖案132。如圖10的實施例中所繪示，當第二導電層133的下部部分保留時，第二導電層133可經圖案化以形成中間導電圖案(參見圖4的136)。
參考圖13，層間介電層120可形成於基礎層110上。層間介電層120可藉由在基礎層110上塗佈及/或沈積介電材料來形成。在一些實例實施例中，介電材料的塗佈及/或沈積可包含介電材料的拋光及/或平坦化。在基礎層110上，層間介電層120可環繞接觸結構130。基底100可由基礎層110、接觸結構130以及層間介電層120構成。
蝕刻終止層140可形成於層間介電層120及接觸結構130上。
圖9至圖13描繪摻雜劑擴散至第二導電層133中以形成第三導電層137且第三導電層137經圖案化以形成接觸結構130，但實例實施例不限於此。根據一些實施例，在圖8的所得結構上， 第一導電層131及第二導電層133可經圖案化以形成下部導電圖案132及下部導電圖案132上的初步上部導電圖案，層間介電層120可形成於基礎層110上以環繞下部導電圖案132及初步上部導電圖案，源極層135可形成於層間介電層120上，源極層135可經受退火製程以將摻雜劑材料擴散至上部導電圖案中以形成上部導電圖案134，且接著源極層135可經移除以形成接觸結構130。當摻雜劑材料僅擴散至初步上部導電圖案的上部部分中以形成上部導電圖案134時，剩餘初步上部導電圖案的下部部分可構成中間導電圖案136。
參考圖14，犧牲層150可形成於蝕刻終止層140上。犧牲層150可由(例如)氧化矽(SiO2)、氮化矽(SiN)、氮化矽硼(SiBN)、氮化矽碳(SiCN)及/或類似者形成。
可依序蝕刻犧牲層150及蝕刻終止層140以形成暴露接觸結構130的底部電極孔EH。舉例而言，遮罩圖案可形成於犧牲層150上，且接著遮罩圖案可用作蝕刻遮罩以執行蝕刻製程。底部電極孔EH可暴露上部導電圖案134的頂部表面。
參考圖15，底部電極(參見圖1的210)可形成於底部電極孔EH中。舉例而言，材料層212可堆疊於基底100的整個表面上。材料層212可包含氧化物導電材料。舉例而言，材料層212可包含釕酸鍶(SrRuO3)及/或摻雜有鉭(Ta)的氧化錫(SnO2)中的至少一者。
參考圖16及圖17，由於材料層212包含氧化物，因此當形成底部電極(參見圖1的210)時，氧可自材料層212(及/或由材料層212形成的底部電極210)擴散至接觸結構130。舉例而言， 材料層212(及/或底部電極210)中的氧可擴散至接觸結構130的上部導電圖案134。氧的濃度可隨著距材料層212與上部導電圖案134(例如，距上部導電圖案134的頂部表面)之間的介面的距離增加而降低。
根據本發明概念的一些實施例，上部導電圖案134可植入有摻雜劑且可增加電荷的量。因此，緩解歸因於在形成底部電極210時發生的氧擴散而導致的上部導電圖案134的電阻的降低可為可能的。另外，上部導電圖案134可抑制及/或防止氧擴散至僅由第一金屬形成的下部導電圖案132中，且可保護及/或防止下部導電圖案132歸因於第一金屬的氧化物的形成而導致的電短路及電阻增加。
返回參考圖1，材料層212可經受回蝕製程以在對應底部電極孔EH中形成底部電極210。在回蝕製程中，可自犧牲層150的頂部表面部分地移除材料層212，且可暴露犧牲層150的頂部表面。在回蝕製程中，在對應底部電極孔EH中，材料層212可彼此劃分以形成經塑形如柱狀的底部電極210。可隨後移除犧牲層150，且介電層220及上部電極230可形成於底部電極210之間的間隙中。
舉例而言，介電層220可形成於基底100的整個表面上。介電層220可經形成以在蝕刻終止層140的頂部表面及底部電極210的暴露表面上具有均勻的厚度。
頂部電極230可形成於介電層220上。舉例而言，頂部電極230可藉由在基底100的整個表面上沈積或塗佈導電材料來形成。
根據一些實施例，如圖18中所示出，材料層212'可沈積於圖14的所得結構上。材料層212'可共形地遮蓋底部電極孔EH的內側表面及底部表面。隨後，介電層可經形成以填充底部電極孔EH且遮蓋材料層212'，且接著可對介電層執行平坦化製程。平坦化製程可持續直至暴露犧牲層150的頂部表面為止。平坦化製程可將材料層212'劃分成對應底部電極孔EH中的底部電極(參見圖7的210')，所述底部電極210經塑形如中空杯或圓柱形。此後，可移除介電層及犧牲層150。在此情況下，底部電極210'可如圖7中所示出而形成。
圖19示出繪示根據本發明概念的一些實施例的半導體裝置的平面視圖。圖20示出沿著繪示根據本發明概念的一些實施例的半導體裝置的圖19的線A-A'及線B-B'截取的橫截面視圖。
參考圖19及圖20，基底501可在其中提供界定主動區ACT的裝置隔離圖案502。主動區ACT中的各者可具有隔離形狀。主動區ACT可各自具有在以平面視圖查看時在第一方向X1上延伸的條形狀。當以平面視圖查看時，主動區ACT可對應於由裝置隔離圖案502環繞的基底501的部分。基底501可包含半導體材料。主動區ACT可彼此平行地配置，以使得主動區ACT中的一者可具有鄰近於主動區ACT中的相鄰一者的中心的末端部分。
字元線WL可延行跨越主動區ACT。字元線WL可安置於形成於裝置隔離圖案502及主動區ACT中的溝槽GR中。字元線WL可平行於與第一方向X1相交的第二方向X2。字元線WL可由導電材料形成。閘極介電層507可安置於字元線WL及各溝槽GR的內部表面中的各者之間。儘管未繪示，但溝槽GR可使其 底部表面位於裝置隔離圖案502中相對較深且在主動區ACT中相對較淺。閘極介電層507可包含熱氧化物、氮化矽(SiN)、氮氧化矽(SiON)、高k介電及/或類似者中的至少一者。字元線WL中的各者可具有彎曲底部表面。
第一雜質區512a可安置於一對字元線WL之間的主動區ACT中，且一對第二雜質區512b可安置於主動區ACT的相對邊緣部分中。第一雜質區512a及第二雜質區512b可摻雜有例如n型雜質。第一雜質區512a可對應於共同汲極區，且第二雜質區512b可對應於源極區。電晶體可由字元線WL中的一者及鄰近第一雜質區512a及第二雜質區512b構成。當字元線WL安置於溝槽GR中時，字元線WL中的各者可在其下具有通道區，所述通道區的通道長度在有限平面區域內增加。因此，可最小化短通道效應。
字元線WL可具有低於比主動區ACT的頂部表面的頂部表面。字元線覆蓋圖案510可安置於字元線WL中的各者上。字元線覆蓋圖案510可具有沿著字元線WL的縱向方向延伸的線性形狀，且可遮蓋字元線WL的整個頂部表面。溝槽GR可使內部空間不由字元線WL佔據，且字元線覆蓋圖案510可填充溝槽GR的未佔據內部空間。字元線覆蓋圖案510可由例如氮化矽(SiN)層形成。
層間介電圖案505可安置於基底501上。層間介電圖案505可包含氧化矽(SiO)層、氮化矽(SiN)層、氮氧化矽(SiON)層、其多層及/或類似者中的至少一者。層間介電圖案505可經形成以具有島狀物形狀，當以平面視圖查看時所述島狀物形狀彼此間隔開。層間介電圖案505可經形成以同時遮蓋兩個鄰近主動區 ACT的末端部分。
基底501、裝置隔離圖案502以及字元線覆蓋圖案510的上部部分可部分地凹入以形成凹槽區R。當以平面視圖查看時，凹槽區R可構成網格形狀。凹槽區R可具有與層間介電圖案505的側壁對準的側壁。
位元線BL可安置於層間介電圖案505上。位元線BL可延行跨越字元線覆蓋圖案510及字元線WL。如圖19中所揭露，位元線BL可平行於與第一方向X1及第二方向X2相交的第三方向X3。位元線BL可各自包含依序堆疊的位元線多晶矽圖案530、位元線歐姆圖案531以及位元線含金屬圖案532。位元線多晶矽圖案530可包含摻雜雜質的多晶矽或未摻雜雜質的多晶矽。位元線歐姆圖案531可包含金屬矽化物層。位元線含金屬圖案532可包含選自金屬(例如，鎢(W)、鈦(Ti)、鉭(Ta)及/或類似者)及導電金屬氮化物(例如，氮化鈦(TiN)、氮化鉭(TaN)、鎢氮化物(WN)及/或類似者)中的至少一者。位元線覆蓋圖案537可安置於位元線BL中的各者上。位元線覆蓋圖案537可由諸如氮化矽(SiN)的介電材料形成。
位元線觸點DC可安置於與位元線BL相交的凹槽區R中。位元線觸點DC可包含摻雜雜質的多晶矽或未摻雜雜質的多晶矽。當以(如圖20中所繪示的)沿著線B-B'截取的橫截面視圖查看時，位元線觸點DC的側壁可與層間介電圖案505的側壁接觸。當以(如圖19中所繪示的)平面視圖查看時，位元線觸點DC可具有與層間介電圖案505接觸的凹面側表面。位元線觸點DC可將第一摻雜質區512a電連接至位元線BL。
下部嵌入介電圖案541可安置於在其中安置位元線觸點DC的凹槽區R的未佔據部分中。下部嵌入介電圖案541可由諸如氧化矽(SiO)層、氮化矽(SiN)層、氮氧化矽(SiON)層、其多層及/或類似者的介電質形成。
儲存節點觸點BC可安置於一對相鄰位元線BL之間。儲存節點觸點BC可彼此間隔開。儲存節點觸點BC可包含摻雜雜質的多晶矽或未摻雜雜質的多晶矽。儲存節點觸點BC可具有凹面頂部表面。在一些實例實施例中，介電柵(未繪示)可安置於儲存節點觸點BC之間及位元線BL之間。
位元線間隔件SP可插入於位元線BL與儲存節點觸點BC之間。位元線間隔件SP可包含跨越間隙區GP彼此間隔開的第一間隔件521及第二間隔件525。間隙區GP可稱為氣隙。第一間隔件521可遮蓋位元線BL的側壁及位元線覆蓋圖案537的側壁。第二間隔件525可鄰近於儲存節點觸點BC。第一間隔件521及第二間隔件525可包含相同材料。舉例而言，第一間隔件521及第二間隔件525可包含氮化矽(SiN)層。
在一些實例實施例中，第二間隔件525可具有與第一間隔件521的底部表面齊平及/或低於第一間隔件521的底部表面的底部表面。第二間隔件525可具有頂端，所述頂端的層級低於第一間隔件521的頂端的層級。此類組態可增加將在下文論述的著陸襯墊LP的形成裕度。因此，可防止著陸襯墊LP及儲存節點觸點BC彼此斷開連接。第一間隔件521可延伸以遮蓋位元線觸點DC的側壁及凹槽區R的側壁及底部表面。舉例而言，可將第一間隔件521插入於位元線觸點DC與下部嵌入介電圖案541之間、 字元線覆蓋圖案510與下部嵌入介電圖案541之間、基底501與下部嵌入介電圖案541之間以及裝置隔離圖案502與下部嵌入介電圖案541之間。
儲存節點歐姆層509可安置於儲存節點觸點BC上。儲存節點歐姆層509可包含例如金屬矽化物。儲存節點歐姆層509、第一間隔件521及第二間隔件525，以及位元線覆蓋圖案537可共形地用擴散終止圖案511a遮蓋，所述擴散終止圖案511a的厚度為均勻的。擴散終止圖案511a可包含金屬氮化物。舉例而言，擴散終止圖案511a可包含氮化鈦(TiN)層及/或氮化鉭(TaN)層中的至少一者。
著陸襯墊LP可安置於擴散終止圖案511a上。著陸襯墊LP可具有上部部分，所述上部部分遮蓋位元線覆蓋圖案537的頂部表面且具有大於儲存節點觸點BC的寬度的寬度。著陸襯墊LP的中心可在第二方向X2上遠離儲存節點觸點BC的中心移位。位元線BL的一部分可與著陸襯墊LP豎直地重疊。位元線覆蓋圖案537可具有與著陸襯墊LP重疊的上部側壁。
著陸襯墊LP可對應於圖1的接觸結構130。舉例而言，著陸襯墊LP可各自具有下部導電圖案LPa(其對應於圖1及圖2的132)及上部導電圖案LPb(其對應於圖1及圖2的134)。
下部導電圖案LPa可為著陸襯墊LP的下部部分。下部導電圖案LPa可連接至位元線BL。下部導電圖案LPa可包含第一金屬，諸如鎢(W)。
上部導電圖案LPb可安置於下部導電圖案LPa上。上部導電圖案LPb可為著陸襯墊LP的上部部分。舉例而言，上部導電 圖案LPb可位於比擴散終止圖案511a的層級更高的層級處。上部導電圖案LPb可具有平板形狀。上部導電圖案LPb可與下部導電圖案LPa接觸。上部導電圖案LPb可與一個底部電極210接觸。上部導電圖案LPb可將底部電極210與下部導電圖案LPa分開。上部導電圖案LPb可具有大於約10埃的厚度。
上部導電圖案LPb可包含第二金屬的氮化物。第二金屬可與第一金屬不同。舉例而言，第二金屬可包含鈦(Ti)。上部導電圖案LPb可包含氮化鈦(TiN)。上部導電圖案LPb可更含有摻雜劑。舉例而言，上部導電圖案LPb可由植入有摻雜劑的第二金屬的氮化物形成。摻雜劑可為具有與第二金屬不同的價電子數目的材料。舉例而言，摻雜劑可包含鈮(Nb)、鉭(Ta)及/或釩(V)中的至少一者。
根據一些實施例，上部導電圖案LPb可更含有氧(O)。氧可為例如自由氧化物電極形成的底部電極210的上部導電圖案LPb的擴散。因此，氧濃度可隨著距上部導電圖案LPb與底部電極210之間的介面的距離增加而降低。氧可自底部電極210擴散至上部導電圖案LPb中的深度(例如，圖5、圖6以及圖17的dd)，且深度dd可小於上部導電圖案LPb的厚度。因此，氧可不擴散至下部導電圖案LPa中。舉例而言，上部導電圖案LPb可為用於阻隔氧自底部電極210擴散至下部導電圖案LPb中且防止電阻降低的介面層。
根據本發明概念的一些實施例，上部導電圖案LPb可植入具有與包含於上部導電圖案LPb中的第二金屬不同的價電子數目摻雜劑，且因此上部導電圖案LPb可增加電荷的量。因此，增 加上部導電圖案LPb的導電性及/或緩解歸因於氧擴散導致的上部導電圖案LPb的電阻降低可為可能的。因此，半導體裝置可在電性質方面改良。
根據一些實施例，如圖21中所繪示，中間導電圖案LPc(其對應於圖5及圖6的136)可設置於下部導電圖案LPa與上部導電圖案LPb之間。中間導電圖案LPc可具有平板形狀。中間導電圖案LPc可與下部導電圖案LPa接觸。中間導電圖案LPc可與上部導電圖案LPb接觸。中間導電圖案LPc可將上部導電圖案LPb與下部導電圖案LPa分開。上部導電圖案LPb可具有大於約30埃的厚度。
中間導電圖案LPc可由與上部導電圖案LPb的材料類似的材料形成。舉例而言，中間導電圖案LPc可包含第二金屬的氮化物。第二金屬可與第一金屬不同。舉例而言，第二金屬可包含鈦(Ti)。中間導電圖案LPc可包含氮化鈦(TiN)。中間導電圖案LPc可不含有摻雜劑。中間導電圖案LPc可由未植入有摻雜劑的第二金屬的氮化物形成。舉例而言，中間導電圖案LPc可由第二金屬的氮化物形成，且上部導電圖案LPb可對應於藉由將摻雜劑植入至中間導電圖案LPc的上部部分中形成的介面層。
中間導電圖案LPc可不含有氧(O)。氧可為自底部電極210擴散至上部導電圖案LPb中的材料，所述底部電極由氧化物電極形成。氧可藉由上部導電圖案LPb阻隔且可不擴散至中間導電圖案LPc中。
襯墊分離圖案557可插入於著陸襯墊LP之間。襯墊分離圖案557可對應於圖1的層間介電層120。襯墊分離圖案557可 包含例如氮化矽(SiN)層、氧化矽(SiO)層、氮氧化矽(SiON)層、其多層及/或類似者。襯墊分離圖案557可界定間隙區GP的頂端。
在襯墊分離圖案557上，第一覆蓋圖案559可設置於相鄰著陸襯墊LP之間。第一覆蓋圖案559可經塑形如襯裡及/或可用第二覆蓋圖案560填充。第一覆蓋圖案559及第二覆蓋圖案560可獨立地包含介電材料，諸如氮化矽(SiN)層、氧化矽(SiO)層、氮氧化矽(SiON)層、其多層及/或類似者。第一覆蓋圖案559可具有大於第二覆蓋圖案560的孔隙率的孔隙率。
底部電極210可安置於對應著陸襯墊LP上。底部電極210可對應於參考圖1至圖7所論述的底部電極210。底部電極210可為例如圓筒形電極或圓柱形電極。底部電極210可包含氧化物電極。舉例而言，底部電極210可包含釕酸鍶(SrRuO3)及/或摻雜有鉭(Ta)的氧化錫(SnO2)中的至少一者。替代地，底部電極210可包含金屬、金屬氧化物及/或摻雜多晶矽。
底部電極210可在其間提供蝕刻終止層140，所述蝕刻終止層140遮蓋襯墊分離圖案557的頂部表面及第一覆蓋圖案559及第二覆蓋圖案560的頂部表面。蝕刻終止層140可包含介電材料層，諸如氮化矽(SiN)層、氧化矽(SiO)層、氮氧化矽(SiON)層及/或類似者中的至少一者。介電層220可遮蓋底部電極210的表面。介電層220可用頂部電極230遮蓋。
圖22至圖33示出繪示根據本發明概念的一些實施例的製造半導體裝置的方法的橫截面視圖。
參考圖22，裝置隔離圖案502可形成於界定主動區ACT 的基底501中。舉例而言，溝渠可形成於基底501中，且溝渠可用介電材料填充以形成裝置隔離圖案502。主動區ACT及裝置隔離圖案502可經蝕刻以形成溝槽GR。溝槽GR中的各者可具有彎曲底部表面。
字元線WL可形成於對應溝槽GR中。一對字元線WL可延行跨越主動區ACT。在形成字元線WL之前，閘極介電層507可形成於溝槽GR中的各者的內部表面上。閘極介電層507可藉由熱氧化、化學氣相沈積(chemical vapor deposition；CVD)、原子層沈積(atomic layer deposition；ALD)及/或類似者中的一或多者形成。導電層可堆疊於基底501上，且回蝕製程及/或化學機械拋光(chemical mechanical polishing；CMP)製程可經執行以在溝槽GR中形成字元線WL。字元線WL可經凹入以使其頂部表面低於主動區ACT的頂部表面。舉例而言，溝槽GR可用介電層填充，諸如形成於基底501上的氮化矽層，且接著介電層可經平坦化以在對應字元線WL上形成字元線覆蓋圖案510。
字元線覆蓋圖案510及裝置隔離圖案502可用作遮罩以將雜質植入至主動區ACT中。因此，第一雜質區512a及第二雜質區512b可形成於主動區ACT中。第一雜質區512a及第二雜質區512b可使其導電性類型與基底501的導電性類型不同。舉例而言，當基底501具有中性及/或p型導電性時，第一雜質區512a及第二雜質區512b中的各者可具有n型導電性。
參考圖23，層間介電圖案505及多晶矽遮罩圖案530a可形成於基底501上。舉例而言，介電層及第一多晶矽層可依序形成於基底501上。第一多晶矽層可經圖案化以形成多晶矽遮罩圖 案530a。多晶矽遮罩圖案530a可用作蝕刻遮罩以蝕刻介電層、裝置隔離圖案502、基底501以及字元線覆蓋圖案510，從而形成第一凹槽區R1及層間介電圖案505。層間介電圖案505可具有彼此間隔開的多個島狀物形狀。當以平面視圖查看時，多個第一凹槽區R1可具有網格形狀。第一凹槽區R1可暴露第一雜質區512a。
參考圖24，第二多晶矽層529可形成於基底501上，從而填充第一凹槽區R1。隨後，第二多晶矽層529可經受平坦化製程以部分地移除定位於多晶矽遮罩圖案530a上的第二多晶矽層529。在偏振製程之後，可暴露多晶矽遮罩圖案530a。
歐姆層531a、含金屬層532a以及覆蓋層537a可依序形成於多晶矽遮罩圖案530a及第二多晶矽層529上。歐姆層531a可由諸如矽化鈷(CoSi2)的金屬矽化物形成。金屬層可沈積於多晶矽遮罩圖案530a及第二多晶矽層529上，且接著退火製程可經執行以形成歐姆層531a。在退火製程中，金屬層可與多晶矽遮罩圖案530a及第二多晶矽層529反應，由此形成金屬矽化物。金屬層可具有在退火製程中不反應的部分，且金屬層的未反應的部分可移除。
第一遮罩圖案MP1可形成於覆蓋層537a上。第一遮罩圖案MP1可為蝕刻遮罩，所述蝕刻遮罩經提供以用於限制將在下文論述的位元線BL的平面形狀。第一遮罩圖案MP1可在第三方向X3上延伸。
參考圖25，可執行蝕刻製程，其中依序蝕刻覆蓋層537a、含金屬層532a、歐姆層531a、多晶矽遮罩圖案530a以及第二多晶矽層529以形成位元線覆蓋圖案537、位元線BL以及位元線觸點 DC。可藉由使用第一遮罩圖案MP1用作蝕刻遮罩來執行蝕刻製程。位元線BL可包含位元線多晶矽圖案530、位元線歐姆圖案531以及位元線含金屬圖案532。蝕刻製程可部分地暴露層間介電圖案505的頂部表面，且亦可部分地暴露第一凹槽區R1的內側壁及底部表面。在位元線BL及位元線觸點DC的形成之後，可移除第一遮罩圖案MP1。
參考圖26，第一間隔件層可共形地形成於基底501上。第一間隔件層可共形地遮蓋第一凹槽區R1的底部表面及內側壁。第一間隔件層可為氮化矽(SiN)層。隨後，諸如氮化矽層的介電層可經堆疊以填充第一凹槽區R1，且介電層可經受非等向性蝕刻製程以允許嵌入介電圖案保留在第一凹槽區R1中。在此情況下，當執行非等向性蝕刻製程時，第一間隔件層亦可經蝕刻以形成第一間隔件521。
犧牲間隔件層可共形地形成於基底501上，且接著非等向性蝕刻製程可經執行以形成遮蓋第一間隔件521的側壁的犧牲間隔件523。犧牲間隔件523可包含相對於第一間隔件521具有蝕刻選擇性的材料。舉例而言，犧牲間隔件523可由氧化矽(SiO)層形成。
第二間隔件525可經形成以遮蓋犧牲間隔件523的側壁。舉例而言，第二間隔件層可共形地形成於基底501上，且接著非等向性蝕刻製程可經執行以形成第二間隔件525。第二間隔件525可由氮化矽(SiN)層形成。
可暴露第二雜質區512b。舉例而言，在第二間隔件525的形成之後，可藉由蝕刻位元線BL之間的層間介電圖案505來形 成接觸孔CH。在此步驟中，亦可部分地蝕刻第二雜質區512b及裝置隔離圖案502。在第二間隔件525的形成之後，可分開地執行蝕刻製程以蝕刻層間介電圖案505。替代地，層間介電圖案505可在用於形成第二間隔件525的非等向性蝕刻製程中蝕刻。
在一些實施例中，在犧牲間隔件523的形成之後，可暴露第二雜質區512b。舉例而言，在犧牲間隔件523的形成之後，可藉由蝕刻位元線BL之間的層間介電圖案505來形成接觸孔CH。在此步驟中，亦可部分地蝕刻第二雜質區512b及裝置隔離圖案502。此後，可形成第二間隔件525。第二間隔件525可遮蓋暴露於接觸孔CH內部的層間介電圖案505的側表面。以下描述將專注於圖27的實施例。
參考圖27，儲存節點觸點BC可形成於接觸孔CH中的各者中。舉例而言，可執行選擇磊晶生長製程，其中暴露於接觸孔CH的第二雜質區512b用作晶種，以使得儲存節點觸點BC可自第二雜質區512b生長。儲存節點觸點BC可包含例如單晶矽。
此後，可執行蝕刻製程以移除第二間隔件525及犧牲間隔件523(所述間隔件的各側面不用儲存節點接觸BC遮蓋)且暴露第一間隔件521的上部側壁。因此，可暴露第一間隔件521的上部部分。此製程可增加用於形成著陸襯墊LP的製程裕度，其將在下文論述。當移除犧牲間隔件523及第二間隔件525的上部部分時，亦可部分地移除第一間隔件521的上部部分以使得第一間隔件521具有較小寬度。
參考圖28，儲存節點歐姆層509可形成於儲存節點觸點BC上，且擴散終止層511可共形地形成於基底501上。第一著陸 襯墊層552可形成於基底501上以填充位元線覆蓋圖案537之間的空間。第一著陸襯墊層552可包含第一金屬。舉例而言，第一著陸襯墊層552可包含鎢(W)。
第二著陸襯墊層554可形成於第一著陸襯墊層552上。第二著陸襯墊層554可藉由將第二金屬的氮化物沈積於第一著陸襯墊層552上來形成。第二金屬可與第一金屬不同。舉例而言，第二金屬可包含鈦(Ti)。第二著陸襯墊層554可包含氮化鈦(TiN)。
源極層556可形成於第二著陸襯墊層554上。源極層556可包含意欲摻雜至第二著陸襯墊層554中的摻雜劑的化合物。摻雜劑可為具有與第二金屬不同的價電子數目的材料。舉例而言，摻雜劑可包含鈮(Nb)、鉭(Ta)、釩(V)及/或類似者。舉例而言，源極層556可包含氧化鈮(Nb2O5)。
參考圖29，可在源極層556上執行退火製程。退火製程可驅動摻雜劑材料(例如鈮(Nb)元素)自源極層556擴散至第二著陸襯墊層554中。摻雜劑材料可自源極層556與第二著陸襯墊層554之間的介面擴散至第二著陸襯墊層554中。當摻雜劑材料擴散至第二著陸襯墊層554的上部部分中時，第二著陸襯墊層554的上部部分可轉換成第三著陸襯墊層558且第二著陸襯墊層554的下部部分可保留。舉例而言，第三著陸襯墊層558可對應於藉由對第二著陸襯墊層554的表面執行表面處理製程形成的介面。第三著陸襯墊層558可包含植入有摻雜劑的第二金屬的氮化物。
根據一些實施例，退火製程可持續使摻雜劑材料擴散至整個第二著陸襯墊層554中。舉例而言，整個第二著陸襯墊層554可轉換成第三著陸襯墊層558，且第二著陸襯墊層554可不在退火 製程之後保留。替代地，在一些實施例中，摻雜劑可部分地擴散至第二著陸襯墊層554中，且使得第二著陸襯墊層554的一部分未經摻雜保留。
隨後，可移除源極層556。
參考圖30，第二遮罩圖案MP2可形成於第三著陸襯墊層558上。第二遮罩圖案MP2可由例如非晶碳層(amorphous carbon layer；ACL)形成，但實例實施例不限於此。第二遮罩圖案MP2可限制將論述的著陸襯墊LP的位置。第二遮罩圖案MP2可經形成以與儲存節點觸點BC豎直地重疊。
第二遮罩圖案MP2可用作蝕刻遮罩以執行非等向性蝕刻製程以部分地移除第三著陸襯墊層558、第二著陸襯墊層554以及第一著陸襯墊層552。因此，第三著陸襯墊層558、第二著陸襯墊層554以及第一著陸襯墊層552可經劃分以分別形成上部導電圖案LPb、中間導電圖案LPc以及下部導電圖案LPa，且著陸襯墊LP可由上部導電圖案LPb、中間導電圖案LPc以及下部導電圖案LPa構成。蝕刻製程可形成暴露擴散終止層511的開口553。
可執行等向性蝕刻製程以圖案化暴露於開口553的擴散終止層511。擴散終止層511可經圖案化以形成彼此分開的擴散終止圖案511a。在等向性蝕刻製程之後，可存在暴露第一間隔件521及位元線覆蓋圖案537的頂部表面的部分。取決於等向性蝕刻製程的進展程度，擴散終止圖案511a可經過度蝕刻以部分地暴露著陸襯墊LP的底部表面。
可執行等向性蝕刻製程以部分地移除暴露於開口553的位元線覆蓋圖案537及第一間隔件521，藉此暴露犧牲間隔件523。
可執行等向性蝕刻製程以移除犧牲間隔件523。可移除犧牲間隔件523以在第一間隔件521與第二間隔件525之間形成間隙區GP。
隨後，可移除第二遮罩圖案MP2。
參考圖31，可形成襯墊分離層以填充開口553。襯墊分離層亦可形成於著陸襯墊LP上。襯墊分離層可封閉間隙區GP的上部部分。
可移除襯墊分離層的上部部分。舉例而言，襯墊分離層可經受非等向性蝕刻製程及/或回蝕製程。襯墊分離層的一部分可經移除以暴露著陸襯墊LP的頂部表面及上部側壁且以形成彼此分開的襯墊分離圖案557。
雖然未繪示，但第一覆蓋層559a可共形地形成於襯墊分離圖案557及著陸襯墊LP上。第二覆蓋層560a可形成於第一覆蓋層559a上。第二覆蓋層560a可由例如氮化矽(SiN)層形成。在襯墊分離圖案557上，第二覆蓋層560a可填充第一覆蓋層559a的內部。
參考圖32，回蝕製程及/或化學機械拋光(CMP)製程可經執行以平坦化第一覆蓋層559a及第二覆蓋層560a。平坦化製程可形成在著陸襯墊LP之間受限制的第一覆蓋圖案559及第二覆蓋圖案560。平坦化可移除在著陸襯墊LP上的第一覆蓋層559a及第二覆蓋層560a，且因此可暴露著陸襯墊LP。
參考圖33，底部電極210可形成於著陸襯墊LP上。舉例而言，蝕刻終止層140可形成於著陸襯墊LP、第一覆蓋圖案559以及第二覆蓋圖案560上。犧牲層150可形成於蝕刻終止層140 上。蝕刻終止層140可由氮化矽(SiN)層形成。犧牲層150可由相對於蝕刻終止層140具有蝕刻選擇性的材料形成。舉例而言，犧牲層150可由氧化矽(SiO)層形成。
犧牲層150及蝕刻終止層140可經依序蝕刻以形成暴露著陸襯墊LP的電極孔。導電層可經堆疊以填充電極孔，且可經受回蝕製程或化學機械拋光(CMP)製程以移除犧牲層150上的導電層以形成底部電極210。
可執行等向性蝕刻製程以移除底部電極210之間的犧牲層150以暴露底部電極210及蝕刻終止層140中的各者的表面。
返回參考圖21，介電層220可形成於基底501上。介電層220可遮蓋底部電極210及蝕刻終止層140。舉例而言，介電層220可藉由沈積氧化鋯(例如ZrOx)及/或氧化鉿(例如HfOx)來形成。
頂部電極230可形成於介電層220上，從而形成底部電極210。因此，電容器CAP可由底部電極210、頂部電極230以及底部電極210與頂部電極230之間的介電層220構成。
根據本發明概念的一些實施例的半導體裝置，上部導電圖案可增加電荷及導電性的量。因此，半導體裝置可在電性質方面改良。
根據本發明概念的一些實施例，隨著上部導電圖案的電荷量增加，緩解歸因於氧自包含氧的底部電極擴散而導致的上部導電圖案的電阻的降低可為可能的。另外，由於上部導電圖案含有自底部電極擴散的氧，因此有可能防止氧擴散至僅由第一金屬形成的下部導電圖案中。舉例而言，歸因於第一金屬的氧化物的形 成，防止電短路及電阻的增加可為可能的。因此，半導體裝置可增加電性質及驅動可靠性。
儘管已結合隨附圖式中所示出的本發明概念的一些實施例描述本發明概念，但所屬領域中具通常知識者應理解，可在不脫離本發明概念的精神及基本特徵的情況下在本發明概念中作出形式及細節的變化。因此，應將上文所揭露的實施例視為說明性且非限制性的。
100:基底
110:基礎層
120:層間介電層
130:接觸結構
132:下部導電圖案
134:上部導電圖案
140:蝕刻終止層
210:底部電極
220:介電層
230:頂部電極
A:部分
CAP:電容器

Claims (18)

  1. 一種半導體裝置，包括：基底；接觸結構，至少部分地穿透所述基底，所述接觸結構包含下部導電圖案及所述下部導電圖案上的上部導電圖案，所述上部導電圖案包含植入有摻雜劑的第一金屬的氮化物；底部電極，位於所述基底上且連接至所述接觸結構；頂部電極，位於所述底部電極上；以及介電層，將所述頂部電極與所述底部電極分開，其中所述上部導電圖案更含有氧的擴散，使得所述氧的濃度在自所述上部導電圖案的頂部表面朝向所述上部導電圖案的內部的方向上降低。
  2. 如請求項1所述的半導體裝置，其中所述摻雜劑具有與所述第一金屬的價電子數目不同的價電子數目。
  3. 如請求項2所述的半導體裝置，其中所述第一金屬包含鈦(Ti)，以及所述摻雜劑包含鈮(Nb)、鉭(Ta)及釩(v)中的至少一者。
  4. 如請求項1所述的半導體裝置，其中所述上部導電圖案的厚度在10埃至30埃的範圍內。
  5. 如請求項1所述的半導體裝置，其中所述下部導電圖案包含第二金屬，以及所述第一金屬及所述摻雜劑包含與所述第二金屬的材料不同的材料。
  6. 如請求項5所述的半導體裝置，其中所述第二金屬 包含鎢(W)。
  7. 如請求項1所述的半導體裝置，其中所述底部電極耦接至所述上部導電圖案的所述頂部表面，以及所述上部導電圖案將所述底部電極與所述下部導電圖案分開。
  8. 如請求項1所述的半導體裝置，更包括：中間導電圖案，位於所述上部導電圖案與所述下部導電圖案之間，其中所述中間導電圖案包含不具有所述摻雜劑的所述第一金屬的所述氮化物。
  9. 如請求項1所述的半導體裝置，其中所述底部電極具有中空杯形狀，以及所述介電層延伸以接觸所述底部電極的內側表面。
  10. 如請求項1所述的半導體裝置，其中所述底部電極包含氧化物電極。
  11. 如請求項1所述的半導體裝置，其中所述底部電極包含摻雜有鉭(Ta)的氧化錫(SnO2)及釕酸鍶(SrRuO3)中的至少一者。
  12. 一種半導體裝置，包括：裝置隔離圖案，界定半導體基底中的主動區；字元線，與所述半導體基底中的所述主動區交叉；第一雜質區，位於所述主動區中且位於所述字元線的一個側面上；第二雜質區，位於所述主動區中且位於所述字元線的另一側 面上；位元線，交叉跨越所述半導體基底且連接至所述第一雜質區；著陸襯墊，位於所述第二雜質區上；儲存節點觸點，將所述著陸襯墊連接至所述第二雜質區；底部電極，位於所述著陸襯墊上；以及介電層，遮蓋所述底部電極，其中所述著陸襯墊包含：第一導電圖案，包含第一金屬，第二導電圖案，位於所述第一導電圖案上且包含第二金屬的氮化物，以及介面層，位於所述第二導電圖案的頂部表面上，所述介面層包含所述第二金屬的氮氧化物，其中所述介面層包含具有與所述第二金屬的價電子數目不同的價電子數目的摻雜劑。
  13. 如請求項12所述的半導體裝置，其中所述底部電極的整個底部表面與所述介面層接觸。
  14. 如請求項12所述的半導體裝置，其中所述第二金屬包含鈦(Ti)及鉭(Ta)中的至少一者，以及所述摻雜劑包含鈮(Nb)。
  15. 如請求項12所述半導體裝置，其中所述第二導電圖案包含摻雜劑。
  16. 如請求項12所述的半導體裝置，其中所述第一金屬包含鎢(W)。
  17. 如請求項12所述的半導體裝置，其中所述介面層含 有氧的擴散，使得所述介面層的氧濃度在自所述介面層的頂部表面朝向所述第二導電圖案的方向上降低。
  18. 如請求項12所述的半導體裝置，其中所述底部電極耦接至所述介面層，以及所述介面層將所述底部電極與所述第二導電圖案分開。
TW111125993A 2021-11-24 2022-07-12 半導體裝置 TWI858350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210163735A KR20230077033A (ko) 2021-11-24 2021-11-24 반도체 장치 및 이의 제조 방법
KR10-2021-0163735 2021-11-24

Publications (2)

Publication Number Publication Date
TW202322391A TW202322391A (zh) 2023-06-01
TWI858350B true TWI858350B (zh) 2024-10-11

Family

ID=86383640

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111125993A TWI858350B (zh) 2021-11-24 2022-07-12 半導體裝置

Country Status (4)

Country Link
US (2) US12328865B2 (zh)
KR (1) KR20230077033A (zh)
CN (1) CN116171037A (zh)
TW (1) TWI858350B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230118370A (ko) * 2022-02-04 2023-08-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000923A1 (en) * 1997-11-04 2001-05-10 Nec Corporation Thin film capacitor having an improved bottom electrode and method of forming the same
TW543185B (en) * 2001-10-30 2003-07-21 Fujitsu Ltd Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device
US20030205729A1 (en) * 2002-03-11 2003-11-06 Cem Basceri MIM capacitor with metal nitride electrode materials and method of formation
US20070057305A1 (en) * 2005-09-13 2007-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor integrated into the damascene structure and method of making thereof
US20100240191A1 (en) * 2009-03-18 2010-09-23 Seung-Sik Chung Method of forming semiconductor device having a capacitor
US20150035103A1 (en) * 2013-08-01 2015-02-05 Kabushiki Kaisha Toshiba Solid state imaging device
TW201539769A (zh) * 2014-04-09 2015-10-16 南亞科技股份有限公司 電容器及其製作方法
US20190267383A1 (en) * 2018-02-23 2019-08-29 Micron Technology, Inc. Doped titanium nitride materials for dram capacitors, and related semiconductor devices, systems, and methods
TW201941406A (zh) * 2017-12-15 2019-10-16 美商美光科技公司 將漏斗裝置結合至電容器組態以減少單元干擾的方法及結合漏斗裝置之電容器組態
TW202006961A (zh) * 2018-07-17 2020-02-01 香港商奕景科技（香港）有限公司 固態成像裝置，用於製造固態成像裝置的方法和電子設備
TW202114192A (zh) * 2019-06-05 2021-04-01 南韓商三星電子股份有限公司 影像感測器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039838A (ko) 2000-11-22 2002-05-30 박종섭 반도체 소자의 캐패시터 제조방법
KR100476936B1 (ko) 2002-10-30 2005-03-17 삼성전자주식회사 엠아이엠 구조의 커패시터를 갖는 반도체소자 및 그형성방법
KR20040092021A (ko) 2003-04-23 2004-11-03 삼성전자주식회사 랜딩 패드와의 접촉 저항을 감소시킨 반도체 장치의커패시터 제조방법
JP4543378B2 (ja) 2004-11-15 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
KR100712502B1 (ko) 2004-11-30 2007-05-02 삼성전자주식회사 금속-유전막-금속 캐패시터 및 그 제조방법
KR100934808B1 (ko) 2008-03-03 2009-12-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
US8530348B1 (en) 2012-05-29 2013-09-10 Intermolecular, Inc. Integration of non-noble DRAM electrode
US9659814B2 (en) * 2013-02-01 2017-05-23 Applied Materials, Inc. Doping control of metal nitride films
KR102059863B1 (ko) * 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20180062817A (ko) * 2016-12-01 2018-06-11 삼성전자주식회사 트랜치 내에 다중 라이너층을 포함하는 반도체 장치
JP2019186351A (ja) * 2018-04-09 2019-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102471277B1 (ko) * 2018-09-19 2022-11-28 삼성전자주식회사 게이트 절연층을 갖는 반도체 소자
JP7486030B2 (ja) * 2020-01-21 2024-05-17 セイコーエプソン株式会社 超音波デバイス及び超音波デバイスの製造方法
CN111863727B (zh) * 2020-07-31 2022-11-25 福建省晋华集成电路有限公司 半导体存储器件的制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000923A1 (en) * 1997-11-04 2001-05-10 Nec Corporation Thin film capacitor having an improved bottom electrode and method of forming the same
TW543185B (en) * 2001-10-30 2003-07-21 Fujitsu Ltd Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device
US20030205729A1 (en) * 2002-03-11 2003-11-06 Cem Basceri MIM capacitor with metal nitride electrode materials and method of formation
US20070057305A1 (en) * 2005-09-13 2007-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor integrated into the damascene structure and method of making thereof
US20100240191A1 (en) * 2009-03-18 2010-09-23 Seung-Sik Chung Method of forming semiconductor device having a capacitor
US20150035103A1 (en) * 2013-08-01 2015-02-05 Kabushiki Kaisha Toshiba Solid state imaging device
TW201539769A (zh) * 2014-04-09 2015-10-16 南亞科技股份有限公司 電容器及其製作方法
TW201941406A (zh) * 2017-12-15 2019-10-16 美商美光科技公司 將漏斗裝置結合至電容器組態以減少單元干擾的方法及結合漏斗裝置之電容器組態
US20190267383A1 (en) * 2018-02-23 2019-08-29 Micron Technology, Inc. Doped titanium nitride materials for dram capacitors, and related semiconductor devices, systems, and methods
TW202006961A (zh) * 2018-07-17 2020-02-01 香港商奕景科技（香港）有限公司 固態成像裝置，用於製造固態成像裝置的方法和電子設備
TW202114192A (zh) * 2019-06-05 2021-04-01 南韓商三星電子股份有限公司 影像感測器

Also Published As

Publication number Publication date
US20250275120A1 (en) 2025-08-28
KR20230077033A (ko) 2023-06-01
US20230164976A1 (en) 2023-05-25
US12328865B2 (en) 2025-06-10
TW202322391A (zh) 2023-06-01
CN116171037A (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
CN109994473B (zh) 半导体器件及其制造方法
CN109524399B (zh) 半导体存储器件及其制造方法
US12389585B2 (en) Method of fabricating a semiconductor memory device
CN109285835B (zh) 半导体存储器件及其制造方法
US11641730B2 (en) Semiconductor memory devices and methods of fabricating the same
US11631677B2 (en) Semiconductor memory device using different crystallinities in storage node contact and a method of manufacturing the same
KR102787663B1 (ko) 반도체 장치
TWI841912B (zh) 半導體記憶體裝置
CN114078958A (zh) 半导体器件及其制造方法
US11882694B2 (en) Semiconductor device and method for fabricating the same
US11778805B2 (en) Semiconductor memory devices and methods of fabricating the same
JP2013254815A (ja) 半導体装置およびその製造方法
KR100950552B1 (ko) 매립형 비트라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법
CN115696914A (zh) 半导体器件
US20250275120A1 (en) Semiconductor device and method of fabricating the same
US12471269B2 (en) Semiconductor device
TWI850845B (zh) 半導體裝置
KR102903921B1 (ko) 반도체 장치 및 그 제조 방법
JP2023079188A (ja) 半導体装置及びその製造方法
TWI868916B (zh) 半導體記憶體裝置
US20250338486A1 (en) Semiconductor device and method for fabricating the same
US20250267843A1 (en) Recess gate and interconnector structure and method for preparing the same
KR20100111378A (ko) 콘택 플러그, 이를 포함하는 반도체 장치 및 이의 제조 방법
KR20250134855A (ko) 정보 저장 구조물을 포함하는 반도체 소자
JP2013219097A (ja) 半導体装置の製造方法