TWI856321B

TWI856321B - 半導體裝置及其製造方法

Info

Publication number: TWI856321B
Application number: TW111119878A
Authority: TW
Inventors: 孟懷宇; 沈亦晨; 彭博
Original assignee: 大陸商杭州光智元科技有限公司
Priority date: 2021-05-31
Filing date: 2022-05-27
Publication date: 2024-09-21
Also published as: CN113035858B; CN113035858A; TW202247409A; US20220384409A1

Abstract

本發明涉及光子集成電路領域，其提供了一種半導體裝置及其製造方法，所述半導體裝置包括設置在基板上的EIC晶片和PIC晶片，並且，所述EIC晶片位於所述PIC晶片與所述基板之間；其中，至少一個EIC晶片設置在單個PIC晶片的朝向所述基板的表面上，並且所述EIC晶片通過連接結構安裝在所述基板上。本發明的半導體裝置優化了PIC晶片的佈線並能夠抑制因佈線過長導致的電壓壓降，優化了封裝結構。

Description

半導體裝置及其製造方法

本發明涉及光子集成電路領域，更為具體而言，涉及一種半導體裝置及其製造方法。

近年來，人工智能技術快速發展，其中涉及的某些神經網路算法需要進行大量矩陣運算。目前，已有提出用光子計算進行上述運算，光子計算以光作為信息的載體，通過光學器件/晶片實現光的傳輸、處理、計算等。

現有的一種實現光子計算系統的方案中，需要對電子集成電路(EIC)晶片、光子集成電路(PIC)晶片進行電連接，由於晶片較大，其中起到連接作用的線路較長。由於電阻的存在，電流流經長連接線路後產生電壓壓降不可忽略並導致額外功耗，壓降過多還可能導致系統無法正常工作。此外，在諸如光子計算晶片等應用場景中，為了實現大量數據、信號的傳輸及電連接，EIC晶片、PIC晶片均具有多個連接點，大量連接點對應了大量的佈線線路，這也進一步導致不必要的電壓壓降。另外，PIC晶片有時需要與外界具有光耦合，這對半導體裝置整體的集成具有很大限制。

本發明提供了一種半導體裝置及其製造方法，其能夠有效抑制電壓壓降，優化PIC晶片、EIC晶片之間的電連接，優化封裝尺寸。

一方面，本發明的實施方式提供了一種半導體裝置，其包括基板；光子集成電路(PIC)晶片；電子集成電路(EIC)晶片；所述EIC晶片位於所述PIC晶片與所述基板之間；其中，所述PIC晶片與所述EIC晶片進行電連接。

在本發明的一些實施方式中，所述PIC晶片包括PIC佈線結構，所述EIC晶片包括EIC佈線結構；在所述PIC晶片到所述基板的電連接路徑中，包括先後經過所述PIC佈線結構、所述EIC佈線結構、所述基板的電連接路徑。

在本發明的一些實施方式中，所述EIC晶片的周圍的至少一部分設置有封裝材料，所述封裝材料中設置有過孔導電結構，在所述PIC晶片到所述基板的電連接路徑中，包括經過所述過孔導電結構的電連接路徑。

在本發明的一些實施方式中，所述半導體裝置包括PIC再佈線結構、第一鍵合結構、EIC再佈線結構一、EIC再佈線結構二、過孔導電結構、第二鍵合結構中的至少一個結構；並且，上述至少一個結構滿足：所述PIC佈線結構到所述EIC佈線結構的電連接路徑中，先後經過PIC再佈線結構、第一鍵合結構、EIC再佈線結構一中的至少一個，和/或所述EIC佈線結構到所述基板的電連接路徑中，先後經過EIC再佈線結構二、過孔導電結構、第二鍵合結構中的至少一個。

在本發明的一些實施方式中，所述半導體裝置包括至少兩個EIC晶片，所述至少兩個EIC晶片中，包括第一EIC晶片、第二EIC晶片，所述第一EIC晶片、第二EIC晶片之間具有封裝材料，所述封裝材料中設置至少一個過孔導電結構。在一些實施方式中，所述第一EIC晶片周圍的具有兩個以上的過孔導電結構，選取與其佈線距離非最遠的至少一個過孔導電結構進行連接。

在本發明的一些實施方式中，所述EIC晶片通過第一鍵合結構與所述PIC晶片連接。所述EIC晶片通過連接結構與所述基板連接，所述連接結構包括：與所述第一鍵合結構電連接的第一段連接結構、與所述第一段連接結構電連接的第二段連接結構、以及與所述第二段連接結構電連接的第二鍵合結構。其中，所述EIC晶片通過所述第二鍵合結構與所述基板連接。

在本發明的一些實施方式中，所述第一段連接結構自所述EIC晶片上的所述第一鍵合結構的連接點橫向延伸並超出所述EIC晶片。所述第二段連接結構自所述第一段連接結構朝著所述基板縱向延伸，並止於所述第二鍵合結構。

在本發明的一些實施方式中，在所述EIC晶片的周圍的至少一部分設置有封裝材料，所述封裝材料包圍所述第二段連接結構。

在本發明的一些實施方式中，所述第二段連接結構包括在所述封裝材料中形成的過孔導電結構。

在本發明的一些實施方式中，所述第一段連接結構包括形成在所述EIC晶片及其封裝材料上的再分佈金屬層。

在本發明的一些實施方式中，所述PIC晶片朝向所述基板的投影面積大於至少一個EIC晶片朝向所述基板的投影面積之和。

在本發明的一些實施方式中，多個EIC晶片按照矩陣的形式佈置。相鄰的EIC晶片之間可設置有封裝材料，所述封裝材料包圍所述第二段連接結構。

在本發明的一些實施方式中，對於多個EIC晶片中的至少一個EIC晶片，從該EIC晶片周圍的第二段連接結構中選取與其佈線距離非最遠的第二段連接結構進行連接。在本發明的可選實施方式中，對於多個EIC晶片中的至少一個EIC晶片，從該EIC晶片周圍的第二段連接結構中選取與其佈線距離最短的第二段連接結構進行連接。

另一方面，本發明的實施方式提供了一種半導體裝置的製造方法，其包括：提供基板、EIC晶片和PIC晶片；將所述EIC晶片與所述基板進行電連接；將所述EIC晶片與所述PIC晶片進行電連接；所述EIC晶片位於所述PIC晶片與所述基板之間。

在本發明的一些實施方式中，在所述EIC晶片的周圍的至少一部分設置封裝材料；在所述封裝材料中設置過孔導電結構，所述PIC晶片到所述基板的電連接路徑中，包括經過所述過孔導電結構的電連接路徑。

在本發明的一些實施方式中，所述製造方法設置至少兩個EIC晶片，所述至少兩個EIC晶片中，包括第一EIC晶片、第二EIC晶片，所述第一EIC晶片、第二EIC晶片之間具有封裝材料，所述封裝材料中設置至少一個過孔導電結構。

根據本發明的實施方式，通過將EIC晶片設置在PIC晶片與基板之間，並且所述PIC晶片與所述EIC晶片進行電連接，PIC晶片可以通過EIC晶片和連接結構與基板電連接。相比於現有的打線方式的佈線，PIC晶片的佈線縮短了到基板的線路距離，從而減少了電壓壓降。另外，可使用多個小的EIC晶片替代原本一個較大的EIC晶片，至少一個EIC晶片可以通過位於其附近的連接結構連接至基板，進一步縮短電連接距離，使所述電壓壓降得到進一步抑制。由此，改善了半導體裝置的性能。

本發明實施方式的各個方面、特徵、優點等將在下文結合附圖進行具體描述。根據以下結合附圖的具體描述，本發明的上述方面、特徵、優點等將會變得更加清楚。

100:基板

101:佈線結構

200:電子集成電路(EIC)晶片

201:微凸塊

202:連接點

300:光子集成電路(PIC)晶片

400:連接結構

401:再分佈金屬層(RDL)

402:過孔導電結構

403:焊料球

500:封裝材料

600:表面覆蓋層

圖1是示例性示出根據本發明的一種實施方式的半導體裝置的結構的截面圖；圖2是示例性示出根據本發明的一種實施方式的半導體裝置的部分結構的截面圖；圖3是示例性示出根據本發明的一種實施方式的半導體裝置的部分結構的平面佈局的示意圖；圖4是示例性示出根據本發明的另一種實施方式的半導體裝置的結構的截面圖；圖5是示例性示出根據本發明的一種實施方式的半導體裝置的製造方法的流程圖。

為了便於理解本發明技術方案的各個方面、特徵以及優點，下面結合附圖對本發明進行具體描述。應當理解，下述的各種實施方式只用於舉例說明，而非用於限制本發明的保護範圍。

圖1示例性示出根據本發明的一種實施方式的半導體裝置的結構。圖2示例性示出根據本發明的一種實施方式的半導體裝置的部分結構，其省略了PIC晶片。圖3示例性示出根據本發明的一種實施方式的半導體裝置的部分結構的平面佈局，其省略了PIC晶片、表面覆蓋層和再分佈金屬層(Redistribution Metal Layer，RDL)。下面結合圖1至3對本發明的一種實施方式進行說明。

在本發明的一種實施方式中，所述半導體裝置包括設置在基板100上的EIC晶片200和PIC晶片300，並且，所述EIC晶片200位於所述PIC晶片 300與所述基板100之間，其中所述EIC晶片與所述PIC晶片可以正對設置，也可以不完全正對。在本實施方式中，一個EIC晶片200設置在單個PIC晶片300的第一表面上，所述PIC晶片300的第一表面朝向所述基板100，所述EIC晶片200的第一表面朝向所述PIC晶片，所述EIC晶片200的第二表面朝向所述基板100；所述EIC晶片200通過連接結構400安裝在所述基板100上。

在本實施方式中，所述EIC晶片200通過第一鍵合結構與所述PIC晶片300連接。所述第一鍵合結構可以包括由焊料形成的微凸塊(Microbump)201，其中，在所述EIC晶片200的多個連接點202上形成多個微凸塊201，所述多個微凸塊201與所述PIC晶片300上的連接點連接，從而將所述EIC晶片與PIC晶片鍵合。在本發明的可選實施方式中，所述第一鍵合結構還可以包括諸如焊料球之類的其他鍵合結構。

在本實施方式中，所述PIC晶片300朝向所述基板100的投影面積大於所述EIC晶片200朝向所述基板100的投影面積，在所述EIC晶片的周圍設置有封裝材料500，例如，模塑材料(molding compound)。在可選的實施方式中，所述PIC晶片300的投影面積可以等於或小於所述EIC晶片200的投影面積，同樣可以在所述EIC晶片的周圍設置有封裝材料500。在本發明的可選實施方式中，可以在所述EIC晶片的周圍的部分設置所述封裝材料，例如，可以在所述EIC晶片至基板的佈線距離相對較短或最短的側面設置所述封裝材料。

在本發明的實施方式中，所述連接結構400包括與所述第一鍵合結構電連接的第一段連接結構、與所述第一段連接結構電連接的第二段連接結構、以及與所述第二段連接結構電連接的第二鍵合結構。在本實施方式中，所述第一段連接結構包括形成在所述EIC晶片200及其封裝材料500上的RDL層401，所述第二段連接結構包括在所述封裝材料500中形成的過孔導電結構402，所述第二鍵合結構包括用於將所述EIC晶片200與基板100連接的焊料球 403。EIC晶片的電信號可經由附近的過孔導電結構402傳輸至基板上，減少了整體的導電連接距離。與某一EIC晶片連接的周邊過孔導電結構可以為一個或多個(2個以上)，示例性的，某個EIC晶片的四邊分別佈置有8個、6個、8個、6個過孔導電結構402。在某些情況下，EIC晶片的某一邊/某些邊可以不佈置與之連接的過孔導電結構。

在本實施方式中，所述RDL層401自與微凸塊201連接的連接點橫向延伸並超出所述EIC晶片200；所述過孔導電結構402自所述RDL層401朝著所述基板100縱向延伸，並止於所述焊料球403；所述焊料球403與設置在所述基板100上或所述基板100中的佈線結構101電連接，或者進一步連接至外界佈線和/或端口。由此，本實施方式的PIC晶片300的佈線線路為自PIC晶片300的連接點經過微凸塊201、RDL層401、以及過孔導電結構402和焊料球403連接於基板100，相比於現有的打線方式佈線，本實施方式的佈線簡單，線路較短，減少了電壓壓降。在本實施方式中，在所述封裝材料500中形成開口，在所述開口中形成導電材料，從而形成所述過孔導電結構402，所述過孔導電結構402通過焊料球403連接至基板100。在所述封裝材料500和EIC晶片200的表面形成RDL層401，所述RDL層401將所述過孔導電結構402與所述EIC晶片200和PIC晶片300電連接。在本實施方式中，在所述RDL層401的表面形成有保護所述RDL層401的表面覆蓋層600。如圖3所示，圖中省略了PIC晶片300、RDL層401和表面覆蓋層600，類似於焊接墊片(Wirebond pads)，過孔導電結構402可以盡可能靠近EIC晶片200設置，以縮短佈線線路。

在某些實施方式中，PIC晶片300可包括PIC佈線結構(圖未示)，EIC晶片200可包括EIC佈線結構(圖未示)。沿著PIC晶片300到基板的導電路徑，包括依次經過PIC佈線結構(PIC晶片)、EIC佈線結構(EIC晶片)、基板100的導電路徑，經過基板，可以是經過/最終到達基板(基板上的佈線)或基板上的其它器件。在某些實施方式中，所述到達路徑包括依次經過PIC佈線結構、EIC佈線結構、過孔導電結構402、基板100的導電路徑。可選的，PIC晶片300到基板100的導電路徑中，可包括依次經過PIC佈線結構(PIC晶片)、PIC再佈線結構、第一鍵合結構、EIC再佈線結構一、EIC佈線結構(EIC晶片)、EIC再佈線結構二、過孔導電結構、第二鍵合結構、基板，其中，第一鍵合結構、PIC再佈線結構、EIC再佈線結構一、EIC再佈線結構二是第二鍵合結構中的至少一個是可選的(可省略的)。另外，在上述的佈線結構、再佈線結構、PIC晶片、EIC等進行連接時，可設置額外的鍵合結構。例如，PIC晶片與EIC晶片連接時，採用了第一鍵合結構，即微凸塊201；在EIC晶片200與基板100進行連接時，採用了第二鍵合結構為焊料球403。前述各種再佈線結構可以包括RDL層。通過導電路徑的合理設置，提供了一種適用於PIC晶片、EIC晶片的電連接方式，優化了PIC晶片、EIC晶片封裝時的電連接。在某些實施例中，EIC與基板之間的連接結構400的第一段連接結構包括EIC再佈線結構二(例如RDL層401)，連接結構400的第二段連接結構包括過孔導電結構。

可選的，EIC晶片200與PIC晶片300在電連接時，第一鍵合結構並非必需的，二者可以通過擴散法鍵合，例如，在加壓加熱條件下，EIC佈線結構中的銅(Cu)與PIC佈線結構中的銅(Cu)擴散，進行鍵合。

在本發明的一些實施方式中，所述RDL層401可具有5層銅層，每一層的厚度為約7.5um，由此，相比於現有的在PIC晶片上的金屬打線，RDL層401的阻抗要小24倍多。在本發明的可選實施方式中，RDL層401可以是其他結構，例如，4層或5層等其他層數的其他材料的導體層，並且每一層的厚度可以為其他值，並且各層的厚度可以不同。

在本發明的可選實施方式中，所述第二鍵合結構也可以是本領域中除了焊料球之外的鍵合結構，例如為焊料凸塊。

以上結合附圖對一個EIC晶片倒裝在PIC晶片上的示例進行了說明。本發明不限於此，可以將至少2個EIC晶片倒裝在PIC晶片上。

圖4示例性示出根據本發明的另一種實施方式的半導體裝置的結構。在本實施方式中，所述半導體裝置包括設置在基板100上的多個EIC晶片200和PIC晶片300，並且，所述多個EIC晶片200位於所述PIC晶片300與所述基板100之間。在本實施方式中，多個EIC晶片200倒裝在單個PIC晶片300的朝向所述基板100的表面上，所述多個EIC晶片200分別通過連接結構400安裝在所述基板100上。其中，連接結構400與上述實施方式的連接結構相同，請參見上面的描述，在此不再重複。

本實施方式與圖1所示的實施方式的不同在於所述EIC晶片200的數量和佈局。在本實施方式中，所述EIC晶片200的數量可以2個、或3個以上。所述PIC晶片300朝向所述基板100的投影面積大於多個EIC晶片200朝向所述基板的投影面積之和。EIC晶片的電信號可經由附近的過孔導電結構傳輸至基板，減少了整體的導電連接距離；另外，對於多個EIC晶片(2個以上)，包括第一EIC晶片、第二EIC晶片，其中第一EIC晶片、第二EIC晶片的各自周圍均可佈置過孔導電結構，使得第一和/或第二EIC晶片能就近連接至過孔導電結構，優化了電連接；在某些實施例中，第一、第二EIC晶片之間共有16個過孔導電結構，其中6個與第一EIC連接，10個與第二EIC晶片連接。在本發明的一些實施方式中，多個EIC晶片按照矩陣的形式佈置(未示出)，相鄰的EIC晶片之間可設置有封裝材料，所述封裝材料包圍所述第二段連接結構(例如過孔導電結構)。並且，對於多個EIC晶片200中的至少一個EIC晶片，從該EIC晶片周圍的第二段連接結構中選取與其佈線距離非最遠的第二段連接結構進行連接。換句話說，選取包含與EIC晶片的佈線距離相對較近的第二連接結構的連接結構進行連接。在本發明的一種實施方式中，對於多個EIC晶片中的至少一個EIC晶片，從該EIC晶片周圍的第二段連接結構中選取與其佈線距離最短的第二段連接結構進行連接。例如，在一種示例性應用中，EIC晶片共有9個，呈3乘3陣列佈置，相鄰的EIC晶片之間均具有封裝材料，封裝材料中可設置一個和/或多個開口，用於容納連接導體，對於某一個EIC晶片，可選取與其佈線距離最近或相對較近的一個/多個開口進行連接佈線。在本發明的可選實施方式中，所有EIC晶片均可選取與其佈線距離最短或相對較近的第二段連接結構進行連接。

在本發明的可選實施方式中，對於數量較少的EIC晶片，可以按照線性佈置，例如，2個、3個或4個EIC晶片排成一行。

在本實施方式中，使用多個EIC晶片(多個指兩個以上)替代所述半導體裝置原本需要的一個EIC晶片，所述多個EIC晶片中的部分或全部通過位於其附近的連接結構連接至基板，從而縮短了電連接距離，減少了電壓壓降。

圖5示例性示出根據本發明的一種實施方式的半導體裝置的製造方法的流程。所述半導體裝置的製造方法包括：S101，提供基板、電子集成電路(EIC)晶片和光子集成電路(PIC)晶片；S102，將至少一個EIC晶片倒裝在單個PIC晶片上；S103，將倒裝在單個PIC晶片上的EIC晶片通過連接結構安裝在所述基板上，使得所述EIC晶片位於所述PIC晶片與所述基板之間。

在本發明的一些實施方式中，所述EIC晶片通過第一鍵合結構(例如，焊料球、微凸塊等)與所述PIC晶片連接。所述連接結構包括：與所述第一鍵合結構電連接的第一段連接結構(例如，RDL層等)、與所述第一段連接結構電連接的第二段連接結構(例如，過孔導電結構等)、以及與所述第二段連接結構電連接的第二鍵合結構(例如，焊料球等)。其中，所述EIC晶片通過所述第二鍵合結構與所述基板連接。

在本發明的一些實施方式中，所述製造方法還包括：在所述EIC晶片的周圍的至少一部分設置封裝材料；在所述EIC晶片及其封裝材料上形成再分佈金屬層，所述第一段連接結構包括所述RDL層；在所述封裝材料中形成的過孔導電結構，所述第二段連接結構包括所述過孔導電結構。

在本發明的一些實施方式中，所述PIC晶片朝向所述基板的投影面積大於至少一個EIC晶片朝向所述基板的投影面積之和。在本發明的可選實施方式中，對於單個EIC晶片，所述PIC晶片朝向所述基板的投影面積可等於或小於所述EIC晶片朝向所述基板的投影面積。

在本發明的一些實施方式中，多個EIC晶片按照矩陣的形式佈置。對於多個EIC晶片中的至少一個EIC晶片，從該EIC晶片周圍的第二段連接結構中可選取與其佈線距離非最遠(即，相對較近)的第二段連接結構的連接結構進行連接。在本發明的可選實施方式中，對於多個EIC晶片中的至少一個EIC晶片，從該EIC晶片周圍的第二段連接結構中選取與其佈線距離最短的第二段連接結構的連接結構進行連接。可見，通過上述連接結構的連接，優化了PIC晶片的佈線，具體而言，採用簡單的佈線結構，縮短了佈線線路，減少了電壓壓降。

在本發明的可選實施方式中，多個EIC晶片可以線性排列佈置。例如，兩個EIC晶片排成一行或一列。

在本發明的可選實施方式中，一種半導體裝置的製造方法包括：提供基板、EIC晶片和PIC晶片；將所述EIC晶片與所述基板進行電連接；將所述EIC晶片與所述PIC晶片進行電連接；所述EIC晶片位於所述PIC晶片與所述基板之間。可選的，在所述EIC晶片的周圍的至少一部分設置封裝材料；在所述封裝材料中設置過孔導電結構，所述PIC晶片到所述基板的電連接路徑中，包括經過所述過孔導電結構的電連接路徑。可選的，可以設置至少兩個EIC晶片，所述至少兩個EIC晶片中，包括第一EIC晶片、第二EIC晶片，所述第一EIC晶片、第二EIC晶片之間具有封裝材料，所述封裝材料中設置至少一個過孔導電結構。

本領技術人員應當理解，以上所公開的僅為本發明的實施方式而已，當然不能以此來限定本發明之權利範圍，依本發明實施方式所作的等同變化，仍屬本發明權利要求所涵蓋的範圍。例如，在本發明的可選實施方式中，所述連接結構400除了採用RDL層和過孔導電結構外，還可以採用本領域已知的其他合適的電連接結構。

100:基板

200:EIC晶片

300:PIC晶片

400:連接結構

Claims

一種半導體裝置，包括：基板；光子集成電路(PIC)晶片；電子集成電路(EIC)晶片，所述EIC晶片位於所述PIC晶片與所述基板之間；其中，所述PIC晶片與所述EIC晶片進行電連接；所述PIC晶片包括PIC佈線結構，所述EIC晶片包括EIC佈線結構；在所述PIC晶片到所述基板的電連接路徑中，包括先後經過所述PIC佈線結構、所述EIC佈線結構、所述基板的電連接路徑。
如請求項1所述的半導體裝置，包括所述EIC晶片的周圍的至少一部分設置的封裝材料，以及所述封裝材料中設置的過孔導電結構，在所述PIC晶片到所述基板的電連接路徑中，包括經過所述過孔導電結構的電連接路徑。
如請求項1所述的半導體裝置，包括PIC再佈線結構、第一鍵合結構、EIC再佈線結構一、EIC再佈線結構二、過孔導電結構、第二鍵合結構中的至少一個結構；並且，上述至少一個結構滿足：所述PIC佈線結構到所述EIC佈線結構的電連接路徑中，先後經過PIC再佈線結構、第一鍵合結構、EIC再佈線結構一中的至少一個，和/或所述EIC佈線結構到所述基板的電連接路徑中，先後經過EIC再佈線結構二、過孔導電結構、第二鍵合結構中的至少一個。
如請求項1所述的半導體裝置，所述EIC晶片通過第一鍵合結構與所述PIC晶片連接；所述EIC晶片通過連接結構與所述基板連接，所述連接結構包括：與所述第一鍵合結構電連接的第一段連接結構、與所述第一段連接結構電連接的第二段連接結構、以及與所述第二段連接結構電連接的第二鍵合結構；其中，所述EIC晶片通過所述第二鍵合結構與所述基板連接。
如請求項4所述的半導體裝置，所述第一段連接結構自所述EIC晶片上的所述第一鍵合結構的連接點橫向延伸並超出所述EIC晶片；所述第二段連接結構自所述第一段連接結構朝著所述基板縱向延伸，並止於所述第二鍵合結構。
如請求項4或5所述的半導體裝置，在所述EIC晶片的周圍的至少一部分設置有封裝材料，所述封裝材料包圍所述第二段連接結構。
如請求項1至5中任意一項所述的半導體裝置，所述PIC晶片朝向所述基板的投影面積大於至少一個EIC晶片朝向所述基板的投影面積之和。
如請求項1所述的半導體裝置，包括至少兩個EIC晶片，所述至少兩個EIC晶片中，包括第一EIC晶片、第二EIC晶片，所述第一EIC晶片、第二EIC晶片之間具有封裝材料，所述封裝材料中設置至少一個過孔導電結構。
如請求項8所述的半導體裝置，所述第一EIC晶片周圍的具有兩個以上的過孔導電結構，選取與其佈線距離非最遠的至少一個過孔導電結構進行連接。
一種半導體裝置的製造方法，包括：提供基板、電子集成電路(EIC)晶片和光子集成電路(PIC)晶片；將所述EIC晶片與所述基板進行電連接；將所述EIC晶片與所述PIC晶片進行電連接；所述EIC晶片位於所述PIC晶片與所述基板之間；所述PIC晶片包括PIC佈線結構，所述EIC晶片包括EIC佈線結構；在所述PIC晶片到所述基板的電連接路徑中，包括先後經過所述PIC佈線結構、所述EIC佈線結構、所述基板的電連接路徑。
如請求項10所述的半導體裝置的製造方法，其中：在所述EIC晶片的周圍的至少一部分設置封裝材料；在所述封裝材料中設置過孔導電結構，所述PIC晶片到所述基板的電連接路徑中，包括經過所述過孔導電結構的電連接路徑。
如請求項10所述的半導體裝置的製造方法，設置至少兩個EIC晶片，所述至少兩個EIC晶片中，包括第一EIC晶片、第二EIC晶片，所述第一EIC晶片、第二EIC晶片之間具有封裝材料，所述封裝材料中設置至少一個過孔導電結構。