TWI872375B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI872375B TWI872375B TW111137114A TW111137114A TWI872375B TW I872375 B TWI872375 B TW I872375B TW 111137114 A TW111137114 A TW 111137114A TW 111137114 A TW111137114 A TW 111137114A TW I872375 B TWI872375 B TW I872375B
- Authority
- TW
- Taiwan
- Prior art keywords
- chip
- eic
- pic
- electrical signal
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- H10W90/00—
-
- H10W70/611—
-
- H10W70/635—
-
- H10W70/65—
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
-
- H10W72/00—
-
- H10W74/117—
-
- H10W90/724—
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Geometry (AREA)
Abstract
一種半導體裝置包括:光子積體電路(PIC)晶片,其包括孔中導電結構;第一電子積體電路(EIC)晶片,其設置在所述PIC晶片的第一表面;以及第二電子積體電路(EIC)晶片,其設置在所述PIC晶片的第二表面。所述第一EIC晶片通過所述PIC晶片的孔中導電結構電連接至所述第二EIC晶片。所述半導體裝置優化了所述PIC晶片的佈線並能夠抑制因佈線過長導致的電壓壓降,並優化了封裝結構。
Description
本發明涉及光子積體電路領域,更具體地,涉及一種半導體裝置。
近年來,人工智慧技術快速發展,其中涉及的某些神經網絡算法需要進行大量矩陣運算。目前,已有提出用光子計算進行矩陣運算。光子計算以光作為信息的載體,通過光學器件/晶片實現光的傳輸、處理及計算等。
現有的一種實現光子計算系統的方案中,需要對電子積體電路(electrical integrated circuit,EIC)晶片及光子積體電路(photonic integrated circuit,PIC)晶片進行電連接。由於EIC晶片和PIC晶片較大,因此連接兩者的線路較長。由於電阻的存在,電流流經較長的連接線路後產生不可忽略的電壓壓降,從而導致額外的功耗,並且壓降過多還可能導致系統無法正常工作。再者,在諸如光子計算晶片等應用場景中,為了實現大量的數據及信號的傳輸及電連接,EIC晶片及PIC晶片均具有多個連接點,而大量的連接點對應了大量的佈線線路,這也進一步導致了不必要的電壓壓降。此外,PIC晶片有時需要與外界光耦合,這對半導體裝置整體的集成具有很大限制。對光子積體電路晶片進行適合的封裝,是本領域近年來一直期望解決的技術問題。
本發明提供了一種半導體裝置,其能夠有效抑制電壓壓降,優化PIC晶片與EIC晶片之間的電連接,並優化封裝尺寸。
根據本發明的一方面,本發明提供了一種半導體裝置,其包括:
光子積體電路(photonic integrated circuit,PIC)晶片,其包括孔中導電結構;
第一電子積體電路(electrical integrated circuit,EIC)晶片,其設置在所述PIC晶片的第一表面;以及
第二電子積體電路(EIC)晶片,其設置在所述PIC晶片的第二表面;
其中,所述第一EIC晶片通過所述PIC晶片的所述孔中導電結構電連接至所述第二EIC晶片。
在一些實施方式中,所述第一EIC晶片包括電信號轉換單元。所述PIC晶片包括光矩陣計算單元及第一佈線結構。所述第二EIC晶片與所述PIC晶片的所述光矩陣計算單元之間形成電信號傳輸通道。所述電信號傳輸通道在所述第二EIC晶片至所述PIC晶片的所述光矩陣計算單元的方向上,先後經過所述PIC晶片中的所述孔中導電結構、所述第一EIC晶片的所述電信號轉換單元、所述PIC晶片的所述第一佈線結構。所述電信號傳輸通道用於所述PIC晶片的所述光矩陣計算單元與所述第二EIC晶片之間的數據傳輸。
在一些實施方式中,所述半導體裝置還包括第一鍵合結構。該第一鍵合結構被配置為將所述第一EIC晶片電連接至所述PIC晶片,且被配置為沿著所述電信號傳輸通道在所述第二EIC晶片至所述光矩陣計算單元的方向上,先後經過所述PIC晶片中的所述孔中導電結構、所述第一鍵合結構、所述第一EIC晶片的所述電信號轉換單元。
在一些實施方式中,所述半導體裝置還包括第二鍵合結構。該第二鍵合結構被配置為將所述第二EIC晶片電連接至所述PIC晶片。
在一些實施方式中,所述半導體裝置還包括第三鍵合結構。該第三鍵合結構被配置為將所述第一EIC晶片電連接至所述PIC晶片,且被配置為沿著所述電信號傳輸通道在所述第二EIC晶片至所述光矩陣計算單元的方向上,先後經過所述第一EIC晶片的所述電信號轉換單元、所述第三鍵合結構、所述PIC晶片的所述第一佈線結構。
在一些實施方式中,在所述半導體裝置中,所述孔中導電結構穿過所述PIC晶片的一部分,但未貫穿所述PIC晶片。可選地,所述PIC晶片包括矽通孔(through silicon vias,TSV),且所述孔中導電結構的至少一部分位於所述矽通孔中。
根據本發明的另一方面,本發明還提供了一種半導體裝置,其包括:
基板;
光子積體電路(PIC)晶片,其安裝在所述基板上、包括孔中導電結構,且具有第一表面和第二表面,其中所述第二表面面向所述基板;
中介層,其安裝在所述基板上、包括第四佈線結構,且具有面向所述基板的第三表面和與所述第三表面相對的第四表面;
第一電子積體電路(EIC)晶片,其中所述第一EIC晶片的一部分安裝在所述PIC晶片的第一表面上,且另一部分安裝在所述中介層的第四表面上;以及
第二電子積體電路(EIC)晶片,其安裝在所述中介層的第四表面上。
在一些實施方式中,所述PIC晶片中的孔中導電結構被配置為將所述基板與所述第一EIC晶片電連接。所述第四佈線結構被配置為將所述第一EIC晶片與所述第二EIC晶片電連接。
在一些實施方式中,所述第一EIC晶片包括電信號轉換單元. 所述PIC晶片包括光矩陣計算單元以及第一佈線結構。所述第二EIC晶片與所述PIC晶片的所述光矩陣計算單元之間形成電信號傳輸通道。所述電信號傳輸通道在所述第二EIC晶片至所述PIC晶片的所述光矩陣計算單元的方向上,先後經過所述中介層的所述第四佈線結構、所述第一EIC晶片的所述電信號轉換單元。所述電信號傳輸通道用於所述PIC晶片的所述光矩陣計算單元與所述第二EIC晶片之間的數據傳輸。
在一些實施方式中,所述PIC晶片包括光柵耦合器。
根據本發明的實施方式,通過將PIC晶片設置在第一EIC晶片與第二EIC晶片之間,並且所述第一EIC晶片通過形成在PIC晶片中的佈線結構(例如孔中導電結構)與第二EIC晶片電連接,縮短了第一EIC晶片到第二EIC晶片的線路距離,從而減少了電壓壓降。再者,採用上述配置也縮短了第二EIC晶片到PIC晶片的電信號傳輸距離,從而抑制了信號下降,同時也提高了信息傳輸和處理速率。此外,可使用中介層及其孔中導電結構來縮短中介層上的晶片到基板的連接距離,此亦能減少電壓壓降,從而改善半導體裝置的性能。再者,可通過PIC晶片的光柵耦合器進行光耦合,提高半導體裝置的集成度。
本發明實施方式的各個方面、特徵及優點等將在下文結合圖式進行具體描述。根據以下結合圖式的具體描述,本發明實施方式的各個方面、特徵及優點等將會變得更加清楚。
為了便於理解本發明技術方案的各個方面、特徵及優點,下面結合圖式對本發明進行具體描述。應當理解,下述的各種實施方式只用於舉例說明,而非用於限制本發明的保護範圍。
實施方式一
圖1示例性示出根據本發明的一種實施方式的半導體裝置的結構。在本發明的一種實施方式中,所述半導體裝置包括基板101、光子積體電路(photonic integrated circuit,PIC)晶片102、第一電子積體電路(electrical integrated circuit,EIC)晶片103及第二EIC晶片104。所述PIC晶片102安裝在所述基板101上。可選的,所述PIC晶片102通過鍵合結構105安裝在所述基板101上。在可選的實施方式中,所述鍵合結構102包括由焊料形成的微凸塊(Micro bump)。在本發明實施方式中,所述PIC晶片102具有第一表面,以及與所述第一表面相對的第二表面。在所述第一表面上安裝有所述第一EIC晶片103。在所述第二表面上安裝有所述第二EIC晶片104,且所述第二表面朝向所述基板。在本發明實施方式中,所述第一EIC晶片103和所述第二EIC晶片104分別位於所述PIC晶片102的上表面及下表面,即夾著所述PIC晶片102。在一些實施方式中,所述第一EIC晶片103及所述第二EIC晶片104中的至少一個通過倒裝方式安裝於所述PIC晶片上。所述第一EIC晶片103通過鍵合結構106安裝在所述PIC晶片102上。類似的,所述第二EIC晶片104也可通過另外的鍵合結構安裝在所述PIC晶片上。在可選的實施方式中,所述鍵合結構106包括由焊料形成的微凸塊,而所述另外的鍵合結構可以是焊接材料層。在其他可選的實施方式中,前述的任一個鍵合結構還可以是諸如焊料球之類的其他鍵合結構。在本發明實施方式中,所述基板101具有容納所述第二EIC晶片104的開口。可選地,在所述開口中,可以圍繞所述第二EIC晶片104設置封裝材料,例如,模塑材料(molding compound)。
在本發明實施方式中,所述第一EIC晶片103通過設置於所述PIC晶片102中的佈線結構與對象電路連接,所述對象電路包括所述第二EIC晶片104、所述基板101中的佈線結構。所述PIC晶片102包括孔中導電結構107。在本發明的一種實施方式中,所述第一EIC晶片103包括與所述鍵合結構106連接的第一EIC佈線層(例如,圖1中的粗實線所示),且所述PIC晶片102的佈線結構還包括與所述鍵合結構106連接的PIC佈線層(例如,圖1中的粗實線所示)。所述第一EIC晶片103到所述第二EIC晶片104的電連接路徑包括先後經過所述第一EIC佈線層、所述鍵合結構106、所述PIC佈線層、所述孔中導電結構107、以及所述第二EIC晶片104的電連接路徑。所述第一EIC晶片103到所述基板101的電連接路徑包括先後經過所述第一EIC佈線層、所述鍵合結構106、所述PIC佈線層、所述孔中導電結構107、以及所述基板101的電連接路徑。本實施方式的佈線簡單,且線路較短,從而減少了電壓壓降。
在一些實施方式中,所述PIC晶片可包括第一佈線結構(圖1未示)。所述第一佈線結構被配置為將所述第一EIC晶片電連接至所述PIC晶片中的孔中導電結構。所述PIC晶片還可包括第二佈線結構。所述第二佈線結構被配置為將所述第二EIC晶片電連接至所述PIC晶片中的孔中導電結構。所述PIC晶片還可包括第三佈線結構。所述第三佈線結構被配置為將所述第一EIC晶片電連接至所述PIC晶片中的器件層。所述第二EIC晶片與所述PIC晶片的所述器件層進行電連接時,所述第二EIC晶片依次經過所述第二佈線結構、所述孔中導電結構、所述第一佈線結構、所述第一EIC晶片、所述第三佈線結構與所述器件層進行電連接,從而形成所述第二EIC晶片與所述PIC晶片的所述器件層的導電通道。通過所述導電通道,電信號能在所述PIC的器件層與所述第二EIC晶片之間傳輸。示例性的,所述器件層中的某些器件能進行電耦合(電連接),例如光調制器及光電二極體(PD)。
示例性的,所述第一EIC晶片包括電信號轉換單元。所述PIC晶片包括光矩陣計算單元及第一佈線結構。所述第二電晶片與所述PIC晶片的所述光矩陣計算單元之間形成電信號傳輸通道。所述電信號傳輸通道在所述第二EIC晶片至所述光矩陣計算單元的方向上,先後經過所述PIC晶片中的所述孔中導電結構、所述第一EIC晶片的所述電信號轉換單元,以及所述PIC晶片的所述第一佈線結構。所述電連接通道用於所述PIC晶片的所述光矩陣計算單元與所述第二EIC晶片之間的數據傳輸。通過所述孔中導電結構的形成,優化了佈線及電信號/數據的傳輸。再者,數據從所述第二EIC晶片傳輸至所述第一EIC晶片進行信號轉換等處理,然後再傳輸至所述PIC晶片。各個晶片能夠獨立設計並製造,能完成各自功能。多個晶片的集成則可以實現整體的功能。示例性的,所述第一EIC晶片與所述PIC晶片之間的空間不設置(堆疊)其它晶片,從而可減小它們之間的連接距離。類似的,所述第二EIC晶片與所述PIC晶片之間的空間不設置(堆疊)其它晶片。
在一些實施方式中,半導體裝置還包括第一鍵合結構。所述第一鍵合結構被配置為將所述第一EIC晶片103與所述PIC晶片102電連接。所述半導體裝置還可以包括第二鍵合結構。所述第二鍵合結構被配置為將所述第二EIC晶片104與所述PIC晶片102進行電連接。示例性的,所述第二EIC晶片沿著所述電信號傳輸通道在所述第二EIC晶片至所述光矩陣計算單元的方向上,依次經過所述第二佈線結構、所述第二鍵合結構、所述孔中導電結構、所述第一佈線結構、所述第一鍵合結構、所述第一EIC晶片、所述第三佈線結構與所述器件層進行電連接。
示例性的,所述PIC晶片被配置為接收所述第一EIC晶片的電信號,並基於所述第一EIC晶片的電信號,產生第一光信號。以所述第一光信號進行計算,即光計算。所述PIC晶片中可包括電光轉換單元。所述電光轉換單元可以是光調制器。所述光調制器可以將原始光信號基於電信號調製成所述第一光信號。示例性的,光處理器能夠以光為信號執行矩陣計算,所述第一光信號可以表示向量及矩陣等形式的數據,並基於此進行計算。示例性的,所述第一EIC晶片包括電信號轉換單元。所述信號轉換單元能夠實現電信號的轉換,例如第一電信號和第二電信號之間的轉換。示例性的,所述第一電信號及所述第二電信號可以選自電流信號、電壓信號、數位信號及類比信號等。示例性的,所述第一電信號來自所述PIC晶片,且所述第二電信號輸出至所述第二EIC晶片。示例性的,所述第一電信號來自所述第二EIC晶片,所述第二電信號輸出至所述PIC晶片,且所述PIC晶片基於所述第二電信號產生第一光信號。
在一些實施例中,在所述基板上設置開孔結構,用於容納所述第二EIC晶片,以減小封裝尺寸/封裝面積。
在一種實施方式中,所述PIC晶片102包括光柵耦合器108,其可以通過諸如棱鏡之類的轉光鏡109耦合來自電射晶片的光。在可選的實施方式中,所述光柵耦合器108可以耦合至光纖陣列,以耦合來自封裝外部的光源的光。
在本發明實施方式中,所述基板101設有用於將所述半導體裝置安裝至其他裝置(例如印刷電路板)的焊料球110。
在一些實施方式中,所述第一EIC晶片103可以包括數位積體電路晶片和/或類比積體電路晶片。在一些實施方式中,所述第二EIC晶片104可以包括記憶體晶片,例如,1個或多個高頻寬記憶體(high bandwidth memory,HBM)晶片。
實施方式二
圖2示例性示出根據本發明的另一種實施方式的半導體裝置的結構。所述半導體裝置包括基板201、PIC晶片202和EIC晶片203。所述PIC晶片201通過作為鍵合結構的焊料球205安裝在所述基板201上。所述PIC晶片201包括面向所述基板201的第一表面,以及與所述第一表面相對的第二表面。在所述第二表面上,所述EIC晶片203通過鍵合結構204安裝在所述PIC晶片202上。所述EIC晶片203通過設置於所述PIC晶片202中的佈線結構與對象電路電連接。所述對象電路包括設置於所述基板201中的佈線結構。在一些實施方式中,所述設置於PIC晶片202中的佈線結構包括孔中導電結構206。雖然圖未示,但本領域技術人員應當理解,所述EIC晶片203具有EIC佈線層,所述PIC晶片的佈線結構包括PIC佈線層,且所述基板201具有基板佈線層。所述EIC晶片203到所述基板201的電連接路徑包括先後經過所述EIC佈線層、所述鍵合結構204、所述PIC晶片的第一佈線結構、所述PIC晶片的孔中導電結構206、所述焊料球205、以及所述基板佈線層的電連接路徑。本實施方式的佈線簡單,且線路較短,從而減少了電壓壓降。
在一些實施方式中,所述PIC晶片202包括光柵耦合器207。通過將所述光柵耦合器207耦合至光纖陣列208,來耦合來自封裝外部的光源的光。在可選的實施方式中,所述光柵耦合器207可以連接轉光鏡,以便通過轉光鏡直接接收所述封裝內的電射晶片所發出的光。
在一些實施方式中,所述EIC晶片203可以包括數位積體電路晶片及類比積體電路晶片。
實施方式三
圖3示例性示出根據本發明的又一種實施方式的半導體裝置的結構。所述半導體裝置包括基板301、PIC晶片302、中介層303、第一EIC晶片304和第二EIC晶片305。在所述基板301上,並排安裝有所述PIC晶片302和所述中介層303。所述PIC晶片302具有面向所述基板301的第一表面,以及與所述第一表面相對的第二表面。所述中介層303具有面向所述基板301的第三表面,以及與所述第三表面相對的第四表面。所述第一EIC晶片304跨接在所述PIC晶片302的第二表面和所述中介層303的第四表面上。亦即,所述第一EIC晶片304的一部分安裝在所述PIC晶片302的第二表面上,且另一部分安裝在所述中介層303的第四表面上。所述第二EIC晶片305安裝在所述中介層303的第四表面上。這些EIC晶片均是通過諸如微凸塊的鍵合結構安裝在相應的PIC晶片302及中介層303上。所述PIC晶片302和所述中介層303通過諸如焊料球的鍵合結構安裝在所述基板301上。
所述第一EIC晶片304到所述基板301的電連接路徑包括作為所述PIC晶片302的佈線結構的一部分的孔中導電結構306,以及作為所述中介層303的佈線結構的一部分的孔中導電結構307。所述第一EIC晶片304的佈線結構包括EIC晶片佈線層。所述PIC晶片302的佈線結構包括PIC晶片佈線層。所述中介層303的佈線結構包括中介層佈線層。所述第一EIC晶片304到所述基板301的電連接路徑包括,先後經過所述第一EIC晶片304的EIC晶片佈線層、所述PIC晶片佈線層、所述孔中導電結構306、以及所述基板301的佈線層的電連接路徑,以及先後經過所述第一EIC晶片304的EIC晶片佈線層、所述中介層佈線層、所述孔中導電結構307、以及所述基板301的佈線層的電連接路徑。在可選的實施方式中,所述第一EIC晶片304到所述基板301的電連接路徑包括所述孔中導電結構306和所述孔中導電結構307中的任意一者。
所述第二EIC晶片305到所述基板301的電連接路徑包括,作為所述中介層303的佈線結構的一部分的孔中導電結構307。所述第二EIC晶片305的佈線結構包括EIC晶片佈線層。所述中介層303的佈線結構包括中介層佈線層。所述第二EIC晶片305到所述基板301的電連接路徑包括,先後經過所述第二EIC晶片305的佈線層、所述中介層佈線層、所述孔中導電結構307、以及所述基板301的佈線層的電連接路徑。
所述第一EIC晶片304的佈線結構包括EIC晶片佈線層。所述PIC晶片的佈線結構包括PIC晶片佈線層。所述中介層303的佈線結構包括中介層佈線層。所述第二EIC晶片305的佈線結構包括EIC晶片佈線層。所述PIC晶片302到所述第二EIC晶片305的電連接路徑可以包括,先後經過所述PIC晶片佈線層、所述第一EIC晶片304的EIC晶片佈線層、所述中介層佈線層、所述第二EIC晶片305的EIC晶片佈線層的電連接路徑。
本領域技術人應當理解,上述電連接路徑還包括相鄰部件之間的鍵合結構。
在一些實施方式中,所述PIC晶片302包括光柵耦合器308。通過將所述光柵耦合器308耦合至光纖陣列309,來耦合來自封裝外部的光源的光。在可選的實施方式中,所述光柵耦合器308耦合至轉光鏡,以便通過所述轉光鏡直接接收封裝內的電射晶片所發出的光。
在一些實施方式中,所述第一EIC晶片304包括類比積體電路晶片,且所述第二EIC晶片305包括數位積體電路晶片。在可選的實施方式中,所述第一EIC晶片304包括數位積體電路晶片,且所述第二EIC晶片305包括類比積體電路晶片。在其他實施方式中,所述第一EIC晶片304和所述第二EIC晶片305可以是相同類型的電子積體電路晶片,例如,同為類比積體電路晶片,或同為數位積體電路晶片。
光子積體電路晶片
圖4示例性示出了本發明實施方式的PIC晶片及其中的孔中導電結構的示意圖。所述PIC晶片包括由下到上層疊的矽基底401、二氧化矽層402、第一材料層403和第二材料層404。在所述二氧化矽層402上形成器件405,所述器件405的膜層亦稱為器件層。在所述PIC晶片中,自上而下形成有孔中導電結構406。所述孔中導電結構406的上端設置有用於連接鍵合結構的第一電連接結構407,且下端設置有用於連接另一鍵合結構的第二電連接結構408。所述孔中導電結構406貫穿所述PIC晶片的所有膜層。所述第一電連接結構407及所述第二電連接結構408可作為所述PIC晶片的佈線結構的一部分。
圖5示例性示出了本發明的另一種實施方式的PIC晶片及其中的孔中導電結構的的示意圖。所述PIC晶片包括由下到上層疊的矽基底501、二氧化矽層502、第一材料層503和第二材料層504。在所述二氧化矽層502上形成器件505,所述器件505的膜層亦稱為器件層。在所述PIC晶片中,在所述矽基底501、所述二氧化矽層502及所述第一材料層503中自上而下形成有孔中導電結構506。所述孔中導電結構506自矽基底底部向上延伸並止於所述第二材料層504的底部。亦即,所述孔中導電結構506貫穿了所述矽基底501、所述二氧化矽層502和所述第一材料層503,共三層。所述孔中導電結構506穿過所述PIC晶片的一部分,但未貫穿整個PIC晶片。在一些實施例中,所述孔中導電結構506穿過所述矽基底501。在所述第一材料層503上的所述第二材料層504中可設置佈線結構,且所述佈線結構用於連接。示例性地,所述PIC晶片的第一佈線結構可包括第一電連接結構507、第一佈線連接層509及第二佈線連接層510。所述PIC晶片的第二佈線結構可包括第二電連接結構508。所述第二材料層504的上表面及所述矽基底501的下表面分別形成所述第一電連接結構507及所述第二電連接結構508,用於連接鍵合結構。所述第二材料層504中的佈線結構包括與所述第一電連接結構507連接的所述第一佈線連接層509,以及與所述孔中導電結構506的上端連接的所述第二佈線連接層510。
圖4-5僅示例性地畫出了器件層的位置。在其它材料層上也可形成器件層,例如,在所述第二材料層上也形成器件層。在一些實施方式中,還可包括設置在所述第二材料層上的第三材料層及第四材料層,且所述第三材料層與所述第四材料層之中設置有器件層。在一些實施方式中,所述PIC晶片的表面設置有器件層。所述器件層可以包括光調制器、光波導、光電二極體、光柵耦合器、定向耦合器和發光器件等器件。光矩陣計算單元可包括上述器件中的一種或者多種。所述光調制器可以是互連馬赫曾德爾干涉儀(Mach-Zehnder interferometer,MZI)。在一些實施例中,所述PIC晶片不包括光源,光的輸入可以通過外部光纖輸入,也可以通過諸如電射器的發光光源輸入。在一些實施例中,所述PIC晶片包括光源,所述光源可以是半導體發光器件或電射器件。
在各個實施方式中,形成所述孔中導電結構,可包括在所述PIC晶片的製造過程中的形成開孔的步驟,可通過矽通孔(through silicon via,TSV)技術形成開孔。在一些實施方式中,可以基於SOI結構形成所述PIC晶片。所述PIC晶片中的孔中導電結構在形成時,首先形成開孔(via),然後在所述開孔中設置導電材料。所述開孔可以穿過基底(基底層)以及其它材料層。所述導電材料的形狀不需要剛好跟所述開孔的形狀一致,可以是上部小且下部大的形態,只需滿足在所述開孔的兩端形成導電路徑即可。在形成所述開孔的一個或多個步驟中,可包括利用TSV技術的步驟。
在圖4-5中,所述PIC晶片具有上表面和下表面,將其應用於實施方式一至三時,所述下表面為所述第一表面,且所述上表面為所述第二表面。
以上對本發明各個實施方式所使用的形成於PIC晶片中的孔中導電結構進行了舉例說明。在一些實施方式中,形成于中介層的孔中導電結構也可以採用圖4和圖5舉例說明的結構,因此,在此不對中介層的孔中導電結構進行重複說明。
本領技術人員應當理解,以上所公開的僅為本發明的實施方式而已,當然不能以此來限定本發明之申請專利範圍,依本發明實施方式所作的等同變化仍屬本發明請求項所涵蓋的範圍。
101:基板
102:PIC晶片
103:第一EIC晶片
104:第二EIC晶片
105:鍵合結構
106:鍵合結構
107:導電結構
108:光柵耦合器
109:轉光鏡
110:焊料球
201:基板
202:PIC晶片
203:EIC晶片
204:鍵合結構
205:焊料球
206:導電結構
207:光柵耦合器
208:光纖陣列
301:基板
302:PIC晶片
303:中介層
304:第一EIC晶片
305:第二EIC晶片
306:孔中導電結構
307:孔中導電結構
308:光柵耦合器
309:光纖陣列
401:矽基底
402:二氧化矽層
403:第一材料層
404:第二材料層
405:器件
406:孔中導電結構
407:第一電連接結構
408:第二電連接結構
501:矽基底
502:二氧化矽層
503:第一材料層
504:第二材料層
505:器件
506:孔中導電結構
507:第一電連接結構
508:第二電連接結構
509:第一佈線連接層
510:第二佈線連接層
[圖1]是示例性示出根據本發明的一種實施方式的半導體裝置的結構的截面圖;
[圖2]是示例性示出根據本發明的另一種實施方式的半導體裝置的結構的截面圖;
[圖3]是示例性示出根據本發明的又一種實施方式的半導體裝置的結構的截面圖;
[圖4]是示例性示出根據本發明實施方式的一種孔中導電結構的示意圖;及
[圖5]是示例性示出根據本發明實施方式的另一種孔中導電結構的示意圖。
101:基板
102:PIC晶片
103:第一EIC晶片
104:第二EIC晶片
105:鍵合結構
106:鍵合結構
107:導電結構
108:光柵耦合器
109:轉光鏡
110:焊料球
Claims (9)
- 一種半導體裝置,其包括:光子積體電路(photonic integrated circuit,PIC)晶片,其包括孔中導電結構,其中所述PIC晶片具有第一表面、以及與所述第一表面相對的第二表面;第一電子積體電路(electrical integrated circuit,EIC)晶片,其設置在所述PIC晶片的所述第一表面;以及第二電子積體電路(EIC)晶片,其設置在所述PIC晶片的所述第二表面;其中,所述第一EIC晶片通過所述PIC晶片的所述孔中導電結構電連接至所述第二EIC晶片;且其中,所述第一EIC晶片包括電信號轉換單元;所述PIC晶片包括光矩陣計算單元及第一佈線結構;以及所述第二EIC晶片與所述PIC晶片的所述光矩陣計算單元之間形成電信號傳輸通道,所述電信號傳輸通道在所述第二EIC晶片至所述PIC晶片的所述光矩陣計算單元的方向上,先後經過所述PIC晶片中的所述孔中導電結構、所述第一EIC晶片的所述電信號轉換單元、所述PIC晶片的所述第一佈線結構,且所述電信號傳輸通道用於所述PIC晶片的所述光矩陣計算單元與所述第二EIC晶片之間的數據傳輸。
- 如請求項1之半導體裝置,其還包括:第一鍵合結構,其被配置為將所述第一EIC晶片電連接至所述PIC晶片,且被配置為沿著所述電信號傳輸通道在所述第二EIC晶片至所述光矩陣計算單元的方向上,先後經過所述PIC晶片中的所述孔中導電結構、所述第一鍵合結構、所述第一EIC晶片的所述電信號轉換單元。
- 如請求項1之半導體裝置,其還包括:第二鍵合結構,其被配置為將所述第二EIC晶片電連接至所述PIC晶片。
- 如請求項1之半導體裝置,其還包括:第三鍵合結構,其被配置為將所述第一EIC晶片電連接至所述PIC晶片,且被配置為沿著所述電信號傳輸通道在所述第二EIC晶片至所述光矩陣計算單元的方向上,先後經過所述第一EIC晶片的所述電信號轉換單元、所述第三鍵合結構、所述PIC晶片的所述第一佈線結構。
- 如請求項1-4中任意一項之半導體裝置,其中所述孔中導電結構穿過所述PIC晶片的一部分,但未貫穿所述PIC晶片。
- 如請求項5之半導體裝置,其中所述PIC晶片包括矽通孔,且所述孔中導電結構的至少一部分位於所述矽通孔中。
- 如請求項1之半導體裝置,其中所述第一EIC晶片包括電信號轉換單元,所述電信號轉換單元被配置為實現第一電信號和第二電信號之間的轉換,所述第一電信號來自所述PIC晶片,所述第二電信號輸出至所述第二EIC晶片。
- 如請求項1之半導體裝置,其中所述第一EIC晶片包括電信號轉換單元,所述電信號轉換單元被配置為實現第一電信號和第二電信號之間的轉換,所述第一電信號來自所述第二EIC晶片,所述第二電信號輸出至所述PIC晶片。
- 如請求項1之半導體裝置,其中所述PIC晶片被配置為接收所述第一EIC晶片的電信號,並基於所述第一EIC晶片的電信號產生第一光信號,以所述第一光信號進行光計算。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111162695.X | 2021-09-30 | ||
| CN202111162695.XA CN114063229B (zh) | 2021-09-30 | 2021-09-30 | 半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202316608A TW202316608A (zh) | 2023-04-16 |
| TWI872375B true TWI872375B (zh) | 2025-02-11 |
Family
ID=80234031
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111137114A TWI872375B (zh) | 2021-09-30 | 2022-09-29 | 半導體裝置 |
| TW113151614A TWI897786B (zh) | 2021-09-30 | 2022-09-29 | 半導體裝置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113151614A TWI897786B (zh) | 2021-09-30 | 2022-09-29 | 半導體裝置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12512441B2 (zh) |
| CN (1) | CN114063229B (zh) |
| TW (2) | TWI872375B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117408210A (zh) * | 2022-07-06 | 2024-01-16 | 南京光智元科技有限公司 | 光电封装结构和光子计算系统 |
| US12504590B2 (en) * | 2022-12-05 | 2025-12-23 | Cisco Technology, Inc. | Optical wafer-level package |
| CN115588618B (zh) * | 2022-12-06 | 2023-03-10 | 盛合晶微半导体(江阴)有限公司 | 三维堆叠光电封装结构及制备方法 |
| CN119024495B (zh) * | 2023-05-24 | 2025-10-03 | 盛合晶微半导体(江阴)有限公司 | 高密度光电集成的2.5维扇出型封装结构及其制备方法 |
| US20250062300A1 (en) * | 2023-08-16 | 2025-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package structure comprising photonic ic chip adjacent to electrical ic chip |
| CN117092764A (zh) * | 2023-08-22 | 2023-11-21 | 讯芸电子科技(中山)有限公司 | 一种400g光电共封装模块结构 |
| TWI890150B (zh) * | 2023-09-26 | 2025-07-11 | 財團法人工業技術研究院 | 半導體封裝件及其製造方法 |
| CN121013352A (zh) * | 2024-05-23 | 2025-11-25 | 华为技术有限公司 | 封装结构及其制作方法、电子设备 |
| US20250370196A1 (en) * | 2024-05-31 | 2025-12-04 | Qualcomm Incorporated | Device comprising an opto-electronic integrated device and stacked integrated devices |
| CN119224947B (zh) * | 2024-07-18 | 2025-08-01 | 光本位科技(苏州)有限公司 | 一种光电芯片封装结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201342587A (zh) * | 2011-12-20 | 2013-10-16 | 英特爾股份有限公司 | 矽上iii-v族半導體裝置之混合整合 |
| TW201629559A (zh) * | 2014-10-27 | 2016-08-16 | 寇理恩先進工藝有限責任公司 | 電子電路之光子介面 |
| CN113035858A (zh) * | 2021-05-31 | 2021-06-25 | 杭州光智元科技有限公司 | 半导体装置及其制造方法 |
| TW202125789A (zh) * | 2019-12-26 | 2021-07-01 | 台灣積體電路製造股份有限公司 | 半導體封裝及其形成方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3854054B2 (ja) * | 2000-10-10 | 2006-12-06 | 株式会社東芝 | 半導体装置 |
| JP4734282B2 (ja) * | 2007-04-23 | 2011-07-27 | 株式会社日立製作所 | 半導体チップおよび半導体装置 |
| CN201342587Y (zh) | 2008-12-29 | 2009-11-11 | 中日流体传动股份有限公司 | 打刀缸装置 |
| US11043478B2 (en) * | 2018-04-24 | 2021-06-22 | Cisco Technology, Inc. | Integrated circuit bridge for photonics and electrical chip integration |
| US10937736B2 (en) * | 2019-06-14 | 2021-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid integrated circuit package and method |
| US11841541B2 (en) * | 2019-09-26 | 2023-12-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package assembly and manufacturing method thereof |
| KR102835477B1 (ko) * | 2019-10-11 | 2025-07-17 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
| CN113053835A (zh) * | 2019-12-26 | 2021-06-29 | 台湾积体电路制造股份有限公司 | 半导体封装及其形成方法 |
| EP4107476A4 (en) * | 2020-02-19 | 2023-07-12 | Pointcloud Inc. | BACKLIGHTING ARCHITECTURES FOR INTEGRATED PHOTONIC LIDAR |
| US11201136B2 (en) * | 2020-03-10 | 2021-12-14 | International Business Machines Corporation | High bandwidth module |
| US12266608B2 (en) * | 2020-06-25 | 2025-04-01 | Intel Corporation | Integrated photonics and processor package with redistribution layer and EMIB connector |
| US20210064958A1 (en) * | 2020-11-17 | 2021-03-04 | Intel Corporation | Heterogeneously integrated optical neural network accelerator |
| US11923283B2 (en) * | 2020-11-25 | 2024-03-05 | Samsung Electronics Co., Ltd. | Semiconductor package and method for fabricating the same |
| KR102900083B1 (ko) * | 2021-03-10 | 2025-12-12 | 삼성전자주식회사 | 반도체 패키지 |
| KR102903830B1 (ko) * | 2021-03-15 | 2025-12-24 | 삼성전자주식회사 | 몰드층을 포함하는 반도체 패키지 및 이의 제조 방법 |
| US11764171B2 (en) * | 2021-04-27 | 2023-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit structure and method |
| CN113192937A (zh) * | 2021-04-30 | 2021-07-30 | 杭州光智元科技有限公司 | 半导体装置及其制造方法 |
| EP4092736A1 (fr) * | 2021-05-18 | 2022-11-23 | Commissariat à l'énergie atomique et aux énergies alternatives | Procédé de fabrication d'un dispositif optoélectronique, dispositif correspondant et système le comprenant |
| KR20230027367A (ko) * | 2021-08-18 | 2023-02-28 | 삼성전자주식회사 | 반도체 패키지 |
| US11982853B2 (en) * | 2021-10-01 | 2024-05-14 | Advanced Semiconductor Engineering, Inc. | Optoelectronic package and method of manufacturing the same |
| KR20250045571A (ko) * | 2023-09-25 | 2025-04-02 | 삼성전자주식회사 | 반도체 패키지 |
-
2021
- 2021-09-30 CN CN202111162695.XA patent/CN114063229B/zh active Active
-
2022
- 2022-09-29 TW TW111137114A patent/TWI872375B/zh active
- 2022-09-29 TW TW113151614A patent/TWI897786B/zh active
- 2022-09-29 US US17/955,778 patent/US12512441B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201342587A (zh) * | 2011-12-20 | 2013-10-16 | 英特爾股份有限公司 | 矽上iii-v族半導體裝置之混合整合 |
| TW201629559A (zh) * | 2014-10-27 | 2016-08-16 | 寇理恩先進工藝有限責任公司 | 電子電路之光子介面 |
| TW202125789A (zh) * | 2019-12-26 | 2021-07-01 | 台灣積體電路製造股份有限公司 | 半導體封裝及其形成方法 |
| CN113035858A (zh) * | 2021-05-31 | 2021-06-25 | 杭州光智元科技有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202516746A (zh) | 2025-04-16 |
| CN114063229A (zh) | 2022-02-18 |
| TW202316608A (zh) | 2023-04-16 |
| US20230099534A1 (en) | 2023-03-30 |
| US12512441B2 (en) | 2025-12-30 |
| TWI897786B (zh) | 2025-09-11 |
| CN114063229B (zh) | 2023-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI872375B (zh) | 半導體裝置 | |
| US11824029B2 (en) | Semiconductor package structure | |
| US11054597B2 (en) | Electro-optical package and method of fabrication | |
| US9391708B2 (en) | Multi-substrate electro-optical interconnection system | |
| US11837566B2 (en) | Electronic device package and method for manufacturing the same | |
| TW202002168A (zh) | 光學收發器 | |
| US20210048587A1 (en) | Photonic optoelectronic module packaging | |
| CN107040318A (zh) | 用于通信的方法和系统 | |
| CN119781112A (zh) | 具有集成光学组件的半导体装置 | |
| US12326592B2 (en) | Heterogeneous package structures with photonic devices | |
| KR20240161759A (ko) | 반도체 디바이스를 위한 광학 결합 구조 | |
| CN117913084A (zh) | 基于2.5d封装技术的光电芯片混合封装结构及封装方法 | |
| US20060024067A1 (en) | Optical I/O chip for use with distinct electronic chip | |
| US20250355171A1 (en) | Integrated Memory Device with Optical Link | |
| US20250183241A1 (en) | Semiconductor package | |
| US20250216625A1 (en) | Semiconductor package | |
| US20250149516A1 (en) | Semiconductor package | |
| US20250158001A1 (en) | Chip structure and semiconductor package including the same | |
| US20250306267A1 (en) | Package structure having ring resonant structure and method of forming the same | |
| US20250343214A1 (en) | Hybrid silicon photonics-on-glass substrate | |
| KR20250036369A (ko) | 반도체 패키지 | |
| WO2025260853A1 (zh) | 光通信模块封装结构和制备方法 | |
| CN120669366A (zh) | 一种光引擎模块与光引擎系统 | |
| CN118555841A (zh) | 封装件及其形成方法 | |
| KR20250033590A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 |