[go: up one dir, main page]

TWI856065B - 記憶體中的增強型資料時鐘操作 - Google Patents

記憶體中的增強型資料時鐘操作 Download PDF

Info

Publication number
TWI856065B
TWI856065B TW109106698A TW109106698A TWI856065B TW I856065 B TWI856065 B TW I856065B TW 109106698 A TW109106698 A TW 109106698A TW 109106698 A TW109106698 A TW 109106698A TW I856065 B TWI856065 B TW I856065B
Authority
TW
Taiwan
Prior art keywords
data clock
memory
command
host
data
Prior art date
Application number
TW109106698A
Other languages
English (en)
Other versions
TW202101193A (zh
Inventor
正元 徐
德斯特塔密歐 千
麥可華勁 羅
夏言庫瑪 索茲約爾
拉芬卓 古莫
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202101193A publication Critical patent/TW202101193A/zh
Application granted granted Critical
Publication of TWI856065B publication Critical patent/TWI856065B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)
  • Dram (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Abstract

提供了用於改良資料時鐘以減小功耗的方法和裝置。該裝置包括記憶體，其被配置成經由鏈路從主機接收資料時鐘以及將該資料時鐘與該主機進行同步。該記憶體包括：時鐘樹緩衝器，其被配置成基於該資料時鐘來進行切換以擷取寫資料或輸出讀資料；及命令解碼器，其被配置成在該資料時鐘在該主機和該記憶體之間被同步之時偵測資料時鐘暫停命令。該時鐘樹緩衝器被配置成回應於該命令解碼器偵測到該資料時鐘暫停命令而禁用基於該資料時鐘來進行切換。該主機包括記憶體控制器，其被配置成在該資料時鐘在該主機和該記憶體之間被同步之時經由該鏈路向該記憶體提供資料時鐘暫停命令。

Description

記憶體中的增強型資料時鐘操作
本專利申請案主張於2019年3月1日提出申請的題為「ENHANCED DATA CLOCK OPERATIONS IN MEMORY（記憶體中的增強型資料時鐘操作）」的臨時申請案第62/812,689的優先權，該臨時申請案已被轉讓給本案受讓人並由此經由援引明確納入於此。
本案大體而言係關於具有增強型資料時鐘操作的方法和裝置，並且尤其係關於具有資料時鐘暫停模式以在資料時鐘處於常開模式之時減少功耗的方法和裝置。
計算設備（例如，膝上型設備、行動電話等）可包括一個或若干個處理器以執行各種功能，諸如電話、無線資料存取和相機/視訊功能等。記憶體是計算設備的重要元件。該處理器可耦合到記憶體以執行前述計算功能。例如，該處理器可從記憶體獲取指令以執行計算功能及/或將用於處理該等計算功能的臨時資料儲存在記憶體中等。
記憶體可以與該處理器一起嵌入在半導體晶粒上或者是不同半導體晶粒的一部分。記憶體可以執行各種功能。例如，記憶體可被用作快取記憶體、暫存器檔案，或儲存。記憶體可以是各種種類。例如，記憶體可以是靜態隨機存取記憶體（SRAM）、動態隨機存取記憶體（DRAM）、磁性隨機存取記憶體（MRAM）、NAND快閃記憶體，或NOR快閃記憶體等。
隨著對計算設備以更高速度執行更多功能的需求不斷增長，電源問題亦越來越多。儘管在行動計算設備中功率節省可能特別受關注，但是非行動設備亦可受益於減小的功耗以減少廢熱產生。由此，各種類別的計算設備可受益於具有降低的功耗的記憶體系統。由此，減小功耗的方案是期望的。
本概述標識了一些示例性態樣的特徵，並且不是對所揭示的標的的排他性或窮盡性描述。描述了附加特徵和態樣，並且該等附加特徵和態樣將在閱讀以下詳細描述並查看形成該詳細描述的一部分的附圖之後變得對熟習此項技術者顯而易見。
根據至少一個實施例的一種裝置包括：記憶體，其被配置成經由鏈路從主機接收資料時鐘以及將該資料時鐘與該主機進行同步，該裝置進一步包括：時鐘樹緩衝器，其被配置成基於該資料時鐘來進行切換以擷取寫資料或輸出讀資料；及命令解碼器，其被配置成在該資料時鐘在該主機與該記憶體之間被同步之時偵測資料時鐘暫停命令。該時鐘樹緩衝器被配置成回應於該命令解碼器偵測到該資料時鐘暫停命令而禁用基於該資料時鐘來進行切換。
根據至少一個實施例的另一種裝置包括：經由鏈路耦合到記憶體的主機。該主機被配置成將資料時鐘與該記憶體進行同步以及基於該資料時鐘來輸出寫資料或擷取讀資料。該主機包括記憶體控制器，其被配置成在該資料時鐘在該主機與該記憶體之間被同步之時經由該鏈路向該記憶體提供資料時鐘暫停命令。該資料時鐘暫停命令向該記憶體通知要禁用對時鐘樹緩衝器進行切換，該時鐘樹緩衝器被配置成基於該資料時鐘來進行切換。該記憶體控制器被進一步配置成：在提供該資料時鐘暫停命令之後，對該資料時鐘進行切換。
一種減小經由鏈路耦合到主機的記憶體的資料時鐘的功率的方法，包括以下步驟：經由鏈路來同步該主機與該記憶體之間的資料時鐘；由該記憶體的時鐘樹緩衝器基於該資料時鐘來進行切換以擷取寫資料或輸出讀資料；在該資料時鐘在該主機與該記憶體之間被同步之時，由該主機經由該鏈路向該記憶體提供資料時鐘暫停命令；由該時鐘樹緩衝器回應於該資料時鐘暫停命令而禁用基於該資料時鐘來進行切換；及由該主機在提供該資料時鐘暫停命令之後，對該資料時鐘進行切換。
另一種減小經由鏈路耦合到主機的記憶體的資料時鐘的功率的方法，包括以下步驟：由主機經由鏈路向記憶體提供資料時鐘同步命令；及在使資料時鐘同步之後，由該主機經由該鏈路向該記憶體提供資料時鐘暫停命令。該資料時鐘暫停命令向該記憶體通知要禁用基於該資料時鐘來進行切換的資料時鐘緩衝器。該方法進一步包括以下步驟：由該主機在提供該資料時鐘暫停命令之後，對該資料時鐘進行切換。
另一種減小經由鏈路耦合到主機的記憶體的資料時鐘的功率的方法，包括以下步驟：由該記憶體經由鏈路從主機接收資料時鐘；由該記憶體將該資料時鐘與該主機進行同步；由該記憶體的時鐘樹緩衝器基於該資料時鐘來進行切換以擷取寫資料或輸出讀資料；在該資料時鐘在該記憶體與該主機之間被同步之時，由該記憶體偵測資料時鐘暫停命令；及回應於偵測到該資料時鐘暫停命令而禁用基於該資料時鐘來對該時鐘樹緩衝器進行切換。
以下結合附圖闡述的詳細描述意欲作為各種配置的描述，而無意表示可實踐本文所描述的概念的僅有配置。本詳細描述包括具體細節以提供對各種概念的透徹理解。然而，對於熟習此項技術者將顯而易見的是，沒有該等具體細節亦可以實踐該等概念。在一些例子中，以方塊圖形式圖示眾所周知的結構與元件以避免湮沒此類概念。
如本文中所使用的，呈動詞「耦合」的各種時態的術語「耦合到」可意指元件A 被直接連接到元件B 或者其他元件可被連接在元件A 和B 之間（亦即，元件A 與元件B 間接連接）以操作某些預期功能。在電子元件的情形中，術語「耦合到」在本文中亦可被用於意指導線、跡線或其他導電材料被用於將元件A 和B （以及電連接在元件A 和B 之間的任何元件）電連接。在一些實例中，術語「耦合到」意指在元件A 和B 之間傳遞電能量以操作某些預期功能。
在一些實例中，術語「電連接」意指在元件A 和B 之間有電流流動或者可配置成在元件A 和B 之間有電流流動。例如，除導線、跡線，或其他導電材料和元件之外，元件A 和B 亦可經由電阻器、電晶體，或電感器來連接。此外，對於射頻功能，元件A 和B 可經由電容器來「電連接」。
術語「第一」、「第二」、「第三」等是為了便於參考而採用的，並且可以不帶有實質意義。同樣，可以採用元件/模組的名稱以便於參考，並且可以不限制元件/模組。例如，此類非限制性名稱可包括：「時鐘樹」緩衝器；「命令」解碼器；「記憶體模式」暫存器；及/或「記憶體」控制器。本案中提供的模組和元件可以用硬體、軟體，或硬體與軟體的組合來實現。
術語「匯流排系統」可以規定耦合到「匯流排系統」的各元件可以直接或間接地在該等元件之間交換資訊。以此種方式，「匯流排系統」可以涵蓋多個實體連接以及居間級，諸如緩衝器、鎖存器，暫存器等。模組可以用硬體、軟體，或硬體與軟體的組合來實現。
提供了納入具有增強型資料時鐘操作的記憶體的方法和裝置。主機與記憶體之間的資料時鐘可被同步以供主機存取（例如，讀取或寫入）記憶體。一旦被同步，資料時鐘就可處於常開模式或者可自由執行以維持同步。由於記憶體可包括由資料時鐘驅動的時鐘樹，因此當該資料時鐘以常開模式執行時該等時鐘樹會消耗功率，即使在主機沒有在存取記憶體時亦如此。
提供了增強型資料時鐘操作，以允許記憶體在資料時鐘處於常開模式並且進行切換之時對時鐘樹進行閘控。資料時鐘在主機與記憶體之間保持同步。有利地，當資料時鐘保持同步時，由於記憶體對時鐘樹進行閘控而無需添加用於重新同步的循環，因此減小了功率。
各方法和裝置在本案中是作為低功率雙倍資料速率（LPDDR）同步動態隨機存取記憶體（SDRAM）的非限定性實例提供的。例如，LPDDR記憶體根據由電子設備工程聯合委員會（JEDEC）頒佈的LPDDR規範進行操作。此種LPDDR規範可以是LPDDR5。
圖1圖示了根據本案的某些態樣的納入主機110、記憶體150，以及將主機110與記憶體150耦合的鏈路190的裝置100。裝置100可以是例如以下各項中的一者：計算系統（例如，伺服器、資料中心、桌上型電腦），行動計算設備（例如，膝上型設備、手機、交通工具等），物聯網設備，虛擬實境（VR）系統，或增強現實（AR）系統等。主機110可包括經由鏈路190耦合到記憶體150的至少一個處理器120以執行計算功能，諸如資料處理、資料通訊、圖形顯示、相機、AR或VR渲染、影像處理等中的一者。例如，記憶體150可儲存供該至少一個處理器120執行前述計算功能的指令或資料。該至少一個處理器120可以是處理邏輯的集合或一或多個中央處理單元。例如，該至少一個處理器120可以是被配置成實現前述計算功能的中央處理單元（CPU）122、圖形處理單元（GPU）123，或數位信號處理器（DSP）124。
圖1圖示了主機包括經由匯流排系統115耦合到記憶體控制器130的該至少一個處理器120，該至少一個處理器120經由記憶體控制器130和鏈路190耦合到記憶體150。記憶體可以是LPDDR DRAM（例如，LPDDR5）。主機110、記憶體150，及/或鏈路190可根據LPDDR（例如，LPDDR5）規範來操作。如下所提供的，記憶體150可被配置成經由鏈路190從主機110接收資料時鐘（例如，WCK）以及將該資料時鐘WCK與主機110進行同步（例如，與來自主機110的命令和位址時鐘進行同步）。
記憶體控制器130可包括增強型資料時鐘模組132和主機I/O模組134。增強型資料時鐘模組132可被配置成決定增強型資料時鐘操作（諸如資料時鐘暫停模式）何時有益以及發出資料時鐘暫停命令以進入資料時鐘暫停模式。主機I/O模組134可被配置成在鏈路190上驅動和接收信號。主機I/O模組134可被稱為PHY層，並且被配置成控制電特性（例如，電壓位準、相位、延遲、頻率等）或者基於鏈路190上的信號傳遞的該等電特性來接收信號。在一些實例中，主機I/O模組134可被配置成基於資料時鐘WCK、經由鏈路190來向記憶體150輸出寫資料。例如，主機I/O模組134可被配置成輸出與資料時鐘WCK同步的寫資料。在一些實例中，主機I/O模組134可被配置成基於資料時鐘WCK、經由鏈路190來從記憶體150擷取讀資料。例如，主機I/O模組134可被配置成使得要擷取(例如，取樣)讀資料的緩衝器是被資料時鐘WCK時鐘控制或基於資料時鐘WCK的。
在一些實例中，鏈路190可以是主機110與記憶體150之間的晶片到晶片或晶粒到晶粒鏈路，主機110和記憶體150在不同晶粒上。在一些實例中，鏈路190可以是晶粒內鏈路，並且主機110和記憶體150在同一晶粒上。例如，鏈路190可包括多條信號線，包括用於從主機110向記憶體150傳輸單向信號(例如，資料時鐘(WCK)、命令和位址(CA)、CA時鐘(CLK)等)和雙向定向信號(資料(DQ)、資料選通(DQS)等)的信號線。例如，該CA可包括CAS信號傳遞/引腳、晶片選擇(CS)信號傳遞/引腳，以及列位址(CA)信號傳遞。主機110與記憶體150之間的鏈路190和信號傳遞可遵循JEDEC DRAM規範(例如，LPDDR5)。在一些實例中，記憶體150可使用資料時鐘WCK來針對寫操作擷取或取樣(例如，在DQ處所接收到的)寫資料以及針對讀操作對(例如，在DQ處所輸出的)讀資料進行切換。由此，記憶體150可以利用資料時鐘WCK來擷取寫資料或輸出讀資料。
圖1圖示了具有經由匯流排系統172來耦合的記憶體I/O模組160、記憶體陣列162、模式暫存器170和命令解碼器173的記憶體150。記憶體I/O模組160可被配置成在鏈路190上驅動和接收信號。記憶體I/O模組160可被稱為PHY層，並且被配置成控制電特性（例如，電壓位準、相位、延遲、頻率等）或者基於鏈路190上的信號傳遞的該等電特性來接收信號。例如，記憶體I/O模組160可被配置成基於資料時鐘WCK、經由鏈路190來從主機110擷取（例如，取樣）寫資料。在一些實例中，記憶體I/O模組160可被配置成基於資料時鐘WCK來時鐘控制緩衝器以擷取被時鐘控制的寫資料。在一些實例中，記憶體I/O模組160可被配置成基於資料時鐘WCK、經由鏈路190來向主機110輸出讀資料。例如，主機I/O模組134可被配置成將輸出讀資料與資料時鐘WCK進行同步。
記憶體陣列162可包括儲存資料的多個記憶體單元（例如，DRAM記憶體單元）。該至少一個處理器可經由鏈路190來讀取儲存在記憶體陣列162中的資料及/或將資料寫入到記憶體陣列162中。記憶體陣列162可被佈置成多個記憶體組180-1至180-M。記憶體陣列162可經由讀（READ）命令或寫（WRITE）命令來存取（例如，讀取或寫入）。
模式暫存器170可包括一或多個暫存器，其儲存記憶體150的操作的值、信號傳遞特性及/或資訊。模式暫存器170可經由模式暫存器讀（MRR）或模式暫存器寫（MRW）命令來存取，MRR和MRW命令不同於讀和寫命令（例如，MRR和MRW命令不存取記憶體陣列162（圖1））。例如，記憶體控制器130可經由鏈路190發出MRW命令以針對讀或寫操作來設置記憶體150。回應於MRW命令，記憶體150儲存由該MRW命令提供到模式暫存器170中的運算元或即OP。
在一些實例中，MRR命令和MRW命令不存取記憶體陣列162。例如，寫入到模式暫存器170中或從模式暫存器170讀取的運算元不會被寫入到記憶體陣列162中或從記憶體陣列162讀取。模式暫存器170包括WCK暫停暫存器171。WCK暫停暫存器171可被配置成儲存資料時鐘（WCK）暫停命令的資訊。例如，WCK暫停暫存器171可被配置成可儲存指示記憶體150是否支援或啟用增強型資料時鐘WCK操作（諸如資料時鐘（WCK）暫停命令）的值。
對於寫操作，該至少一個處理器120可經由匯流排系統115向記憶體控制器130發出寫請求。記憶體控制器130可經由鏈路190的CA和CLK向記憶體150發出寫命令。記憶體控制器130經由鏈路190的由資料時鐘WCK進行時鐘控制的DQ提供寫資料。作為回應，記憶體150將由該寫命令定址的寫資料儲存到記憶體陣列162中。
對於讀操作，該至少一個處理器120可經由匯流排系統115向記憶體控制器130發出讀請求。記憶體控制器130可經由鏈路190的CA（例如，時鐘CLK、位址、命令）向記憶體150發出讀命令。作為回應，記憶體150將儲存在記憶體陣列162中的由該讀命令定址的資料輸出給該至少一個處理器120。可以經由鏈路190的由資料時鐘WCK（及/或RDQS）進行時鐘控制的DQ來輸出資料。記憶體150(例如，記憶體I/O模組160)可從主機110接收資料時鐘WCK，並使用內部時鐘樹來驅動和緩衝內部資料時鐘WCK以對各DQ進行時鐘控制。
資料時鐘WCK可在與CA時鐘CLK不同的頻率下操作。例如，根據LPDDR5，資料時鐘WCK可在為CLK頻率的兩倍或四倍的頻率下操作。記憶體150可使用分頻器來將WCK時鐘樹的頻率與CLK進行匹配。此種功能可能需要將CA時鐘CLK的狀態與內部WCK時鐘樹的狀態同步。該程序(例如，在LPDDR5規範中)可被稱為WCK2CK同步，並且可能需要若干同步循環。
主機110(例如，記憶體控制器130)可藉由經由鏈路190發出WCK2CK SYNC命令來開啟WCK2CK同步。WCK2CK SYNC命令可以是CAS命令。例如，在讀或寫命令之前對命令和位址(CA)的CAS信號進行切換。例如，讀或寫命令可緊跟在WCK2CK SYNC命令的CAS命令之後。作為回應，主機110和記憶體150在資料時鐘WCK進行時鐘控制(例如，進行切換)的情況下參與同步循環。
在已經經由WCK2CK同步建立了同步的情況下，資料時鐘WCK可總是開啟(例如，自由執行)以保持同步。只要資料時鐘WCK進行時鐘控制(例如，進行切換)，資料時鐘WCK就會在主機110與記憶體150之間保持同步。WCK2CK同步可經由記憶體150接收到針對掉電、自刷新掉電、深度休眠，或重置的命令來退出。資料時鐘WCK的此種常開模式將改良效能，因為後續的讀和寫命令將不需要重新同步。然而，當資料時鐘WCK進行切換時，記憶體150繼續汲取由內部WCK時鐘樹的切換引起的電流，即使在記憶體150閒置（例如，沒有進行讀或寫）時亦如此。
命令解碼器173可被配置成解碼由主機110（例如，記憶體控制器130）經由鏈路190提供的各種命令。例如，命令解碼器173可被配置成解碼上文提供的讀命令、寫命令，以及各種WCK2CK命令。
圖2圖示了根據本案的某些態樣的由圖1的主機110經由鏈路190提供給記憶體150的資料時鐘同步（WCK2CK SYNC）命令。圖2包括作為CAS命令被發出的WCK2CK SYNC命令的示圖210和（WCK2CK SYNC）CAS命令的模式的示圖220。示圖210圖示了（WCK2CK SYNC）CAS命令可在任何組配置上操作。在時鐘CK上升沿，CS引腳為高，並且在位址CA0–CA6處提供了WCK2CK SYNC命令的運算元。在時鐘CK下降沿，輸入了附加運算元。運算元（例如，指示WCK2CK SYNC命令的某些態樣的變數、欄位，或值）可包括DC0–DC3、WS_WR、WS_RD、WS_FS、WRX、WXS、B3，如由LPDDR5規範所提供的。例如，WS_WR處於邏輯1可指示寫命令緊跟在WCK2CK SYNC命令之後。WS_RD處於邏輯1可指示讀命令緊跟在WCK2CK SYNC命令之後。WS_FS可指示快速同步。WRX和WXS可指示寫X功能（例如，WRX及/或WXS可以是寫X功能的運算元）。B3可指示讀短脈衝起始位址。
示圖220圖示了（WCK2CK SYNC）CAS命令的模式可包括針對寫的WCK2CK SYNC（例如，WS_WR為邏輯1）、針對讀的WCK2CK SYNC（例如，WS_RD為邏輯1）、快速WCK2CK SYNC（例如，WS_FS為邏輯1）以及WCK2CK SYNC關閉（結束WCK同步並關斷記憶體150中的內部WCK時鐘樹的命令）。（WCK2CK SYNC）CAS命令被進一步增強成具有資料時鐘暫停（WCK暫停）模式。例如，（WCK2CK SYNC）CAS命令可進入WCK暫停模式，其中WS_WR處於邏輯1，WS_RD處於邏輯0，並且WS_FS處於邏輯1。為了便於引用，具有此種WCK暫停模式的WCK2CK SYNC命令可被稱為資料時鐘（WCK）暫停命令。資料時鐘（WCK）暫停命令向記憶體150發信號通知以關斷至該記憶體150的至少一個內部WCK時鐘樹，即便資料時鐘WCK繼續進行時鐘控制（例如，進行切換）。以此種方式，該至少一個內部WCK時鐘樹停止切換，並且在維持WCK同步之時節省了功耗。在WCK暫停模式之後，執行讀或寫操作不需要新的WCK同步。
對於LPDDR5雙秩配置，記憶體控制器130可被配置成啟用具有LPDDR5 WCK2CK SYNC廣播特徵的增強型資料時鐘（WCK）操作。例如，為了更佳的命令和位址（CA）匯流排效率，CAS-WCK_SUS被同時廣播給該兩個秩（秩0和1）。
在一些實例中，模式暫存器170（圖1）可包括指示支援或啟用資料暫停（WCK暫停）模式的欄位。參見例如圖1中的WCK暫停暫存器171。主機110（例如，記憶體控制器130）可經由鏈路190發起模式暫存器讀（MRR）命令以讀取模式暫存器170內的WCK暫停暫存器171，並基於儲存在WCK暫停暫存器171中的值或運算元來決定記憶體150是否支援時鐘資料暫停（WCK暫停）模式。
在一些實例中，時鐘資料暫停（WCK暫停）模式可經由後續的讀或寫命令來退出。回應於後續的讀或寫命令（在處於時鐘資料暫停模式之時），記憶體150可重新開啟該至少一個內部WCK時鐘樹進行切換。由於退出時鐘資料暫停（WCK暫停）模式不需要附加的時鐘循環，因此沒有損失效能。
圖3圖示了根據本案的某些態樣的WCK暫停模式下的WCK同步的波形。在圖3中，讀操作是作為實例提供的。寫操作可按類似方式實現。在T0 （並且在T0_f ——時鐘CK的下降沿），主機110（例如，記憶體控制器130）經由鏈路190向記憶體150發出WCK2CK SYNC命令，其中WS_RD處於邏輯1。在緊跟著的時鐘循環T1 中，主機110（例如，記憶體控制器130）經由鏈路190向記憶體150發出讀命令。結果，主機110和記憶體150進入資料時鐘WCK同步（WCK2CK）循環。在Tb1 ，資料時鐘WCK在主機110與記憶體150之間被同步。隨後，主機110繼續對資料時鐘WCK進行時鐘控制(例如，進行切換)以保持同步。主機110(例如，記憶體控制器130)可經由鏈路190向記憶體150發出附加的讀命令或寫命令，而無需進一步的資料時鐘WCK同步。
在Td0(並且在Td0_f──時鐘CK的下降沿)，主機110(例如，記憶體控制器130)經由鏈路190向記憶體150發出(指定WCK暫停模式的)時鐘資料暫停(WCK暫停)命令，以進入WCK暫停模式。作為回應，記憶體150可使至少一個內部WCK時鐘樹停止進行切換。以此種方式，減小了記憶體150內的功耗。
在進入WCK暫停模式之後，在Te0，主機110(經由記憶體控制器130)發出讀命令(或寫命令)。回應於讀/寫命令，記憶體150開啟該一或多個內部WCK時鐘樹進行切換，並且該讀/寫操作正常開始。不存在對讀/寫操作的改變。
圖4圖示了根據本案的某些態樣的在圖1的主機110與記憶體150之間在鏈路190上的資料時鐘(WCK)暫停模式的操作和通訊。在402，主機110(例如，記憶體控制器130)經由鏈路190向記憶體150提供模式暫存器讀命令。例如，模式暫存器讀命令可被指向讀取模式暫存器170的WCK暫停暫存器171。在404，記憶體150經由鏈路190向主機110提供儲存在例如模式暫存器170的WCK暫停暫存器171中的資料時鐘(WCK)暫停命令的資訊。資料時鐘（WCK）暫停命令的資訊可指示記憶體150是否支援資料時鐘（WCK）暫停命令。
在410，主機110（例如，記憶體控制器130）經由鏈路190向記憶體150提供資料時鐘同步（WCK2CK SYNC）命令。參見T0 （圖3）。例如，參照圖2的示圖220，WCK2CK SYNC命令可以是針對讀的WCK2CK SYNC，其中運算元WS_WR處於邏輯0，WS_RD處於邏輯1，並且WS_FS處於邏輯0。主機110（例如，記憶體控制器130）可被配置成使用資料時鐘WCK來輸出寫資料（例如，與寫資料進行同步）及/或擷取（例如，取樣）讀資料。記憶體150（例如，記憶體I/O模組160）可被配置成接收資料時鐘WCK並且被配置成擷取（例如，取樣）寫資料及/或輸出讀資料（例如，與讀資料進行同步）。記憶體150可包括納入一或多個時鐘樹緩衝器的一或多個內部資料時鐘樹。時鐘樹緩衝器被配置成基於資料時鐘WCK來進行切換（例如，與資料時鐘WCK一起切換）以擷取寫資料或輸出讀資料。該一或多個時鐘樹緩衝器被配置成驅動記憶體150內的內部資料時鐘WCK以執行例如擷取寫資料及/或輸出讀資料（例如，與讀資料進行同步）。
在420，使主機110和記憶體150同步（例如，處於WCK2CK同步）。參見例如Tb0 和Tb1 之間的同步循環。例如，記憶體控制器130可被配置成根據LPDDR5規範來執行同步循環以將資料時鐘WCK與記憶體150同步（例如，將CA時鐘CLK與記憶體150的內部資料時鐘同步；例如，該兩者處於相同狀態）。在430，主機110（例如，記憶體控制器130）經由鏈路190向記憶體150提供資料時鐘（WCK）暫停命令，並且記憶體150進入資料時鐘（WCK）暫停模式。例如，記憶體150可被配置成：在使主機110與記憶體150之間的資料時鐘（WCK）同步之後及/或在資料時鐘（例如，WCK）在主機110與記憶體150之間被同步之時，接收資料時鐘（WCK）暫停命令並將其解碼。參見Td0 （圖3）。主機110（例如，記憶體控制器130）可被配置成：在提供資料時鐘（WCK）暫停命令之後，繼續對資料時鐘WCK進行切換。回應於資料時鐘（WCK）暫停命令，記憶體150可進入資料時鐘（WCK）暫停模式。例如，記憶體150可被配置成：禁用時鐘樹基於資料時鐘WCK來進行切換，以減小功耗。
在440，主機110（例如，記憶體控制器130）在提供資料時鐘（WCK）暫停命令之後並且在沒有執行主機110與記憶體150之間的同步的情況下，經由鏈路190向記憶體150提供讀（或寫）命令。參見Te0 （圖3）。Te0 處的讀命令是由主機110在Td0 提供資料時鐘（WCK）暫停命令之後提供的。主機110和記憶體150（在430）在Td0 提供資料時鐘（WCK）暫停命令與（在440）在Td0 提供讀或寫命令之間沒有執行資料時鐘WCK的同步（沒有同步循環）。430與440之間不需要同步循環是因為資料時鐘WCK在資料時鐘（WCK）同步暫停模式中保持同步，只要主機110對資料時鐘（WCK）進行切換。回應於讀（或寫)命令，記憶體150執行讀(或寫)操作。記憶體150可使用由基於資料時鐘WCK來進行切換的該一或多個時鐘樹緩衝器供電的時鐘來輸出讀資料(例如，與讀資料進行同步)及/或擷取寫資料。
圖5圖示了根據本案的某些態樣的圖1的操作資料時鐘同步(WCK2CK)暫停模式的記憶體控制器130的各部分(包括增強型資料時鐘模組132)。圖5圖示了記憶體控制器130包括記憶體命令模組506、記憶體存取佇列模組508和增強型資料時鐘模組132。增強型資料時鐘模組132可包括WCK暫停支援決定模組502和WCK暫停使用決定模組504中的一些或全部。該等模組由匯流排系統510耦合，該等模組經由匯流排系統510進行通訊。匯流排系統510被進一步耦合到主機I/O模組134。
記憶體命令模組506可被配置成經由鏈路190(並且經由主機I/O模組134)向記憶體150提供各種命令。例如，記憶體命令模組506可被配置成提供模式暫存器讀命令(例如，針對資料時鐘暫停命令的資訊；參見圖4、402處)、資料時鐘(WCK)同步命令(參見圖4、410處)、資料時鐘(WCK)暫停命令(例如，基於資料時鐘暫停命令的資訊及/或在資料時鐘WCK在主機110與記憶體150之間被同步之時；參見圖4、430處)，及/或指示記憶體150執行讀(或寫)操作的讀(或寫)命令(例如，在提供資料時鐘暫停命令之後及/或在提供資料時鐘暫停命令與提供讀或寫命令之間無需執行資料時鐘WCK的同 步；參見圖4、440處)。記憶體存取佇列模組508可以是例如一或多個儲存元件，並且可被配置成儲存一或多個記憶體存取命令或指令。
WCK暫停支援決定模組502可被配置成決定記憶體150是否支援增強型資料時鐘操作，諸如資料時鐘(WCK)暫停模式。例如，在圖4的404，WCK暫停支援決定模組502可接收儲存在記憶體150的模式暫存器170(例如，WCK暫停暫存器171)中的資料時鐘(WCK)暫停模組的資訊。資料時鐘(WCK)暫停模組的資訊可指示記憶體150是否支援資料時鐘暫停命令。
WCK暫停使用決定模組504可被配置成基於資料時鐘暫停命令的資訊來決定是否要使用資料時鐘(WCK)暫停模式(例如，是否要提供資料時鐘(WCK)暫停命令)。在資料時鐘暫停命令的資訊指示記憶體150支援資料時鐘(WCK)暫停模式的情形中，WCK暫停使用決定模組504可觀察記憶體存取佇列模組508以決定來自資料時鐘(WCK)暫停模式的功率節省是否足以證明進入資料時鐘(WCK)模式是合理的。WCK暫停使用決定模組504可基於儲存在記憶體存取佇列模組508中的命令或指令的類型、數目、定時(例如，定時差)來作出此種決定。
例如，若記憶體存取命令或指令被決定為頻繁發生，則此種情形中的功率節省可能無法證明進入資料時鐘(WCK)暫停模式是合理的。或者，若從記憶體存取佇列模組508決定在第一時間段之後需要下一記憶體存取（讀或寫），則主機110（例如，WCK暫停使用決定模組504）可決定功率節省將證明進入到資料時鐘（WCK）暫停模式中是合理的，並使得記憶體命令模組506經由鏈路190（並且經由主機I/O模組134）向記憶體150提供資料時鐘（WCK）暫停命令（例如，WS_WR和WS_FS處於邏輯1且WS_RD處於邏輯0的運算元）。換言之，（下一）讀或寫命令可以在處於或晚於在資料時鐘（WCK）暫停命令之後的第一時間段時被提供。例如，主機110可被配置成：在提供資料時鐘（WCK）暫停命令之後，在第一時間段後提供（下一）讀或寫命令。
或者，若將要在比第一時間段更長的第二時間段後提供（下一）讀或寫命令，則WCK暫停使用決定模組504可被配置成決定現有資料時鐘同步（WCK2CK）能節省更多功率。在此種情形中，主機110（例如，WCK暫停使用決定模組504）可選擇不使得記憶體命令模組506提供資料時鐘（WCK）暫停命令。主機110（例如，WCK暫停使用決定模組504）可使得記憶體命令模組506經由鏈路190向記憶體150提供退出資料時鐘同步（WCK2CK）（例如，掉電）的指令。以此種方式，主機110可被配置成在提供資料時鐘（WCK）暫停命令之後的第一時間段與第二時間段之間經由鏈路190向記憶體150提供（下一）讀或寫命令。
圖6圖示了根據本案的某些態樣的圖1的操作資料時鐘（WCK）暫停模式的記憶體I/O模組160的各部分。圖6圖示了記憶體I/O模組160包括WCK緩衝器602、CA緩衝器606和DQ緩衝器608（記憶體I/O模組160可包括該等緩衝器的多個例子）。圖6進一步圖示了記憶體I/O模組160包括時鐘樹603和WCK暫停控制模組605。
WCK緩衝器602可以是被配置成接收資料時鐘WCK的輸入緩衝器/接收器並且被配置成向時鐘樹603輸出。時鐘樹603可被配置成：與所接收到的資料時鐘WCK一起切換，以及向DQ緩衝器608輸出內部WCK。時鐘樹603包括一或多個時鐘樹緩衝器604，其被配置成基於資料時鐘WCK來進行切換（例如，與資料時鐘WCK一起切換）以擷取寫資料或輸出讀資料。在一些實例中，時鐘樹緩衝器604可以在WCK緩衝器602之後（例如，直接或間接地從WCK緩衝器602接收輸出）（亦即，在記憶體I/O模組160之後）。DQ緩衝器608可以是輸入/輸出緩衝器，其被配置成從鏈路190的DQ接收寫資料以及向鏈路190的DQ輸出讀資料。DQ緩衝器608可被配置成由內部WCK進行時鐘控制（或基於內部WCK來進行時鐘控制）。例如，DQ緩衝器608可被配置成基於內部WCK（其進而基於資料時鐘WCK）來擷取（例如，取樣）寫資料及/或被配置成基於內部WCK（其進而基於資料時鐘WCK）來輸出（例如，將輸出與內部WCK進行同步）。
CA緩衝器606可以是輸入緩衝器/接收器，其被配置成從鏈路190接收命令和位址輸入並且被配置成向命令解碼器173輸出。命令解碼器173可被配置成偵測例如模式暫存器讀命令（例如，針對資料時鐘暫停命令的資訊；參見圖4、402處）、資料時鐘同步（例如，WCK2CK）命令（參見圖4、410處）、資料時鐘（WCK）暫停命令（例如，基於資料時鐘（WCK）暫停命令的資訊及/或在資料時鐘WCK在主機110與記憶體150之間被同步之時；參見圖4、430處），及/或指示記憶體150執行讀（或寫）操作的讀（或寫）命令（例如，在偵測到資料時鐘（WCK）暫停命令之後，而在偵測到資料時鐘（WCK）暫停命令與偵測到讀或寫命令之間無需執行資料時鐘WCK的同步；參見圖4、440處）。
在一些實例中，資料時鐘（WCK）暫停命令向記憶體150通知要禁用對時鐘樹緩衝器604進行切換，時鐘樹緩衝器604被配置成基於資料時鐘WCK來進行切換。由此，回應於命令解碼器173偵測到資料時鐘（WCK）暫停命令，WCK暫停控制模組605使時鐘樹緩衝器604禁止進行切換。時鐘樹緩衝器604因此被配置成回應於命令解碼器173偵測到資料時鐘（WCK）暫停命令而禁用基於資料時鐘WCK來進行切換。以此種方式，節省了時鐘樹603所消耗的時鐘控制功率。
在一些實例中，在資料時鐘（WCK）暫停命令之後的讀或寫命令向記憶體150通知要開啟對時鐘樹緩衝器604進行切換。由此，回應於命令解碼器173偵測到在資料時鐘（WCK）暫停命令之後的讀或寫命令，WCK暫停控制模組605啟用時鐘樹緩衝器604以開啟基於資料時鐘WCK來進行切換。由此，時鐘樹緩衝器604被配置成回應於命令解碼器173偵測到（在資料時鐘（WCK）暫停命令之後的）讀或寫命令而開啟基於資料時鐘WCK來進行切換。此外，記憶體150被配置成回應於命令解碼器173偵測到讀或寫命令而執行讀（或寫）操作（例如，從圖1的記憶體陣列162讀取或向其寫入）。以此種方式，記憶體150的效能不會被妨礙，因為不需要附加的同步循環。
圖7圖示了根據本案的某些態樣的減少圖1的經由鏈路190耦合到主機110的記憶體150的資料時鐘（WCK）的功率的方法。圖7的操作可由例如關於圖1-圖6所提供的裝置100（例如，記憶體150）來實現。箭頭指示操作之間的特定關係，但不一定是順序關係。
在710，由記憶體經由鏈路從主機接收資料時鐘。參見例如圖1和圖6，WCK緩衝器經由鏈路190從主機110接收資料時鐘WCK。在720，由該記憶體將該資料時鐘與該主機進行同步。參見例如圖3的Tb0 和Tb1 之間的同步循環以及圖4處的420。在730，基於該資料時鐘來對該記憶體的時鐘樹緩衝器進行切換以擷取寫資料或輸出讀資料。參見例如時鐘樹緩衝器604基於資料時鐘WCK來進行切換以擷取寫資料或輸出讀資料。
在740，在該資料時鐘在該記憶體與該主機之間被同步之時，由該記憶體偵測資料時鐘暫停命令。參見例如圖4、430處。此外，參照圖6，命令解碼器173偵測到資料時鐘（WCK）暫停命令（例如，WCK2CK命令，其中運算元WS_WR和WS_FS處於邏輯1且WS_RD處於邏輯0）。在750，回應於偵測到資料時鐘暫停命令而禁用基於該資料時鐘來對該時鐘樹緩衝器進行切換。參照圖6，由WCK暫停控制模組605回應於命令解碼器173偵測到資料時鐘（WCK）暫停模式而禁用時鐘樹緩衝器604的切換。
在760，由該記憶體在偵測到該資料時鐘暫停命令之後，偵測讀或寫命令。參見例如圖4、440處。參照圖6，命令解碼器173在偵測到資料時鐘WCK暫停命令之後，偵測讀（或寫）命令。在770，回應於偵測到該讀或寫命令而由該時鐘樹緩衝器開啟基於該資料時鐘來進行切換。參照圖6，時鐘樹緩衝器604回應於命令解碼器173偵測到讀或寫命令而開啟基於資料時鐘WCK來進行切換（由WCK暫停控制模組605啟用）。
在780，回應於該讀或寫命令而由該記憶體執行讀或寫操作，而在偵測到該資料時鐘暫停命令與偵測到該讀或寫命令之間無需執行該資料時鐘的同步。參見圖4、440處。記憶體150根據讀或寫命令來執行讀或寫操作，而在偵測到資料時鐘（WCK）暫停命令與偵測到讀或寫命令之間無需執行資料時鐘WCK的同步。不需要此種同步是因為主機110和記憶體150保持在WCK2CK模式（資料時鐘同步模式）中。在790，由記憶體模式暫存器儲存該資料時鐘暫停命令的資訊。參照圖1，模式暫存器170包括WCK暫停暫存器171，其儲存關於記憶體150是否支援增強型資料時鐘WCK操作（諸如資料時鐘（WCK）暫停命令）的資訊。
圖8圖示了根據本案的某些態樣的減小圖1的經由鏈路190耦合到主機110的記憶體150的資料時鐘（WCK）的功率的方法。圖7的操作可由例如關於圖1-圖6所提供的裝置100（例如，主機110）來實現。箭頭指示操作之間的特定關係，但不一定是順序關係。圖7和圖8的操作可被組合，如本案中所提供的。
在810，由主機經由鏈路向記憶體提供資料時鐘同步命令。參見例如圖4、410處。參照圖5，記憶體命令模組506經由鏈路190向記憶體150提供資料時鐘同步命令（例如，針對讀的WCK2CK或針對寫的WCK2CK；參見圖2）。在820，在使資料時鐘同步之後，由該主機經由該鏈路向該記憶體提供資料時鐘暫停命令。該資料時鐘暫停命令向該記憶體通知要禁用基於該資料時鐘來進行切換的資料時鐘緩衝器。參見例如圖4、430處。參照圖5，在將資料時鐘與記憶體150同步（例如，圖4、420處）之後，記憶體命令模組506經由鏈路190向記憶體150提供資料時鐘（WCK）暫停命令。參照圖6，命令解碼器173偵測到資料時鐘（WCK）暫停命令並使得WCK暫停控制模組605使基於資料時鐘WCK來進行切換的時鐘樹緩衝器604禁止進行切換。
在830，由該主機在提供該資料時鐘暫停命令之後，對該資料時鐘進行切換。參照圖3，主機110在Td0 提供資料時鐘暫停命令之後，繼續對資料時鐘WCK進行切換。相應地，主機110和記憶體150保持在資料時鐘同步模式（WCK2CK模式）中，並且需要同步循環以用於後續的讀或寫操作。
在840，在該資料時鐘暫停命令之後，由該主機經由該鏈路向該記憶體提供讀或寫命令，而在提供該資料時鐘暫停命令與提供該讀或寫命令之間無需執行該資料時鐘的同步。參見例如圖4、440處。在850，回應於該資料時鐘暫停命令的資訊而提供該資料時鐘暫停命令。參見例如圖4、430處。
附上了附錄I、II和III並經由援引將其整體納入。
提供先前描述是為了使任何熟習此項技術者均能夠實踐本文中所描述的各種態樣。對該等態樣的各種修改將容易為熟習此項技術者所明白，並且在本文中所定義的普適原理可被應用於其他態樣。因此，請求項並非意欲被限定於本文中所示的態樣，而是應被授予與語言上的請求項相一致的全部範疇，其中對元素的單數形式的引述除非特別聲明，否則並非意欲表示「有且僅有一個」，而是「一或多個」。措辭「示例性」在本文中用於意指「用作示例、實例，或說明」。本文中描述為「示例性」的任何態樣不必被解釋為優於或勝過其他態樣。除非特別另外聲明，否則術語「一些/某個」指的是一或多個。諸如「A、B或C中的至少一者」、「A、B或C中的一者或多者」、「A、B和C中的至少一者」、「A、B和C中的一者或多者」，以及「A、B、C或其任何組合」之類的組合包括A、B及/或C的任何組合，並且可包括多個A、多個B或者多個C。具體地，諸如「A、B或C中的至少一者」、「A、B或C中的一者或多者」、「A、B和C中的至少一者」、「A、B和C中的一者或多者」，以及「A、B、C或其任何組合」之類的組合可以是僅A、僅B、僅C、A和B、A和C、B和C，或者A和B和C，其中任何此類組合可包含A、B或C中的一或多個成員。本案通篇描述的各個態樣的元素為一般技術者當前或今後所知的所有結構上和功能上的等效方案經由引述被明確納入於此，且意欲被請求項所涵蓋。此外，本文中所揭示的任何內容皆並非意欲貢獻給公眾，無論此種揭示是否在申請專利範圍中被顯式地敘述。措辭「模組」、「機制」、「元素」、「設備」等等可以不是措辭「構件」的代替。如此，沒有任何請求項元素應被解釋為構件功能，除非該元素是使用短語「用於……的構件」來明確敘述的。
100:裝置 110:主機 115:匯流排系統 120:處理器 122:中央處理單元（CPU） 123:圖形處理單元（GPU） 124:數位信號處理器（DSP） 130:記憶體控制器 132:增強型資料時鐘模組 134:主機I/O模組 150:記憶體 160:記憶體I/O模組 162:記憶體陣列 170:模組暫存器 171:WCK暫停暫存器 172:匯流排系統 173:命令解碼器 180-1:記憶體組 180-2:記憶體組 180-M:記憶體組 190:鏈路 210:示圖 220:示圖 402:元件符號 404:元件符號 410:元件符號 420:元件符號 430:元件符號 440:元件符號 502:WCK暫停支援決定模組 504:WCK暫停使用決定模組 506:記憶體命令模組 508:記憶體存取佇列模組 510:匯流排系統 602:WCK緩衝器 603:時鐘樹 604:時鐘樹緩衝器 605:WCK暫停控制模組 606:CA緩衝器 608:DQ緩衝器 710:步驟 720:步驟 730:步驟 740:步驟 750:步驟 760:步驟 770:步驟 780:步驟 790:步驟 810:步驟 820:步驟 830:步驟 840:步驟 850:步驟
現在將參照附圖藉由實例而非限定地在詳細描述中提供裝置和方法的各個態樣，其中：
圖1圖示了根據本案的某些態樣的納入至少一個處理器、記憶體，以及將該至少一個處理器和該記憶體耦合的鏈路的裝置。
圖2圖示了根據本案的某些態樣的由圖1的主機經由鏈路提供給記憶體的資料時鐘同步（WCK2CK）命令。
圖3圖示了根據本案的某些態樣的資料暫停（WCK暫停）模式下的資料時鐘（WCK）同步的波形。
圖4圖示了根據本案的某些態樣的在圖1的主機與記憶體之間在鏈路上的資料時鐘（WCK）暫停模式的操作和通訊。
圖5圖示了根據本案的某些態樣的圖1的操作資料時鐘同步（WCK2CK）暫停模式的記憶體控制器的各部分（包括增強型資料時鐘模組）。
圖6圖示了根據本案的某些態樣的圖1的操作資料時鐘（WCK）暫停模式的記憶體I/O模組160的各部分。
圖7圖示了根據本案的某些態樣的減小圖1的經由鏈路190耦合到主機的記憶體的資料時鐘（WCK）的功率的方法。
圖8圖示了根據本案的某些態樣的減小圖1的經由鏈路耦合到主機的記憶體的資料時鐘（WCK）的功率的方法。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
110:主機
150:記憶體
402:元件符號
404:元件符號
410:元件符號
420:元件符號
430:元件符號
440:元件符號

Claims (42)

  1. 一種用於記憶體中的增強型資料時鐘操作的裝置，包括：一記憶體，其被配置成經由一鏈路從一主機接收一資料時鐘以及將該資料時鐘與該主機進行同步，該裝置進一步包括：一時鐘樹緩衝器，其被配置成基於該資料時鐘來進行切換以擷取寫資料或輸出讀資料；及一命令解碼器，其被配置成在該資料時鐘在該主機與該記憶體之間被同步之時偵測一資料時鐘暫停命令，其中該時鐘樹緩衝器被配置成回應於該命令解碼器偵測到該資料時鐘暫停命令而禁用基於該資料時鐘來進行切換；該命令解碼器被進一步配置成：在偵測到該資料時鐘暫停命令之後，偵測一讀或寫命令，而在偵測到該資料時鐘暫停命令與偵測到該讀或寫命令之間無需執行該資料時鐘的同步，並且該時鐘樹緩衝器被進一步配置成：回應於該命令解碼器偵測到該讀或寫命令而開啟基於該資料時鐘來進行切換。
  2. 如請求項1之裝置，其中該記憶體被配置成：回應於該讀或寫命令而執行一讀或寫操作。
  3. 如請求項1之裝置，其中該記憶體進一步包括：一記憶體模式暫存器，其被配置成儲存該資料時鐘暫停命令的資訊。
  4. 如請求項3之裝置，其中該資料時鐘暫停命 令的該資訊指示該記憶體是否支援該資料時鐘暫停命令。
  5. 如請求項2之裝置，其中該記憶體被配置成：根據一低功率雙倍資料速率動態隨機存取記憶體規範來操作。
  6. 如請求項5之裝置，其中該資料時鐘暫停命令包括WS_WR和WS_FS處於邏輯1且WS_RD處於邏輯0的運算元。
  7. 如請求項5之裝置，進一步包括：納入該主機、該記憶體和該鏈路的一計算系統、一行動計算系統、一物聯網設備、一虛擬實境系統，或一增強現實系統中的一者，其中該主機進一步包括：耦合到該記憶體的至少一個處理器，其用於執行該計算系統、該行動計算系統、該物聯網設備、該虛擬實境系統，或該增強現實系統中的該一者的一計算功能。
  8. 如請求項7之裝置，其中該記憶體包括一LPDDR5記憶體。
  9. 如請求項7之裝置，其中該時鐘樹緩衝器被配置成直接或間接地從一資料時鐘緩衝器接收一輸出，該資料時鐘緩衝器被配置成接收該資料時鐘。
  10. 一種用於記憶體中的增強型資料時鐘操作的裝置，包括：經由一鏈路耦合到一記憶體的一主機，其中該主機被配置成將一資料時鐘與該記憶體進行同步以及基於該資 料時鐘來輸出寫資料或擷取讀資料，其中該主機包括一記憶體控制器，該記憶體控制器被配置成：在該資料時鐘在該主機與該記憶體之間被同步之時經由該鏈路向該記憶體提供一資料時鐘暫停命令，其中該資料時鐘暫停命令向該記憶體通知要禁用對一時鐘樹緩衝器進行切換，該時鐘樹緩衝器被配置成基於該資料時鐘來進行切換，在提供該資料時鐘暫停命令之後，對該資料時鐘進行切換，在提供該資料時鐘暫停命令之後，經由該鏈路向該記憶體提供一讀或寫命令，其中該讀或寫命令向該記憶體通知要開啟對一資料時鐘緩衝器進行切換，以及提供該讀或寫命令以存取該記憶體，而在提供該資料時鐘暫停命令與提供該讀或寫命令之間無需執行該資料時鐘的同步。
  11. 如請求項10之裝置，其中該記憶體控制器被配置成：經由該鏈路向該記憶體提供針對該資料時鐘暫停命令的資訊的一模式暫存器讀命令，並且被配置成：基於該資料時鐘暫停命令的該資訊來提供該資料時鐘暫停命令。
  12. 如請求項11之裝置，其中該資料時鐘暫停命令的該資訊指示該記憶體是否支援該資料時鐘暫停命令。
  13. 如請求項11之裝置，其中該記憶體控制器被配置成：根據一低功率雙倍資料速率動態隨機存取記憶體規範來操作。
  14. 如請求項13之裝置，其中該資料時鐘暫停命令包括WS_WR和WS_FS處於邏輯1且WS_RD處於邏輯0的運算元。
  15. 如請求項13之裝置，進一步包括：納入該主機、該記憶體和該鏈路的一計算系統、一行動計算系統、一物聯網設備、一虛擬實境系統，或一增強現實系統中的一者，其中該主機進一步包括：耦合到該記憶體的至少一個處理器，其用於執行該計算系統、該行動計算系統、該物聯網設備、該虛擬實境系統，或該增強現實系統中的該一者的一計算功能。
  16. 如請求項15之裝置，其中該記憶體包括一LPDDR5記憶體。
  17. 如請求項15之裝置，其中該讀或寫命令在該資料時鐘暫停命令之後的一第一時間段與一第二時間段之間。
  18. 一種減小經由一鏈路耦合到一主機的一記憶體的一資料時鐘的功率的方法，包括以下步驟：由該記憶體經由一鏈路從一主機接收一資料時鐘；由該記憶體將該資料時鐘與該主機進行同步；由該記憶體的一時鐘樹緩衝器基於該資料時鐘來進行切換以擷取寫資料或輸出讀資料； 在該資料時鐘在該記憶體與該主機之間被同步之時，由該記憶體偵測一資料時鐘暫停命令；回應於偵測到該資料時鐘暫停命令而禁用基於該資料時鐘來對該時鐘樹緩衝器進行切換；由該記憶體在偵測到該資料時鐘暫停命令之後，偵測一讀或寫命令；回應於偵測到該讀或寫命令而由該時鐘樹緩衝器開啟基於該資料時鐘來進行切換；及由該記憶體回應於該讀或寫命令而執行一讀或寫操作，而在偵測到該資料時鐘暫停命令與偵測到該讀或寫命令之間無需執行該資料時鐘的同步。
  19. 如請求項18之方法，進一步包括以下步驟：由一記憶體模式暫存器儲存該資料時鐘暫停命令的資訊。
  20. 如請求項19之方法，其中該資料時鐘暫停命令的該資訊指示該記憶體是否支援該資料時鐘暫停命令。
  21. 如請求項18之方法，其中該記憶體根據一低功率雙倍資料速率動態隨機存取記憶體規範來操作。
  22. 如請求項21之方法，其中該資料時鐘暫停命令包括WS_WR和WS_FS處於邏輯1且WS_RD處於邏輯0的運算元。
  23. 如請求項22之方法，其中該鏈路根據一LPDDR5規範來操作。
  24. 如請求項23之方法，其中該記憶體包括一LPDDR5記憶體。
  25. 如請求項24之方法，其中該主機根據該LPDDR5規範來操作。
  26. 一種減小經由一鏈路耦合到一主機的一記憶體的一資料時鐘的功率的方法，包括以下步驟：經由一鏈路來同步該主機與該記憶體之間的一資料時鐘；由該記憶體的一時鐘樹緩衝器基於該資料時鐘來進行切換以擷取寫資料或輸出讀資料；在該資料時鐘在該主機與該記憶體之間被同步之時，由該主機經由該鏈路向該記憶體提供一資料時鐘暫停命令；由該時鐘樹緩衝器回應於該資料時鐘暫停命令而禁用基於該資料時鐘進行切換；由該主機在提供該資料時鐘暫停命令之後，對該資料時鐘進行切換；及在該資料時鐘暫停命令之後，由該主機經由該鏈路向該記憶體提供一讀或寫命令，而在提供該資料時鐘暫停命令與提供該讀或寫命令之間無需執行該資料時鐘的同步。
  27. 如請求項26之方法，進一步包括以下步驟：回應於該讀或寫命令，由該記憶體開啟對該時鐘樹緩衝器進行切換。
  28. 如請求項27之方法，其中回應於該讀或寫命令，由該記憶體執行該讀或寫操作。
  29. 如請求項26之方法，進一步包括以下步驟：由該主機經由該鏈路向該記憶體提供一模式暫存器讀命令；及回應於該模式暫存器讀命令，由該記憶體經由該鏈路向該主機提供該資料時鐘暫停命令的資訊。
  30. 如請求項29之方法，其中該資料時鐘暫停命令的該資訊指示該記憶體是否支援該資料時鐘暫停命令。
  31. 如請求項30之方法，其中提供該資料時鐘暫停命令是回應於該資料時鐘暫停命令的該資訊的。
  32. 如請求項31之方法，其中主機、該記憶體和該鏈路根據一低功率雙倍資料速率動態隨機存取記憶體規範來操作。
  33. 如請求項32之方法，其中該資料時鐘暫停命令包括WS_WR和WS_FS處於邏輯1且WS_RD處於邏輯0的運算元。
  34. 如請求項33之方法，其中該主機根據一LPDDR5規範來操作。
  35. 一種減小經由一鏈路耦合到一主機的一記憶體的一資料時鐘的功率的方法，包括以下步驟：由一主機經由一鏈路向一記憶體提供一資料時鐘同步命令； 在使一資料時鐘同步之後，由該主機經由該鏈路向該記憶體提供一資料時鐘暫停命令，其中該資料時鐘暫停命令向該記憶體通知要禁用基於該資料時鐘來進行切換的一資料時鐘緩衝器；由該主機在提供該資料時鐘暫停命令之後，對該資料時鐘進行切換；及在該資料時鐘暫停命令之後，由該主機經由該鏈路向該記憶體提供一讀或寫命令，而在提供該資料時鐘暫停命令與提供該讀或寫命令之間無需執行該資料時鐘的同步。
  36. 如請求項35之方法，進一步包括以下步驟：該記憶體回應於該讀或寫命令而開啟對該資料時鐘緩衝器進行切換。
  37. 如請求項36之方法，其中該記憶體回應於該讀或寫命令而執行一讀或寫操作。
  38. 如請求項35之方法，進一步包括以下步驟：由該主機經由該鏈路向該記憶體提供針對該資料時鐘暫停命令的資訊的一模式暫存器讀命令。
  39. 如請求項38之方法，其中該資料時鐘暫停命令的該資訊指示該記憶體是否支援該資料時鐘暫停命令。
  40. 如請求項39之方法，其中提供該資料時鐘暫停命令是回應於該資料時鐘暫停命令的該資訊的。
  41. 如請求項35之方法，其中主機、該記憶體 和該鏈路根據一低功率雙倍資料速率動態隨機存取記憶體規範來操作。
  42. 如請求項35之方法，其中該資料時鐘暫停命令包括WS_WR和WS_FS處於邏輯1且WS_RD處於邏輯0的運算元。
TW109106698A 2019-03-01 2020-03-02 記憶體中的增強型資料時鐘操作 TWI856065B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962812689P 2019-03-01 2019-03-01
US62/812,689 2019-03-01
US16/803,977 2020-02-27
US16/803,977 US11175836B2 (en) 2019-03-01 2020-02-27 Enhanced data clock operations in memory

Publications (2)

Publication Number Publication Date
TW202101193A TW202101193A (zh) 2021-01-01
TWI856065B true TWI856065B (zh) 2024-09-21

Family

ID=72236931

Family Applications (2)

Application Number Title Priority Date Filing Date
TW113132304A TWI895084B (zh) 2019-03-01 2020-03-02 記憶體中的增強型資料時鐘操作
TW109106698A TWI856065B (zh) 2019-03-01 2020-03-02 記憶體中的增強型資料時鐘操作

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW113132304A TWI895084B (zh) 2019-03-01 2020-03-02 記憶體中的增強型資料時鐘操作

Country Status (8)

Country Link
US (2) US11175836B2 (zh)
EP (2) EP3931830B1 (zh)
JP (2) JP7508470B2 (zh)
KR (2) KR102867872B1 (zh)
CN (2) CN121300608A (zh)
ES (1) ES2967120T3 (zh)
TW (2) TWI895084B (zh)
WO (1) WO2020180677A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11175836B2 (en) 2019-03-01 2021-11-16 Qualcomm Incorporated Enhanced data clock operations in memory
US11587633B2 (en) * 2020-06-23 2023-02-21 Micron Technology, Inc. Direct testing of in-package memory
US12061795B2 (en) * 2021-05-07 2024-08-13 Micron Technologies, Inc. Repair element availability communication
US11914532B2 (en) * 2021-08-31 2024-02-27 Apple Inc. Memory device bandwidth optimization
US12394467B2 (en) * 2021-12-08 2025-08-19 Advanced Micro Devices, Inc. Read clock start and stop for synchronous memories
JP7799507B2 (ja) * 2022-02-24 2026-01-15 キヤノン株式会社 メモリ制御装置、メモリ制御装置の制御方法およびプログラム
KR20230127856A (ko) 2022-02-25 2023-09-01 에스케이하이닉스 주식회사 효율적으로 클럭 동기를 수행할 수 있는 메모리 시스템
US12456508B2 (en) 2022-03-23 2025-10-28 Samsung Electronics Co., Ltd. Memory device, operation method of a memory device, and operation method of a memory controller
TWI846376B (zh) * 2022-03-23 2024-06-21 南韓商三星電子股份有限公司 記憶體裝置、操作記憶體裝置的方法、操作記憶體控制器的方法
JP7539487B2 (ja) * 2022-07-08 2024-08-23 チャンシン メモリー テクノロジーズ インコーポレイテッド 制御装置、メモリ、信号処理方法及び電子機器
WO2025085054A1 (en) * 2023-10-17 2025-04-24 Google Llc Lpddr5 dram wck clock power saving through command buffering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090144587A1 (en) * 2007-11-30 2009-06-04 Infineon Technologies Ag Device and method for electronic controlling
US20090268629A1 (en) * 2008-04-23 2009-10-29 Hidenori Hisamatsu Packet processing apparatus
US20130054866A1 (en) * 2011-08-30 2013-02-28 Renesas Electronics Corporation Usb hub and control method of usb hub
TW201342007A (zh) * 2011-12-22 2013-10-16 Intel Corp 用於時脈閘控之機構
US20180090186A1 (en) * 2016-09-26 2018-03-29 Samsung Electronics Co., Ltd. Memory device and divided clock correction method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898683B2 (en) 2000-12-19 2005-05-24 Fujitsu Limited Clock synchronized dynamic memory and clock synchronized integrated circuit
JP4060527B2 (ja) * 2000-12-19 2008-03-12 富士通株式会社 クロック同期型ダイナミックメモリ
US6781911B2 (en) 2002-04-09 2004-08-24 Intel Corporation Early power-down digital memory device and method
US6650594B1 (en) * 2002-07-12 2003-11-18 Samsung Electronics Co., Ltd. Device and method for selecting power down exit
KR100605606B1 (ko) * 2003-05-29 2006-07-28 주식회사 하이닉스반도체 반도체 메모리 장치의 동기식 셀프 리프레쉬 제어 방법 및제어 회로
TWI410970B (zh) * 2005-07-29 2013-10-01 Ibm 控制記憶體的方法及記憶體系統
JP5060574B2 (ja) * 2010-03-16 2012-10-31 株式会社東芝 メモリシステム
US8824222B2 (en) 2010-08-13 2014-09-02 Rambus Inc. Fast-wake memory
JP5642524B2 (ja) * 2010-12-13 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US9098281B2 (en) 2011-03-09 2015-08-04 Rambus Inc. Power-management for integrated circuits
US9411912B1 (en) * 2012-11-30 2016-08-09 Cadence Design Systems, Inc. Clock topology planning for reduced power consumption
US9658642B2 (en) * 2013-07-01 2017-05-23 Intel Corporation Timing control for unmatched signal receiver
KR102272259B1 (ko) 2015-07-01 2021-07-06 삼성전자주식회사 커맨드 연동 클럭 생성 스키마를 갖는 반도체 메모리 장치
US10169262B2 (en) 2015-07-14 2019-01-01 Qualcomm Incorporated Low-power clocking for a high-speed memory interface
US10186309B2 (en) * 2016-06-29 2019-01-22 Samsung Electronics Co., Ltd. Methods of operating semiconductor memory devices and semiconductor memory devices
EP3901952B1 (en) 2016-10-31 2023-06-07 Intel Corporation Applying chip select for memory device identification and power management control
KR20180069960A (ko) * 2016-12-15 2018-06-26 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10210918B2 (en) * 2017-02-28 2019-02-19 Micron Technology, Inc. Apparatuses and methods for determining a phase relationship between an input clock signal and a multiphase clock signal
KR102679157B1 (ko) * 2018-10-30 2024-06-27 삼성전자주식회사 모드 레지스터 쓰기 명령을 이용하여 쓰기 클럭의 듀티 사이클의 트레이닝을 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치
US11175836B2 (en) 2019-03-01 2021-11-16 Qualcomm Incorporated Enhanced data clock operations in memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090144587A1 (en) * 2007-11-30 2009-06-04 Infineon Technologies Ag Device and method for electronic controlling
US20090268629A1 (en) * 2008-04-23 2009-10-29 Hidenori Hisamatsu Packet processing apparatus
US20130054866A1 (en) * 2011-08-30 2013-02-28 Renesas Electronics Corporation Usb hub and control method of usb hub
TW201342007A (zh) * 2011-12-22 2013-10-16 Intel Corp 用於時脈閘控之機構
US20180090186A1 (en) * 2016-09-26 2018-03-29 Samsung Electronics Co., Ltd. Memory device and divided clock correction method thereof

Also Published As

Publication number Publication date
EP3931830B1 (en) 2023-12-13
US11175836B2 (en) 2021-11-16
WO2020180677A1 (en) 2020-09-10
JP2024133504A (ja) 2024-10-02
EP4290521A3 (en) 2024-03-13
CN113519025B (zh) 2025-11-04
KR20250152104A (ko) 2025-10-22
CN113519025A (zh) 2021-10-19
TW202101193A (zh) 2021-01-01
JP7703748B2 (ja) 2025-07-07
US20200278802A1 (en) 2020-09-03
JP2022522012A (ja) 2022-04-13
US20220027067A1 (en) 2022-01-27
CN121300608A (zh) 2026-01-09
KR20210131342A (ko) 2021-11-02
TWI895084B (zh) 2025-08-21
TW202503505A (zh) 2025-01-16
ES2967120T3 (es) 2024-04-26
EP4290521A2 (en) 2023-12-13
BR112021016211A2 (pt) 2021-10-05
KR102867872B1 (ko) 2025-10-02
EP3931830C0 (en) 2023-12-13
JP7508470B2 (ja) 2024-07-01
EP3931830A1 (en) 2022-01-05
US11662919B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
TWI856065B (zh) 記憶體中的增強型資料時鐘操作
US6532522B1 (en) Asynchronous request/synchronous data dynamic random access memory
US8572292B2 (en) Command interface systems and methods
US9343127B1 (en) Memory device having an adaptable number of open rows
JP2000137983A (ja) 半導体記憶装置
TWI883036B (zh) 使用動態電壓縮放的記憶體
CN101809668B (zh) 用于在高速动态随机存取存储器中处理信号的系统及方法
CN1853238B (zh) 用于隐式dram预充电的方法和装置
JP2000506301A (ja) 高速コマンド入力を有する簡単化されたクロックドｄｒａｍ
CN112041925A (zh) 用于在读取操作期间控制数据选通信号的系统及方法
US20180181335A1 (en) Apparatus and method to speed up memory frequency switch flow
US11493949B2 (en) Clocking scheme to receive data
HK40057206A (zh) 存储器中的增强数据时钟操作
BR112021016211B1 (pt) Operações de relógio de dados melhorado na memória
US20240193109A1 (en) Apparatus and method to reduce memory power consumption in a memory phy in a memory controller
JP2009266286A (ja) 半導体メモリおよびメモリコントローラ