TWI852595B - 驅動電路及其驅動方法 - Google Patents
驅動電路及其驅動方法 Download PDFInfo
- Publication number
- TWI852595B TWI852595B TW112120093A TW112120093A TWI852595B TW I852595 B TWI852595 B TW I852595B TW 112120093 A TW112120093 A TW 112120093A TW 112120093 A TW112120093 A TW 112120093A TW I852595 B TWI852595 B TW I852595B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- reference voltage
- signal
- terminal
- coupled
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000007667 floating Methods 0.000 claims description 16
- 230000001808 coupling effect Effects 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 6
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 2
- 230000033228 biological regulation Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本案揭露驅動電路與驅動方法。驅動電路包括：一移位暫存器，用以控制該驅動電路的一輸出信號順序，該移位暫存器根據一第n起始信號、複數個時脈信號、一第一參考電壓與一第二參考電壓而產生一第n+1起始信號，其中，n為大於等於0的一整數；以及一掃頻信號產生電路，耦接至該移位暫存器，該掃頻信號產生電路根據一第n+m起始信號、一方波信號、一第三參考電壓與該第二參考電壓而產生一第n+1掃頻信號，其中，m為大於等於2的正整數。
Description
本發明是有關於一種驅動電路及其驅動方法。
Micro LED(微型LED)由於晶粒小，因此在彎曲、延展等性能上相較於大尺寸更佳。另外，微型LED面板也會因為能容納更多小晶粒而具備高解析、透明度高等優點。此外，單一顆Micro LED即已具有高亮度，也能達到省電效果。
行動裝置隨著科技日新月異而日漸普及，人們對於手機與平板等需求也日漸增加。在近年的發展中，閘極驅動電路已高度整合於下層玻璃基板上，而使用閘極驅動電路陣列(gate-driver on array,GOA)的技術也成為中大型尺寸顯示器發展的重點。
以目前技術而言，需要由顯示器內的積體電路輸出掃頻(sweep)信號給GOA驅動電路，再由GOA驅動電路輸出給顯示器的主動顯示區。但是這樣的做法會增加IC的輸出信號的數量，進而提高IC設計的複雜度，且使得電路佈局的複雜度提高。
此外，目前所用的GOA驅動電路無法自行調整所輸出的脈衝寬度。
故而，業界正在研發一種新的GOA驅動電路及其驅動方法，以期改善現有技術的上述或其他缺點。
根據本案一實例，提出一種驅動電路包括：一移位暫存器，用以控制該驅動電路的一輸出信號順序，該移位暫存器根據一第n起始信號、複數個時脈信號、一第一參考電壓與一第二參考電壓而產生一第n+1起始信號，其中，n為大於等於0的一整數；以及一掃頻信號產生電路，耦接至該移位暫存器，該掃頻信號產生電路根據一第n+m起始信號、一方波信號、一第三參考電壓與該第二參考電壓而產生一第n+1掃頻信號，其中，m為大於等於2的正整數。
根據本案另一實例，提出一種驅動方法，應用於包括一移位暫存器與一掃頻信號產生電路的一驅動電路，該驅動方法包括：於一第一階段時，由該移位暫存器根據一第n起始信號、複數個時脈信號、一第一參考電壓與一第二參考電壓而產生邏輯高的一第n+1起始信號，以及，由該掃頻信號產生電路根據一第n+m起始信號、一方波信號、一第三參考電壓與該第二參考電壓而產生邏輯高的一第n+1掃頻信號，其中，該第n+1掃頻信號等於該第三參考電壓，n為大於等於0的一整數，m為大於等於2的正整數；於一第二階段時，由該移位暫存器產生邏輯低的該第n+1
起始信號，以及由該掃頻信號產生電路輸出邏輯高的該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；於一第三階段時，由該移位暫存器產生邏輯高的該第n+1起始信號，以及由該掃頻信號產生電路產生為浮接的該第n+1掃頻信號，透過一電容耦合效應，該第n+1掃頻信號的電位逐漸下降；以及於一第四階段時，由該移位暫存器產生邏輯高的該第n+1起始信號，以及，由該掃頻信號產生電路將該第n+1掃頻信號從浮接拉回成該第三參考電壓。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100:驅動電路
110:移位暫存器
120:掃頻信號產生電路
T1~T13:電晶體
C1~C2:電容
P1~P4:階段
300:驅動電路
310:移位暫存器
320:掃頻信號產生電路
322:多工器
510~540:步驟
第1圖繪示根據本案一實施例的驅動電路的電路架構圖。
第2A圖至第2D圖顯示根據本案一實施例的驅動電路的階段操作圖。
第3圖繪示根據本案另一實施例的驅動電路的電路架構圖。
第4A圖至第4I圖顯示根據本案一實施例中的多種模擬圖。
第5圖顯示根據本案一實施例的驅動方法的流程圖。
本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一
或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。
第1圖繪示根據本案一實施例的驅動電路的電路架構圖。根據本案一實施例的驅動電路100包括：移位暫存器(shift register)110與掃頻信號產生電路120。在本案一實施例中，驅動電路100例如但不受限於是應用於微型LED面板的GOA驅動電路。但在本案其他實施例中，驅動電路100也可當成其他類型顯示面板的驅動電路，或者是，其他類型電子裝置(不受限於顯示面板)內的驅動電路。
移位暫存器110用以控制驅動電路100的GOA輸出信號的順序。移位暫存器110可以根據第n起始信號STV[n](n為大於等於0的整數)、複數個時脈信號CK1/CK2/CK3、高參考電壓VGH(亦可稱為第一參考電壓)與低參考電壓VGL(亦可稱為第二參考電壓)而產生第n+1起始信號STV[n+1]。驅動電路100亦可稱為第n級驅動電路。
掃頻信號產生電路120耦接至移位暫存器110。掃頻信號產生電路120用於產生與輸出掃頻信號。掃頻信號產生電路120可以根據第n+m起始信號STV[n+m](m為大於等於2的正整數)、高頻方波信號XCK、參考電壓VrefP(亦可稱為第三參考電壓)與低參考電壓VGL而產生第n+1掃頻信號EMOUT[n+1]。參考電壓VrefP例如但不受限於，為大於0V。
第n+1掃頻信號EMOUT[n+1]是，例如但不受限於為三角波信號。高頻方波信號XCK，例如但不受限於，頻率為MHz等級，週期為1~2μs，責任周期為50%。
移位暫存器110包括：電晶體T1~T9。
電晶體T1包括：第一端接收第n起始信號STV[n]，第二端，以及控制端耦接至第一端。
電晶體T2包括：第一端接收低參考電壓VGL，第二端，以及控制端接收時脈信號CK2/CK3/CK1之一。在本案一實施例中，當n=0、3、6、...時，驅動電路100的電晶體T2的控制端接收時脈信號CK2；當n=1、4、7、...時，驅動電路100的電晶體T2的控制端接收時脈信號CK3；以及當n=2、5、8、...時，驅動電路100的電晶體T2的控制端接收時脈信號CK1。
電晶體T3包括：第一端耦接至電晶體T2的第二端，第二端，以及控制端耦接至電晶體T1的第二端。
電晶體T4包括：第一端耦接至電晶體T3的第二端，第二端接收高參考電壓VGH，以及控制端耦接至電晶體T1的第二端。
電晶體T5包括：第一端耦接至電晶體T1的第二端，第二端，以及控制端耦接至電晶體T2的第二端。
電晶體T6包括：第一端耦接至電晶體T5的第二端，第二端接收高參考電壓VGH，以及控制端耦接至電晶體T2的第二端。
電晶體T7包括：第一端接收時脈信號CK1/CK2/CK3之一，第二端輸出第n+1起始信號STV[n+1]，以及控制端耦接至電晶體T1的第二端。在本案一實施例中，當n=0、3、6、...時，驅動電路100的電晶體T7的第一端接收時脈信號CK1；當n=1、4、7、...時，驅動電路100的電晶體T7的第一端接收時脈信號CK2；以及當n=2、5、8、...時，驅動電路100的電晶體T7的第一端接收時脈信號CK3。
電晶體T8包括：第一端輸出第n+1起始信號STV[n+1]，第二端接收高參考電壓VGH，以及控制端耦接至電晶體T2的第二端。
電晶體T9包括：第一端耦接至電晶體T2的第二端，第二端，以及控制端耦接至電晶體T9的第二端。
掃頻信號產生電路120包括電晶體T10~T13、第一電容C1與第二電容C2。
電晶體T10包括：第一端接收低參考電壓VGL，第二端耦接至電晶體T9的第二端，以及控制端接收第n+m起始信號STV[n+m]。
電晶體T11包括：第一端接收參考電壓VrefP，第二端，以及控制端耦接至電晶體T1的第二端。
電晶體T12包括：第一端接收參考電壓VrefP，第二端耦接至電晶體T11的第二端，以及控制端耦接至電晶體T9的第二端。
電晶體T13包括：第一端耦接至電晶體T11的第二端，第二端輸出第n+1掃頻信號EMOUT[n+1]，以及控制端接收高頻方波信號XCK。在本案一實施例中，由於高頻方波信號XCK的頻率較高，基本上，可以將電晶體T13視為實質性永遠為導通。
第一電容C1用於穩壓。第一電容C1耦接於電晶體T9的第二端與高參考電壓VGH之間。
第二電容C2用於控制第n+1掃頻信號EMOUT[n+1]的充放電速度。第二電容C2耦接於參考電壓VrefP與電晶體T11的第二端之間。
第2A圖至第2D圖顯示根據本案一實施例的驅動電路100的階段操作圖。本案一實施例的驅動電路100有4個階段操作，分別標示為P1~P4。
於階段P1時，第n起始信號STV[n]為邏輯低把電晶體T1導通，所以，第n起始信號STV[n]可透過電晶體T1而導通電晶體T7與電晶體T11。同時，第n起始信號STV[n]可透過電晶體T1而導通電晶體T3與電晶體T4。高參考電壓VGH透過導通的電晶體T3與電晶體T4而把電晶體T5、T6、T8、T12關閉。由於電晶體T7為導通，所以，電晶體T7產生邏輯高的第n+1起始信號STV[n+1](CK1(H)=STV[n+1](H))。由於電晶體T11與T13為導通，所以，電晶體T13輸出第n+1掃頻信號EMOUT[n+1]等於參考電壓VrefP(EMOUT[n+1]=VrefP)，其中，
VrefP>0V。
於階段P2時，第n起始信號STV[n]轉為邏輯高，故將電晶體T1關閉。但電晶體T1的關閉並不會影響到電晶體T7與T11的閘極電壓，所以，電晶體T7與T11仍為導通。由於電晶體T7為導通，所以，電晶體T7產生邏輯低的第n+1起始信號STV[n+1](CK1(L)=STV[n+1](L))。由於電晶體T11與T13為導通，所以，電晶體T13輸出第n+1掃頻信號EMOUT[n+1]等於參考電壓VrefP(EMOUT[n+1]=VrefP)。
於階段P3時，時脈信號CK2為邏輯低而時脈信號CK1與CK3為邏輯高，第n起始信號STV[n]仍為邏輯高，所以，電晶體T1為關閉。由於時脈信號CK2為邏輯低，所以，電晶體T2為導通。由於電晶體T2為導通，低參考電壓VGL透過電晶體T2而導通電晶體T5、T6與T8。由於電晶體T5與T6為導通，高參考電壓VGH透過電晶體T5與T6而關閉電晶體T7與T11。由於電晶體T8為導通，所以，高參考電壓VGH透過電晶體T8而輸出為邏輯高的第n+1起始信號STV[n+1](VGH=STV[n+1](H))。由於電晶體T11與T12為關閉，所以，第n+1掃頻信號EMOUT[n+1]為浮接。透過電晶體T13的高速切換導通，靠第二電容C2的耦合效應，使得第n+1掃頻信號EMOUT[n+1]的電位逐漸下降，成為有斜率的信號。
於階段P4時，時脈信號CK3切為邏輯低而時脈信號CK1與CK2為邏輯高，電晶體T2為關閉。在此，以m=2來
做說明，但當知本案並不受限於此，本案其他實施例可應用至其他m值，此皆在本案精神範圍內。m=2，由於第n+2起始信號STV[n+2]為邏輯低，將電晶體T10導通，使得低參考電壓VGL透過電晶體T10而將電晶體T12、T9、T8、T5與T6導通。由於電晶體T5與T6為導通，高參考電壓VGH透過電晶體T5與T6使得電晶體T7與T11仍為關閉。電晶體T8為導通，所以，高參考電壓VGH透過電晶體T8而輸出為邏輯高的第n+1起始信號STV[n+1](VGH=STV[n+1](H))。由於電晶體T12為導通，使得參考電壓VrefP透過電晶體T12與T13而將第n+1掃頻信號EMOUT[n+1]從浮接狀態拉高回成參考電壓VrefP(EMOUT[n+1]=VrefP)。
在本案一實施例中，第n+m起始信號STV[n+m]可以決定電晶體T10何時導通，而當電晶體T10導通時，掃頻信號EMOUT會結束下降。亦即，在本案一實施例中，掃頻信號EMOUT結束下降的時序取決於第n+m起始信號STV[n+m]，詳細地說，掃頻信號EMOUT結束下降的時序取決於第n+m起始信號STV[n+m]的轉態至邏輯低。當第n+m起始信號STV[n+m]轉態至邏輯低時，掃頻信號EMOUT會結束下降並上升至參考電壓VrefP。所以，掃頻信號EMOUT會結束下降並上升至參考電壓VrefP的時序未必在階段P4內。
至於電晶體T10的汲極電壓(亦即電晶體T12的閘極電壓)可以被電晶體T9所保護，亦即，當電晶體T9為關閉時，
電晶體T10的汲極電壓(電晶體T12的閘極電壓)不會被電晶體T8的閘極電壓所影響。
由上述可知，在本案一實施例中，透過驅動電路100的4階段操作可以產生三角波的第n+1掃頻信號EMOUT[n+1]。
第3圖繪示根據本案另一實施例的驅動電路的電路架構圖。根據本案一實施例的驅動電路300包括：移位暫存器310與掃頻信號產生電路320。在本案一實施例中，驅動電路300例如但不受限於是應用於微型LED面板的GOA驅動電路。但在本案其他實施例中，驅動電路300也可當成其他類型顯示面板的驅動電路，或者是，其他類型電子裝置(不受限於顯示面板)內的驅動電路。
第3圖的移位暫存器310基本上相同或相似於第1圖的移位暫存器110，故其細節在此省略。
掃頻信號產生電路320不同於掃頻信號產生電路120之處在於，掃頻信號產生電路320的多工器322用以取代掃頻信號產生電路120的電晶體T10。
多工器322受控於多工器切換信號MUX_SW而從多種起始信號MULTI_STV中擇一，其中，多種起始信號MULTI_STV例如是包括：第n+2起始信號STV[n+2]~第n+m起始信號STV[n+m]。或者，多種起始信號MULTI_STV也可稱為複數個不同起始信號。
至於驅動電路300的操作原則上相同或相似於第1
圖的驅動電路100，故其細節在此省略。不過，於驅動電路300的階段P4時，時脈信號CK3切為邏輯低而時脈信號CK1與CK2為邏輯高，電晶體T2為關閉。當第n+2起始信號STV[n+2]~第n+m起始信號STV[n+m]之一被多工器切換信號MUX_SW所選擇時，該多工器322使得低參考電壓VGL透過多工器322而將電晶體T12、T9、T8、T5與T6導通。由於電晶體T5與T6為導通，高參考電壓VGH透過電晶體T5與T6使得電晶體T7與T11仍為關閉。電晶體T8為導通，所以，高參考電壓VGH透過電晶體T8而輸出為邏輯高的第n+1起始信號STV[n+1](VGH=STV[n+1](H))。由於電晶體T12為導通，使得參考電壓VrefP透過電晶體T12與T13而將第n+1掃頻信號EMOUT[n+1]從浮接狀態拉高回成參考電壓VrefP(EMOUT[n+1]=VrefP)。於第3圖中，該第n+1掃頻信號的一結束下降時序取決於該多工器切換信號所選擇的該些不同起始信號之一。
在第3圖的實施例中，用多工器322取代電晶體T10，依需要(如用程式的方式)來從多個候選值中選擇m值，提高可調整性。
第4A圖至第4I圖顯示根據本案一實施例中的多種模擬圖。在第4A圖至第4I圖中，有2個不同變數(m值與高頻方波信號XCK)，每個變數有3種不同變化。
在第4A圖至第4C圖中，有3種不同m值但高頻
方波信號XCK則是一樣的。第4A圖至第4C圖中，m值分別為m=2、m=3與m=4。第4A圖至第4C圖中，高頻方波信號XCK可使得第n+1掃頻信號EMOUT[n+1]有高的下降斜率。
在第4D圖至第4F圖中，有3種不同m值但高頻方波信號XCK則是一樣的。第4D圖至第4F圖中，m值分別為m=2、m=3與m=4。第4D圖至第4F圖中，高頻方波信號XCK可使得第n+1掃頻信號EMOUT[n+1]有中的下降斜率。
在第4G圖至第4I圖中，有3種不同m值但高頻方波信號XCK則是一樣的，其中，第4G圖至第4I圖中，m值分別為m=2、m=3與m=4。第4G圖至第4I圖中，高頻方波信號XCK可使得第n+1掃頻信號EMOUT[n+1]有低的下降斜率。
由第4A圖至第4I圖可知，在本案一實施例中，當m值愈大，掃頻信號EMOUT的寬度就愈寬。
第5圖顯示根據本案一實施例的驅動方法的流程圖。驅動方法應用於包括一移位暫存器與一掃頻信號產生電路的一驅動電路。該驅動方法包括：(510)於一第一階段時，由該移位暫存器根據一第n起始信號、複數個時脈信號、一第一參考電壓與一第二參考電壓而產生邏輯高的一第n+1起始信號，以及，由該掃頻信號產生電路根據一第n+m起始信號、一方波信號、一第三參考電壓與該第二參考電壓而產生邏輯高的一第n+1掃頻信號，其中，該第n+1掃頻信號等於該第三參考電壓，n為大於等於0的一整數，m為大於等於2的正整數；(520)於一第二階段時，由該
移位暫存器產生邏輯低的該第n+1起始信號，以及由該掃頻信號產生電路輸出邏輯高的該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；(530)於一第三階段時，由該移位暫存器產生邏輯高的該第n+1起始信號，以及由該掃頻信號產生電路產生為浮接的該第n+1掃頻信號，透過一電容耦合效應，該第n+1掃頻信號的電位逐漸下降；以及，(540)於一第四階段時，由該移位暫存器產生邏輯高的該第n+1起始信號，以及，由該掃頻信號產生電路將該第n+1掃頻信號從浮接拉回成該第三參考電壓。
此外，在本案一實施例，改變掃頻信號EMOUT的下降斜率的因子有，例如但不受限於，高頻方波信號XCK的頻率及/或電壓及/或責任周期等，電晶體T13的顆數，電晶體T13的長寬比(W/L)、第二電容C2的電容值。此外，在本案一實施例中，可以並聯複數顆電晶體T13。
如上述，於本案一實施例中，驅動電路的掃頻信號產生電路可以自行產生與輸出掃頻信號，故而，可以降低電子裝置(如微型LED顯示面板)內的積體電路設計複雜度。
此外，在本案一實施例中，透過不同的m值可以調整掃頻信號EMOUT的脈衝寬度，使得本案實施例的驅動電路可以有更大的應用可能性。
此外，在本案一實施例中，透過多種方式可以調整掃頻信號EMOUT的下降斜率，使得本案實施例的驅動電路可以有更大的應用可能性。
在本案一實施例中，驅動電路可以皆使用相同類型的MOS電晶體，故而可以節省製程道數。在第1圖與第3圖乃是皆使用PMOS電晶體，但本案並不受限於此。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
510-540:步驟
Claims (12)
- 一種驅動電路，包括：一移位暫存器，用以控制該驅動電路的一輸出信號順序，該移位暫存器根據一第n起始信號、複數個時脈信號、一第一參考電壓與一第二參考電壓而產生一第n+1起始信號，其中，n為大於等於0的一整數；以及一掃頻信號產生電路，耦接至該移位暫存器，該掃頻信號產生電路根據一第n+m起始信號、一方波信號、一第三參考電壓與該第二參考電壓而產生一第n+1掃頻信號，其中，m為大於等於2的正整數。
- 如請求項1所述之驅動電路，其中，該第三參考電壓為大於0V，該第n+1掃頻信號為一三角波信號。
- 如請求項1所述之驅動電路，其中，該移位暫存器包括：一第一至一第九電晶體，該第一電晶體包括：一第一端接收該第n起始信號，一第二端，以及一控制端耦接至該第一電晶體的該第一端；該第二電晶體包括：一第一端接收該第三參考電壓，一第二端，以及一控制端接收該些時脈信號之一第一時脈信號；該第三電晶體包括：一第一端耦接至該第二電晶體的該第二端，一第二端，以及一控制端耦接至該第一電晶體的該第二端； 該第四電晶體包括：一第一端耦接至該第三電晶體的該第二端，一第二端接收該第一參考電壓，以及一控制端耦接至該第一電晶體的該第二端；該第五電晶體包括：一第一端耦接至該第一電晶體的該第二端，一第二端，以及一控制端耦接至該第二電晶體的該第二端；該第六電晶體包括：一第一端耦接至該第五電晶體的該第二端，一第二端接收該第一參考電壓，以及一控制端耦接至該第二電晶體的該第二端；該第七電晶體包括：一第一端接收該些時脈信號之一第二時脈信號，一第二端輸出該第n+1起始信號，以及一控制端耦接至該第一電晶體的該第二端；該第八電晶體包括：一第一端輸出該第n+1起始信號，一第二端接收該第一參考電壓，以及一控制端耦接至該第二電晶體的該第二端；該第九電晶體包括：一第一端耦接至該第二電晶體的該第二端，一第二端，以及一控制端耦接至該第九電晶體的該第二端；該掃頻信號產生電路包括一第十至一第十三電晶體、一第一電容與一第二電容； 該第十電晶體包括：一第一端接收該第二參考電壓，一第二端耦接至該第九電晶體的該第二端，以及一控制端接收該第n+m起始信號；該第十一電晶體包括：一第一端接收該第三參考電壓，一第二端，以及一控制端耦接至該第一電晶體的該第二端；該第十二電晶體包括：一第一端接收該第三參考電壓，一第二端耦接至該第十一電晶體的該第二端，以及一控制端耦接至該第九電晶體的該第二端；該第十三電晶體包括：一第一端耦接至該第十一電晶體的該第二端，一第二端輸出該第n+1掃頻信號，以及一控制端接收該方波信號；該第一電容用於穩壓，該第一電容耦接於該第九電晶體的該第二端與該第一參考電壓之間；以及該第二電容用於控制該第n+1掃頻信號的一充放電速度，該第二電容耦接於該第三參考電壓與該第十一電晶體的該第二端之間。
- 如請求項3所述之驅動電路，其中，於一第一階段時，該第n起始信號導通該第一電晶體，該第n起始信號透過該第一電晶體而導通該第七與該第十一電晶體，該第n起始信號透過該電晶體而導通該第三電晶體與該第四電晶體，該第一參考電壓透過導通的該第三電晶體與該第四電晶體而關閉該第五、該第六、該第八與該第十二電晶體， 導通的該第七電晶體產生該第n+1起始信號，該第十三電晶體輸出該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；於一第二階段時，該第n起始信號關閉該第一電晶體，該第七與該第十一電晶體仍為導通，且該第七電晶體產生該第n+1起始信號，該第十三電晶體輸出該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；於一第三階段時，該第n起始信號關閉該第一電晶體，該第一時脈信號導通該第二電晶體，該第二參考電壓透過該第二電晶體而導通該第五、該第六與該第八電晶體，該第一參考電壓透過該第五、該第六電晶體而關閉該第七與該第十一電晶體，該第一參考電壓透過導通的該第八電晶體而輸出成為該第n+1起始信號，該第十一與該第十二電晶體為關閉，該第n+1掃頻信號為浮接，透過該第十三電晶體的切換導通，靠該第二電容的耦合效應，使得該第n+1掃頻信號的電位逐漸下降；以及於一第四階段時，該第一時脈信號關閉該第二電晶體，該第n+m起始信號導通該第十電晶體，使得該第二參考電壓透過該第十電晶體而將該第十二、該第九、該第八、該第五與該第六電晶體導通，該第一參考電壓透過該第五與該第六電晶體使得該第七與該第十一電晶體為關閉，該第一參考電壓透過該第八電晶體而輸出成為該第n+1起始信號，該第三參考電 壓透過該第十二與該第十三電晶體而將該第n+1掃頻信號從浮接拉回成該第三參考電壓，其中，該第n+1掃頻信號的一結束下降時序取決於該第n+m起始信號。
- 如請求項1所述之驅動電路，其中，該移位暫存器包括：一第一至一第九電晶體，該第一電晶體包括：一第一端接收該第n起始信號，一第二端，以及一控制端耦接至該第一電晶體的該第一端；該第二電晶體包括：一第一端接收該第三參考電壓，一第二端，以及一控制端接收該些時脈信號之一第一時脈信號；該第三電晶體包括：一第一端耦接至該第二電晶體的該第二端，一第二端，以及一控制端耦接至該第一電晶體的該第二端；該第四電晶體包括：一第一端耦接至該第三電晶體的該第二端，一第二端接收該第一參考電壓，以及一控制端耦接至該第一電晶體的該第二端；該第五電晶體包括：一第一端耦接至該第一電晶體的該第二端，一第二端，以及一控制端耦接至該第二電晶體的該第二端；該第六電晶體包括：一第一端耦接至該第五電晶體的該第二端，一第二端接收該第一參考電壓，以及一控制端耦接至該第二電晶體的該第二端； 該第七電晶體包括：一第一端接收該些時脈信號之一第二時脈信號，一第二端輸出該第n+1起始信號，以及一控制端耦接至該第一電晶體的該第二端；該第八電晶體包括：一第一端輸出該第n+1起始信號，一第二端接收該第一參考電壓，以及一控制端耦接至該第二電晶體的該第二端；該第九電晶體包括：一第一端耦接至該第二電晶體的該第二端，一第二端，以及一控制端耦接至該第九電晶體的該第二端；該掃頻信號產生電路包括一多工器、一第十一至一第十三電晶體、一第一電容與一第二電容；該多工器受控於一多工器切換信號而從複數個不同起始信號中擇一；該第十一電晶體包括：一第一端接收該第三參考電壓，一第二端，以及一控制端耦接至該第一電晶體的該第二端；該第十二電晶體包括：一第一端接收該第三參考電壓，一第二端耦接至該第十一電晶體的該第二端，以及一控制端耦接至該第九電晶體的該第二端；該第十三電晶體包括：一第一端耦接至該第十一電晶體的該第二端，一第二端輸出該第n+1掃頻信號，以及一控制端接收該方波信號； 該第一電容用於穩壓，該第一電容耦接於該第九電晶體的該第二端與該第一參考電壓之間；以及該第二電容用於控制該第n+1掃頻信號的一充放電速度，該第二電容耦接於該第三參考電壓與該第十一電晶體的該第二端之間。
- 如請求項5所述之驅動電路，其中，於一第一階段時，該第n起始信號導通該第一電晶體，該第n起始信號透過該第一電晶體而導通該第七與該第十一電晶體，該第n起始信號透過該電晶體而導通該第三電晶體與該第四電晶體，該第一參考電壓透過導通的該第三電晶體與該第四電晶體而關閉該第五、該第六、該第八與該第十二電晶體，導通的該第七電晶體產生該第n+1起始信號，該第十三電晶體輸出該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；於一第二階段時，該第n起始信號關閉該第一電晶體，該第七與該第十一電晶體仍為導通，且該第七電晶體產生該第n+1起始信號，該第十三電晶體輸出該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；於一第三階段時，該第n起始信號關閉該第一電晶體，該第一時脈信號導通該第二電晶體，該第二參考電壓透過該第二電晶體而導通該第五、該第六與該第八電晶體，該第一參考電壓透過該第五、該第六電晶體而關閉該第七與該第十一電晶 體，該第一參考電壓透過導通的該第八電晶體而輸出成為該第n+1起始信號，該第十一與該第十二電晶體為關閉，該第n+1掃頻信號為浮接，透過該第十三電晶體的切換導通，靠該第二電容的耦合效應，使得該第n+1掃頻信號的電位逐漸下降；以及於一第四階段時，該第一時脈信號關閉該第二電晶體，當該些不同起始信號之一被該多工器切換信號所選擇時，該第二參考電壓透過該多工器而將該第十二、該第九、該第八、該第五與該第六電晶體導通，該第一參考電壓透過該第五與該第六電晶體使得該第七與該第十一電晶體為關閉，該第一參考電壓透過該第八電晶體而輸出成為該第n+1起始信號，該第三參考電壓透過該第十二與該第十三電晶體而將該第n+1掃頻信號從浮接拉回成該第三參考電壓，其中，該第n+1掃頻信號的一結束下降時序取決於該多工器切換信號所選擇的該些不同起始信號之該一。
- 一種驅動方法，應用於包括一移位暫存器與一掃頻信號產生電路的一驅動電路，該驅動方法包括：於一第一階段時，由該移位暫存器根據一第n起始信號、複數個時脈信號、一第一參考電壓與一第二參考電壓而產生邏輯高的一第n+1起始信號，以及，由該掃頻信號產生電路根據一第n+m起始信號、一方波信號、一第三參考電壓與該第二參考電壓而產生邏輯高的一第n+1掃頻信號，其中，該第n+1掃 頻信號等於該第三參考電壓，n為大於等於0的一整數，m為大於等於2的正整數；於一第二階段時，由該移位暫存器產生邏輯低的該第n+1起始信號，以及由該掃頻信號產生電路輸出邏輯高的該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；於一第三階段時，由該移位暫存器產生邏輯高的該第n+1起始信號，以及由該掃頻信號產生電路產生為浮接的該第n+1掃頻信號，透過一電容耦合效應，該第n+1掃頻信號的電位逐漸下降；以及於一第四階段時，由該移位暫存器產生邏輯高的該第n+1起始信號，以及，由該掃頻信號產生電路將該第n+1掃頻信號從浮接拉回成該第三參考電壓。
- 如請求項7所述之驅動方法，其中，該第三參考電壓為大於0V，該第n+1掃頻信號為一三角波信號。
- 如請求項7所述之驅動方法，其中，該移位暫存器包括：一第一至一第九電晶體，該第一電晶體包括：一第一端接收該第n起始信號，一第二端，以及一控制端耦接至該第一電晶體的該第一端；該第二電晶體包括：一第一端接收該第三參考電壓，一第二端，以及一控制端接收該些時脈信號之一第一時脈信號； 該第三電晶體包括：一第一端耦接至該第二電晶體的該第二端，一第二端，以及一控制端耦接至該第一電晶體的該第二端；該第四電晶體包括：一第一端耦接至該第三電晶體的該第二端，一第二端接收該第一參考電壓，以及一控制端耦接至該第一電晶體的該第二端；該第五電晶體包括：一第一端耦接至該第一電晶體的該第二端，一第二端，以及一控制端耦接至該第二電晶體的該第二端；該第六電晶體包括：一第一端耦接至該第五電晶體的該第二端，一第二端接收該第一參考電壓，以及一控制端耦接至該第二電晶體的該第二端；該第七電晶體包括：一第一端接收該些時脈信號之一第二時脈信號，一第二端輸出該第n+1起始信號，以及一控制端耦接至該第一電晶體的該第二端；該第八電晶體包括：一第一端輸出該第n+1起始信號，一第二端接收該第一參考電壓，以及一控制端耦接至該第二電晶體的該第二端；該第九電晶體包括：一第一端耦接至該第二電晶體的該第二端，一第二端，以及一控制端耦接至該第九電晶體的該第二端； 該掃頻信號產生電路包括一第十至一第十三電晶體、一第一電容與一第二電容；該第十電晶體包括：一第一端接收該第二參考電壓，一第二端耦接至該第九電晶體的該第二端，以及一控制端接收該第n+m起始信號；該第十一電晶體包括：一第一端接收該第三參考電壓，一第二端，以及一控制端耦接至該第一電晶體的該第二端；該第十二電晶體包括：一第一端接收該第三參考電壓，一第二端耦接至該第十一電晶體的該第二端，以及一控制端耦接至該第九電晶體的該第二端；該第十三電晶體包括：一第一端耦接至該第十一電晶體的該第二端，一第二端輸出該第n+1掃頻信號，以及一控制端接收該方波信號；該第一電容用於穩壓，該第一電容耦接於該第九電晶體的該第二端與該第一參考電壓之間；以及該第二電容用於控制該第n+1掃頻信號的一充放電速度，該第二電容耦接於該第三參考電壓與該第十一電晶體的該第二端之間。
- 如請求項9所述之驅動方法，其中，於該第一階段時，該第n起始信號導通該第一電晶體，該第n起始信號透過該第一電晶體而導通該第七與該第十一電晶體，該第n起始信號透過該電晶體而導通該第三電晶體與該第 四電晶體，該第一參考電壓透過導通的該第三電晶體與該第四電晶體而關閉該第五、該第六、該第八與該第十二電晶體，導通的該第七電晶體產生該第n+1起始信號，該第十三電晶體輸出該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；於該第二階段時，該第n起始信號關閉該第一電晶體，該第七與該第十一電晶體仍為導通，且該第七電晶體產生該第n+1起始信號，該第十三電晶體輸出該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；於該第三階段時，該第n起始信號關閉該第一電晶體，該第一時脈信號導通該第二電晶體，該第二參考電壓透過該第二電晶體而導通該第五、該第六與該第八電晶體，該第一參考電壓透過該第五、該第六電晶體而關閉該第七與該第十一電晶體，該第一參考電壓透過導通的該第八電晶體而輸出成為該第n+1起始信號，該第十一與該第十二電晶體為關閉，該第n+1掃頻信號為浮接，透過該第十三電晶體的切換導通，靠該第二電容的耦合效應，使得該第n+1掃頻信號的電位逐漸下降；以及於該第四階段時，該第一時脈信號關閉該第二電晶體，該第n+m起始信號導通該第十電晶體，使得該第二參考電壓透過該第十電晶體而將該第十二、該第九、該第八、該第五與該第六電晶體導通，該第一參考電壓透過該第五與該第六電晶 體使得該第七與該第十一電晶體為關閉，該第一參考電壓透過該第八電晶體而輸出成為該第n+1起始信號，該第三參考電壓透過該第十二與該第十三電晶體而將該第n+1掃頻信號從浮接拉回成該第三參考電壓，其中，該第n+1掃頻信號的一結束下降時序取決於該第n+m起始信號。
- 如請求項7所述之驅動方法，其中，該移位暫存器包括：一第一至一第九電晶體，該第一電晶體包括：一第一端接收該第n起始信號，一第二端，以及一控制端耦接至該第一電晶體的該第一端；該第二電晶體包括：一第一端接收該第三參考電壓，一第二端，以及一控制端接收該些時脈信號之一第一時脈信號；該第三電晶體包括：一第一端耦接至該第二電晶體的該第二端，一第二端，以及一控制端耦接至該第一電晶體的該第二端；該第四電晶體包括：一第一端耦接至該第三電晶體的該第二端，一第二端接收該第一參考電壓，以及一控制端耦接至該第一電晶體的該第二端；該第五電晶體包括：一第一端耦接至該第一電晶體的該第二端，一第二端，以及一控制端耦接至該第二電晶體的該第二端； 該第六電晶體包括：一第一端耦接至該第五電晶體的該第二端，一第二端接收該第一參考電壓，以及一控制端耦接至該第二電晶體的該第二端；該第七電晶體包括：一第一端接收該些時脈信號之一第二時脈信號，一第二端輸出該第n+1起始信號，以及一控制端耦接至該第一電晶體的該第二端；該第八電晶體包括：一第一端輸出該第n+1起始信號，一第二端接收該第一參考電壓，以及一控制端耦接至該第二電晶體的該第二端；該第九電晶體包括：一第一端耦接至該第二電晶體的該第二端，一第二端，以及一控制端耦接至該第九電晶體的該第二端；該掃頻信號產生電路包括一多工器、一第十一至一第十三電晶體、一第一電容與一第二電容；該多工器受控於一多工器切換信號而從複數個不同起始信號中擇一；該第十一電晶體包括：一第一端接收該第三參考電壓，一第二端，以及一控制端耦接至該第一電晶體的該第二端；該第十二電晶體包括：一第一端接收該第三參考電壓，一第二端耦接至該第十一電晶體的該第二端，以及一控制端耦接至該第九電晶體的該第二端； 該第十三電晶體包括：一第一端耦接至該第十一電晶體的該第二端，一第二端輸出該第n+1掃頻信號，以及一控制端接收該方波信號；該第一電容用於穩壓，該第一電容耦接於該第九電晶體的該第二端與該第一參考電壓之間；以及該第二電容用於控制該第n+1掃頻信號的一充放電速度，該第二電容耦接於該第三參考電壓與該第十一電晶體的該第二端之間。
- 如請求項11所述之驅動方法，其中，於該第一階段時，該第n起始信號導通該第一電晶體，該第n起始信號透過該第一電晶體而導通該第七與該第十一電晶體，該第n起始信號透過該電晶體而導通該第三電晶體與該第四電晶體，該第一參考電壓透過導通的該第三電晶體與該第四電晶體而關閉該第五、該第六、該第八與該第十二電晶體，導通的該第七電晶體產生該第n+1起始信號，該第十三電晶體輸出該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓；於該第二階段時，該第n起始信號關閉該第一電晶體，該第七與該第十一電晶體仍為導通，且該第七電晶體產生該第n+1起始信號，該第十三電晶體輸出該第n+1掃頻信號，該第n+1掃頻信號等於該第三參考電壓； 於該第三階段時，該第n起始信號關閉該第一電晶體，該第一時脈信號導通該第二電晶體，該第二參考電壓透過該第二電晶體而導通該第五、該第六與該第八電晶體，該第一參考電壓透過該第五、該第六電晶體而關閉該第七與該第十一電晶體，該第一參考電壓透過導通的該第八電晶體而輸出成為該第n+1起始信號，該第十一與該第十二電晶體為關閉，該第n+1掃頻信號為浮接，透過該第十三電晶體的切換導通，靠該第二電容的耦合效應，使得該第n+1掃頻信號的電位逐漸下降；以及於該第四階段時，該第一時脈信號關閉該第二電晶體，當該些不同起始信號之一被該多工器切換信號所選擇時，該第二參考電壓透過該多工器而將該第十二、該第九、該第八、該第五與該第六電晶體導通，該第一參考電壓透過該第五與該第六電晶體使得該第七與該第十一電晶體為關閉，該第一參考電壓透過該第八電晶體而輸出成為該第n+1起始信號，該第三參考電壓透過該第十二與該第十三電晶體而將該第n+1掃頻信號從浮接拉回成該第三參考電壓，其中，該第n+1掃頻信號的一結束下降時序取決於該多工器切換信號所選擇的該些不同起始信號之該一。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112120093A TWI852595B (zh) | 2023-05-30 | 2023-05-30 | 驅動電路及其驅動方法 |
| CN202311429353.9A CN117373376A (zh) | 2023-05-30 | 2023-10-31 | 驱动电路及其驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112120093A TWI852595B (zh) | 2023-05-30 | 2023-05-30 | 驅動電路及其驅動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI852595B true TWI852595B (zh) | 2024-08-11 |
| TW202447586A TW202447586A (zh) | 2024-12-01 |
Family
ID=89405669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112120093A TWI852595B (zh) | 2023-05-30 | 2023-05-30 | 驅動電路及其驅動方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117373376A (zh) |
| TW (1) | TWI852595B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934010A (zh) * | 2015-07-13 | 2015-09-23 | 京东方科技集团股份有限公司 | 显示面板的驱动方法、栅极驱动电路和显示装置 |
| US20180182341A1 (en) * | 2015-08-21 | 2018-06-28 | Panasonic Liquid Crystal Display Co., Ltd. | Drive circuit, display device, and drive method |
| US20190130857A1 (en) * | 2017-03-02 | 2019-05-02 | Boe Technology Group Co., Ltd. | Shift register and drive method thereof, gate drive device and display device |
| US20190325845A1 (en) * | 2018-04-19 | 2019-10-24 | Shanghai Tianma AM-OLED Co., Ltd. | Driving circuit, method for controlling light emission and display device |
| US20220270532A1 (en) * | 2020-05-14 | 2022-08-25 | Boe Technology Group Co., Ltd. | Shift register, gate drive circuit, display device, and driving method for same |
| TW202301308A (zh) * | 2021-06-18 | 2023-01-01 | 友達光電股份有限公司 | 顯示裝置 |
-
2023
- 2023-05-30 TW TW112120093A patent/TWI852595B/zh active
- 2023-10-31 CN CN202311429353.9A patent/CN117373376A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934010A (zh) * | 2015-07-13 | 2015-09-23 | 京东方科技集团股份有限公司 | 显示面板的驱动方法、栅极驱动电路和显示装置 |
| US20180182341A1 (en) * | 2015-08-21 | 2018-06-28 | Panasonic Liquid Crystal Display Co., Ltd. | Drive circuit, display device, and drive method |
| US20190130857A1 (en) * | 2017-03-02 | 2019-05-02 | Boe Technology Group Co., Ltd. | Shift register and drive method thereof, gate drive device and display device |
| US20190325845A1 (en) * | 2018-04-19 | 2019-10-24 | Shanghai Tianma AM-OLED Co., Ltd. | Driving circuit, method for controlling light emission and display device |
| US20220270532A1 (en) * | 2020-05-14 | 2022-08-25 | Boe Technology Group Co., Ltd. | Shift register, gate drive circuit, display device, and driving method for same |
| TW202301308A (zh) * | 2021-06-18 | 2023-01-01 | 友達光電股份有限公司 | 顯示裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202447586A (zh) | 2024-12-01 |
| CN117373376A (zh) | 2024-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI520493B (zh) | 移位暫存電路以及削角波形產生方法 | |
| KR101300038B1 (ko) | 게이트 구동회로 및 이를 포함하는 표시 장치 | |
| TWI400686B (zh) | 液晶顯示器之移位暫存器 | |
| JP5232956B2 (ja) | 液晶表示装置 | |
| TWI421872B (zh) | 能降低耦合效應之移位暫存器 | |
| CN102982777B (zh) | 显示装置的栅极驱动电路 | |
| JP5079301B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| TWI425771B (zh) | 移位暫存器電路 | |
| US7929658B2 (en) | Shift register circuit having bi-directional transmission mechanism | |
| TWI404036B (zh) | 液晶顯示器 | |
| CN101552040B (zh) | 液晶显示器的移位寄存器 | |
| CN103295511B (zh) | 一种移位寄存器及薄膜晶体管液晶显示器 | |
| WO2018214613A1 (zh) | 移位寄存器电路、其驱动方法、栅极驱动电路及显示面板 | |
| CN103280196B (zh) | 一种移位寄存器及薄膜晶体管液晶显示器 | |
| WO2016070543A1 (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
| WO2018076665A1 (zh) | 移位寄存器、栅极驱动电路、显示面板及驱动方法 | |
| KR20080081822A (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
| CN102930814A (zh) | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 | |
| CN102959614A (zh) | 扫描信号线驱动电路和具备它的显示装置 | |
| JP2008251094A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| WO2017206751A1 (zh) | Goa单元电路及其驱动方法、goa电路 | |
| CN110111720A (zh) | 移位寄存器、栅极驱动电路、显示面板及显示装置 | |
| CN101710478B (zh) | 平面显示器、移位缓存器串及消除关机残影方法 | |
| TWI409787B (zh) | 具有克服關機殘影的移位暫存器及消除關機殘影方法 | |
| WO2018161806A1 (zh) | 移位寄存器、其驱动方法、栅线集成驱动电路及显示装置 |