[go: up one dir, main page]

TWI850961B - 影像感測器及形成影像感測器的方法 - Google Patents

影像感測器及形成影像感測器的方法 Download PDF

Info

Publication number
TWI850961B
TWI850961B TW112100900A TW112100900A TWI850961B TW I850961 B TWI850961 B TW I850961B TW 112100900 A TW112100900 A TW 112100900A TW 112100900 A TW112100900 A TW 112100900A TW I850961 B TWI850961 B TW I850961B
Authority
TW
Taiwan
Prior art keywords
isolation structure
substrate
isolation
height
photodetectors
Prior art date
Application number
TW112100900A
Other languages
English (en)
Other versions
TW202339241A (zh
Inventor
江彥廷
陳彥瑜
張文豪
許慈軒
洪豐基
丁世汎
劉人誠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202339241A publication Critical patent/TW202339241A/zh
Application granted granted Critical
Publication of TWI850961B publication Critical patent/TWI850961B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

本揭露的各種實施例是有關於一種影像感測器，所述影像 感測器包括設置於基底內的多個光偵測器。基底包括與背側表面相對的前側表面。外隔離結構設置於基底中且在側向上環繞所述多個光偵測器。外隔離結構具有第一高度。內隔離結構位於外隔離結構的側壁之間。內隔離結構設置於所述多個光偵測器中相鄰的光偵測器之間。外隔離結構及內隔離結構分別自背側表面朝向前側表面延伸。內隔離結構包括小於第一高度的第二高度。

Description

影像感測器及形成影像感測器的方法
本公開實施例是有關一種影像感測器及形成影像感測器的方法。特別是，有關於一種具有用於提高感測器效能的隔離結構的影像感測器。
諸多當今的電子裝置(例如，數位相機、光學成像裝置等)包括影像感測器。影像感測器將光學影像轉換為可被表示成數位影像的數位資料。影像感測器包括畫素感測器陣列，畫素感測器是用於將光學影像轉換成數位資料的單位裝置。畫素感測器的一些類型包括電荷耦合裝置(charge-coupled device，CCD)影像感測器及互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)影像感測器。相較於CCD畫素感測器，CMOS畫素感測器因功耗低、大小小、資料處理快、資料直接輸出及製造成本低而受到青睞。
本公開實施例提供一種影像感測器，包括多個光偵測器、外隔離結構以及內隔離結構。多個光偵測器設置於基底內，其中基 底包括與背側表面相對的前側表面。外隔離結構設置於基底中且在側向上環繞多個光偵測器，其中外隔離結構具有第一高度。內隔離結構位於外隔離結構的側壁之間，其中內隔離結構設置於多個光偵測器中相鄰的光偵測器之間，其中外隔離結構及內隔離結構分別自背側表面朝向前側表面延伸，且其中內隔離結構包括小於第一高度的第二高度。
本公開另一實施例提供一種影像感測器，包括多個光偵測器、多個畫素裝置以及隔離結構。多個光偵測器設置於基底內，其中基底包括與背側表面相對的前側表面。多個畫素裝置設置於基底的前側表面上，且位於多個光偵測器之下。隔離結構設置於基底中，其中隔離結構包括環繞多個光偵測器的外隔離結構及將多個光偵測器彼此分離的內隔離結構，其中多個畫素裝置設置於外隔離結構的相對的側壁之間，其中外隔離結構及內隔離結構分別自背側表面朝向前側表面延伸，且其中內隔離結構的深度小於外隔離結構的深度。
本公開又一實施例提供一種用於形成影像感測器的方法，所述方法包括以下步驟。在基底內形成多個光偵測器，其中基底包括與背側表面相對的前側表面。對基底的前側表面實行第一圖案化製程，以界定延伸至前側表面中並環繞多個光偵測器的外隔離開口。在外隔離開口內形成介電層。在介電層上形成隔離蝕刻終止層。向基底的背側表面中實行薄化製程，其中薄化製程暴露出介電層。對基底的背側表面實行第二圖案化製程，以界定延伸至背 側表面中的內隔離開口，其中內隔離開口將多個光偵測器彼此分離。實行移除製程以自外隔離開口移除介電層。在外隔離開口內形成外隔離結構，其中外隔離結構具有第一高度。在內隔離開口內形成內隔離結構，其中內隔離結構具有小於第一高度的第二高度。
100、300a、300b、300c、300d、300e、300f、300g、400、500、600、700、800a、800b、800c、800d、900、1000、1100、1200、1300、1400、1500、1600、1700、1800:剖視圖
102:內連線結構
103:畫素感測器
103a:第一畫素感測器
104:基底
104b:背側表面
104f:前側表面
104h、124h、604:高度
104i:初始基底高度
106:內連線介電結構
108:導線
110:導通孔
112:畫素裝置
114:閘極介電層
116:閘電極
118:接觸蝕刻終止層(CESL)
120:隔離蝕刻終止層
122:光偵測器
124:淺井區
126:浮置擴散節點
128:深井區
130:隔離結構
132:外隔離結構
132ip:內周界
134:內隔離結構
136:溝渠填充層
138:襯墊層
140:上部介電層
142:導電柵格結構
144:介電柵格結構
146:濾光器
148:微透鏡
200a、200b、200c、200d、200e:俯視圖
302:隔離介電層
304:井區
401:下部半導體結構
402:影像感測器結構
404:下部基底
406:下部內連線結構
408:半導體裝置
410:下部介電結構
412:下部導線
414:下部導通孔
602:外隔離開口
702:介電層
1302:內隔離開口
1900:方法
1902、1904、1906、1908、1910、1912、1914、1916、1918、1920、1922:動作
A-A’:線
h1:第一高度
h2:第二高度
Ps:節距
藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出包括隔離結構的影像感測器的一些實施例的剖視圖，所述隔離結構具有高度不同的外隔離結構與內隔離結構。
圖2A至圖2E示出圖1所示影像感測器的一些實施例沿線A-A’截取的各種俯視圖。
圖3A示出圖1所示影像感測器的一些其他實施例的剖視圖。
圖3B示出圖1所示影像感測器的一些其他實施例的剖視圖，其中外隔離結構的底表面與基底的前側表面對準。
圖3C示出圖1所示影像感測器的一些其他實施例的剖視圖，其中外隔離結構的底表面在垂直方向上位於基底的前側表面上方。
圖3D示出圖1所示影像感測器的一些其他實施例的剖視圖，其中外隔離結構的底表面在垂直方向上位於基底的前側表面上方。
圖3E示出圖1所示影像感測器的一些其他實施例的剖視圖， 其中沿外隔離結構的側壁及內隔離結構的側壁設置有井區。
圖3F示出圖1所示影像感測器的一些其他實施例的剖視圖，其中內隔離結構接觸浮置擴散節點。
圖3G示出圖1所示影像感測器的一些其他實施例的剖視圖，其中單一濾光器上覆於內隔離結構之上，且單一微透鏡上覆於內隔離結構之上。
圖4示出積體晶片的一些實施例的剖視圖，所述積體晶片包括上覆於下部半導體結構之上的影像感測器結構。
圖5至圖18示出用於形成包括隔離結構的影像感測器的方法的一些實施例的剖視圖，所述隔離結構具有高度不同的外隔離結構與內隔離結構。
圖19示出根據用於形成包括隔離結構的影像感測器的方法的一些實施例的流程圖，所述隔離結構具有高度不同的外隔離結構與內隔離結構。
本揭露提供用於實施本揭露的不同特徵的諸多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用 參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
一些互補金屬氧化物半導體影像感測器(complementary metal-oxide semiconductor image sensor，CIS)具有畫素感測器陣列。畫素感測器使用光偵測器來記錄入射輻射(例如，可見光)，且利用設置於基底的前側上的多個畫素裝置(例如，轉移電晶體、複位電晶體等)促成對所述記錄的數位讀出。畫素感測器包括光偵測器陣列(例如，2×2光偵測器畫素感測器、2×4光偵測器畫素感測器或4×4光偵測器畫素感測器)。在此種畫素感測器中，光偵測器陣列設置於浮置擴散節點周圍。為了達成更低的製作成本及提高裝置密度，可按比例減小裝置幾何結構。由於裝置按比例減小，因此每一光偵測器的大小減小，且光偵測器彼此更靠近(例如，由於減小畫素感測器的節距(pitch))。可實施相鄰光偵測器之間的電性隔離及光學隔離，以減少輝散(blooming)以及提高CIS中的 量子效率(quantum efficiency，QE)。基底的背側表面中/背側表面上設置有深溝渠隔離(deep trench isolation，DTI)結構。一般而言，DTI結構包括在側向上包繞於光偵測器的外周界周圍的外區(outer region)及設置於相鄰光偵測器之間的內區(inner region)。DTI結構被配置成增大光偵測器與相鄰畫素感測器之間的隔離，藉此提高CIS的整體效能以及促成裝置特徵的按比例減小。
以上CIS面臨的挑戰包括相鄰光偵測器及/或畫素感測器之間的串擾(cross-talk)以及相鄰畫素感測器之間不良的電性隔離。舉例而言，DTI結構的外區與內區可具有相同的高度，所述高度一般而言小於基底的高度。由於內區與外區可同時形成，因而此可降低製作成本，然而，DTI結構的內區與外區二者的較小高度可能會使CIS的光學隔離及電性隔離減小。舉例而言，由於DTI結構的外區的較小高度，基底的一部分自DTI結構的外區的底表面延伸至基底的前側表面。相對於基底的背側表面以一角度進行設置的入射光可橫穿基底的此部分而到達相鄰畫素感測器，從而增加相鄰光偵測器及/或畫素感測器之間的串擾。此外，相鄰畫素感測器的畫素裝置之間的電性隔離減小。為了使隔離增大，可增大DTI結構的外區與內區二者的高度。然而，此可能導致用於為DTI結構的內區形成開口的蝕刻製程損壞畫素感測器的經摻雜區(例如，可能損壞浮置擴散節點)及/或損壞畫素裝置。此外，增大DTI結構的內區的高度可能會減小畫素裝置及/或浮置擴散節點的經摻雜區的面積，從而降低CIS的電性效能。
在一些實施例中，本申請案是有關於一種具有隔離結構的畫素感測器，所述隔離結構包括高度不同的內隔離結構與外隔離結構。舉例而言，畫素感測器可包括設置於基底中的多個光偵測器及沿基底的前側表面設置的多個畫素裝置(例如，轉移電晶體)。在基底內在所述多個光偵測器的中心處設置有浮置擴散節點。在基底的前側表面上設置有內連線結構，且所述內連線結構提供與所述多個光偵測器及所述多個畫素裝置的電性耦合。基底的背側表面中設置有隔離結構，且所述隔離結構包括內隔離結構及外隔離結構。外隔離結構在側向上包繞於所述多個光偵測器及所述多個畫素裝置周圍，藉此劃定出畫素感測器的外區。內隔離結構是柵格形狀的(grid shaped)，且設置於所述多個光偵測器中相鄰的光偵測器之間。外隔離結構的第一高度大於內隔離結構的第二高度。此會部分地有利於外隔離結構使畫素感測器的光偵測器及畫素裝置與設置於基底內/基底上的其他光偵測器及半導體裝置之間的光學隔離及電性隔離增大。此外，內隔離結構的較小的第二高度會有利於使光學隔離及電性隔離增大，同時減輕對畫素感測器的經摻雜區(例如，浮置擴散節點)及/或所述多個畫素裝置的損壞。因此，具有不同高度的內隔離結構與外隔離結構會提高畫素感測器的整體效能。
圖1示出包括隔離結構的影像感測器的一些實施例的剖視圖100，所述隔離結構具有高度不同的外隔離結構與內隔離結構。
影像感測器包括設置於基底104內的多個光偵測器122 及沿基底104的前側表面104f設置的內連線結構102。在一些實施例中，基底104包含任何半導體本體(例如，塊狀矽)及/或具有第一摻雜類型(例如，p型)。內連線結構102包括內連線介電結構106、多個導線108及多個導通孔110。沿基底104的前側表面104f設置有多個畫素裝置112，且畫素裝置112藉由所述多個導線108及所述多個導通孔110而彼此電性耦合及/或電性耦合至其他半導體裝置(未示出)。所述多個畫素裝置112可包括閘電極116及設置於閘電極116與基底104的前側表面104f之間的閘極介電層114。
在基底104上設置有多個畫素感測器103。光偵測器122跨所述多個畫素感測器103進行設置，且可各自包括與第一摻雜類型(例如，p型)相反的第二摻雜類型(例如，n型)。在各種實施例中，第一摻雜類型是p型，而第二摻雜類型是n型，反之亦然。在各種實施例中，在基底104中沿前側表面104f設置有浮置擴散節點126，且浮置擴散節點126包括第二摻雜類型(例如，n型)。浮置擴散節點126可設置於對應畫素感測器的中心處或一組相鄰光偵測器的中心處(例如，設置於2×2光偵測器陣列的中心處)。光偵測器122被配置成吸收入射光(例如，光子)並產生對應於入射光的相應電性訊號。在此種實施例中，光偵測器122可自入射光產生電子-電洞對(electron-hole pair)。在各種實施例中，畫素裝置112可被配置成自所述多個光偵測器122讀出所產生的電性訊號。舉例而言，畫素裝置112可包含一或多個轉移電晶體， 所述一或多個轉移電晶體被配置成在基底104中在浮置擴散節點126與相鄰的光偵測器122之間選擇性地形成導電通道，以將光偵測器122中的累積電荷轉移(例如，藉由吸收入射輻射)至浮置擴散節點126。
隔離結構130包括外隔離結構132及內隔離結構134，外隔離結構132與內隔離結構134二者均延伸至基底104的背側表面104b中。在一些實施例中，外隔離結構132被稱為深溝渠隔離結構(deep trench isolation structur)，而內隔離結構134被稱為深溝渠柵格結構(deep trench grid structure)。在各種實施例中，基底104的背側表面104b上設置有深井區128，且深井區128包括摻雜濃度低於光偵測器122的第二摻雜類型(例如，n型)。在一些實施例中，深井區128被配置成在位於每一光偵測器122上方的位置處吸收入射光(例如，光子)以及自所述入射光產生可例如被轉移至對應光偵測器122的電子-電洞對，藉此提高每一光偵測器122的QE。由於在側向上包圍光偵測器122的外隔離結構132及設置於相鄰光偵測器122之間的內隔離結構134，深井區128的位於每一光偵測器122之上的段(segment)彼此隔離，藉此進一步增大每一光偵測器122的光學隔離及/或電性隔離(例如，進一步減少影像感測器中的串擾)。在進一步的實施例中，光偵測器122的摻雜濃度處於約1013原子/立方公分至1014原子/立方公分範圍內，或者為另一適合的值。在一些實施例中，深井區128的摻雜濃度處於約1012原子/立方公分至1014原子/立方公分範圍內， 或者為另一適合的值。
此外，沿外隔離結構132的側壁設置有淺井區124，且淺井區124被配置成增大相鄰光偵測器之間以及設置於基底104上的所述多個畫素裝置112之間的電性隔離。在各種實施例中，當自俯視圖觀察時，淺井區124是環形狀的(ring-shaped)，且連續地包繞於第一畫素感測器103a的所述多個光偵測器122周圍。淺井區124包括第一摻雜類型(例如，p型)且相鄰於所述多個光偵測器122。
沿基底104的背側表面104b設置有上部介電層140。在各種實施例中，上部介電層140被配置為及/或稱為鈍化層(passivation layer)。導電柵格結構142上覆於上部介電層140之上，且介電柵格結構144上覆於導電柵格結構142之上。導電柵格結構142及介電柵格結構144包括側壁，所述側壁界定直接上覆於所述多個光偵測器122中的對應光偵測器之上的多個開口。在各種實施例中，導電柵格結構142包括一或多個金屬層，所述一或多個金屬層被配置成減少所述多個光偵測器122中相鄰的光偵測器之間的串擾，藉此增大影像感測器的光學隔離。另外，介電柵格結構144被配置成藉由全內反射(total internal reflection)將光引導至光偵測器122，進而使得串擾被進一步減少且光偵測器122的量子效率被提高。由導電柵格結構142及介電柵格結構144的側壁界定的所述多個開口中設置有多個濾光器(light filter)146。濾光器146被配置成透射特定入射光波長，同時阻擋其他入射光 波長。此外，多個微透鏡(micro-lens)148上覆於濾光器146之上，且被配置成將入射光朝向光偵測器122進行聚焦。
外隔離結構132及內隔離結構134分別包括溝渠填充層136及襯墊層138。在一些實施例中，襯墊層138將溝渠填充層136自基底104分離。在進一步的實施例中，溝渠填充層136包含第一材料，而襯墊層138包含不同於第一材料的第二材料。第一材料可例如為或包含氧化物(例如二氧化矽)，而第二材料可例如為或包含高介電常數(high-k)介電材料。此外，外隔離結構132的底表面上設置有隔離蝕刻終止層120，且基底104的前側表面104f上設置有接觸蝕刻終止層(contact etch stop layer，CESL)118。在各種實施例中，隔離蝕刻終止層120直接接觸外隔離結構132的底表面及相對的側壁。CESL 118沿每一畫素裝置112的閘電極116進行設置，且設置於內連線介電結構106與基底104的前側表面104f之間。在再進一步的實施例中，隔離蝕刻終止層120沿外隔離結構132的整個底表面連續地延伸，其中當自上方觀察時，隔離蝕刻終止層120具有與外隔離結構132相似的佈局及/或形狀(即，隔離蝕刻終止層120具有環形狀)。
外隔離結構132在側向上包圍第一畫素感測器103a的所述多個光偵測器122，且具有第一高度h1。在各種實施例中，外隔離結構132劃定出第一畫素感測器103a的外周界。內隔離結構134設置於所述多個光偵測器122中相鄰的光偵測器之間，且具有第二高度h2。在各種實施例中，第一高度h1大於第二高度h2。 由於第一高度h1大於第二高度h2，因此外隔離結構132使第一畫素感測器103a的光偵測器122及畫素裝置112與設置於基底104內/基底104上的其他光偵測器及/或畫素裝置之間的光學隔離及電性隔離增大。此外，內隔離結構134的較小的第二高度h2會促進第一畫素感測器103a的光偵測器122之間的隔離，同時減輕對第一畫素感測器103a的經摻雜區(例如，浮置擴散節點126)及/或所述多個畫素裝置112的損壞。因此，影像感測器包括高度不同的內隔離結構134與外隔離結構132會增大所述影像感測器的光學隔離及電性隔離，同時會減輕製作期間對所述影像感測器的經摻雜區及/或結構的損壞，藉此提高所述影像感測器的整體效能。
在一些實施例中，隔離結構130可被稱為深溝渠隔離(DTI)結構或背側DTI結構(back-side DTI structure)。在各種實施例中，外隔離結構132可被稱為全深度DTI結構(full-depth DTI structure)，而內隔離結構134可被稱為部分深度DTI結構(partial-depth DTI structure)。在再進一步的實施例中，外隔離結構132環繞第一畫素感測器103a的光偵測器122，且內隔離結構134將光偵測器122彼此分離，其中內隔離結構134的深度小於外隔離結構132的深度。
圖2A示出圖1所示影像感測器的一些實施例沿圖1所示的線A-A’截取的俯視圖200a。為了易於例示，在圖2A中，外隔離結構132與內隔離結構134具有不同的填充圖案，然而，應理解，在一些實施例中，如在圖1及圖2B中所示出及/或所闡述， 外隔離結構132與內隔離結構134包含相同的材料及/或層。
在各種實施例中，第一畫素感測器103a被配置成2×2光偵測器畫素感測器。在一些實施例中，外隔離結構132連續地在側向上包圍內隔離結構134，進而使得內隔離結構134是設置在外隔離結構132的內周界132ip以內。在各種實施例中，當自上方觀察時，外隔離結構132具有第一形狀(例如，環形狀)，且當自上方觀察時，內隔離結構134具有不同於第一形狀的第二形狀(例如，十字形狀)。內隔離結構134具有柵格結構，且在第一畫素感測器103a的所述多個光偵測器122中相鄰的光偵測器之間連續地延伸。外隔離結構132連續地包繞於第一畫素感測器103a的所述多個光偵測器122周圍，且劃定出第一畫素感測器103a的裝置區。在進一步的實施例中，內隔離結構134的中心區直接上覆於浮置擴散節點126之上。
在各種實施例中，由於外隔離結構132具有相對大的第一高度(圖1所示h1)且在側向上包圍第一畫素感測器103a，因此第一畫素感測器103a的裝置(例如，光偵測器122及/或畫素裝置(圖1所示112))與設置於基底104內/基底104上的其他裝置(未示出)之間的電性隔離及光學隔離增大。此外，在一些實施例中，由於內隔離結構134具有相對小的第二高度(例如，圖1所示h2小於圖1所示第一高度h1)且具有柵格結構，因此第一畫素感測器103a的光偵測器122之間的電性隔離及光學隔離增大，同時減輕在隔離結構130的製作期間對第一畫素感測器103a的經摻 雜區的損壞。因此，外隔離結構132與內隔離結構134的不同佈局及高度會提高影像感測器的整體效能。
圖2B示出圖2A所示俯視圖200a的一些替代性實施例的俯視圖200b，其中外隔離結構132及內隔離結構134分別包括溝渠填充層136及襯墊層138。在各種實施例中，當自上方觀察時，外隔離結構132的溝渠填充層136及襯墊層138具有環形狀，且具有第一高度(圖1所示h1)。此外，在一些實施例中，當自上方觀察時，內隔離結構134的溝渠填充層136及襯墊層138具有十字形狀，且具有第二高度(圖1所示h2)。
圖2C示出圖2A所示俯視圖200a的一些替代性實施例的俯視圖200c，其中所述多個畫素感測器103被佈置成陣列，且各自被配置為如圖2A中所示出及/或所闡述的2×2光偵測器畫素感測器。
圖2D示出圖2A所示俯視圖200a的一些替代性實施例的俯視圖200d，其中第一畫素感測器103a被配置為2×4光偵測器畫素感測器。為了易於例示，在圖2D中，外隔離結構132與內隔離結構134具有不同的填充圖案，然而，應理解，在一些實施例中，如圖1及圖2B中所示出及/或所闡述，外隔離結構132與內隔離結構134包含相同的材料及/或層。
圖2E示出圖2A所示俯視圖200a的一些替代性實施例的俯視圖200e，其中第一畫素感測器103a被配置為4×4光偵測器畫素感測器。為了易於例示，在圖2E中，外隔離結構132與內隔 離結構134具有不同的填充圖案，然而，應理解，在一些實施例中，如圖1及圖2B中所示出及/或所闡述，外隔離結構132與內隔離結構134包含相同的材料及/或層。
圖3A示出包括隔離結構的影像感測器的一些實施例的剖視圖300a，所述隔離結構具有高度不同的外隔離結構與內隔離結構。
隔離結構130延伸至基底104的背側表面104b中，且包括外隔離結構132及內隔離結構134。外隔離結構132在側向上包圍第一畫素感測器103a的光偵測器122，且劃定出第一畫素感測器103a的外周界。基底104可例如為或包含單晶矽、磊晶矽、鍺、矽-鍺、III-V族材料(例如，氮化鎵、砷化鎵等)、絕緣體上矽(silicon-on-insulator，SOI)基底、另一種半導體材料或類似材料。在一些實施例中，基底104具有第一摻雜類型(例如，p型)。內連線結構102設置於基底104的前側表面104f上，且包括內連線介電結構106、多個導線108及多個導通孔110。內連線介電結構106可包括一或多個介電層，所述一或多個介電層可各自例如為或包含二氧化矽、低介電常數(low-k)介電材料、極低介電常數(extreme low-k)介電材料或前述材料的任意組合。本文中所使用的低介電常數介電材料是介電常數小於3.9的介電材料。導線108及導通孔110可例如各自為或包含鋁、銅、釕、鎢、另一種導電材料或前述材料的任意組合。
前側表面104f內/前側表面104f上設置有多個畫素裝置 112。在一些實施例中，畫素裝置112被配置為垂直轉移電晶體，且分別包括延伸至前側表面104f中的閘電極116及設置於閘電極116與基底104之間的閘極介電層114。閘電極116可例如為或包含複晶矽、金屬材料(例如鋁、鈦、鉭、鎢)、另一種金屬材料或前述材料的任意組合。閘極介電層114可例如為或包含二氧化矽、高介電常數介電材料(例如氧化鉭、氧化鉿、氧化鋁)、另一種介電材料或類似材料。本文中所使用的高介電常數介電材料是介電常數大於3.9的介電材料。
外隔離結構132的底表面上設置有隔離蝕刻終止層120。基底的前側表面104f與內連線介電結構106之間設置有接觸蝕刻終止層(CESL)118。隔離蝕刻終止層120可例如為或包含氮化矽、碳化矽、氮氧化矽、碳氧化矽或類似材料。此外，CESL 118可例如為或包含碳化矽、碳氧化矽或類似材料。在各種實施例中，隔離蝕刻終止層120包含第一介電材料(例如，氮化矽)，而CESL 118包含不同於第一介電材料的第二介電材料(例如，碳化矽)。在各種實施例中，隔離蝕刻終止層120是U形狀的(U-shaped)，且直接接觸外隔離結構132的相對的側壁，並且托住外隔離結構132的底表面。在再進一步的實施例中，隔離蝕刻終止層120的厚度大於CESL 118的厚度。
光偵測器122設置於基底104中，且包括與第一摻雜類型相反的第二摻雜類型(例如，n型)。在一些實施例中，光偵測器122的摻雜濃度處於約1013原子/立方公分至1014原子/立方公 分範圍內，或者為另一適合的值。沿基底104的前側表面104f在相鄰畫素裝置112之間設置有浮置擴散節點126，且浮置擴散節點126直接位於內隔離結構134的一段之下。在一些實施例中，浮置擴散節點126的摻雜濃度大於光偵測器122的摻雜濃度。在基底104中沿外隔離結構132的側壁設置有淺井區124。淺井區124包括第一摻雜類型(例如，p型)。在基底104的背側表面104b上設置且沿內隔離結構134的相對的側壁及外隔離結構132的相對的側壁設置深井區128。在各種實施例中，深井區128具有與所述多個光偵測器122相同的摻雜類型(即，包括第二摻雜類型(例如，n型))，藉此提高每一光偵測器122的QE。
外隔離結構132及內隔離結構134分別包括溝渠填充層136及襯墊層138。溝渠填充層136可例如為或包含氧化物，例如二氧化矽、另一種介電材料或類似材料。此外，襯墊層138可例如為或包含高介電常數介電材料、氧化鉿、氧化鈦、氧化鋁、氧化鋯、另一種適合的介電材料或類似材料。第一畫素感測器103a的節距Ps界定於外隔離結構132的各段的中心之間。在一些實施例中，節距Ps處於約0.2微米(μm)至約2微米範圍內、處於約0.2微米至1微米範圍內、處於約1微米至約2微米範圍內或者為另一適合的值。在各種實施例中，基底104的高度104h處於約2微米至約6微米範圍內、處於約2微米至4微米範圍內、處於約4微米至6微米範圍內或者為一些其他適合的值。在一些實施例中，淺井區124的高度124h處於約2微米至約2.5微米範圍內或者為 一些其他適合的值。在再進一步的實施例中，淺井區124沿外隔離結構132的側壁的寬度處於約0.5微米至約1.5微米範圍內或者為一些其他適合的值。
在各種實施例中，外隔離結構132的第一高度h1處於約3微米至約6.5微米範圍內、處於約3微米至約5微米範圍內、處於約3微米至約6微米範圍內、處於約4.5微米至約6.5微米範圍內或者為一些其他適合的值。在再進一步的實施例中，內隔離結構134的第二高度h2處於約1.5微米至約5微米範圍內、處於約1.5微米至約3微米範圍內、處於約3微米至約5微米範圍內或者為一些其他適合的值。在一些實施例中，第一高度h1大於或等於基底104的高度104h，且大於第二高度h2，藉此有利於外隔離結構132使影像感測器的光學隔離及電性隔離增大。在進一步的實施例中，第二高度h2小於基底104的高度104h，藉此有利於內隔離結構134使影像感測器的光學隔離及電性隔離增大，同時減輕對影像感測器的經摻雜區(例如，浮置擴散節點126)及/或畫素裝置112的損壞。在再進一步的實施例中，第一高度h1大於節距Ps及/或第二高度h2大於節距Ps。
在各種實施例中，由於第一高度h1大於第二高度h2，因此外隔離結構132可使第一畫素感測器103a的光偵測器122及畫素裝置112與設置於基底104內/基底104上的其他裝置/結構(例如，相鄰畫素感測器103的其他光偵測器及/或其他畫素裝置)之間的光學隔離及電性隔離增大。另外，內隔離結構134的較小 的第二高度h2會促進相鄰光偵測器122及/或畫素裝置112之間的電性隔離及光學隔離，同時減輕對第一畫素感測器103a的經摻雜區及/或所述多個畫素裝置112的損壞。舉例而言，在第一畫素感測器103a的製作期間，向基底104的背側表面104b中實行蝕刻製程(例如，所述蝕刻製程會形成用於內隔離結構134的開口及/或界定內隔離結構134的第二高度h2)。在各種實施例中，所述蝕刻製程被以適合的功率及持續時間實行，進而使得第二高度h2相對小(例如，小於第一高度h1及/或小於基底104的高度104h)，且使得所述蝕刻製程不會深深地過蝕刻至浮置擴散節點126及/或畫素裝置112中。此會部分地有利於使影像感測器中的光學隔離及電性隔離增大，同時減輕對影像感測器的結構及/或裝置的損壞。因此，提高影像感測器的整體效能。
在一些實施例中，由於第一高度h1相對大(例如，等於或大於約3微米)，因此外隔離結構132足夠深而會減輕相鄰畫素感測器103之間的串擾以及使相鄰畫素感測器103之間的電性隔離增大。在進一步的實施例中，由於第一高度h1小於約6.5微米，因此外隔離結構132會使影像感測器的光學隔離及電性隔離增大，同時減輕在影像感測器的製作期間對內連線結構102及/或畫素裝置112的損壞。在各種實施例中，由於第二高度h2大於約1.5微米，因此內隔離結構134足夠深而會減輕第一畫素感測器103a中相鄰的光偵測器122之間的串擾以及使畫素裝置112之間的電性隔離增大。在進一步的實施例中，由於第二高度相對小(例如，等 於或小於約5微米)，因此會使影像感測器的光學隔離及電性隔離增大，同時減輕在影像感測器的製作期間對第一畫素感測器103a的經摻雜區及/或所述多個畫素裝置112的損壞。
圖3B示出圖3A所示影像感測器的一些替代性實施例的剖視圖300b，其中外隔離結構132的底表面與基底104的前側表面104f對準。在各種實施例中，外隔離結構132的第一高度h1等於基底104的高度104h。在一些實施例中，隔離蝕刻終止層120具有與基底的前側表面104f及外隔離結構132的底表面直接接觸的單一平坦頂表面。
圖3C示出圖3A所示影像感測器的一些替代性實施例的剖視圖300c，其中外隔離結構132的底表面在垂直方向上位於基底104的前側表面104f上方。在一些實施例中，隔離蝕刻終止層120包括延伸至前側表面104f中的突起，其中隔離蝕刻終止層120自外隔離結構132的底表面連續地在垂直方向上延伸至基底104的前側表面104f下方。在各種實施例中，外隔離結構132的第一高度h1小於基底104的高度104h。
圖3D示出圖3A所示影像感測器的一些替代性實施例的剖視圖300d，其中外隔離結構132的底表面在垂直方向上位於基底104的前側表面104f上方。在各種實施例中，隔離蝕刻終止層120設置於基底104內，且直接接觸外隔離結構132的底表面。此外，隔離蝕刻終止層120與CESL 118之間設置有隔離介電層302。在各種實施例中，隔離介電層302包含與隔離蝕刻終止層120 的介電材料不同的介電材料(例如，氧化物(例如二氧化矽))。在一些實施例中，隔離介電層302包含氧化物(例如二氧化矽)，而隔離蝕刻終止層120包含氮化矽、碳化矽、氮氧化矽、另一種介電材料或類似材料。在再進一步的實施例中，隔離蝕刻終止層120的厚度大於隔離介電層302的厚度。在再進一步的實施例中，當自上方觀察時，隔離蝕刻終止層120及隔離介電層302具有與外隔離結構132相同的佈局及/或形狀。舉例而言，當自上方觀察時，隔離蝕刻終止層120、隔離介電層302及/或外隔離結構132的每一者分別具有環形狀。在再進一步的實施例中，隔離介電層302的底表面與基底104的前側表面104f在垂直方向上對準。
圖3E示出圖3A所示影像感測器的一些替代性實施例的剖視圖300e，其中基底104更包括具有第一摻雜類型(例如，p型)的井區304。在一些實施例中，井區304包圍每一光偵測器122，環繞浮置擴散節點126，並沿隔離結構130的側壁延伸。在各種實施例中，井區304的摻雜濃度處於約1012原子/立方公分至1014原子/立方公分範圍內或者為另一適合的值。
圖3F示出圖3A所示影像感測器的一些替代性實施例的剖視圖300f，其中內隔離結構134接觸浮置擴散節點126。
圖3G示出圖3A所示影像感測器的一些替代性實施例的剖視圖300g，其中單一濾光器146上覆於第一畫素感測器103a的光偵測器122之上，且單一微透鏡148上覆於第一畫素感測器103a的光偵測器122之上。
儘管使用圖3A中的隔離結構130的實施例來示出圖3E所示井區304，然而應理解，井區304可與圖1及圖3B至圖3D中的任一者中的隔離結構130的實施例一起使用。因此，在圖1及圖3B至圖3D中的任一者中，井區304可直接位於深井區128下方。儘管使用圖3A中的隔離結構130的實施例來示出圖3G所示單一濾光器146及單一微透鏡148，然而單一濾光器146及單一微透鏡148可與圖1及圖3B至圖3F中的任一者中的隔離結構130的實施例一起使用。因此，圖3G所示單一濾光器146及單一微透鏡148可直接位於圖1及圖3B至圖3F中的任一者中的內隔離結構134之上。
圖4示出積體晶片的一些實施例的剖視圖400，所述積體晶片包括上覆於下部半導體結構401之上的影像感測器結構402。在各種實施例中，影像感測器結構402可被配置為圖1及圖3A至圖3G中的任一者所示的影像感測器。
在各種實施例中，下部半導體結構401包括上覆於下部基底404之上的下部內連線結構406。下部基底404可例如為或包含單晶矽、磊晶矽、鍺、矽-鍺、III-V族材料(例如，氮化鎵、砷化鎵等)、絕緣體上矽(SOI)基底、另一種半導體材料或類似材料。此外，下部基底404內及/或下部基底404上設置有多個半導體裝置408。在一些實施例中，所述多個半導體裝置408包括電晶體、電容器、一些其他適合的半導體裝置或前述裝置的任意組合。舉例而言，半導體裝置408可被配置為及/或包括促成對由光偵測 器122產生的電性訊號的讀出的電晶體。在再進一步的實施例中，下部半導體結構401可被配置為特殊應用積體電路(application-specific integrated circuit，ASIC)或類似裝置。此外，半導體裝置408可例如被配置為邏輯裝置。
在進一步的實施例中，下部內連線結構406包括下部介電結構410、多個下部導通孔414及多個下部導線412。下部導線412及下部導通孔414設置於下部介電結構410內，且被配置成藉由內連線結構102將半導體裝置408耦合至畫素裝置112。在再進一步的實施例中，內連線結構102與下部內連線結構406在接合介面處交會，且彼此電性耦合。
圖5至圖18示出用於形成包括隔離結構的影像感測器的方法的一些實施例的剖視圖500至剖視圖1800，所述隔離結構具有高度不同的外隔離結構與內隔離結構。儘管參照所述方法闡述了圖5至圖18中所示剖視圖500至剖視圖1800，然而應理解，圖5至圖18中所示結構不限於所述方法，而是可獨立於所述方法。此外，儘管圖5至圖18被闡述為一系列動作，然而應理解，該些動作不限於此，在其他實施例中所述動作的次序可有所變更，且所揭露的方法亦適用於其他結構。在其他實施例中，所示出及/或所闡述的一些動作可被全部省略或部分省略。
如圖5所示剖視圖500中所示，實行一或多個離子植入製程以在基底104中形成深井區128、淺井區124及多個光偵測器122。在一些實施例中，基底104可例如為或包含塊狀矽基底、單 晶矽、磊晶矽、矽鍺(SiGe)或另一種適合的半導體材料，及/或包括第一摻雜類型(例如，p型)。基底104包括與背側表面104b相對的前側表面104f。此外，基底104具有第一摻雜類型(例如，p型)。在各種實施例中，離子植入製程包括：在基底104的前側表面104f之上選擇性地形成遮罩層(masking layer)(未示出)；根據所述遮罩層實行選擇性離子植入製程，藉此在基底104內植入一或多種摻雜劑；以及實行移除製程以移除所述遮罩層(未示出)。在一些實施例中，可實行第一離子植入製程以形成所述多個光偵測器122，進而使得光偵測器122包括與第一摻雜類型相反的第二摻雜類型(例如，n型)；可實行第二離子植入製程以形成淺井區124，進而使得淺井區124包括第一摻雜類型；並且可實行第三離子植入製程以形成深井區128，進而使得深井區128包括第二摻雜類型(例如，n型)。在各種實施例中，光偵測器122具有較深井區128高的摻雜濃度。在進一步的實施例中，實行所述一或多個離子植入製程是為了進一步在基底104內在前側表面104f與深井區128之間形成井區(圖3E所示304)。在再進一步的實施例中，可在不在基底104之上形成遮罩層的情況下實行第三離子植入製程。
如圖6所示剖視圖600中所示，對基底104的前側表面104f實行圖案化製程，以形成延伸至前側表面104f中的外隔離開口602。在一些實施例中，所述圖案化製程包括：在基底104的前側表面104f之上形成遮罩層(未示出)；根據所述遮罩層來對基底 104進行蝕刻(例如，藉由乾式蝕刻製程(dry etch process)及/或濕式蝕刻製程(wet etch process))；以及移除所述遮罩層。在各種實施例中，外隔離開口602具有高度604，高度604小於基底104的高度。在再進一步的實施例中，形成外隔離開口602，進而使得外隔離開口602當自上方觀察時為環形狀的，且連續地在側向上包繞於所述多個光偵測器122周圍。
如圖7所示剖視圖700中所示，在基底104的前側表面104f之上沈積介電層702，且介電層702填充外隔離開口(圖6所示602)。在一些實施例中，介電層702包含氧化物(例如，二氧化矽)、一些其他介電材料或類似材料。此外，可例如藉由物理氣相沈積(physical vapor deposition，PVD)製程、化學氣相沈積(chemical vapor deposition，CVD)製程、原子層沈積(atomic layer deposition，ALD)製程、另一種適合的生長或沈積製程或者前述製程的任意組合來沈積介電層702。
如圖8A所示剖視圖800a中所示，對介電層702實行移除製程，且在介電層702以及基底104的前側表面104f上形成隔離蝕刻終止層120。在一些實施例中，所述移除製程包括實行圖案化製程(例如，包括乾式蝕刻製程及/或濕式蝕刻製程)、平坦化製程(例如，化學機械平坦化(chemical mechanical planarization，CMP)製程)、一些其他適合的移除製程或前述製程的任意組合。在所述移除製程之後，介電層702具有第一高度h1，第一高度h1例如處於約3微米至6.5微米範圍內、處於約3微米至約5微米 範圍內、處於約4.5微米至約6.5微米範圍內或者為一些其他適合的值。在進一步的實施例中，用於形成隔離蝕刻終止層120的製程包括：在介電層702上沈積(例如，藉由CVD、PVD、ALD等)隔離蝕刻終止層120；以及對隔離蝕刻終止層120實行圖案化製程。在一些實施例中，當自上方觀察時，隔離蝕刻終止層120具有環形狀。
圖8B所示剖視圖800b示出圖8A所示剖視圖800a的替代性實施例，其中實行移除製程進而使得介電層702的頂表面與基底104的前側表面104f對準。在此種實施例中，所述移除製程包括向介電層702中實行平坦化製程(例如，CMP製程)，直至到達基底104的前側表面104f為止。此外，將隔離蝕刻終止層120形成為使得隔離蝕刻終止層120包括與介電層702的頂表面及基底104的前側表面104f直接接觸的單一平坦底表面。
圖8C所示剖視圖800c示出圖8A所示剖視圖800a的替代性實施例，其中實行移除製程進而使得介電層702的頂表面設置於基底104的前側表面104f下方。在此種實施例中，所述移除製程包括向介電層702中實行平坦化製程及/或圖案化製程，進而使得介電層702凹陷成位於基底104的前側表面104f下方。在再進一步的實施例中，所述移除製程包括對介電層702實行回蝕製程(etch back process)。此外，將隔離蝕刻終止層120形成為使得隔離蝕刻終止層120包括延伸至基底104的前側表面104f中的突起。
圖8D所示剖視圖800d示出圖8A所示剖視圖800a的替代性實施例，其中實行移除製程進而使得介電層702的頂表面設置於基底104的前側表面104f下方，並在隔離蝕刻終止層120上形成隔離介電層302。在此種實施例中，所述移除製程包括向介電層702中實行平坦化製程及/或圖案化製程，進而使得介電層702凹陷成位於基底104的前側表面104f下方。在再進一步的實施例中，所述移除製程包括對介電層702實行回蝕製程。此外，將隔離蝕刻終止層120形成為使得隔離蝕刻終止層120的頂表面設置於基底104的前側表面104f下方。此外，可藉由CVD製程、PVD製程、ALD製程或類似製程在隔離蝕刻終止層120之上形成隔離介電層302。在再進一步的實施例中，可向隔離介電層302中實行平坦化製程(例如，CMP製程)，進而使得隔離介電層302的頂表面與基底104的前側表面104f共面。
如圖9所示剖視圖900中所示，在基底104的前側表面104f上形成多個畫素裝置112。在一些實施例中，畫素裝置112中的每一者包括閘電極116及設置於閘電極116與基底104之間的閘極介電層114。在各種實施例中，用於形成畫素裝置112的製程包括：對基底104進行圖案化以界定延伸至基底104的前側表面104f中的溝渠；在基底104之上沈積(例如，藉由CVD、PVD、ALD等)閘極介電材料，並對溝渠進行襯墊；在閘極介電材料之上沈積(例如，藉由CVD、PVD、ALD、電鍍、無電鍍覆等)閘電極材料；以及對閘電極材料及閘極介電材料進行圖案化。在再進 一步的實施例中，可藉由一或多個沈積製程、一或多個圖案化製程、一或多個平坦化製程、一或多個離子植入製程及/或一些其他適合的製程來形成所述多個畫素裝置112。
如圖10所示剖視圖1000中所示，在基底104的前側表面104f之上形成接觸蝕刻終止層(CESL)118。在各種實施例中，藉由CVD製程、ALD製程、PVD製程、一些其他適合的生長或沈積製程或者類似製程來形成CESL 118。
如圖11所示剖視圖1100中所示，沿基底104的前側表面104f形成內連線結構102。內連線結構102包括內連線介電結構106、多個導線108及多個導通孔110。在各種實施例中，可藉由一或多種沈積製程來形成內連線介電結構106，所述一或多種沈積製程為例如物理氣相沈積(PVD)製程、化學氣相沈積(CVD)製程、原子層沈積(ALD)製程、另一種適合的生長或沈積製程或者前述製程的任意組合。在進一步的實施例中，可藉由一或多個沈積製程、一或多個圖案化製程、一或多個平坦化製程、一或多個離子植入製程或一些其他適合的製程來形成所述多個導線108及/或所述多個導通孔110。
如圖12所示剖視圖1200中所示，對圖11所示結構進行旋轉，並對基底104實行薄化製程。在各種實施例中，所述薄化製程將基底104的高度自初始基底高度104i減小至高度104h。在一些實施例中，基底104的高度104h處於約2微米至約6微米範圍內、處於約2微米至4微米範圍內、處於約4微米至6微米範 圍內或者為一些其他適合的值。在進一步的實施例中，所述薄化製程包括實行CMP製程、機械磨製製程(mechanical grinding process)、另一種適合的薄化製程或前述製程的任意組合。在各種實施例中，所述薄化製程會移除深井區128的至少一部分及/或直至到達介電層702的頂表面為止才會完成。
如圖13所示剖視圖1300中所示，對基底104的背側表面104b實行圖案化製程，以形成延伸至背側表面104b中的內隔離開口1302。在一些實施例中，所述圖案化製程包括：在基底104的背側表面104b之上形成遮罩層(未示出)；根據所述遮罩層對基底104進行蝕刻(例如，藉由乾式蝕刻製程及/或濕式蝕刻製程)；以及移除所述遮罩層。在各種實施例中，內隔離開口1302具有第二高度h2，第二高度h2小於第一高度h1。在一些實施例中，內隔離開口1302的第二高度h2處於約1.5微米至約6微米範圍內、處於約1.5微米至約5.5微米範圍內或者為一些其他適合的值。在再進一步的實施例中，將內隔離開口1302形成為使得當自上方觀察時內隔離開口1302是十字形狀的，且位於所述多個光偵測器122中相鄰的光偵測器之間。在各種實施例中，內隔離開口1302由介電層702(未示出)的側壁至少部分地界定。
如圖14所示剖視圖1400中所示，實行移除製程以自外隔離開口602移除介電層(圖13所示702)。在各種實施例中，所述移除製程包括實行乾式蝕刻、濕式蝕刻或一些其他適合的製程。此外，實行所述移除製程，進而使得外隔離開口602與內隔離開 口1302流體連接。在再進一步的實施例中，所述移除製程在隔離蝕刻終止層120上終止，其中隔離蝕刻終止層120被配置成防止過蝕刻至CESL 118及/或內連線結構102中。此外，隔離蝕刻終止層120有利於外隔離開口602維持第一高度h1。
如圖15所示剖視圖1500中所示，在基底104之上沈積對外隔離開口602及內隔離開口1302進行襯墊的襯墊層138，並在襯墊層138之上沈積溝渠填充層136。在一些實施例中，藉由CVD製程、PVD製程、ALD製程及/或一些其他適合的沈積或生長製程來分別沈積襯墊層138及溝渠填充層136。
如圖16所示剖視圖1600中所示，對溝渠填充層136及襯墊層138實行平坦化製程，藉此形成包括外隔離結構132及內隔離結構134的隔離結構130。在各種實施例中，所述平坦化製程包括CMP製程、蝕刻製程(例如，乾式蝕刻及/或濕式蝕刻)或一些其他適合的製程。外隔離結構132具有第一高度h1，且在側向上包圍所述多個光偵測器122。此外，內隔離結構134具有第二高度h2，且設置於所述多個光偵測器122中相鄰的光偵測器之間。在一些實施例中，外隔離結構132當自上方觀察時是環形狀的，而內隔離結構134當自上方觀察時是十字形狀的(例如，如圖2A或圖2B中所示出及/或所闡述)。在再進一步的實施例中，實行平坦化製程，進而使得外隔離結構132及內隔離結構134的頂表面與基底104的背側表面104b共面。
如圖17所示剖視圖1700中所示，在基底的背側表面 104b之上形成上部介電層140。另外，在上部介電層140之上形成導電柵格結構142，並在導電柵格結構142之上形成介電柵格結構144。在一些實施例中，藉由PVD製程、CVD製程、ALD製程或一些其他適合的生長或沈積製程來形成上部介電層140。上部介電層140可例如為或包含氧化物，例如二氧化矽或類似材料。在一些實施例中，用於形成導電柵格結構142及介電柵格結構144的製程包括：在上部介電層140之上沈積(例如，藉由PVD、CVD、ALD、電鍍、無電鍍覆等)金屬柵格層；在金屬柵格層上沈積(例如，藉由PVD、CVD、ALD等)介電柵格層；在介電柵格層之上形成遮罩層(未示出)；根據所述遮罩層對金屬柵格層及介電柵格層進行圖案化；以及實行移除製程以移除所述遮罩層。
如圖18所示剖視圖1800中所示，在所述多個光偵測器122之上形成多個濾光器146，並在所述多個濾光器146之上形成多個微透鏡148。在一些實施例中，可藉由例如CVD、PVD、ALD或一些其他適合的沈積或生長製程來沈積濾光器146及微透鏡148。
圖19示出根據本揭露的形成包括隔離結構的影像感測器的方法1900的一些實施例，所述隔離結構具有高度不同的外隔離結構與內隔離結構。儘管方法1900被示出及/或闡述為一系列動作或事件，然而應理解，所述方法不限於所示出的次序或動作。因此，在一些實施例中，所述動作可以與所示出的次序不同的次序來施行，及/或可同時施行。此外，在一些實施例中，所示出的動作 或事件可被細分成多個動作或事件，所述多個動作或事件可在單獨的時間施行或者與其他動作或子動作同時施行。在一些實施例中，可省略一些所示出的動作或事件，且可包括其他未示出的動作或事件。
在動作1902處，在基底內形成多個光偵測器。圖5示出對應於動作1902的一些實施例的剖視圖500。
在動作1904處，對基底的前側表面進行圖案化以界定延伸至基底的前側表面中的外隔離開口。圖6示出對應於動作1904的一些實施例的剖視圖600。
在動作1906處，在前側表面之上及在外隔離開口內形成介電層。圖7示出對應於動作1906的一些實施例的剖視圖700。
在動作1908處，對介電層實行移除製程以自前側表面之上移除過量的介電材料，並在介電層之上形成隔離蝕刻終止層。圖8A示出對應於動作1908的一些實施例的剖視圖800a。圖8B至圖8D示出對應於動作1908的各種替代性實施例的剖視圖800b至剖視圖800d。
在動作1910處，在基底的前側表面上形成多個畫素裝置。圖9示出對應於動作1910的一些實施例的剖視圖900。
在動作1912處，在基底的前側表面上形成內連線結構。圖11示出對應於動作1912的一些實施例的剖視圖1100。
在動作1914處，對基底的背側表面實行薄化製程，其中所述薄化製程會暴露出介電層。圖12示出對應於動作1914的 一些實施例的剖視圖1200。
在動作1916處，對基底的背側表面進行圖案化以界定延伸至基底的背側表面中的內隔離開口，其中介電層在側向上包圍內隔離開口。圖13示出對應於動作1916的一些實施例的剖視圖1300。
在動作1918處，實行移除製程以自外隔離開口移除介電層。圖14示出對應於動作1918的一些實施例的剖視圖1400。
在動作1920處，在內隔離開口及外隔離開口中形成隔離結構，其中隔離結構包括具有第一高度的外隔離結構及具有小於第一高度的第二高度的內隔離結構。圖15及圖16示出對應於動作1920的一些實施例的剖視圖1500及剖視圖1600。
在動作1922處，在背側表面之上形成多個濾光器，並在所述多個濾光器之上形成多個微透鏡。圖18示出對應於動作1922的一些實施例的剖視圖1800。
因此，在一些實施例中，本揭露是有關於一種包括隔離結構的影像感測器，所述隔離結構包括設置於多個光偵測器中相鄰的光偵測器之間的內隔離結構及在側向上包圍內隔離結構的外隔離結構，其中外隔離結構具有第一高度，而內隔離結構具有小於第一高度的第二高度。
在一些實施例中，本申請案提供一種影像感測器，所述影像感測器包括：多個光偵測器，設置於基底內，其中基底包括與背側表面相對的前側表面；外隔離結構，設置於基底中且在側向上 環繞所述多個光偵測器，其中外隔離結構具有第一高度；以及內隔離結構，位於外隔離結構的側壁之間，其中內隔離結構設置於所述多個光偵測器中相鄰的光偵測器之間，其中外隔離結構及內隔離結構分別自背側表面朝向前側表面延伸，且其中內隔離結構包括小於第一高度的第二高度。在實施例中，第一高度大於基底的第三高度，且第二高度小於第三高度。在實施例中，當自上方觀察時，外隔離結構具有環形狀，且內隔離結構具有十字形狀。在實施例中，內隔離結構及外隔離結構包括襯墊層及溝渠填充層，其中襯墊層設置於溝渠填充層與基底之間。在實施例中，所述影像感測器更包括隔離蝕刻終止層，所述隔離蝕刻終止層直接接觸外隔離結構的底表面。在實施例中，隔離蝕刻終止層自基底的前側表面延伸至外隔離結構的相對的側壁。在實施例中，隔離蝕刻終止層位於基底的前側表面之下，且具有在垂直方向上位於前側表面上方的頂表面。在實施例中，所述影像感測器更包括浮置擴散節點，所述浮置擴散節點設置於基底中且位於所述多個光偵測器之下，其中浮置擴散節點直接位於內隔離結構之下。
在一些實施例中，本申請案提供一種影像感測器，所述影像感測器包括：多個光偵測器，設置於基底內，其中基底包括與背側表面相對的前側表面；多個畫素裝置，設置於基底的前側表面上，且位於所述多個光偵測器之下；以及隔離結構，設置於基底中，其中隔離結構包括環繞所述多個光偵測器的外隔離結構及將所述多個光偵測器彼此分離的內隔離結構，其中所述多個畫素裝置設 置於外隔離結構的相對的側壁之間，其中外隔離結構及內隔離結構分別自背側表面朝向前側表面延伸，且其中內隔離結構的深度小於外隔離結構的深度。在實施例中，當自上方觀察時，外隔離結構具有第一形狀，且內隔離結構具有不同於第一形狀的第二形狀。在實施例中，內隔離結構直接接觸外隔離結構。在實施例中，所述影像感測器更包括隔離蝕刻終止層，所述隔離蝕刻終止層沿外隔離結構的底表面設置，其中隔離蝕刻終止層包含與隔離結構的材料不同的材料。在實施例中，當自上方觀察時，隔離蝕刻終止層及外隔離結構是環形狀的。在實施例中，內隔離結構的底表面設置於所述多個光偵測器的頂部與底部之間，其中外隔離結構的底表面設置於所述多個光偵測器的底部下方。在實施例中，所述影像感測器更包括內連線結構，所述內連線結構設置於基底的前側表面上，其中內連線結構包括設置於內連線介電結構內的多個導線及多個導通孔，其中外隔離結構的底表面設置於內連線結構的頂表面下方。
在一些實施例中，本申請案提供一種用於形成影像感測器的方法，所述方法包括：在基底內形成多個光偵測器，其中基底包括與背側表面相對的前側表面；對基底的前側表面實行第一圖案化製程，以界定延伸至前側表面中並環繞所述多個光偵測器的外隔離開口；在外隔離開口內形成介電層；在介電層上形成隔離蝕刻終止層；向基底的背側表面中實行薄化製程，其中所述薄化製程暴露出介電層；對基底的背側表面實行第二圖案化製程，以界定延 伸至背側表面中的內隔離開口，其中內隔離開口將所述多個光偵測器彼此分離；實行移除製程以自外隔離開口移除介電層；在外隔離開口內形成外隔離結構，其中所述外隔離結構具有第一高度；以及在內隔離開口內形成內隔離結構，其中所述內隔離結構具有小於第一高度的第二高度。在實施例中，外隔離結構與內隔離結構彼此同時形成。在實施例中，所述方法更包括在基底的前側表面上形成內連線結構，其中在實行第一圖案化製程之後且在實行第二圖案化製程之前形成內連線結構。在實施例中，移除製程暴露出隔離蝕刻終止層的上表面。在實施例中，當自上方觀察時，外隔離結構及隔離蝕刻終止層是環形狀的，且內隔離結構是十字形狀的。
前述內容概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、取代及變更。
100:剖視圖
102:內連線結構
103:畫素感測器
103a:第一畫素感測器
104:基底
104b:背側表面
104f:前側表面
106:內連線介電結構
108:導線
110:導通孔
112:畫素裝置
114:閘極介電層
116:閘電極
118:接觸蝕刻終止層(CESL)
120:隔離蝕刻終止層
122:光偵測器
124:淺井區
126:浮置擴散節點
128:深井區
130:隔離結構
132:外隔離結構
134:內隔離結構
136:溝渠填充層
138:襯墊層
140:上部介電層
142:導電柵格結構
144:介電柵格結構
146:濾光器
148:微透鏡
A-A’:線
h1:第一高度
h2:第二高度

Claims (9)

  1. 一種影像感測器，包括：多個光偵測器，設置於基底內，其中所述基底包括與背側表面相對的前側表面；外隔離結構，設置於所述基底中且在側向上環繞所述多個光偵測器，其中所述外隔離結構具有第一高度；以及內隔離結構，位於所述外隔離結構的側壁之間，其中所述內隔離結構設置於所述多個光偵測器中相鄰的光偵測器之間，其中所述外隔離結構及所述內隔離結構分別自所述背側表面朝向所述前側表面延伸，且其中所述內隔離結構包括小於所述第一高度的第二高度；以及隔離蝕刻終止層，直接接觸所述外隔離結構的底表面，且所述隔離蝕刻終止層自所述基底的前側表面延伸至所述外隔離結構的相對的側壁。
  2. 如請求項1所述的影像感測器，其中所述第一高度大於所述基底的第三高度，且所述第二高度小於所述第三高度。
  3. 如請求項1所述的影像感測器，其中當自上方觀察時，所述外隔離結構具有環形狀，且所述內隔離結構具有十字形狀。
  4. 如請求項1所述的影像感測器，其中所述內隔離結構及所述外隔離結構包括襯墊層及溝渠填充層，其中所述襯墊層設置於所述溝渠填充層與所述基底之間。
  5. 一種影像感測器，包括：多個光偵測器，設置於基底內，其中所述基底包括與背側表面相對的前側表面；多個畫素裝置，設置於所述基底的所述前側表面上，且位於所述多個光偵測器之下；隔離結構，設置於所述基底中，其中所述隔離結構包括環繞所述多個光偵測器的外隔離結構及將所述多個光偵測器彼此分離的內隔離結構，其中所述多個畫素裝置設置於所述外隔離結構的相對的側壁之間，其中所述外隔離結構及所述內隔離結構分別自所述背側表面朝向所述前側表面延伸，且其中所述內隔離結構的深度小於所述外隔離結構的深度，且所述外隔離結構的高度大於所述基底的高度；以及隔離蝕刻終止層，沿所述外隔離結構的底表面設置，其中所述隔離蝕刻終止層包含與所述隔離結構的材料不同的材料。
  6. 如請求項5所述的影像感測器，其中當自上方觀察時，所述外隔離結構具有第一形狀，且所述內隔離結構具有不同於所述第一形狀的第二形狀。
  7. 如請求項5所述的影像感測器，其中所述內隔離結構直接接觸所述外隔離結構。
  8. 一種用於形成影像感測器的方法，所述方法包括：在基底內形成多個光偵測器，其中所述基底包括與背側表面相對的前側表面； 對所述基底的所述前側表面實行第一圖案化製程，以界定延伸至所述前側表面中並環繞所述多個光偵測器的外隔離開口；在所述外隔離開口內形成介電層；在所述介電層上形成隔離蝕刻終止層；向所述基底的所述背側表面中實行薄化製程，其中所述薄化製程暴露出所述介電層；對所述基底的所述背側表面實行第二圖案化製程，以界定延伸至所述背側表面中的內隔離開口，其中所述內隔離開口將所述多個光偵測器彼此分離；實行移除製程以自所述外隔離開口移除所述介電層；在所述外隔離開口內形成外隔離結構，其中所述外隔離結構具有第一高度；以及在所述內隔離開口內形成內隔離結構，其中所述內隔離結構具有小於所述第一高度的第二高度。
  9. 如請求項8所述的方法，其中所述外隔離結構與所述內隔離結構彼此同時形成。
TW112100900A 2022-03-30 2023-01-09 影像感測器及形成影像感測器的方法 TWI850961B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263325254P 2022-03-30 2022-03-30
US63/325,254 2022-03-30
US17/828,346 US12310137B2 (en) 2022-03-30 2022-05-31 Isolation structure to increase image sensor performance
US17/828,346 2022-05-31

Publications (2)

Publication Number Publication Date
TW202339241A TW202339241A (zh) 2023-10-01
TWI850961B true TWI850961B (zh) 2024-08-01

Family

ID=88019083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100900A TWI850961B (zh) 2022-03-30 2023-01-09 影像感測器及形成影像感測器的方法

Country Status (5)

Country Link
US (2) US12310137B2 (zh)
JP (1) JP7566949B2 (zh)
KR (1) KR102706739B1 (zh)
DE (1) DE102023103364A1 (zh)
TW (1) TWI850961B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7487151B2 (ja) * 2021-06-29 2024-05-20 ゼタテクノロジーズ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US12191336B2 (en) * 2022-02-15 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor having a gate dielectric structure for improved device scaling
US12532560B2 (en) * 2022-07-25 2026-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with multiple components to increase image sensor performance
WO2025137456A1 (en) * 2023-12-22 2025-06-26 Illumina, Inc. Back-side illuminated sensor structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710414A (zh) * 2016-04-25 2018-02-16 索尼公司 固态成像元件及其制造方法和电子设备
TW201911551A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 影像感測裝置及其製造方法
TW202007140A (zh) * 2018-07-10 2020-02-01 日商索尼半導體解決方案公司 固態攝像裝置及電子裝置
US20210043664A1 (en) * 2017-11-09 2021-02-11 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor image sensor device
CN215896396U (zh) * 2021-06-21 2022-02-22 思特威(上海)电子科技股份有限公司 相位对焦像素结构、图像传感器及电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305623B2 (ja) * 2007-07-20 2013-10-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
KR101934864B1 (ko) 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
KR102209097B1 (ko) 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102268712B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
KR102286109B1 (ko) * 2014-08-05 2021-08-04 삼성전자주식회사 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
KR102374110B1 (ko) * 2014-08-22 2022-03-14 삼성전자주식회사 쉴딩 구조를 갖는 이미지 센서
US10031954B2 (en) 2015-04-23 2018-07-24 Oath Inc. Method and system for presenting a search result in a search result card
CN107039468B (zh) * 2015-08-06 2020-10-23 联华电子股份有限公司 影像感测器及其制作方法
KR102661391B1 (ko) * 2016-10-12 2024-04-26 삼성전자주식회사 이미지 센서
US10622394B2 (en) * 2016-12-02 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensing device
US10468444B2 (en) * 2017-11-09 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
KR102411698B1 (ko) * 2017-11-13 2022-06-22 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP2020013817A (ja) * 2018-07-13 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
KR20200039924A (ko) * 2018-10-08 2020-04-17 삼성전자주식회사 반도체 장치
KR102720685B1 (ko) 2019-06-10 2024-10-22 삼성전자주식회사 Af 픽셀을 포함하는 이미지 센서
KR102818280B1 (ko) * 2019-12-13 2025-06-11 삼성전자주식회사 이미지 센서
US11502120B2 (en) * 2019-12-19 2022-11-15 Omnivision Technologies, Inc. Negatively biased isolation structures for pixel devices
KR20220033357A (ko) 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710414A (zh) * 2016-04-25 2018-02-16 索尼公司 固态成像元件及其制造方法和电子设备
TW201911551A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 影像感測裝置及其製造方法
US20210043664A1 (en) * 2017-11-09 2021-02-11 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor image sensor device
TW202007140A (zh) * 2018-07-10 2020-02-01 日商索尼半導體解決方案公司 固態攝像裝置及電子裝置
CN215896396U (zh) * 2021-06-21 2022-02-22 思特威(上海)电子科技股份有限公司 相位对焦像素结构、图像传感器及电子设备

Also Published As

Publication number Publication date
TW202339241A (zh) 2023-10-01
KR102706739B1 (ko) 2024-09-12
DE102023103364A1 (de) 2023-10-05
JP2023152717A (ja) 2023-10-17
US12310137B2 (en) 2025-05-20
JP7566949B2 (ja) 2024-10-15
KR20230141394A (ko) 2023-10-10
US20250255027A1 (en) 2025-08-07
US20230317757A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
TWI727650B (zh) 影像感測器及形成影像感測器的方法
TWI850961B (zh) 影像感測器及形成影像感測器的方法
TWI723662B (zh) 影像感測器、像素感測器與其形成方法
TWI691066B (zh) 像素感測器、其形成方法及影像感測器
JP2022169429A (ja) イメージセンサ及びその形成方法
KR20190037186A (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
TWI779773B (zh) 影像感測器及其形成方法
CN113161420A (zh) 垂直栅极场效晶体管器件及其形成方法
TWI730513B (zh) 影像感測器及其形成方法
TWI852378B (zh) 影像感測器及其形成方法
TWI880155B (zh) 影像感測器及用於形成影像感測器的方法
TWI839066B (zh) 影像感測器與其形成方法
TW202238973A (zh) 影像感測器及其形成方法
CN116504796A (zh) 图像传感器及其形成方法
CN116564983A (zh) 图像传感器及其形成方法
CN112310128B (zh) 图像传感器、用于图像传感器的半导体结构及其制造方法
TWI877930B (zh) 影像感測裝置以及製造積體電路裝置的方法
TWI870151B (zh) 影像感測器以及其製作方法
TWI871587B (zh) 影像感測器以及用於形成影像感測器的方法
TWI870988B (zh) 影像感測器積體晶片及形成其的方法
CN112018134A (zh) 图像传感器及其形成方法
TW202435434A (zh) 圖像感測器及其形成方法
TW202335269A (zh) 影像感測器及用於形成其的方法