TWI850951B

TWI850951B - 奈米雙晶銅箔、包含其的電子元件及其製備方法

Info

Publication number: TWI850951B
Application number: TW112100392A
Authority: TW
Inventors: 陳智; 沈冠佑
Original assignee: 國立陽明交通大學
Priority date: 2023-01-05
Filing date: 2023-01-05
Publication date: 2024-08-01
Also published as: US20240229275A1; TW202428386A

Abstract

本發明提供一種奈米雙晶銅箔，包括：複數雙晶晶粒，其中至少部分的雙晶晶粒係由複數奈米雙晶沿著[111]晶軸方向堆疊而成；其中奈米雙晶銅箔具有一第一表面及與第一表面相對的一第二表面；且第一表面及第二表面的80%以上的面積分別顯露奈米雙晶之(111)面。此外，本發明更提供前述奈米雙晶銅箔的製備方法、包含其的電子元件及電子元件的製備方法。

Description

奈米雙晶銅箔、包含其的電子元件及其製備方法

本發明關於一種奈米雙晶銅箔、包含其的電子元件及其製備方法，尤指一種兩面均具有(111)優選方向的奈米雙晶銅箔、包含其的電子元件及其製備方法。

高功率元件於運作時會產生大量的熱，溫度甚至能超過攝氏300度，若無法及時散熱，容易導致元件失效或產生可靠度相關之問題。因此，目前發展出各種接著層以及熱界面材料，以期能夠解決此問題。然而，目前所發展出的接著層以及熱界面材料仍各自都存在缺點。

舉例來說，傳統之晶片接著層使用的材料為焊錫，但在隨著焊錫去鉛之需求，能承受300度高溫之焊錫變成一項挑戰，且介金屬化合物造成的可靠度問題也是一大問題。此外，使用燒結的銅或銀當作接著層及熱界面材料，其多孔性的結構會導致熱阻上升，且高溫長時間的燒結以及高的材料價格都使得成本提升。再者，使用高分子聚合物當作接著層及熱界面材料，雖然接合可在低溫完成且較便宜，但其導熱較金屬低了約兩個數量級，且需克服耐高溫、熱膨脹係數差異過大等問題，散熱係數也較低。

因此，目前亟需發展出一種新穎的接著層及熱界面材料，以期能解決上述問題。

本發明的主要目的在於提供一種奈米雙晶銅箔，其兩面均具有(111)優選方向，而可應用於電子元件上的接合。

本發明的奈米雙晶銅箔，包括：複數雙晶晶粒，其中至少部分的雙晶晶粒係由複數奈米雙晶沿著[111]晶軸方向堆疊而成；其中奈米雙晶銅箔具有一第一表面及與第一表面相對的一第二表面；且第一表面及第二表面的80%以上的面積分別顯露奈米雙晶之(111)面。除此之外，本發明的奈米雙晶銅箔的第一表面及第二表面更具有低粗糙度。

本發明的奈米雙晶銅箔除了保有奈米雙晶銅的良好機械強度及電性表現外，本發明的奈米雙晶銅箔的正反兩面皆為具有高度(111)優選方向的表面，甚至是正反兩面更具有低粗糙度。利用(111)面的高擴散速率特性，可使本發明的奈米雙晶銅箔類似一雙面膠的概念，得以在低溫及/或短時間下接合兩基材。相較於銅或銀的燒結接合，使用本發明的奈米雙晶銅箔進行接合，可使接合面產生較少的孔洞，而所得到的電子元件可擁有較低的電阻或熱阻。因此，本發明的奈米雙晶銅箔可以應用於高功率元件之晶背金屬層(Backside metallization)和直接覆銅(Direct copper bond, DCB)基板、DCB基板和散熱鰭片之間的黏合，亦可應用於熱界面材料以及散熱銅管之接合。

於一實施例中，奈米雙晶銅箔的第一表面及第二表面的粗糙度可分別小於或等於20 nm，例如可分別介於0.1 nm至20 nm、0.5 nm至20 nm、1 nm至20 nm、2 nm至20 nm、3 nm至20 nm、4 nm至20 nm或5 nm至20 nm。

於一實施例中，奈米雙晶銅箔之80%以上的體積可包括複數雙晶晶粒。於一實施例中，奈米雙晶銅箔之，例如80%至99%、80%至95%、85至95%或90%至95%的體積可包括複數雙晶晶粒；但本發明並不僅限於此。

於一實施例中，奈米雙晶銅箔之複數雙晶晶粒至少部分可為柱狀雙晶晶粒，其中柱狀雙晶晶粒可由複數奈米雙晶沿著[111]晶軸方向的±15度範圍內的方向堆疊而成，且至少部分的奈米雙晶的堆疊方向與奈米雙晶銅箔的厚度方向的夾角是介於0度至20度之間。於一實施例中，複數雙晶晶粒的80%以上，例如80%至99%、80%至95%、85至95%或90%至95%，為柱狀雙晶晶粒。當柱狀雙晶晶粒成長至奈米雙晶銅箔的表面時，奈米雙晶銅箔之表面之80%以上的面積可顯露奈米雙晶之(111)面；此時，奈米雙晶銅箔的表面可具有(111)的優選方向。

於一實施例中，奈米雙晶銅箔的第一表面及第二表面的80%以上的面積分別顯露奈米雙晶之(111)面。換言之，奈米雙晶銅箔的第一表面及第二表面可皆具有(111)的優選方向。於一實施例中，顯露於奈米雙晶銅箔的第一表面及第二表面的奈米雙晶之(111)面可分別佔奈米雙晶銅箔的第一表面及第二表面的總面積的，例如，80%至100%、85%至100%、90%至100%、90%至99.5%、90%至99%、95%至99%或97%至99%；但本發明並不僅限於此。在此，奈米雙晶銅箔的第一表面及第二表面的優選方向可以背向散射電子繞射儀(Electron Backscatter Diffraction, EBSD)來測量。

於一實施例中，當奈米雙晶銅箔的雙晶晶粒具有顯著的雙晶晶粒厚度及直徑比時，例如，厚度顯著大於直徑時，雙晶晶粒則為一柱狀雙晶晶粒。

於一實施例中，至少部分的雙晶晶粒彼此間可互相連接，例如，50%、60%、70%、80%、90%或95%以上的雙晶晶粒彼此間可互相連接。

於一實施例中，奈米雙晶銅箔的厚度可依據需求進行調整。於一實施例中，奈米雙晶銅箔之厚度，例如，可介於10 μm至500 μm、10 μm至400 μm、10 μm至300 μm、10 μm至200 μm或10 μm至100 μm之間；但本發明並不僅限於此。

於一實施例中，雙晶晶粒(例如，柱狀雙晶晶粒)的直徑可分別介於0.1 μm至50 μm之間。於本揭露的一實施例中，雙晶晶粒(例如，柱狀雙晶晶粒)的直徑，例如，可介於0.1 μm至45 μm、0.1 μm至40 μm、0.1 μm至35 μm、0.5 μm至35 μm、0.5 μm至30 μm、1 μm至30 μm、1 μm至25 μm、1 μm至20 μm、1 μm至15 μm或1 μm至10 μm之間；但本發明並不僅限於此。於一實施例中，雙晶晶粒(例如，柱狀雙晶晶粒)的直徑可為以與雙晶晶粒的雙晶方向實質上垂直的方向上所量測得到的長度；更詳細而言，雙晶晶粒(例如，柱狀雙晶晶粒)的直徑可為在與雙晶晶粒的雙晶面的堆疊方向實質上垂直的方向上(也就是，雙晶面延伸方向)所量測得到的長度(例如，最大長度)。

於一實施例中，雙晶晶粒(例如，柱狀雙晶晶粒)的厚度可分別介於0.1 μm至500 μm之間。於一實施例中，雙晶晶粒(例如，柱狀雙晶晶粒)的厚度，例如，可介於0.1 μm至500 μm、0.1 μm至400 μm、0.1 μm至300 μm、0.1 μm至200 μm、0.1 μm至100 μm、0.1 μm至80 μm、0.1 μm至50 μm、1 μm至50 μm、2 μm至50 μm、3 μm至50 μm、4 μm至50 μm、5 μm至50 μm、5 μm至40 μm、5 μm至35 μm、5 μm至30 μm或5 μm至25 μm之間。於一實施例中，雙晶晶粒(例如，柱狀雙晶晶粒)的厚度可為以在雙晶晶粒的雙晶方向的方向上所量測得到的厚度；更詳細而言，雙晶晶粒(例如，柱狀雙晶晶粒)的厚度可為在雙晶晶粒的雙晶面的堆疊方向上所量測得到的厚度(例如，最大厚度)。

於本發明中，所謂的「雙晶晶粒的雙晶方向」是指雙晶晶粒中的雙晶面的堆疊方向。其中，雙晶晶粒的雙晶面可與雙晶面的堆疊方向實質上垂直。

於本發明中，可以奈米雙晶銅箔的一剖面，來測量雙晶晶粒的雙晶方向與奈米雙晶銅箔的厚度方向間的夾角。相似的，也可以奈米雙晶銅箔的一剖面，來量測奈米雙晶銅箔的厚度、雙晶晶粒的直徑及厚度等特徵。或者，也可以奈米雙晶銅箔的表面(例如第一表面或第二表面)來測量雙晶晶粒的直徑及厚度等。於本發明中，量測方法並無特殊限制，可以掃描電子顯微鏡(Scanning electron microscope, SEM)、穿透式電子顯微鏡(Transmission electron microscope, TEM)、聚焦離子束系統(Focus ion beam，FIB)或其他適合手段來進行量測。

除了前述奈米雙晶銅箔外，本發明更提供前述奈米雙晶銅箔的製備方法，包括下列步驟：提供一電鍍裝置，包括一陽極、一陰極、一電鍍液、以及一電力供應源，其中電力供應源分別與陽極及陰極連接，且陽極及陰極係浸泡於電鍍液中﹔使用電力供應源提供電力進行電鍍，以形成一奈米雙晶銅層於陰極上﹔以及移除陰極且對奈米雙晶銅層的一表面(下表面)進行拋光，以得到前述的奈米雙晶銅箔，其中表面為移除陰極前奈米雙晶銅層與陰極接觸的表面。

於一實施例中，陰極可包括：一基板；以及一鈦鎢接著層，設置於基板上，其中奈米雙晶銅層係形成於鈦鎢接著層上。其中，基板可為一矽基板、一玻璃基板、一石英基板、一金屬基板、一塑膠基板、一印刷電路板、一三五族材料基板或其層疊基板；且基板可具有單層或多層結構。

於一實施例中，鈦鎢接著層可包括一如下式(I)所示的鈦鎢合金： Ti _xW _100-x(I) 其中x介於5至20之間。於一實施例中，鈦鎢合金為Ti ₁₀W ₉₀。當使用如式(I)所示的鈦鎢合金作為鈦鎢接著層時，可有效的將奈米雙晶銅層與陰極(包括基板及鈦鎢接著層)分離；反觀使用鈦接著層時，則無法有效將奈米雙晶銅層與陰極(包括基板及鈦鎢接著層)分離。於一實施例中，可以撕除陰極的方式將奈米雙晶銅層與陰極(包括基板及鈦鎢接著層)分離，而可得到奈米雙晶銅箔。

於一實施例中，鈦鎢接著層的厚度可介於100 nm至200 nm之間。當鈦鎢接著層的厚度小於100 nm時，不易於成長出具有(111)優選方向的雙晶晶粒。當鈦鎢接著層的厚度超過200 nm時，不易將奈米雙晶銅層與陰極(包括基板及鈦鎢接著層)分離。

於一實施例中，於移除陰極之前，可更包括一步驟：對奈米雙晶銅層遠離陰極的另一表面(上表面)進行拋光。

於一實施例中，於移除陰極前、或移除陰極後且對奈米雙晶銅層的表面(下表面)進行拋光前，可更包括一步驟：對奈米雙晶銅層遠離陰極的另一表面(上表面)形成一保護層。待對奈米雙晶銅層的表面(下表面)拋光後，再移除保護層。

於一實施例中，奈米雙晶銅層的兩表面(即，上下表面)的拋光也可於同一拋光製程中進行。

於一實施例中，電鍍液可包括一銅的鹽類及一酸。電鍍液中的銅的鹽類的例子可包括，但不限於，硫酸銅、甲基磺酸銅或其組合；電鍍液中的酸的例子可包括，但不限於，鹽酸、硫酸、甲基磺酸或其組合。此外，電鍍液也可更包括一添加物，例如，明膠、介面活性劑、晶格修整劑或其組合。

於一實施例中，可採用直流電鍍、脈衝電鍍、或直流電鍍與脈衝電鍍二者交互使用為之，以形成奈米雙晶銅層。

於一實施例中，可採用直流電鍍來製奈米雙晶銅層。其中，直流電鍍的電流密度可介於，例如0.5 ASD至30 ASD、1 ASD至30 ASD、2 ASD至30 ASD、2 ASD至25 ASD、2 ASD至20 ASD、2 ASD至15 ASD或2 ASD至10 ASD；但本發明並不僅限於此。

除了前述奈米雙晶銅箔外，本發明更提供前述奈米雙晶銅箔於電子元件上的應用及其製備方法。

本發明的電子元件，包括：一第一基板；一第二基板；以及一接合單元，設置於第一基板與第二基板間，其中接合單元為前述的奈米雙晶銅箔。

本發明的電子元件的製備方法，包括下列步驟：提供一第一基板及一第二基板；將一接合單元設置於第一基板與第二基板間，並將第一基板及第二基板以接合單元接合，以形成一電子元件，其中接合單元為前述的奈米雙晶銅箔。

於本發明的電子元件中，當使用本發明所提供的奈米雙晶銅箔進行第一基板與第二基板的接合時，由於本發明的奈米雙晶銅箔兩表面具有高度(111)優選方向及低粗糙度，而可在低溫及短時間的接合下，達到幾乎無縫隙的優良接合品質。

於一實施例中，第一基板及第二基板可分別為一金屬基板，其材料可包括至少一選自由銅、銀、金、鈀、鎳及鉑所組成之群組。

於一實施例中，第一基板及第二基板可分別為一上方形成有金屬層的基板，其中基板可為矽基板、玻璃基板、石英基板、塑膠基板、陶瓷基板或電路板，而金屬層的材料可包括至少一選自由銅、銀、金、鈀、鎳及鉑所組成之群組。

於一實施例中，進行接合之裝置並無特殊限制，例如，可以夾具進行接合。此外，若需要，更可選擇性的透過加壓方式進行接合。其中，加壓之壓力並無特殊限制，較佳為低壓力，如約5 MPa至50 MPa的壓力下進行接合。

於一實施例中，可於升溫下進行接合，其中接合溫度並無特殊限制，只要可在不影響第一基板及第二基板的結構下達到接合目的即可，例如可於150°C至400°C、150°C至350°C或200°C至350°C之低溫下進行接合。此外，接合時間並無特殊限制，只要可將第一基板與第二基板完成接合即可，例如可約0.5小時5小時、0.5小時至4小時、0.5小時至3小時、0.5小時至2小時或0.5小時至1小時。

下文將配合圖式並詳細說明，使本揭露的特徵更明顯。

以下提供本揭露的不同實施例。這些實施例是用於說明本揭露的技術內容，而非用於限制本揭露的權利範圍。一實施例的一特徵可透過合適的修飾、置換、組合、分離以應用於其他實施例。

應注意的是，在本文中，除了特別指明者之外，具備「一」元件不限於具備單一的該元件，而可具備一或更多的該元件。

在本文中，除了特別指明者之外，所謂的特徵甲「或」或「及/或」特徵乙，是指甲單獨存在、乙單獨存在、或甲與乙同時存在；所謂的特徵甲「及」或「與」或「且」特徵乙，是指甲與乙同時存在；所謂的「包括」、「包含」、「具有」、「含有」，是指包括但不限於此。

此外，在本文中，除了特別指明者之外，「一元件在另一元件上」或類似敘述不必然表示該元件接觸該另一元件。

此外，在本文中，除了特別指明者之外，一數值可涵蓋該數值的±10%的範圍，特別是該數值±5%的範圍。除了特別指明者之外，一數值範圍是由較小端點數、較小四分位數、中位數、較大四分位數、及較大端點數所定義的多個子範圍所組成。

實施例1 – 製備奈米雙晶銅箔

圖1A至圖1B為本實施例的製備奈米雙晶銅箔的剖面示意圖。如圖1A所示，本實施例是將上方形成有鈦鎢接著層12的矽基板11作為陰極，其中，鈦鎢接著層12包括Ti ₁₀W ₉₀，且厚度為100 nm。

本實施例所使用的電鍍液是由五水硫酸銅晶體配製而成。使用五水硫酸銅(含銅離子50 g/L)共196.54 g，並添加 1.5 ml的添加劑，添加100 g的硫酸(96%)，最後再加入鹽酸(12N) 0.1 ml到電鍍液中，並利用磁石攪拌直至五水硫酸銅均勻混和於1公升的溶液中。電鍍槽底部的磁石以每分鐘1200轉以維持離子濃度的均勻度，並在一大氣壓下室溫中進行電鍍。其中，電鍍液中所添加的鹽酸，可使電鍍槽中的銅靶(作為陽極)正常溶解，以平衡電鍍液銅離子濃度。在此，以電腦操控電源供應器(Keithley 2400)，並採用直流電流電鍍，設定正向電流密度為6 ASD (A/dm ²)，電鍍大約20分鐘後，可於鈦鎢接著層12上形成厚度約 20 µm之奈米雙晶銅金屬層13。

而後，對奈米雙晶銅金屬層13的上表面13a進行拋光，其中電解拋光液的成分為100 ml之磷酸加上1 ml之醋酸以及1 ml之甘油。此時將欲電解拋光之試片夾至陽極，施以1.75 V之電壓10分鐘來達到電解拋光之效果。電解拋光後的試片厚度約為17 µm，而奈米雙晶銅金屬層13的上表面13a的粗糙度可降至20 nm以下。

奈米雙晶銅金屬層13的上表面13a拋光後，於奈米雙晶銅金屬層13的上表面13a上形成一保護層(圖未示)；在此，保護層可為高分子層。而後，如圖1B所示，移除矽基板11及鈦鎢接著層12，並對奈米雙晶銅金屬層13的下表面13b進行拋光，以去除銅晶種層及過渡層。在此，可使用奈米雙晶銅金屬層13的上表面13a的電解拋光製程對奈米雙晶銅金屬層13的下表面13b進行拋光。電解拋光後的試片厚度約為10 µm，而奈米雙晶銅金屬層13的下表面13b的粗糙度可降至20 nm以下。

經由上述製程，可得到本實施例的奈米雙晶銅箔。將本實施例的奈米雙晶銅箔進行背向散射電子繞射儀(EBSD)、聚焦離子束(FIB)及原子力顯微鏡(Atomic Force Microscope, AFM)來分別分析表面優選方向和微結構。

圖2為本實施例的奈米雙晶銅箔的聚焦離子束影像圖。圖3A及圖3B分別為本實施例的奈米雙晶銅箔的上表面及下表面的背向散射電子繞射儀的繞射圖。圖4A及圖4B分別為本實施例的奈米雙晶銅箔的上表面及下表面的原子力顯微鏡影像圖。

如圖2所示，聚焦離子束的測量結果顯示，奈米雙晶銅箔中大部分的晶粒都有很密的雙晶。奈米雙晶銅箔的95%以上的體積包括柱狀雙晶晶粒。95%以上的雙晶晶粒的雙晶方向與奈米雙晶銅箔的厚度方向夾角約為0度至10度之間，且95%以上的雙晶晶粒的雙晶方向與基板的表面夾角約為80度至90度之間，代表雙晶晶粒的雙晶面與基板的表面實質上平行。此外，奈米雙晶銅箔中95%以上的雙晶晶粒的厚度約介於1 μm至10 μm之間。再者，奈米雙晶銅箔底部並沒有看到過渡層(transition layer)，可確認過渡層已被去除，留下具高(111)優選方向之奈米雙晶結構。

如圖3A及圖3B所示，背向散射電子繞射儀的測量結果顯示，本實施例所製得奈米雙晶銅箔，幾乎所有體積(95%以上的體積)均為彼此相互連接的柱狀雙晶晶粒，且柱狀雙晶晶粒的直徑約為0.5 μm至3 μm的範圍內。此外，雙晶晶粒是由奈米雙晶沿著[111]晶軸方向堆疊，且奈米雙晶的雙晶面與陰極表面實質上平行(即，奈米雙晶的堆疊方向與奈米雙晶銅箔的厚度方向實質上平行)。此外，經過計算後，奈米雙晶銅箔上表面及下表面的奈米雙晶之(111)面的比例分別為100%以及99.6%，代表本實施例的奈米雙晶銅箔的上下表面均具有(111)的優選方向。

如圖4A及圖4B所示，原子力顯微鏡的測量結果顯示，本實施例所製得奈米雙晶銅箔，上下表面的粗糙度分別為18.9 nm以及7.7 nm，代表本實施例的奈米雙晶銅箔具有極低的粗糙度。

上述的實驗結果顯示，本實施例的奈米雙晶銅箔的上下表面均具有(111)的優選方向及低於20 nm以下的粗糙度，代表本實施例的奈米雙晶銅箔有利於後續的電子元件的接合上。

實施例2 – 製備電子元件

圖5A至圖5B為本實施例的製備電子元件的剖面示意圖。如圖5A所示，提供一第一基板21及一第二基板22；將一接合單元23設置於第一基板21與第二基板22間，並將第一基板21及第二基板22以接合單元23接合，以形成本實施例的電子元件，如圖5B所示。

於本實施例中，第一基板21及第二基板22分別為上方設置有銅晶種層之矽基板，其表面具有3.1 nm的粗糙度以及接近100%的(111)比例；而接合單元23為實施例1所製備的的奈米雙晶銅箔。在此，是以銅晶種層那一側與接合單元23進行接合。此外，於本實施例中，是在250度且35 MPa下進行接合1小時。接合後所得到的電子元件的聚焦離子束的離子與電子影像分別如圖6A及圖6B所示。

如圖6A及圖6B所示，接合單元23與第一基板上的銅晶種層211及第二基板上的銅晶種層221接合良好，且接合單元23的上下兩個接合面(如箭號所標示處)都幾乎沒有縫隙。

實施例3 – 製備電子元件

本實施例的電子元件的製備方法與實施例2相同，除了本實施例所使用的第一基板21及第二基板22分別為銅基板，其表面具有48 nm的粗糙度以及2.7%極低的(111)比例；並在300度且30 MPa下進行接合30分鐘。接合後所得到的電子元件的聚焦離子束的離子與電子影像分別如圖7A及圖7B所示。

如圖7A及圖7B所示，由於第一基板21及第二基板22所使用的銅基板粗糙度較大且(111)比例極低，故在低溫短時間的接合條件下，接合單元23的上下兩個接合面(如箭號所標示處)上難免有一些小裂縫，但大部分接合仍保持無縫隙之優良接合品質。

實施例2及實施例3的結果顯示，當使用實施例1所製備的的奈米雙晶銅箔進行接合，無論所接合的基板的接合面是否具有低粗糙度或高(111)比例，均可得到良好的接合品質。

綜上所述，本發明所提供奈米雙晶銅箔，因兩面的80%以上的面積分別顯露奈米雙晶之(111)面，甚至具有低於20 nm的粗糙度，故可應用於高功率元件之接著及熱界面材料以及散熱管之接合，並降低製程熱預算。

11 矽基板 12 鈦鎢接著層 13 奈米雙晶銅金屬層 13a 上表面 13b 下表面 21 第一基板 211, 221 銅晶種層 22 第二基板 23 接合單元

圖1A至圖1B為本發明實施例1的製備奈米雙晶銅箔的剖面示意圖。圖2為本發明實施例1的奈米雙晶銅箔的聚焦離子束影像圖。圖3A及圖3B分別為本發明實施例1的奈米雙晶銅箔的上表面及下表面的背向散射電子繞射儀的繞射圖。圖4A及圖4B分別為本發明實施例1的奈米雙晶銅箔的上表面及下表面的原子力顯微鏡影像圖。圖5A至圖5B為本發明實施例2的製備電子元件的剖面示意圖。圖6A至圖6B分別為本發明實施例2的電子元件的聚焦離子束的離子與電子影像。圖7A至圖7B分別為本發明實施例3的電子元件的聚焦離子束的離子與電子影像。

無。

13 奈米雙晶銅金屬層 13a 上表面 13b 下表面

Claims

一種奈米雙晶銅箔，包括：複數雙晶晶粒，其中至少部分的該複數雙晶晶粒係由複數奈米雙晶沿著[111]晶軸方向堆疊而成；其中該奈米雙晶銅箔具有一第一表面及與該第一表面相對的一第二表面；且該第一表面及該第二表面的80%以上的面積分別顯露奈米雙晶之(111)面；其中該第一表面及該第二表面的粗糙度分別小於或等於20nm。
如請求項1所述的奈米雙晶銅箔，其中該奈米雙晶銅箔之80%以上的體積包括該複數雙晶晶粒。
如請求項2所述的奈米雙晶銅箔，其中至少部分的該複數雙晶晶粒為柱狀雙晶晶粒。
如請求項2所述的奈米雙晶銅箔，其中該複數雙晶晶粒的直徑分別介於0.1μm至50μm之間。
如請求項2所述的奈米雙晶銅箔，其中該複數雙晶晶粒的厚度分別介於0.1μm至500μm之間。
如請求項2所述的奈米雙晶銅箔，其中至少部分的該複數雙晶晶粒彼此間互相連接。
如請求項1所述的奈米雙晶銅箔，其中該複數奈米雙晶的堆疊方向與該奈米雙晶銅箔的厚度方向的夾角是介於0度至20度之間。
如請求項1所述的奈米雙晶銅箔，其中該奈米雙晶銅箔之厚度介於10μm至500μm之間。
一種奈米雙晶銅箔的製備方法，包括下列步驟：提供一電鍍裝置，包括一陽極、一陰極、一電鍍液、以及一電力供應源，其中該電力供應源分別與該陽極及該陰極連接，且該陽極及該陰極係浸泡於該電鍍液中；其中該陰極包括：一基板；以及一鈦鎢接著層，設置於該基板上，其中該奈米雙晶銅層係形成於該鈦鎢接著層上；使用該電力供應源提供電力進行電鍍，以形成一奈米雙晶銅層於該陰極的該鈦鎢接著層上；以及移除該陰極且對該奈米雙晶銅層的一表面進行拋光，以得到如請求項1至8任一項所述的奈米雙晶銅箔，其中該表面為移除該陰極前該奈米雙晶銅層與該陰極接觸的表面。
如請求項9所述的製備方法，其中該鈦鎢接著層包括一如下式(I)所示的鈦鎢合金：Ti_xW_100-x(I)其中x介於5至20之間。
如請求項9所述的製備方法，其中該鈦鎢接著層的厚度介於100nm至200nm之間。
如請求項9所述的製備方法，其中該基板為一矽基板。
如請求項9所述的製備方法，其中於移除該陰極之前，更包括一步驟：對該奈米雙晶銅層遠離該陰極的另一表面進行拋光。
一種電子元件，包括：一第一基板；一第二基板；以及一接合單元，設置於該第一基板與該第二基板間，其中該接合單元為如請求項1至8任一項所述的奈米雙晶銅箔。
如請求項14所述的電子元件，其中該第一基板及該第二基板分別為一金屬基板或為一上方形成有金屬層的基板，其中該金屬基板或該金屬層的材料包括至少一選自由銅、銀、金、鈀、鎳及鉑所組成之群組。
一種電子元件的製備方法，包括下列步驟：提供一第一基板及一第二基板；將一接合單元設置於該第一基板與該第二基板間，並將該第一基板及該第二基板以該接合單元接合，以形成一電子元件，其中該接合單元為如請求項1至8任一項所述的奈米雙晶銅箔。
如請求項16所述的製備方法，其中該第一基板及該第二基板分別為一金屬基板或為一上方形成有金屬層的基板，其中該金屬基板或該金屬層的材料包括至少一選自由銅、銀、金、鈀、鎳及鉑所組成之群組。