[go: up one dir, main page]

TWI850395B - 半導體結構與其形成方法 - Google Patents

半導體結構與其形成方法 Download PDF

Info

Publication number
TWI850395B
TWI850395B TW109119246A TW109119246A TWI850395B TW I850395 B TWI850395 B TW I850395B TW 109119246 A TW109119246 A TW 109119246A TW 109119246 A TW109119246 A TW 109119246A TW I850395 B TWI850395 B TW I850395B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
semiconductor
dielectric constant
layers
Prior art date
Application number
TW109119246A
Other languages
English (en)
Other versions
TW202103323A (zh
Inventor
翁翊軒
李威養
楊豐誠
陳燕銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202103323A publication Critical patent/TW202103323A/zh
Application granted granted Critical
Publication of TWI850395B publication Critical patent/TWI850395B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10P14/6349—
    • H10P14/662—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供半導體結構與其製作方法。半導體結構可包括多個通道層位於半導體基板上；多個金屬閘極結構各自位於兩個通道層之間；內側間隔物位於每一金屬閘極結構的側壁上；源極/汲極結構與金屬閘極結構相鄰；以及低介電常數的介電結構位於內側間隔物上，其中低介電常數的介電結構延伸至源極/汲極結構中。低介電常數的介電結構可包含兩個不類似的介電層，且其中之一可為空氣。

Description

半導體結構與其形成方法
本發明實施例一般關於半導體裝置，更特別關於場效電晶體如三維閘極電晶體(如全繞式閘極場效電晶體或鰭狀場效電晶體)及/或其他場效電晶體。
半導體產業已經歷快速成長。半導體材料與設計的技術進展，使每一代的積體電路比前一代具有更小且更複雜的電路。在積體電路演進中，功能密度(單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(採用的製作製程所產生的最小構件或線路)縮小而增加。尺寸縮小的製程通常有利於增加產能並降低相關成本。但這些進展亦增加形成與處理半導體裝置的複雜度。
多閘極電晶體如全繞式閘極電晶體已結合至多種記憶體與核心裝置，以減少積體電路晶片腳位並維持合理的製程容許範圍。在其他半導體裝置中，尺寸縮小的確增加全繞式閘極電晶體的形成製程複雜度。為了實現這些進展，需要多方面的改善製作製程。在一例中，隨著裝置尺寸持續縮小，提供蝕刻抗性足夠的內側間隔物，且不增加整體寄生電容及/或犧牲全繞式閘極電晶體的有效通道長度變得更具挑戰性。雖然製作內側間隔物的現有方法通常適用，但仍無法完全符合所有方面的需求。
本發明一實施例提供之半導體結構包括多個半導體層的堆疊，位於基板上；多個高介電常數的介電層與金屬閘極結構的堆疊，交錯於半導體層的堆疊之間；介電內側間隔物，位於高介電常數的介電層與金屬閘極結構的每一者之側壁上；以及磊晶的源極/汲極結構，與高介電常數的介電層與金屬閘極結構的堆疊相鄰。在此實施例中，介電內側間隔物包括第一層位於高介電常數的介電層與金屬閘極結構的每一者之側壁上，以及第二層位於第一層上，且第一層與第二層的組成不同。介電內側間隔物的第二層埋置於磊晶的源極/汲極結構中。
本發明另一實施例提供之半導體結構，包括多個通道層，位於半導體基板上；多個金屬閘極結構，各自位於兩個通道層之間；內側間隔物，位於每一金屬閘極結構的側壁上；源極/汲極結構，與金屬閘極結構相鄰；以及低介電常數的介電結構，位於內側間隔物上，其中低介電常數的介電結構延伸至源極/汲極結構中。
本發明又一實施例提供之半導體結構的形成方法包括形成結構，其包括虛置閘極堆疊於自半導體基板凸起的鰭狀物上，其中鰭狀物包括交錯的半導體層與犧牲層之多層堆疊；形成凹陷於多層堆疊的源極/汲極區中，以露出半導體層與犧牲層的側壁；形成內側間隔物於犧牲層的側壁上，其中每一內側間隔物包括第一層埋置於犧牲層中，以及第二層位於第一層上；形成磊晶的源極/汲極結構於凹陷中，使內側間隔物的第二層埋置於磊晶的源極/汲極結構中。在一些實施例中，第二層的介電常數低於第一層的介電常數。方法更包括移除虛置閘極堆疊以形成閘極溝槽；在形成磊晶的源極/汲極結構之後，自多層堆疊移除犧牲層，以形成半導體層之間的開口；以及形成高介電常數的介電層與金屬閘極的堆疊於閘極溝槽與開口中。
A-A',B-B':剖線
C,E:部分
d,D:長度
D1,D2:方向
t,t',T:厚度
Lr:圓潤化或弧形部分的長度
Ls:平直部分的長度
ML:多層堆疊
100,300:方法
102,104,106,108,110,112,302,304,306,308,310,312,314,316,320:步驟
200:裝置
202:基板
204,205:鰭狀物
204a,204b,205a:層狀物
204c,205c:基底鰭狀物
206:源極/汲極凹陷
208:隔離結構
210:虛置閘極堆疊
212:頂間隔物
214,218:凹陷
216,220:介電層
222,223:內側間隔物
230:源極/汲極結構
232:氣隙
240:蝕刻停止層
242:層間介電層
250:閘極溝槽
252:開口
260:高介電常數的介電層與金屬閘極
262:高介電常數的介電層
264:金屬閘極
270:源極/汲極接點
410,420,430,440:剖面輪廓
圖1A與1B係本發明多種實施例中，製作半導體裝置的例示性方法之流程圖。
圖2A係本發明多種實施例中，半導體裝置的三維透視圖。
圖2B係本發明多種實施例中，圖2A所示的半導體裝置之平面上視圖。
圖3、4、5、6、7、8、9、10、11、12、13、14、15A、15B、16A、16B、16C、16D、16E、16F、16G、16H、17A、17B、18A、18B、19A、19B、20A、20B、21A、21B、22A、與22B係本發明多種實施例中，在圖1A與1B所示的方法之中間階段時，半導體裝置沿著圖2A及/或2B所示的剖線A-A'之部分或全部的剖視圖。
圖23A、23B、與24係本發明多種實施例中，在圖1A與1B所示的方法之中間階段時，半導體裝置沿著圖2A及/或2B所示的剖線B-B'之部分或全部的剖視圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。
此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，除非特別說明否則其包含所述數值的+/-10%。舉例來說，用語「約5nm」 包含的尺寸範圍介於4.5nm至5.5nm之間。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
本發明實施例一般關於半導體裝置，更特別關於場效電晶體如三維閘極電晶體(如全繞式閘極場效電晶體或鰭狀場效電晶體)及/或其他場效電晶體。一般而言，全繞式閘極場效電晶體包含多個垂直堆疊的片狀物(如奈米片)、線狀物(如奈米線)、棒狀物(如奈米棒)於場效電晶體的通道區中，已得更佳的閘極控制、更低的漏電流、與改善的縮小尺寸以用於多種積體電路應用。雖然製作全繞式閘極場效電晶體的現有技術通常適用於其預期應用，但無法完全符合所有方面的需求。本發明包括多個實施例。不同實施例可具有不同優點，且任何實施例不必具有特定優點。
圖1A與1B係本發明多種實施例中，形成半導體的裝置200之方法100與300的流程圖。方法100與300僅為舉例而非侷限本發明實施例至請求項未實際記載處。在方法100與300之前、之中、與之後可提供額外步驟，且方法的額外實施例可置換、省略、或調換一些所述步驟。方法100與300將搭配圖2A至22B說明如下，其為方法100及/或300的中間步驟中，裝置200於沿著圖2A與2B所示的剖線A-A'的剖視圖。裝置200可為製作積體電路或其部分的製程時的中間裝置，其可包含靜態隨機存取記憶體及/或其他邏輯電路、被動構件(如電阻、電容、或電感)、以及主動構件(如全繞式閘極場效電晶體、鰭狀場效電晶體、金氧半場效電晶體、互補式金氧半電晶體、雙極性電晶體、高壓電晶體、高頻電晶體、及/或其他電晶體)。本發明實施例不侷限於任何特定數目的裝置或裝置區，或任何特定的裝置設置。舉例來說，雖然圖式的裝置200為三維裝置，本發明實施例亦可用於製作平面裝置。裝置200可添加額外結構，且裝置200的其他實施例可置換、調整、或省略一些下述結構。
如圖1A與圖2A至4所示，方法100的步驟102形成裝置200，其包括自基板202凸起且隔有隔離結構208的一或多個鰭狀物(或主動區)204，位於鰭狀物204上的虛置閘極堆疊210、以及位於虛置閘極堆疊210的側壁上的頂間隔物212。雖然未圖示，但裝置200可包含其他構件如硬遮罩層、阻障層、其他合適層、或上述之組合於虛置閘極堆疊210上。
基板202可包含半導體元素(單一元素如矽、鍺、及/或其他合適材料)、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、及/或其他合適材料)、或半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、磷砷化鎵銦、及/或其他合適材料)。基板202可為組成一致的單層材料。在其他實施例中，基板202可包含組成類似或不同的多個材料層，其適用於形成積體電路裝置。在一例中，基板202可為絕緣層上矽基板，其具有矽層形成於氧化矽層上。在另一例中，基板202可包含導電層、半導體層、介電層、其他層、或上述之組合。
在一些實施例中，基板202包含場效電晶體，且多種摻雜區位於基板202之中或之上。摻雜區可摻雜n型摻質如磷或砷，及/或p型摻質如硼或二氟化硼，端視設計需求而定。摻雜區可直接形成於基板202之上、p型井結構之中、n型井結構之中、雙井結構之中、或隆起結構之中。摻雜區的形成方法可為佈植摻質原子、原位摻雜磊晶成長、及/或其他合適技術。每一鰭狀物204可適用於提供n型場效電晶體或p型場效電晶體。在一些實施例中，此處所示的鰭狀物204適用於提供類似型態的場效電晶體，比如均為n型或均為p型的場效電晶體。在其他實施例中，鰭狀物204適用於提供不同型態的場效電晶體，比如n型與p型的場效電晶體。此設置僅用於說明目的而非侷限本發明實施例。
在此實施例中，每一鰭狀物204包括自基板202凸起的基底鰭狀物204c，以及位於基底鰭狀物204c上的交錯層狀物204a與204b(一起視作多層堆疊 ML)。基底鰭狀物204c的製作方法可採用合適製程，包含光微影與蝕刻製程。光微影製程可包含形成光阻層於基板202上、曝光光阻至一圖案、進行曝光後烘好製程、以及顯影光阻以形成含光阻的遮罩單元(未圖示)。接著採用遮罩單元，並蝕刻凹陷至基板202中，以留下基底鰭狀物204c於基板202上。蝕刻製程可包含乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程。
其他實施例亦可採用其他合適的方法以形成基底鰭狀物204c。舉例來說，可採用雙重圖案化或多重圖案化製程以圖案化基底鰭狀物204c。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。可採用自對準製程沿著圖案化的犧牲層之側部形成間隔物。接著移除犧牲層，而保留的間隔物或芯之後可用於圖案化基底鰭狀物204c。
在此實施例中，圖3所示的多層堆疊ML之每一層狀物204a包含半導體材料如矽、鍺、碳化矽、矽鍺、鍺錫、矽鍺錫、碳矽鍺錫、及/或其他合適的半導體材料，且每一層狀物204b設置為可在後續製程步驟中移除的犧牲層，如下詳述。在一些實施例中，層狀物204b包含的半導體材料與層狀物204a包含的半導體材料不同。在此例中，層狀物204a可包含矽元素，而層狀物204b可包含矽鍺。在另一例中，層狀物204a可包含矽元素，而層狀物204b可包含鍺元素。在一些實施例中，層狀物204b包含介電材料如氧化矽、氮化矽、氮氧化矽、及/或其他合適的介電材料。在一些例子中，鰭狀物204可包含總計三對至十對的交錯層狀物204a與204b，不過其他設置當然可行，端視具體的設計需求而定。在一些例子中，半導體層如層狀物204a的厚度tch可為約2nm至約10nm，而犧牲層如層狀物204b的厚度ts可為約5nm。在一些實施例中，厚度ts與厚度tch的比例可為約2：5至約2：1。基底鰭狀物204c、層狀物204a、及/或層狀物204b可摻雜合適摻 質如上述的p型摻質或n型摻質，以形成所需的場效電晶體。
在此實施例中，形成多層堆疊ML的方法包括以一系列的磊晶製程交錯成長層狀物204a與204b。磊晶製程可包含化學氣相沉積技術(比如氣相磊晶、超高真空化學氣相沉積、低壓化學氣相沉積、及/或電漿輔助化學氣相沉積)、分子束磊晶、其他合適的選擇性磊晶成長製程、或上述之組合。磊晶製程可採用氣相及/或液相前驅物，其與下方基板的組成作用。在一些例子中，層狀物204a與204b的型態可為奈米片、奈米線、或奈米棒。片狀物(或線狀物)的露出製程之後可移除層狀物204b(如含矽鍺層)，以形成多個開口於層狀物204a(如含矽層)之間。接著可形成高介電常數的介電層與金屬閘極於開口中，已提供全繞式閘極場效電晶體。層狀物204a之後可視作通道層，而層狀物204b之後可視作非通道層。
導入多閘極裝置如全繞式閘極場效電晶體，可增加閘極-通道耦合、減少關閉狀態的電流、並減少短通道效應，以改善閘極控制。全繞式閘極場效電晶體通常含有包覆多個水平的半導體層之閘極結構，以由所有側控制通道區。全繞式閘極場效電晶體通常可與互補式金氧半製程相容，以在減少尺寸時維持閘極控制並緩解短通道效應。本發明實施例當然不侷限於只形成全繞式閘極場效電晶體，且可提供其他三維場效電晶體如鰭狀場效電晶體。如此一來，鰭狀物204可包含單層的半導體材料或多層的不同半導體材料(非設置為交錯堆疊)，提供一致的鰭狀物以形成鰭狀場效電晶體。
由於全繞式閘極場效電晶體中的高介電常數的介電層與金屬閘極與通道層交錯，可在”高介電常數的介電層與金屬閘極的側壁”以及”與高介電常數的介電層與金屬閘極相鄰的磊晶的源極/汲極結構之部分”之間提供內側閘極間隔物，以降低裝置的寄生電容。一般增加內側間隔物的厚度以減少裝置的寄生電容。雖然內側間隔物通常有利於降低電容並改善全繞式閘極場效電晶體的 裝置可信度，但其無法符合所有方面的需求。舉例來說，增加內側間隔物的厚度雖可降低高介電常數的介電層與金屬閘極以及相鄰的源極/汲極結構之間的寄生電容，但也減少裝置的有效通道長度，因此導致裝置通道區中不利的短通道效應。本發明實施例提供的方法可形成內側間隔物以降低全繞式閘極場效電晶體中的寄生電容，但實質上不以較厚的內側間隔物縮短裝置的有效通道長度。此外，本發明實施例的內側間隔物在移除虛置閘極堆疊210時，設置為可承受蝕刻製程。
如圖2A所示，隔離結構208可包含氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數的介電材料、及/或其他合適材料。隔離結構208可包含淺溝槽隔離結構。在一實施例中，隔離結構208的形成方法為在形成鰭狀物204時，蝕刻溝槽於基板202中。接著可將上述的隔離材料填入溝槽，且填入方式可為沉積製程。之後可進行化學機械研磨製程。在另一實施例中，隔離結構208的形成方法為沉積介電層如間隔物層於鰭狀物204上，接著使介電層凹陷，因此隔離結構208的上表面低於鰭狀物204的上表面。亦可實施其他隔離結構如場氧化物、局部氧化矽、及/或其他合適結構以作為隔離結構208。在其他實施例中，隔離結構208可包含多層結構，比如具有一或多個熱氧化物襯墊層。隔離結構208的沉積方法可為任何合適方法，比如化學氣相沉積、可流動的化學氣相沉積、旋轉塗佈玻璃、其他合適方法、或上述之組合。
如圖2A、2B、與4所示，虛置閘極堆疊210位於鰭狀物204上(因此位於多層堆疊ML上)，並包含多晶矽。在此實施例中，在形成裝置200的其他構件之後，可將虛置閘極堆疊210的部分取代為高介電常數的介電層與金屬閘極260。虛置閘極堆疊210的形成方法可為一系列的沉積與圖案化製程。舉例來說，虛置閘極堆疊210的形成方法可為沉積多晶矽層於鰭狀物204上，並進行非等向蝕刻製程(如乾蝕刻製程)以移除多晶矽的部分。在圖4所示的一些實施例，移除 多晶矽層的部分之步驟亦移除多層堆疊ML的頂部，造成弧形的上側表面(以虛線標示)。在一些例子中，形成虛置閘極堆疊210的步驟更包括在沉積多晶矽層之前，形成界面層(未圖示)於鰭狀物204上。
之後如圖4所視，可形成頂間隔物212於虛置閘極堆疊210的側壁上。頂間隔物212可為單層結構或多層結構，其可包含氧化矽、氮化矽、碳化矽、氮氧化矽、碳氧化矽、其他合適材料、或上述之組合。頂間隔物212的形成方法可先沉積介電層於虛置閘極堆疊210上，接著以非等向蝕刻製程(如乾蝕刻製程)移除介電層的部分，並留下介電層的部分於虛置閘極堆疊210的側壁上以作為頂間隔物212。若需形成多層結構，可重複一系列沉積與蝕刻製程。
方法100的步驟104接著形成磊晶的源極/汲極結構(如源極/汲極結構230)於每一鰭狀物204的源極/汲極區中，比如形成於多層堆疊ML的至少一部分中。在此實施例中，步驟104實施圖1B所示的方法300之一實施例，以形成磊晶的源極/汲極結構。在下述內容中，方法300將搭配圖5至16H詳述如下。
如圖5所示，方法300的步驟302移除多層堆疊ML的部分，以形成源極/汲極凹陷206。在一些實施例中，源極/汲極凹陷206延伸至低於基底鰭狀物204c的上表面。在此實施例中，進行一或多到蝕刻製程以移除虛置閘極堆疊210之間的多層堆疊ML的部分。蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻、或上述之組合。在一些實施例中，方法300實施的乾蝕刻製程採用合適蝕刻劑或蝕刻劑的組合。在一些實施例中，可調整步驟302的蝕刻製程之時間、溫度、壓力、源功率、偏電壓、偏功率、蝕刻劑流速、及/或其他合適參數。源極/汲極凹陷206可定義為圖5所示的斜向側壁或實質上垂直的側壁，端視採用的蝕刻製程種類而定。接著可採用氫氟酸溶液或其他合適溶液進行清潔製程，以清潔源極/汲極凹陷206。
如圖6所示，方法300的步驟304移除源極/汲極凹陷206中露出的非 通道層如層狀物204b，以形成凹陷214。在此實施例中，方法300選擇性移除非通道層如層狀物204b的部分，而不移除或實質上不移除源極/汲極凹陷206中露出的通道層如層狀物204a的部分。方法300進行合適的蝕刻製程如乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻、或上述之組合，以形成凹陷214。在此實施例中，方法300實施的乾蝕刻製程採用含氟蝕刻劑，比如四氟化碳、六氟化硫、二氟甲烷、氟仿、六氟乙烷、其他含氟蝕刻劑、或上述之組合。在一些實施例中，可控制步驟304的蝕刻製程參數如時間、溫度、壓力、源功率、偏電壓、偏功率、蝕刻劑流速、及/或其他合適參數，以移除所需量的非通道層如層狀物204b。在此實施例中，步驟304可控制蝕刻製程的時間，以控制非通道層如層狀物204b的移除量。
方法300接著形成介電層216於凹陷214中。在此實施例中，介電層216構成非通道層如層狀物204b之側壁上的內側間隔物222的一部分(見圖10)，如下詳述。方法300的步驟306沉積介電層216於源極/汲極凹陷206之側壁上，比如通道層如層狀物204a與非通道層如層狀物204b的露出部分上，以填入凹陷214。介電層216的沉積方法可為任何合適方法，比如原子層沉積、化學氣相沉積、物理氣相沉積、其他合適方法、或上述之組合。在此實施例中，介電層216的沉積方法為原子層沉積製程。
如圖7所示，方法300的步驟308實施蝕刻製程，以移除通道層如層狀物204a上的介電層216的部分。在一些實施例中，最終介電層216的側壁與通道層如層狀物204a的側壁實質上共平面。換言之，介電層216的側壁與通道層如層狀物204a的側壁實質上連續。在一些實施例中，最終介電層216的側壁向內彎曲，並遠離通道層如層狀物204a的側壁。步驟308的蝕刻製程可為任何合適製程，比如乾蝕刻、濕蝕刻、反應性離子蝕刻、或上述之組合。在此實施例中，方法300實施乾蝕刻製程，其採用的蝕刻劑可包括含氯氣體(如氯氣、四氯化矽、 三氯化硼、其他含氯氣體、或上述之組合)、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、六氟乙烷、其他含氟蝕刻劑、或上述之組合)、含溴氣體(如溴化氫、其他含溴蝕刻劑、或上述之組合)、氧氣、氮氣、氫氣、氬氣、其他合適氣體、或上述之組合。蝕刻劑或蝕刻劑的組合之選擇不侷限於此實施例，且可取決於介電層216的具體組成。在一些實施例中，露出通道層如層狀物204a的側壁時，可停止蝕刻製程。在一些實施例中，方法300在後續製程步驟中持續蝕刻製程，使介電層216進一步凹陷(比如搭配圖8詳述於下的步驟310)。
在此實施例中，介電層216包含任何合適的介電材料，比如矽、氧、碳、氮、其他合適元素、或上述之組合。舉例來說，介電層216可包含氧化矽、氮化矽、氮氧化矽、碳氮化矽、碳化矽、或上述之組合。在一些實施例中，介電層216包含高介電常數的介電材料，其介電常數大於氧化矽的介電常數。在一些實施例中，介電層216實質上無金屬。在一些例子中，介電層216包含的介電材料之介電常數為約3.5至約7.5。在一些實施例中，選擇介電層216的組成，以確保介電層216、通道層如層狀物204a、與非通道層如層狀物204b之間的蝕刻選擇性。換言之，方法300的步驟受到選擇的蝕刻劑影響，可移除介電層216的部分，而不移除或實質上不移除非通道層如層狀物204b或通道層如層狀物204a。
如圖1B所示，可自步驟308由兩種方案A與B中擇一進行方法300。在下述說明中，方案A將搭配圖8至10、15A、與16A至16D說明，而方案B將搭配圖11至14、15B、與16E至16H說明。應理解的是本發明實施例不需以任何特定模式進行方法300，比如方案A與方案B所述的實施例同樣可行。如下詳述，方案A與B對應內側間隔物(如內側間隔物222與223)的形成方法，其包括一或多種不類似的介電材料。
在方案A中，方法300的步驟310移除介電層216的部分以形成凹陷218，如圖8所示。在此實施例中，方法300實施選擇性蝕刻製程以移除介電層216 的部分，而不移除或實質上不移除通道層如層狀物204a的部分及/或頂間隔物212。在一些實施例中，方法300實施的蝕刻製程與上述步驟308的蝕刻製程實質上類似。在進行步驟310的蝕刻製程之後，介電層216的側壁偏離通道層如層狀物204a的側壁，且偏離距離為凹陷218的寬度，如圖8中的虛線所示。如上述的步驟308，介電層216的側壁可向內彎曲並遠離通道層如層狀物204a的側壁。
接著如圖9所示，方法300的步驟312與314形成介電層220於介電層216上。在方法300的步驟312中，沉積製程與步驟306的沉積製程類似，可形成介電層220於介電層216上以及源極/汲極凹陷206與頂間隔物212的側壁上。介電層220的沉積方法可為任何合適方法，比如原子層沉積、化學氣相沉積、物理氣相沉積、其他合適方法、或上述之組合。在此實施例中，介電層220的沉積方法為原子層沉積製程。
介電層220可包含任何合適的介電材料，其具有矽、氧、碳、氮、磷、硼、氟、其他合適元素、或上述之組合。舉例來說，介電層220可包含氧化矽、低介電常數的介電材料、四乙氧基矽烷的氧化物、摻雜的氧化矽(如硼磷矽酸鹽玻璃、摻雜氟的矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、或類似物)、其他合適的介電材料、或上述之組合。在此實施例中，介電層220包括的介電材料之介電常數，低於介電層216的介電常數。在實施例中，介電層216包含氮化矽，而介電層220包含氧化矽。在另一實施例中，介電層216包括氮化矽，而介電層220包括碳氧化矽。在一些實施例中，選擇介電層220以確保介電層220、介電層216、頂間隔物212、與通道層如層狀物204a之間的蝕刻選擇性。換言之，在受到蝕刻劑的選擇影響時，方法300設置為移除介電層220的部分，而不移除或實質上不移除介電層216、頂間隔物212、與層狀物204a的部分。
如圖9所示，方法300的步驟314實施蝕刻製程，以移除通道層如層狀物204a上的介電層220的部分。在一些實施例中，最終介電層220的側壁與通 道層如層狀物204a的側壁實質上共平面。換言之，介電層220的側壁與通道層如層狀物204a的側壁實質上連續。在一些實施例中，最終介電層220的側壁向內彎曲，並遠離通道層如層狀物204a的側壁。步驟314的蝕刻製程可與步驟308實施的蝕刻製程類似，比如乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻、或上述之組合，但可採用不同蝕刻劑調整選擇性移除介電層220的步驟。在此實施例中，方法300實施的乾蝕刻製程採用的蝕刻劑可包括含氯氣體(如氯氣、四氯化矽、三氯化硼、其他含氯氣體、或上述之組合)、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、六氟乙烷、其他含氟蝕刻劑、或上述之組合)、含溴氣體(如溴化氫、其他含溴蝕刻劑、或上述之組合)、氧氣、氮氣、氫氣、氬氣、其他合適氣體、或上述之組合。蝕刻劑(或蝕刻劑的組合)之選擇不限於此實施例，端視介電層220的具體組成而定。在一些實施例中，當通道層如層狀物204a的側壁露出時，停止蝕刻製程。
如圖10所示，方法300的步驟316接著移除通道層如層狀物204a的部分，進而完成內側間隔物222。在此實施例中，方法300選擇性移除通道層如層狀物204a的部分(其包含半導體材料)，而不移除或實質上不移除周圍的介電構件的部分(比如介電層216、介電層220、及/或頂間隔物212)。通道層如層狀物204a的蝕刻方法可為合適製程，比如乾蝕刻製程、濕蝕刻製程、反應性離子蝕刻、或上述之組合。在此實施例中，方法300實施的乾蝕刻製程採用任何合適蝕刻劑(或蝕刻劑的組合)。舉例來說，方法300實施的蝕刻劑包含氫氟酸。藉由控制蝕刻製程的時間，可控制層狀物204a的移除量。在此實施例中，通道層如層狀物204a的凹陷部分加大後續形成於源極/汲極凹陷206中的源極/汲極結構230，進而改善裝置200的效能。此處提供的內側間隔物222如圖10所示，具有雙層結構(比如至少包含介電層216與220)。
在一些例子中，可形成額外介電層於介電層220上，使內側間隔物 222可包含超過兩個介電層。每一額外介電層的組成可與前述的介電層216及/或220類似或不同。經由與步驟310至316實質上類似的一系列製程，可形成額外層於介電層220上，並可自源極/汲極凹陷206的一側壁朝源極/汲極凹陷206的相對側壁的方向成長任何額外介電層。換言之，可成長內側間隔物222的厚度而不縮短有效通道長度L(比如兩個通道層如層狀物204a之間的非通道層如層狀物204b的長度，其將取代為高介電常數的介電層與金屬閘極)，如圖10所示。
之後如圖15A所示，方法300的步驟320形成源極/汲極結構230於源極/汲極凹陷206中。在所述實施例中，源極/汲極結構230實質上封閉或圍繞內側間隔物222。換言之，內側間隔物222完全埋置於源極/汲極結構230中。源極/汲極結構230的形成方法可為任何合適技術。在一些實施例中，可進行一或多道磊晶成長製程以成長磊晶材料於源極/汲極凹陷206中。舉例來說，方法300可實施上述形成多層堆疊ML的磊晶成長製程。
每一源極/汲極結構230可適用於形成p型鰭狀場效電晶體裝置(比如包含p型磊晶材料)，或改為適用於n型鰭狀場效電晶體裝置(比如包含n型磊晶材料)。p型磊晶材料可包含一或多個矽鍺的磊晶層，其中矽鍺摻雜p型摻質如硼、鍺、銦、及/或其他p型摻質。n型磊晶材料可包含一或多個矽或碳化矽的磊晶層，其中矽或碳化矽可摻雜n型摻質如砷、磷、及/或其他n型摻質。在一些實施例中，可在磊晶成長製程時添加摻質至源材料，以原位摻雜磊晶材料。在一些實施例中，可在進行沉積製程之後進行離子佈植製程，以摻雜磊晶材料。在一些實施例中，接著進行退火製程以活化源極/汲極結構230中的摻質。
在圖16A至16D所示的一些實施例中，內側間隔物222可設置為多種幾何形狀，端視步驟310使介電層216凹陷時採用的蝕刻製程而定。在一些實施例中，方法300可實施等向與非等向蝕刻製程，並調整等向蝕刻量與非等向蝕刻量之間的比例。在一例中，圖16B所示的內側間隔物222對應的上述比例，低 於圖16A所示的內側間隔物222對應的上述比例。在另一例中，圖16C所示的內側間隔物222對應的上述比例，高於圖16B所示的內側間隔物222對應的上述比例。在一些實施例中，可在蝕刻製程時動態改變上述比例以形成不同輪廓。舉例來說，可在蝕刻製程末段減少上述比例，以形成圖16D所示的圓潤化角落，而非圖16B所示的尖銳角落。
在圖1B的方案B中，方法300的步驟320形成源極/汲極結構230於源極/汲極凹陷206中而不形成介電層220，如圖11、12、及15B所示。在此實施例中，方法300實施的磊晶成長製程可與方案A的內容中的上述步驟320大致類似。舉例來說，方法300可實施任何合適的磊晶成長製程，比如前述形成多層堆疊ML的製程。然而在方案B中，步驟320可改變磊晶成長製程的多種條件，使源極/汲極結構230的形成步驟留下氣隙232(見圖15B)於介電層216的露出表面上。換言之，形成源極/汲極結構230於源極/汲極凹陷206中，可封閉氣隙232於磊晶材料與介電層216之間。如此一來，介電層216與氣隙232可一起視作內側間隔物223。
在此實施例中，方法300在相對於源極/汲極凹陷206中露出的通道層如層狀物204a之表面的不同方向中，調整磊晶材料的成長速率以形成氣隙232。值得注意的是，磊晶材料開始選擇性成長於通道層如層狀物204a(包括半導體材料)上，而不成長於介電層216上。圖13係圖12中的裝置200其部分C的放大圖。此實施例考慮到相對於實質上平行於源極/汲極凹陷206之側壁的方向(如方向D2)的磊晶材料之成長速率，改變實質上垂直於源極/汲極凹陷206之側壁的方向(如方向D1)的磊晶材料之成長速率所造成的效果。
如圖13所示，虛線箭頭指的是方向D1與D2，而虛線弧指的是磊晶材料在方向D1中的近似成長前端。在此實施例中，控制磊晶成長製程的多種參數，使方向D1中的成長速率與方向D2中的成長速率不同。如圖14所示，不同方向中的成長速率差異，造成氣隙(或空洞)232形成於介電層216的部分上。在此實 施例中，步驟320可控制磊晶成長製程的參數如溫度、壓力、載氣組成、源極/汲極結構230中的磊晶材料組成、通道層如層狀物204a的露出表面方向(磊晶材料成長其上)、或上述之組合。
在一些實施例中，為了增加方向D1相對於方向D2的成長速率，可在實施沉積製程時降低溫度、降低壓力、及/或存在惰性載氣(如氮氣)，其可單獨或一起減少磊晶材料的表面遷移速率。
在一些實施例中，可控制磊晶材料中的摻質量，以調整每一方向D1與D2的成長速率。對n型磊晶材料而言，可調整相對於碳化矽量的n型摻質量。對p型磊晶材料而言，可調整相對於矽鍺量的p型摻質量。
此外，一些實施例在步驟320的沉積製程時，可大幅改變每一方向D1與方向D2的成長速率，以形成多種幾何形狀的氣隙232(如圖15B與16E至16H所示)。以圖15B為例，若方向D2的成長速率比方向D1的成長速率增加的快，則氣隙232的最終幾何形狀可能圓潤化，比如近似半球形。圖16E至16H為方向D1中的成長速率比方向D2中的成長速率增加的快時，氣隙232的近似幾何形狀。在一些實施例中，若在磊晶材料跨過源極/汲極凹陷206的寬度之前減緩方向D1中的成長速率(但仍高於方向D2中的成長速率)，最終幾何形狀可具有端點(如三角形輪廓，見圖16E與16F)。在一些實施例中，若在磊晶材料跨過源極/汲極凹陷206的寬度之前加速方向D1中的成長速率，最終的幾何形狀將具有鈍角末端(如圖16G與16H所示的矩形輪廓)。在此實施例中，圖16H所示的輪廓在方向D1的成長速率，高於圖16G所示的輪廓在方向D1的成長速率。
如圖17A至18B所示，方法100之後移除虛置閘極堆疊210，以形成閘極溝槽250於頂間隔物212之間。在下述內容中，搭配方法100說明的實施例包含圖17A、18A、與19A所示的內側間隔物222以及圖17B、18B、與19B所示的內側間隔物223。
如圖17A與17B所示，方法100的步驟106形成蝕刻停止層240於源極/汲極結構230上，並形成層間介電層242於蝕刻停止層240上。蝕刻停止層240可包含氮化矽、氮氧化矽、摻雜氧或摻雜碳的氮化矽、其他合適材料、或上述之組合，且其形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、其他合適方法、或上述之組合。層間介電層242可包含氧化矽、低介電常數的介電材料、四乙氧基矽烷的氧化物、摻雜的氧化矽(如硼磷矽酸鹽玻璃、摻雜氟的矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、或類似物)、其他合適的介電材料、或上述之組合。方法100之後可由一或多道化學機械研磨製程平坦化層間介電層242，以露出虛置閘極堆疊210的上表面。之後如圖18A與18B所示，可由任何合適的蝕刻製程如乾蝕刻製程，自裝置200移除虛置閘極堆疊210的至少一些部分，以形成閘極溝槽250。
如圖19A與19B所示，方法100的步驟108接著在露出片狀物或線狀物的製程中，自多層堆疊ML移除非通道層如層狀物204b，以形成開口252於通道層如層狀物204a之間。在此實施例中，方法100選擇性移除非通道層如層狀物204b，而不移除或實質上不移除通道層如層狀物204a。確認非通道層如層狀物204b、通道層如層狀物204a、與介電層216(如內側間隔物222或223的一部分)之間的蝕刻選擇性足夠，以達上述步驟。可由任何合適的蝕刻製程如乾蝕刻、濕蝕刻、反應性離子蝕刻、或上述之組合，選擇性移除非通道層如層狀物204b。在一例中，可進行採用過氧化氫的濕蝕刻製程，以選擇性移除非通道層如層狀物204b(比如含鍺)。在另一例中，可在露出片狀物的製程時實施採用氫氟酸極/或另一含氟蝕刻劑的乾蝕刻製程，以移除非通道層如層狀物204b。
在圖19A所示的一些實施例中，選擇介電層216與220的組成(其一起形成內側間隔物222)，以適應移除非通道層如層狀物204b的蝕刻製程，並維持改善的裝置效能所用的低電容。在此實施例中，由於介電層216與非通道層如層 狀物204b(之後將取代為高介電常數的介電層與金屬閘極260)相鄰，介電層216包含的材料設置為抗蝕刻性高於介電層220，而介電層220包含的材料設置為介電常數低於介電層216。在一些實施例中，介電層216包括的材料之介電常數大於介電層220。舉例來說，介電層216可包含氮化矽、氮氧化矽、碳氮化矽、其他合適的介電材料、或上述之組合，而介電層220可包含氧化矽、碳氧化矽、低介電常數的介電材料、其他合適的介電材料、或上述之組合。在一些實施例中，介電層220的孔隙率(比如空氣含量)大於介電層216。在一些實施例中，頂間隔物212的介電常數亦與介電層216及/或介電層220的介電常數不同。在此實施例中，氣隙232可視作位於介電層216與源極/汲極結構230之間的低介電常數介電層。
如圖20A與20B所示，方法100的步驟110形成高介電常數的介電層與金屬閘極260於閘極溝槽250與開口252中。換言之，高介電常數的介電層與金屬閘極260形成於頂間隔物212之間以及內側間隔物222或223之間。每一高介電常數的介電層與金屬閘極260包括至少一高介電常數的介電層262位於閘極溝槽250與開口252中，以及金屬閘極264位於高介電常數的介電層262上。在此實施例中，對閘極溝槽250中的每一高介電常數的介電層與金屬閘極260而言，高介電常數的介電層262的側壁部分形成於頂間隔物212上，而高介電常數的介電層262的底部形成於最頂部的通道層如層狀物204a上，使高介電常數的介電層262設置為U形。對形成於開口252中的高介電常數的介電層與金屬閘極260而言，高介電常數的介電層262的側壁部分形成於內側間隔物222或223(比如介電層216)上，而高介電常數的介電層262的頂部與底部形成於通道層如層狀物204a上，使通道層如層狀物204a與內側間隔物222或223完全封閉高介電常數的介電層262。
高介電常數的介電層262可包含任何合適的高介電常數的介電材料，比如氧化鉿、氧化鑭、其他合適材料、或上述之組合。在一些實施例中，高介電常數的介電層262包含的介電材料之介電常數，高於介電層216與介電層 220的介電常數。雖然未圖示，金屬閘極264可進一步包含至少一功函數金屬層與位於其上的基體導電層。功函數金屬層可為p型或n型的功函數金屬層。功函數材料的例子包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的功函數材料、或上述之組合。基體導電層可包含銅、鎢、鋁、鈷、釕、其他合適材料、或上述之組合。高介電常數的介電層與金屬閘極260可更包含多個其他層(未圖示)，比如在高介電常數的介電層262與通道層如層狀物204a之間的界面層、蓋層、阻障層、其他合適層、或上述之組合。在一些實施例中，每一高介電常數的介電層與金屬閘極260中包含的材料層數目，取決於通道層如層狀物204a之間的開口252之尺寸。高介電常數的介電層與金屬閘極260的多種層狀物之沉積方法可為任何合適方法，比如化學氧化、熱氧化、原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、其他合適方法、或上述之組合。
圖21A與21B分別顯示圖20A與20B所示的裝置200其部分E之放大圖，以圖示上述方法100形成的結構其多種尺寸細節。如圖21A所示，沿著鰭狀物204的長度方向(如沿著x軸)量測的介電層220的長度d，可為沿著相同方向量測的源極/汲極結構230之長度D的約3%至約15%。在一些實施例中，若長度d小於長度D的約3%，則可忽略介電層220如內側間隔物222的一部分降低高介電常數的介電層與金屬閘極260與源極/汲極結構230之間的寄生電容之效果。在一些實施例中，若長度d大於長度D的約15%，則介電層220不利於減少源極/汲極結構230的尺寸，進而損害裝置200的效能。此外，介電層220沿著源極/汲極結構230的高度(如沿著z軸)的厚度t，可為通道層如層狀物204a之間的高介電常數的介電層與金屬閘極260之厚度T的約80%至約100%(比如近似相同)。在一些實施例中，若厚度t小於厚度T的約80%，則介電層216的部分可能暴露至源極/汲極結構230， 進而使內側間隔物222減少寄生電容的效果下降。在一些實施例中，若厚度t大於厚度T，則源極/汲極結構230的導電性可能受到負面影響，如同長度d太長的前述效應。在一些實施例中，介電層216的厚度t'大於厚度t，並與高介電常數的介電層與金屬閘極260的厚度T實質上類似。
此實施例實施的內側間隔物可包含低介電常數的介電層如介電層220或氣隙如氣隙232，以減少源極/汲極結構230與高介電常數的介電層與金屬閘極260之間的整體寄生電容。在此考量下，介電層220與氣隙232在內側間隔物降低電容的能力上具有類似效果。因此搭配圖21A所示的內側間隔物222說明的上述尺寸與多種效果，亦可用於圖21B所示的內側間隔物223。在此考量下，可沿著鰭狀物204的長度方向與源極/汲極結構230的高度，分別量測氣隙232的最大開口之長度d與厚度t。雖然圖式中的氣隙232為半球形，氣隙232可設置為任何合適的幾何形狀如上述。
之後如圖22A與22B所示，方法100的步驟112對裝置200進行額外製程步驟。舉例來說，方法100可形成源極/汲極接點270於源極/汲極結構230上。每一原籍/汲極接點可包含任何合適的導電材料如鈷、鎢、釕、銅、鋁、鈦、鎳、金、鉑、鈀、其他合適的導電材料、或上述之組合。方法100可經由一系列圖案化與蝕刻製程形成源極/汲極接點孔(或溝槽)於層間介電層242中，接著採用任何合適方法如化學氣相沉積、原子層沉積、物理氣相沉積、電鍍、其他合適製程、或上述之組合沉積導電材料於源極/汲極接點孔中。在一些實施例中，可形成矽化物層(未圖示)於源極/汲極結構230與源極/汲極接點270之間。矽化物層可包含鎳矽化物、鈷矽化物、餌矽化物、鈀矽化物、其他合適矽化物、或上述之組合。可由沉積製程如化學氣相沉積、原子層沉積、物理氣相沉積、或上述之組合，形成矽化物層於裝置200上。舉例來說，可沉積金屬層(如鈦)於源極/汲極結構230上，並退火裝置200使金屬層與源極/汲極結構230的半導體材料反應。之後移除 未反應的金屬層，以保留矽化物層於源極/汲極結構230上。方法100之後可形成額外結構於裝置200上，比如高介電常數的介電層與金屬閘極260上的閘極接點、垂直內連線結構(如通孔)、水平內連線結構(如導電線路)、介電層(如金屬間介電層)、其他合適結構、或上述之組合。
如圖23A與23B所示，裝置200可進一步包含鰭狀物205，其包含通道層如層狀物205a的另一多層堆疊ML於基底鰭狀物205c上。在一些實施例中，鰭狀物205與基板202上的鰭狀物204相鄰。在一些實施例中，鰭狀物204與205設置為提供相反導電型態的全繞式閘極場效電晶體。在此例中，鰭狀物204可摻雜n型摻質如磷、砷、及/或其他n型摻質，而鰭狀物205可摻雜p型摻質如硼及/或其他p型摻質。綜上所述，鰭狀物204可設置以提供p型全繞式閘極場效電晶體，而鰭狀物205可設置以提供n型全繞式閘極場效電晶體。如此處所述，鰭狀物204與205包含的多層堆疊ML可具有不同數目的通道層。舉例來說，鰭狀物204的多層堆疊ML包含的通道層可比鰭狀物205的多層堆疊ML包含的通道層多，如圖23A所示。在其他實施例中，鰭狀物205的多層堆疊ML包含的通道層可比鰭狀物204的多層堆疊ML包含的通道層多，如圖23B所示。
此外，如圖24所示，通道層如層狀物204a的剖面可設置為多種輪廓。在一實施例中，通道層如層狀物204a可具有實質上矩形的剖面輪廓410。在另一實施例中，通道層如層狀物204a可具有實質上圓潤矩形的剖面輪廓420。在又一實施例中，通道層如層狀物204a可具有實質上矩形的剖面輪廓430。在再一實施例中，通道層如層狀物204a可具有實質上圓形的剖面輪廓440。其他合適的輪廓可包含矩形(包含圓潤化的矩形)或三角形(包含圓潤化的三角形)。在輪廓圓潤化的實施例中(比如圓潤的矩形或方形)，應理解圓潤化比例可定義為Lr/Ls，其中Lr指的是圓潤化或弧形部分的長度，而Ls指的是平直部分的長度。在一些例子中，圓潤化比例可介於約15：100至約1：1之間。
本發明的一或多個實施例有利於半導體裝置與其形成方法，但不侷限於此。舉例來說，本發明實施例提供全繞式閘極裝置中的內側間隔物(如內側間隔物222與223)，其具有至少兩個不類似的介電層(如介電層216、介電層220、及/或氣隙232)且其中一者可為空氣。本發明一些實施例的內側間隔物包含第一介電層(如介電層216)位於金屬閘極堆疊(如高介電常數的介電層與金屬閘極260)的部分上，以及第二介電層(如介電層220或氣隙232)位於第一介電層上。第二介電層包含的材料之介電常數可低於第一介電層，且第一介電層包含的材料之抗蝕刻性可高於第二介電層。在一些實施例中，形成兩個介電層的方法實質上不減少最終全繞式閘極裝置的通道長度。綜上所述，本發明實施例的內側間隔物設置為降低金屬閘極堆疊與源極/汲極結構之間的寄生電容，並在閘極置換製程時最小化對內側間隔物的損傷。本發明實施例的方法可簡單整合至形成三維場效電晶體(如全繞式閘極場效電晶體與鰭狀場效電晶體)的現有製程與技術中。
本發明一實施例提供之半導體結構包括多個半導體層的堆疊，位於基板上；多個高介電常數的介電層與金屬閘極結構的堆疊，交錯於半導體層的堆疊之間；介電內側間隔物，位於高介電常數的介電層與金屬閘極結構的每一者之側壁上；以及磊晶的源極/汲極結構，與高介電常數的介電層與金屬閘極結構的堆疊相鄰。在此實施例中，介電內側間隔物包括第一層位於高介電常數的介電層與金屬閘極結構的每一者之側壁上，以及第二層位於第一層上，且第一層與第二層的組成不同。介電內側間隔物的第二層埋置於磊晶的源極/汲極結構中。
在一些實施例中，第一層包括第一介電常數的第一介電材料，第二層包括第二介電常數的第二介電材料，且第二介電常數低於第一介電常數。
在一些實施例中，高介電常數的介電層與金屬閘極結構的每一者 包括閘極介電層圍繞金屬閘極，其中閘極介電層包括第三介電常數的第三介電材料，且第三介電常數大於第一介電常數。
在一些實施例中，第三介電材料含金屬，且第一介電材料與第二介電材料不含金屬。
在一些實施例中，第二層為氣隙。
在一些實施例中，第二層的厚度小於高介電常數的介電層與金屬閘極結構的每一者的厚度。
在一些實施例中，高介電常數的介電層與金屬閘極結構為第一高介電常數的介電層與金屬閘極結構，半導體結構更包括第二高介電常數的介電層與金屬閘極結構位於半導體層的堆疊上，以及閘極間隔物位於第二高介電常數的介電層與金屬閘極結構的側壁上，其中閘極間隔物與第二層的組成不同。
本發明另一實施例提供之半導體結構，包括多個通道層，位於半導體基板上；多個金屬閘極結構，各自位於兩個通道層之間；內側間隔物，位於每一金屬閘極結構的側壁上；源極/汲極結構，與金屬閘極結構相鄰；以及低介電常數的介電結構，位於內側間隔物上，其中低介電常數的介電結構延伸至源極/汲極結構中。
在一些實施例中，內側間隔物與低介電常數的介電結構的組成不同。
在一些實施例中，內側間隔物包括的材料具有第一介電常數，低介電常數的介電結構包括的材料具有第二介電常數，且第二介電常數低於第一介電常數。
在一些實施例中，低介電常數的介電結構之孔隙率大於內側間隔物的孔隙率。
在一些實施例中，低介電常數的介電結構為氣隙。
在一些實施例中，金屬閘極結構的每一者包括閘極介電層圍繞每一通道層，以及金屬閘極位於閘極介電層上。
本發明又一實施例提供之半導體結構的形成方法包括形成結構，其包括虛置閘極堆疊於自半導體基板凸起的鰭狀物上，其中鰭狀物包括交錯的半導體層與犧牲層之多層堆疊；形成凹陷於多層堆疊的源極/汲極區中，以露出半導體層與犧牲層的側壁；形成內側間隔物於犧牲層的側壁上，其中每一內側間隔物包括第一層埋置於犧牲層中，以及第二層位於第一層上；形成磊晶的源極/汲極結構於凹陷中，使內側間隔物的第二層埋置於磊晶的源極/汲極結構中。在一些實施例中，第二層的介電常數低於第一層的介電常數。方法更包括移除虛置閘極堆疊以形成閘極溝槽；在形成磊晶的源極/汲極結構之後，自多層堆疊移除犧牲層，以形成半導體層之間的開口；以及形成高介電常數的介電層與金屬閘極的堆疊於閘極溝槽與開口中。
在一些實施例中，凹陷為第一凹陷，且形成內側間隔物的步驟包括：選擇性移除犧牲層的部分以形成第二凹陷；沉積第一介電材料於犧牲層的側壁上，以形成內側間隔物的第一層並填入第二凹陷；以及自半導體層的側壁移除第一介電材料的部分。
在一些實施例中，形成內側間隔物的步驟更包括：選擇性移除內側間隔物的第一層的部分以形成第三凹陷；沉積第二介電材料於第一層上，以形成內側間隔物的第二層並填入第三凹陷；以及自半導體層的側壁移除多餘的第二介電材料。
在一些實施例中，內側間隔物的第二層為氣隙，且其中形成磊晶的源極/汲極結構之步驟在磊晶成長製程時形成氣隙於內側間隔物的第一層上。
在一些實施例中，形成氣隙的步驟包括相對於第二方向中的磊晶成長製程速率，改變第一方向中的磊晶成長製程速率，且第一方向與第二方向 不同。
在一些實施例中，形成氣隙的方法為控制磊晶成長製程的參數，包括控制溫度、壓力、包括溫度、壓力、載氣、摻度、或上述之組合。
在一些實施例中，形成高介電常數的介電層與金屬閘極的堆疊的步驟包括形成閘極介電層於每一半導體層上，且閘極介電層的組成與內側間隔物的第一層與第二層的組成不同。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
300:方法
302,304,306,308,310,312,314,316,320:步驟

Claims (10)

  1. 一種半導體結構，包括：多個半導體層的堆疊，位於一基板上；一高介電常數的介電層與金屬閘極結構，交錯於該些半導體層的堆疊之間；一介電內側間隔物，位於該高介電常數的介電層與金屬閘極結構的側壁上，其中該介電內側間隔物包括一第一層位於該高介電常數的介電層與金屬閘極結構的側壁上，以及一第二層位於該第一層上，且其中該第一層與該第二層的組成不同；以及一磊晶的源極/汲極結構，與該高介電常數的介電層與金屬閘極結構相鄰，其中該介電內側間隔物的該第二層埋置於該磊晶的源極/汲極結構中，其中該磊晶的源極/汲極結構直接接觸該第一層與該第二層，且該第一層直接接觸該第二層的頂表面及底表面。
  2. 如請求項1之半導體結構，其中該第一層包括第一介電常數的一第一介電材料，該第二層包括第二介電常數的一第二介電材料，且第二介電常數低於第一介電常數。
  3. 如請求項2之半導體結構，其中該高介電常數的介電層與金屬閘極結構包括一閘極介電層圍繞一金屬閘極，其中該閘極介電層包括第三介電常數的一第三介電材料，且第三介電常數大於第一介電常數。
  4. 一種半導體結構，包括：多個通道層，位於一半導體基板上；一金屬閘極結構，位於兩個通道層之間；一內側間隔物，位於該金屬閘極結構的側壁上；一源極/汲極結構，與該金屬閘極結構相鄰；以及一低介電常數的介電結構，埋置於該內側間隔物中，其中該源極/汲極結構 直接接觸該內側間隔物與該低介電常數的介電結構，且該內側間隔物直接接觸該低介電常數的介電結構的頂表面及底表面。
  5. 如請求項4之半導體結構，其中該內側間隔物與該低介電常數的介電結構的組成不同。
  6. 如請求項5之半導體結構，其中該內側間隔物包括的材料具有第一介電常數，該低介電常數的介電結構包括的材料具有第二介電常數，且第二介電常數低於第一介電常數。
  7. 一種半導體結構的形成方法，包括：形成一結構，其包括一虛置閘極堆疊於自一半導體基板凸起的一鰭狀物上，其中該鰭狀物包括交錯的多個半導體層與多個犧牲層之一多層堆疊；形成一凹陷於該多層堆疊的一源極/汲極區中，以露出該些半導體層與該些犧牲層的側壁；形成多個內側間隔物於該些犧牲層的側壁上，其中每一該些內側間隔物包括一第一層埋置於該犧牲層中，以及一第二層位於該第一層上，且其中該第二層的介電常數低於該第一層的介電常數；形成一磊晶的源極/汲極結構於該凹陷中，使該些內側間隔物的該第二層埋置於該磊晶的源極/汲極結構中；移除該虛置閘極堆疊以形成一閘極溝槽；在形成該磊晶的源極/汲極結構之後，自該多層堆疊移除該些犧牲層，以形成該些半導體層之間的多個開口；以及形成一高介電常數的介電層與金屬閘極的堆疊於該閘極溝槽與該些開口中。
  8. 如請求項7之半導體結構的形成方法，其中該凹陷為一第一凹陷，且形成該些內側間隔物的步驟包括： 選擇性移除該些犧牲層的部分以形成多個第二凹陷；沉積一第一介電材料於該些犧牲層的側壁上，以形成該些內側間隔物的第一層並填入該些第二凹陷；以及自該些半導體層的側壁移除該第一介電材料的部分。
  9. 一種半導體結構，包括：多個半導體層的堆疊，位於一基板上；一閘極結構，與該些半導體層的堆疊交錯；一介電內側間隔物，位於該閘極結構的側壁上，其中該介電內側間隔物包括一第一層與一第二層位於該第一層上，且其中該第一層與該第二層的組成不同；以及一磊晶源極/汲極結構，與該閘極結構相鄰，其中該介電內側間隔物的該第二層凸入該磊晶源極/汲極結構，且其中該磊晶源極/汲極結構直接接觸該第一層與該第二層，且該第一層直接接觸該第二層的頂表面及底表面。
  10. 如請求項9之半導體結構，其中該第一層包括第一介電常數的一第一介電材料，該第二層包括第二介電常數的一第二介電材料，且第二介電常數小於第一介電常數。
TW109119246A 2019-06-27 2020-06-09 半導體結構與其形成方法 TWI850395B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962867545P 2019-06-27 2019-06-27
US62/867,545 2019-06-27
US16/847,321 2020-04-13
US16/847,321 US11626505B2 (en) 2019-06-27 2020-04-13 Dielectric inner spacers in multi-gate field-effect transistors

Publications (2)

Publication Number Publication Date
TW202103323A TW202103323A (zh) 2021-01-16
TWI850395B true TWI850395B (zh) 2024-08-01

Family

ID=74044665

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109119246A TWI850395B (zh) 2019-06-27 2020-06-09 半導體結構與其形成方法

Country Status (2)

Country Link
US (1) US11626505B2 (zh)
TW (1) TWI850395B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107907B2 (en) * 2018-10-30 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
CN114765220A (zh) * 2021-01-14 2022-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11854896B2 (en) 2021-03-26 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with S/D bottom isolation and methods of forming the same
US11923409B2 (en) * 2021-03-31 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial structures exposed in airgaps for semiconductor devices
US12382703B2 (en) * 2021-04-09 2025-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer features for nanosheet-based devices
US11955526B2 (en) * 2021-06-15 2024-04-09 International Business Machines Corporation Thick gate oxide device option for nanosheet device
US12363988B2 (en) * 2021-07-09 2025-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Inner spacer features for multi-gate transistors
US12191379B2 (en) * 2021-07-09 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate semiconductor device with inner spacer and fabrication method thereof
US20230027413A1 (en) * 2021-07-21 2023-01-26 International Business Machines Corporation Recovering Top Spacer Width of Nanosheet Device
US20230178598A1 (en) * 2021-12-06 2023-06-08 International Business Machines Corporation Selective dipole layer modulation using two-step inner spacer
US20240071767A1 (en) * 2022-08-24 2024-02-29 Taiwan Semiconductor Manufacturing Co., Ltd. Volume-less Fluorine Incorporation Method
US20240387668A1 (en) * 2023-05-18 2024-11-21 Globalfoundries U.S. Inc. Nanosheet structures with tunable channels and inner sidewall spacers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201830579A (zh) * 2016-11-28 2018-08-16 台灣積體電路製造股份有限公司 半導體裝置結構
US20180315828A1 (en) * 2017-04-28 2018-11-01 International Business Machines Corporation Prevention of extension narrowing in nanosheet field effect transistors
US20180358435A1 (en) * 2017-06-12 2018-12-13 International Business Machines Corporation Self-aligned air gap spacer for nanosheet cmos devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101952119B1 (ko) * 2012-05-24 2019-02-28 삼성전자 주식회사 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법
TWI605592B (zh) * 2012-11-22 2017-11-11 三星電子股份有限公司 在凹處包括一應力件的半導體裝置及其形成方法（二）
KR102315275B1 (ko) * 2015-10-15 2021-10-20 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102435521B1 (ko) * 2016-02-29 2022-08-23 삼성전자주식회사 반도체 소자
CN111106173B (zh) * 2018-10-29 2023-06-06 联华电子股份有限公司 半导体装置及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201830579A (zh) * 2016-11-28 2018-08-16 台灣積體電路製造股份有限公司 半導體裝置結構
US20180315828A1 (en) * 2017-04-28 2018-11-01 International Business Machines Corporation Prevention of extension narrowing in nanosheet field effect transistors
US20180358435A1 (en) * 2017-06-12 2018-12-13 International Business Machines Corporation Self-aligned air gap spacer for nanosheet cmos devices

Also Published As

Publication number Publication date
US20200411667A1 (en) 2020-12-31
US11626505B2 (en) 2023-04-11
TW202103323A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
TWI850395B (zh) 半導體結構與其形成方法
TWI728146B (zh) 半導體裝置與其形成方法
TWI828806B (zh) 半導體裝置與其形成方法
CN112750908B (zh) 在芯轴上具有包括二维材料的沟道区的场效应晶体管
TW202113942A (zh) 半導體結構
TW202036907A (zh) 半導體裝置
TW202025398A (zh) 半導體結構的形成方法
CN110783202A (zh) 半导体结构的制作方法
TW202025494A (zh) 半導體結構
TW202118058A (zh) 半導體裝置
TW202127663A (zh) 半導體裝置
TW202025310A (zh) 半導體裝置的形成方法
TW202123387A (zh) 半導體裝置的製造方法
US11145749B2 (en) Method of fabricating a semiconductor device
TWI805260B (zh) 半導體裝置及其製造方法
TWI783350B (zh) 半導體結構與其形成方法
TWI854640B (zh) 奈米結構場效電晶體及其製造方法
TW202017180A (zh) 積體電路裝置
TW202335062A (zh) 金屬閘極鰭片電極結構及其形成方法
TW202141588A (zh) 半導體結構的形成方法
TW202339012A (zh) 半導體結構及其形成方法
CN112151613A (zh) 半导体结构
TWI886411B (zh) 半導體結構的形成方法
TW202201543A (zh) 半導體裝置
TWI872324B (zh) 半導體裝置及其製造方法