[go: up one dir, main page]

TW202141588A - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TW202141588A
TW202141588A TW110106636A TW110106636A TW202141588A TW 202141588 A TW202141588 A TW 202141588A TW 110106636 A TW110106636 A TW 110106636A TW 110106636 A TW110106636 A TW 110106636A TW 202141588 A TW202141588 A TW 202141588A
Authority
TW
Taiwan
Prior art keywords
layer
silicon
semiconductor
epitaxial
forming
Prior art date
Application number
TW110106636A
Other languages
English (en)
Inventor
旭升 吳
劉昌淼
慧玲 尚
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/953,598 external-priority patent/US11444179B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202141588A publication Critical patent/TW202141588A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/026—Manufacture or treatment of FETs having insulated gates [IGFET] having laterally-coplanar source and drain regions, a gate at the sides of the bulk channel, and both horizontal and vertical current flow
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P14/69215—
    • H10P90/1906—
    • H10W10/181—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H10P14/6308—
    • H10P14/6309—
    • H10P14/6322—
    • H10P30/209—
    • H10P32/1406—
    • H10P32/171—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

半導體結構包括半導體基板；氧化物層，位於半導體基板上；高介電常數的閘極介電層與金屬閘極結構，與半導體層的堆疊交錯；以及磊晶的源極/汲極結構，與高介電常數的閘極介電層與金屬閘極結構相鄰，其中氧化物層定義磊晶的源極/汲極結構的底部。

Description

半導體結構的形成方法
本發明實施例關於隔離結構與其形成方法，其設置以阻擋或消除全繞式閘極場效電晶體中磊晶的源極/汲極結構所產生的漏電流。
半導體產業已經歷快速成長。半導體材料與設計的技術進展，使每一代的半導體裝置比前一代具有更小且更複雜的電路。在積體電路演進中，功能密度(比如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(比如採用的製作製程所能產生的最小構件或線路)縮小而增加。尺寸縮小的製程通常有利於增加產能與降低相關成本。不過這些進展亦增加處理與製造半導體裝置的複雜度。
多閘極電晶體如全繞式閘極場效電晶體已結合製多種記憶體與核心裝置中，以減少積體電路腳位並維持合理的製程容許範圍。雖然形成全繞式閘極場效電晶體的方法通常適用，但無法完全符合所有方面的需求。在一例中，全繞式閘極場效電晶體的重摻雜磊晶的源極/汲極結構之間及/或磊晶的源極/汲極結構與摻雜基板之間可能有漏電流。在另一例中，形成源極/汲極凹陷的製程可能造成最終磊晶的源極/汲極結構之深度變化，而負面地造成漏電流。至少為了上述理由，需要改善形成隔離區於全繞式閘極場效電晶體中的方法，以減少或消除與磊晶的源極/汲極結構相關的漏電流。
本發明一實施例提供半導體結構的形成方法，包括：形成半導體基板，其中半導體基板包括氧化物層埋置其中；形成含有交錯的多個通道層與多個非通道層的多層堆疊於半導體基板上；形成虛置閘極堆疊於多層堆疊上；形成源極/汲極凹陷於多層堆疊中，以露出氧化物層；形成磊晶的源極/汲極結構於源極/汲極凹陷中；自多層堆疊移除非通道層以形成多個開口於通道層之間，其中開口與磊晶的源極/汲極結構相鄰；以及形成高介電常數的閘極介電層與金屬閘極堆疊於通道層之間的開口中並取代虛置閘極堆疊。
本發明另一實施例提供半導體結構的形成方法，包括形成半導體基板，其具有氧化物層埋置其中，形成含交錯的矽層與矽鍺層的多層結構於半導體基板上；形成占位閘極堆疊於多層結構上；形成源極/汲極凹陷於多層結構中，以露出氧化物層；形成源極/汲極結構於源極/汲極凹陷中；以及形成金屬閘極堆疊以取代占位閘極堆疊與多層結構的矽鍺層。在這些實施例中，形成半導體基板的方法包括提供第一半導體層，其中第一半導體層包括矽元素；形成第二半導體層於第一半導體層上，其中第二半導體層包括矽鍺；形成第三半導體層於第二半導體層上，以形成半導體基板，其中第三半導體層包括矽元素；進行佈植製程以摻雜氧至第二半導體層；以及對摻雜的第二半導體層進行退火製程以形成氧化物層。
本發明又一實施例提供半導體結構，其包括半導體基板；氧化物層，位於半導體基板上；高介電常數的閘極介電層與金屬閘極結構，與半導體層的堆疊交錯；以及磊晶的源極/汲極結構，與高介電常數的閘極介電層與金屬閘極結構相鄰，其中氧化物層定義磊晶的源極/汲極結構的底部。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，除非特別說明否則其包含所述數值的+/-10%。舉例來說，用語「約5 nm」包含的尺寸範圍為4.5 nm至5.5 nm。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
就短通道效應(SCE)與驅動能力的控制而言，已證明全繞式閘極場效電晶體優於單閘極裝置如鰭狀場效電晶體。全繞式閘極場效電晶體通常包含多層結構中的通道層堆疊位於半導體基板上，磊晶的源極/汲極結構形成於主動區(如鰭狀物)之上或之中，以及金屬閘極結構交錯於通道層的堆疊之間並夾設於源極/汲極結構之間。在一些例子中，由於磊晶的源極/汲極結構中存在摻質，全繞式閘極場效電晶體可能面臨磊晶的源極/汲極結構之間及/或磊晶的源極/汲極結構與半導體基板(其亦可摻雜以形成井區於其中)之間的高漏電流。此外，形成源極/汲極凹陷的製程可能造成最終磊晶的源極/汲極結構之尺寸(如深度)變異。此外，由於閘極控制不良且全繞式閘極場效電晶體的效能可能劣化，多層結構中最底部的全繞式閘極場效電晶體裝置可能產生高漏電流。本發明實施例提供的介電層(如氧化物層)埋置於半導體基板中，且設置以隔離磊晶的源極/汲極結構，進而最小化或消除全繞式閘極場效電晶體中的漏電流相關的負面問題。
圖1A及1B係本發明多種實施例中，形成半導體的裝置200之方法100與方法300的流程圖。方法100及300僅用於舉例而非侷限本發明實施例至請求項未實際記載處。在方法100及300之前、之中、與之後可提供額外步驟，且方法的額外實施例可置換、省略、或調換一些所述步驟。方法100及300將搭配圖3至14C說明如下，其可為裝置200於方法100及300的中間階段沿著圖2A及2B所示的剖線AA'之剖視圖。裝置200可為處理積體電路或其部分時所製作的中間裝置，其可包含靜態隨機存取記憶體及/或其他邏輯電路、被動構件(如電阻、電容器、或電感)、或主動構件(如全繞式閘極場效電晶體、鰭狀場效電晶體、金氧半場效電晶體、互補式金氧半電晶體、雙極電晶體、高電壓電晶體、高頻電晶體、及/或其他電晶體)。本發明實施例不限於任何具體數目的裝置或裝置區，或任何具體的裝置設置。舉例來說，雖然圖式中的裝置200為三為裝置，本發明實施例亦可提供實施例以用於製作平面裝置。可添加額外結構至裝置200，且裝置200的其他實施例可置換、調整、或省略一些下述結構。
方法100的步驟102形成半導體的基板202'，其包含氧化物層埋置其中。方法100亦形成方法300與圖1B及3至7D所述之多種實施例中的基板202'。
如圖1B及3所示，方法300的步驟302提供半導體層202。半導體層202可包含半導體元素(單一元素)如矽、鍺、及/或其他合適材料；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、及/或其他合適材料；半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、或磷砷化鎵銦；及/或其他合適材料。半導體層202可為具有一致組成的單層材料。在其他實施例中，半導體層202可包含多個材料層，其具有類似或不同的組成以適於製造積體電路裝置。在這些實施例中，半導體層202包含矽元素，且在整個厚度(比如沿著圖示的Z軸)具有一致組成。
在半導體層202包含場效電晶體的一些實施例中，多種摻雜區可位於半導體層202之中或之上。摻雜區可摻雜n型摻質如磷或砷及/或p型摻質如硼或二氟化硼，端示設計需求而定。摻雜區可直接形成於半導體層202上、p型井結構中、n型井結構中、雙井結構中、或隆起結構中。摻雜區的形成方法可為佈植摻質原子、原位摻雜的磊晶成長、及/或其他合適技術。這些例子當然用於例示性的目的而非侷限本發明實施例。方法300之後可自步驟302沿著路徑A、路徑B、或路徑C開始進行製程，且這些路徑之一者可等位地取代為另一者。
如圖1B及4A所示，方法300沿著路徑A進行步驟302至步驟310，可進行氧佈植製程402以形成氧摻雜區202b於半導體層202中。在這些實施例中，形成氧摻雜區202b以將半導體層202分成組成相同的底部區202a與頂部區204a'。頂部區204a'可作為後續形成於基板202'上的多層結構ML之通道層之一(比如最底部的通道層)，如下詳述。在一些實施例中，氧摻雜區202b形成處與半導體層202的上表面隔有距離D1。此實施例並未限制距離D1至任何特定數值，只要距離D1小於距離D2，而距離D2可為半導體層202的總厚度與距離D1之間的差異。換言之，氧摻雜區202b較靠近半導體層202的上表面，而較遠離半導體層202的下表面。在一些例子中，距離D1為約2 nm至約10 nm。
在一些實施例中，為了保護頂部區204a'免於後續製程步驟的影響，方法300在進行氧佈植製程之前可視情況形成保護層203於半導體層202 (如頂部區204a')上。保護層203可為含氧化物層，其形成方法可為合適的沉積製程(如化學氣相沉積、原子層沉積、其他合適製程、或上述之組合)。在其他實施例中，保護層203的形成方法可為氧化頂部區204a'的一部分。綜上所述，對半導體層202含矽元素的實施例而言，保護層203包含氧化矽(如SiOx ，其中1≤x≤2)。在這些實施例中，保護層203為犧牲層，且在進行後續製程步驟之後將移除。
氧佈植製程402的方法可為任何合適方法，比如離子佈植。可調整參數如佈植能量、摻質物種(如氧)的劑量、佈植角度、及/或其他合適參數，以達氧佈植製程402所需的佈植結果。在一些實施例中，可調整多種佈植參數以確保氧摻雜區202b形成於與半導體層202的上表面相隔距離D1處。在一些例子中，佈植能量可為約0.5 keV至約50 keV，而劑量可為約1E13 離子/cm2 至約1E16 離子/cm2 。這些範圍當然只用於例示性的目的，且可依據任何所需的距離D1調整。應理解的是，增加距離D1通常會增加佈植能量。圖4B係氧佈植製程402所產生的半導體層202中的氧摻質輪廓500的圖式，其中氧濃度(縱軸)為隨距頂部區204a'與氧摻雜區202b之間的界面的距離(橫軸)變化的函數，且縱軸與橫軸的交界處為0。氧濃度維持高於0原子/cm3 的距離，可視作氧摻雜區202b的厚度。在一些例子中，氧濃度在界面處大幅減少，且在遠離界面的方向中逐漸減少，如輪廓502所示。在一些例子中，在界面處大幅減少氧濃度之後，氧濃度可先稍微增加(比如增加的程度與峰值濃度相比可忽略)之後減少，如圖4B中的輪廓504所示。
之後如圖5A所示，進行方法300的步驟310至340並進行退火製程404，使氧摻雜區202b的氧原子與半導體層202的組成反應，進而形成氧化物層202c。綜上所述，最終氧化物層202c埋置於半導體層202中，其可一起組成基板202'，如圖5B所示。在這些實施例中，氧化物層202c的厚度D3為約2 nm至約10 nm。在一些實施例中，厚度D3與距離D1 (如圖4所定義的頂部區204a'的厚度)之比例為約0.3至約2.5。若比例低於約0.3 (比如氧化物層202c過薄)，則自具有頂部區204a'作為通道的最底部電晶體阻擋漏電流的能力劣化。若比例高於約2.5 (比如氧化物層202c過厚)，則後續形成的磊晶的源極/汲極結構(如磊晶的源極/汲極結構216)之結晶結構可能混亂，因為與氧化物層202c的重疊過多(如下詳述)。這將劣化裝置效能。
退火製程404可為任何合適的退火方法，比如熱退火、雷射退火、峰值退火、其他合適的退火方法、或上述之組合。依據選擇的具體退火方 法，退火製程404可歷時任何合適的時間。在一例中，若選擇雷射退火法，則退火製程404可歷時奈秒至微秒。在另一例中，若選擇峰值退火，則退火製程404可歷時為秒至秒。在又一例中，若選擇熱退火法，則退火製程404可歷時分鐘至小時。在一些實施例中，增加退火溫度可減少氧化氧摻雜區202b中的矽所需的時間。
在這些實施例中，退火製程404的溫度設置以氧化氧摻雜區202b中的矽。換言之，退火製程404設置以提供足夠能量至氧摻雜區202b中的氧原子，使其自間隙位點移動至結晶位點，進而形成具有至少部分結晶氧化矽(SiOx ，其中1≤x≤2)的氧化物層202c。在這些實施例中，氧化物層202c不具有或實質上不具有鍺(如鍺元素及/或氧化鍺)。在一些實施例中，可在實施退火製程時提供一或多種氣體如氧氣及/或氫氣，以增進結晶位點中的氧原子穩定性。在一些例子中，退火製程404的實施溫度為約1000℃至約1300℃。在進行退火製程404之後，可由合適方法(如採用過氧化氫的濕蝕刻製程)自半導體層202的上表面移除保護層203，如圖5B所示。
在這些實施例中，氧化物層202c埋置於半導體層202中，且與半導體層202的上表面隔有距離D1。在一些實施例中，退火製程404造成氧摻雜區202b中的氧原子垂直擴散。然而值得注意的是，減少距離D1不會明顯影響頂部區204a'的厚度，而一些實施例中的頂部區204a'轉變為多層結構ML的最底部通道層。在這些實施例中，氧化物層202c設置以阻擋任何漏電流存在於裝置200中的重摻雜源極/汲極結構之間，進而減少汲極誘發阻障降低的效應。在一些實施例中，氧化物層202c的阻擋效果取決於氧濃度(見圖4B)，因此較高濃度的氧與較大的阻擋量相關。在這些實施例中，由於氧化物層202c埋置於含矽的半導體層202中，半導體層202中的氧濃度在氧化物層202c與頂部區204a'之間的界面變化最劇烈，如圖4B所示。
在圖1B及6A所示的實施例中，方法300沿著路徑B進行步驟302至步驟320以形成氧摻雜區202b於半導體層202中，且其形成方法與實施氧佈植製程402的步驟310實質上類似。綜上所述，步驟320亦可達圖4B所示的上述氧摻質輪廓400。之後如圖6A所示，在形成氧摻雜區202b之後，方法300的步驟322形成磊晶矽鍺層204b'於半導體層202 (比如形成於基板202')上。若裝置200中包含保護層203，方法300在形成磊晶矽鍺層204b'之前，先由上述的合適方法先移除保護層203。在這些實施例中，磊晶矽鍺層204b'可作為後續行程於基板202'上的多層結構ML之非通道層之一。在一些實施例中，磊晶矽鍺層204b'可保護下方的半導體層202免於後續進行的退火製程404可能造成的熱損傷。磊晶矽鍺層204b'之形成方法可為任何合適的磊晶製程，包含化學氣相沉積技術(比如氣相磊晶、超高真空化學氣相沉積、低壓化學氣相沉積、及/或電漿輔助化學氣相沉積)、分子束磊晶、其他合適的選擇性磊晶成長製程、或上述之組合。磊晶製程可採用含鍺的氣相及/或液相前驅物，其可與下方基板如半導體層202的組成作用。之後如圖6B所示，方法300的步驟340對裝置200進行退火製程404 (如圖5B所示的上述內容)，進而形成氧化物層202c。氧化物層202c的細節如厚度D3以及其與距離D1的相對關係，如圖5B所示的上述內容。在這些實施例中，退火製程404對實質上不含氧的磊晶矽鍺層204b'的組成與結構具有可忽略的效應或無效應。
在圖1B及7A所示的其他實施例中，方法300沿著路徑C進行步驟302至步驟330，以在步驟334進行氧佈植製程402之前形成磊晶矽鍺層206於半導體層202上。磊晶矽鍺層206亦可與磊晶矽鍺層204b'的組成類似，且其形成方法可為圖6A所示的上述任何合適磊晶製程。在這些實施例中，實質上氧化磊晶矽鍺層206以形成氧化物層202c。
如圖7A所示，方法300的步驟332形成磊晶矽層207於磊晶矽鍺層206上，其形成方法可為採用含矽前驅物的任何合適磊晶製程，如圖6A所示的上述內容。在這些實施例中，磊晶矽層207設置為後續形成於基板202'上的多層結構ML的通道層之一。在這些實施例中，磊晶矽層207與頂部區204a'具有實質上相同的組成，比如包含矽元素而不含氧或鍺。然而如圖4A至6B所示，頂部區204a'為半導體層202的一部分，而磊晶矽層207之後成長於半導體層202上並與半導體層202隔有磊晶矽鍺層206。在這些實施例中，磊晶矽層207的厚度D4與距離D1實質上相同，如圖4A定義如上。如圖7A所示，可視情況形成保護層203於磊晶矽層207上或作為磊晶矽層207的一部分，如圖4A所示的上述內容。
如圖7B所示，方法300的步驟334進行氧佈植製程402以摻雜磊晶矽鍺層206，進而形成氧摻雜的矽鍺層206b於半導體層202與磊晶矽層207之間。在這些實施例中，可控制氧佈植製程402 (如圖4A的步驟310之上述詳細內容)，使半導體層202與磊晶矽層207維持未摻雜或實質上未摻雜。如此一來，可依據磊晶矽層207的厚度調整磊晶矽鍺層206的佈植能量，而較厚的磊晶矽層207對應較高的佈植能量。
如圖7C所示，方法300的步驟340對裝置200進行退火製程406，以將氧摻雜的矽鍺層206b轉換成氧化物層206c。在一些實施例中，氧化物層206c的厚度D5與圖5B所示的上述氧化物層202c的厚度D3實質上類似，且厚度D3與上述距離D1之間的比較同樣適用於厚度D5與厚度D4。如此處所提供，半導體層202、氧化物層206c、與磊晶矽層207一起組成基板202'。在這些實施例中，退火製程406可使氧佈植製程402導入的氧原子與磊晶矽鍺層206的組成反映，以產生含矽及/或鍺的一或多種氧化物材料。在這些實施例中，氧化物層206c包含氧化鍺(GeOy ，其中1≤ y≤2)及/或氧化矽(SiOx ，其中1≤x≤2)。退火製程406可實施任何合適的退火方法，比如熱退火、雷射退火、峰值退火、其他合適的退火方法、或上述之組合。依據選擇的特定退火方法，退火製程404可歷時任何合適時間。由於鍺的熔點(約940℃)通常低於矽的熔點(約1412℃)，退火製程406的溫度與時間通常少於只退火矽元素(不含鍺)之退火製程404的溫度與時間。在一些實施例中，以高於鍺熔點的溫度與微秒級的時間之熔融雷射退火實施退火製程406。在這些實施例中，退火製程406設置為對氧摻雜的矽鍺層206b之外的基板202'的部分(比如磊晶矽層207與半導體層202)具有可忽略的效應或無效應。
如圖1A、2A、2B、及8所示，方法100的步驟104形成主動區如鰭狀物204於基板202'上，而基板202'可包含氧化物層202c (如圖5B及6B所示)或氧化物層206c (如圖7D所示)。在這些實施例中，每一鰭狀物204包含基底鰭狀物204c自基板202'凸起，以及交錯的層狀物204a及204b的堆疊(一起視作多層堆疊)位於基底鰭狀物204c上。基底鰭狀物204c的製作方法可採用合適製程，包括光微影與蝕刻製程。光微影製程可包含形成光阻層於基板202'、曝光光阻至一圖案、進行曝光後烘烤製程、與顯影光阻以形成含光阻的遮罩單元(未圖示)。遮罩單元之後可用於蝕刻凹陷至基板202'中，並保留基底鰭狀物204c於基板202'上。蝕刻製程可包含乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程。
多種其他方法的實施例亦適於形成基底鰭狀物204c。舉例來說，基底鰭狀物204c的圖案化方法可採用雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程以沿著犧牲層側部形成間隔物。接著移除犧牲層，而保留的間隔物或芯之後可用於圖案化基底鰭狀物204c。
如圖2A所示，基底鰭狀物204c自基板202'凸起且隔有隔離結構208。隔離結構208可包含氧化矽、氮化矽、氮氧化矽、氟矽酸鹽玻璃、低介電常數的介電材料、及/或其他合適材料。隔離結構208可包含淺溝槽隔離結構。在一實施例中，隔離結構208的形成方法可為形成基底鰭狀物204c時，蝕刻溝槽於基板202'中。接著以沉積製程將上述隔離材料填入溝槽，再進行化學機械平坦化製程。在另一實施例中，隔離結構208的形成方法為沉積介電層如間隔物層於鰭狀物204上，接著使介電層凹陷，因此隔離結構208的上表面低於鰭狀物204的上表面。亦可實施其他隔離結構如場氧化物、局部氧化矽、及/或其他合適結構以作為隔離結構208。在其他實施例中，隔離結構208可包含多層結構，比如具有一或多個熱氧化物襯墊層。隔離結構208的沉積方法可為任何合適方法，比如化學氣相沉積、可流動的化學氣相沉積、旋轉塗佈玻璃、其他合適方法、或上述之組合。
在這些實施例中，如圖2A及8所示的多層結構ML，每一層狀物204a包括半導體材料如矽、鍺、碳化矽、矽鍺、鍺錫、矽鍺錫、碳矽鍺錫、及/或其他合適的半導體材料，而每一層狀物204b為犧牲層，其設置以在後續的製程步驟中移除，如下詳述。在一些實施例中，層狀物204b包括的半導體材料與層狀物204a的半導體材料不同。在此例中，層狀物204a可包含矽元素，而層狀物204b可包含矽鍺。在另一例中，層狀物204a可包含矽元素，而層狀物204b可包含鍺元素。在一些實施例中，層狀物204b包括介電材料如氧化矽、氮化矽、氮氧化矽、及/或其他合適的介電材料。在一些例子中，鰭狀物204可包含總共三至十對的交錯層狀物204a及204b，不過亦可實施其他設置，端視具體的設計需求而定。在這些實施例中，圖5B及6B所示的頂部區204a'、圖7A至7D所示的磊晶矽層207、與多層結構ML的層狀物204a設置為具有實質上相同的組成(如矽元素)。換言之，一些實施例的頂部區204a'與磊晶矽層207可分別作為多層結構ML的一部分。此外，一些實施例的磊晶矽鍺層204b'如圖6A及6B所示，其設置以與層狀物204b具有實質上相同的組成(如矽鍺)，因此亦可作為多層結構ML的一部分。
在這些實施例中，多層結構ML的形成方法包括以一系列磊晶製程交錯成長層狀物204a及204b，且上述磊晶製程的每一者與形成上述磊晶矽鍺層204b'所實施的磊晶製程類似。在一些例子中，層狀物204a及204b可為奈米片、奈米線、或奈米棒。接著進行片狀物(或線狀物)釋放製程，可移除含矽鍺的層狀物204b與磊晶矽鍺層204b' (若包含)，以形成多個開口於層狀物204a (如含矽層)之間。接著形成金屬閘極結構於開口中，以提供全繞式閘極場效電晶體。為了上述理由，層狀物204a之後可視作通道層，而層狀物204b之後可視作非通道層。
如圖2A、2B、及8所示，方法100的步驟106形成含多晶矽的虛置閘極堆疊210 (如占位閘極)於多層結構ML上。在這些實施例中，在形成裝置200的其他構件之後，將虛置閘極堆疊210的部分置換成高介電常數的閘極介電層(比如介電常數大於氧化矽的介電常數如約3.9的介電材料)與金屬閘極堆疊。虛置閘極堆疊210的形成方法可為一系列沉積與圖案化製程。舉例來說，虛置閘極堆疊210的形成方法可為沉積多晶矽層於鰭狀物204上，並進行非等向蝕刻製程(如乾蝕刻製程)以移除多晶矽的部分。在這些實施例中，裝置200更包含界面層209。在沉積多晶矽層之前，可形成界面層209於鰭狀物204上，且其形成方法可為合適方法如熱氧化、化學氧化、其他合適方法、或上述之組合。雖然未圖示，但可形成一或多個硬遮罩層於虛置閘極堆疊210上，以在後續步驟時保護虛置閘極堆疊210免於蝕刻。在移除虛置閘極堆疊210之前，可移除一或多個硬遮罩層以形成金屬閘極結構。
如圖8所示，之後可形成頂部間隔物212於虛置閘極堆疊210的側壁上。頂部間隔物212可為單層結構或多層結構，且可包含氧化矽、氮化矽、碳化矽、氮氧化矽、碳氧化矽、其他合適材料、或上述之組合。頂部間隔物212的每一間隔物層之形成方法可為先沉積介電層於虛置閘極堆疊210上，接著以非等向蝕刻製程(如乾蝕刻製程)移除介電層的部分，並保留介電層的部分於虛置閘極堆疊210的側壁上以作為頂部間隔物212。
如圖9A至9C所示，方法100的步驟108由蝕刻製程408移除多層結構ML的部分以形成源極/汲極凹陷213。如圖9A及9B所示，源極/汲極凹陷213露出氧化物層202c的部分，比如以氧化物層202c定義源極/汲極凹陷213的下表面，而氧化物層202c包含氧化矽，如圖5B及6B所示的詳細內容。類似地，如圖9C所示，源極/汲極凹陷213露出氧化物層206c的部分，比如以氧化物層206c定義源極/汲極凹陷213的下表面，而氧化物層206c至少包含氧化鍺，如圖7D所示的詳細內容。綜上所述，這些實施例之後形成磊晶的源極/汲極結構於源極/汲極凹陷213中，並與氧化物層202c或氧化物層206c的一部分重疊。
在這些實施例中，蝕刻製程408可選擇性移除多層結構ML的部分，而不移除或實質上不移除埋置於基板202'中的氧化物層202c或206c。換言之，控制多層結構ML相對於氧化物層202c或206c的蝕刻選擇性，可設置蝕刻製程408自我停止於氧化物層202c或206c上。在這些實施例中，蝕刻製程408為乾蝕刻製程，其採用的合適蝕刻劑相對於氧化物層202c或氧化物層206c中包含的氧化矽(SiOx ，其中1≤x≤2)及/或氧化鍺(GeOy ，其中1≤y≤2)，能選擇性移除多層結構ML的矽(例如通道層如層狀物204a)與矽鍺(例如非通道層如層狀物204b)。在一些實施例中，乾蝕刻劑微含氯蝕刻劑如氯氣、四氯化矽、三氯化硼、其他含氯氣體、或上述之組合。在一些實施例中，多層結構ML相對於氧化物層202c或206c的蝕刻選擇性為約20:1至約30:1，比如蝕刻製程408移除多層結構ML的速率為移除氧化物層202c或206c的速率之20倍至30倍。在一些實施例中，可調整時間、溫度、壓力、源功率、偏電壓、蝕刻劑流速、及/或其他參數以調整蝕刻製程408。之後可進行清潔製程，以氫氟酸溶液或其他合適溶液清潔源極/汲極凹陷213。
在一些例子中，蝕刻製程408時的蝕刻負載差異會造成源極/汲極凹陷213的深度不一致，並負面地造成全繞式閘極場效電晶體的效能變異。此實施例解決這些問題的方法，係提供氧化物層202c或206c作為蝕刻製程408的停止層，使源極/汲極凹陷213的 深度一致並消除裝置效能的變異。以圖9A為例，源極/汲極凹陷213的深度S1及S2可實質上相同，因為蝕刻製程408止於氧化物層202c。在圖9B及9C所示的實施例中，氧化物層202c與氧化物層206c可分別達到類似效果。
如圖10所示，方法100的步驟110形成內側間隔物214於源極/汲極凹陷213中露出的非通道層如層狀物204b (與磊晶矽鍺層204b'，若存在)的部分上。內側間隔物214可包含任何合適的介電材料，其包含矽、碳、氧、氮、其他元素、或上述之組合。舉例來說，內側間隔物214可包含氮化矽、氧化矽、碳氮化矽、碳氧化矽、氮氧化矽、矽、碳氮氧化矽、低介電常數的介電材料、四乙氧基矽烷的氧化物、摻雜氧化矽(硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、或類似物)、氣體、其他合適的介電材料、或上述之組合。內側間隔物214可各自設置為單層結構或含有此處所述的介電材料之組合的多層結構ML。在一些實施例中，內側間隔物214的組成與頂部間隔物212的組成不同。
方法100亦以一系列蝕刻與沉積製程形成內側間隔物214。舉例來說，形成內側間隔物214的方法可先選擇性移除非通道層如層狀物204b及/或磊晶矽鍺層204b'以形成溝槽(未圖示)，且不移除或實質上不移除通道層如層狀物204a、頂部區204a'、及/或磊晶矽層207的部分。移除非通道層如層狀物204b的方法可為任何合適製程，比如乾蝕刻製程。之後形成一或多個介電層於溝槽中，接著以一或多道蝕刻製程移除(如回蝕刻)沉積於通道層如層狀物204a、頂部區204a'、及/或磊晶矽層207的露出表面上的多餘介電層，進而形成圖10所示的內側間隔物214。一或多個介電層的沉積方法可為任何合適方法，比如原子層沉積、化學氣相沉積、物理氣相沉積、其他合適方法、或上述之組合。
如圖11所示，方法100的步驟112形成磊晶的源極/汲極結構216於每一源極/汲極凹陷213中，使磊晶的源極/汲極結構216與氧化物層202c的一部分(圖14A及14B)或氧化物層206c的一部分(圖14C)重疊。每一磊晶的源極/汲極結構216適於形成p型鰭狀場效電晶體裝置(比如含p型磊晶材料)，或n型鰭狀場效電晶體裝置(比如含n型磊晶材料)。p型磊晶材料可包含一或多個磊晶矽鍺層，其中矽鍺摻雜p型摻質如硼、鍺、銦、及/或其他p型摻質。n型磊晶材料可包含一或多個磊晶矽層或碳化矽層，其中矽或碳化矽摻雜n型摻質如砷、磷、及/或其他n型摻質。在一些實施例中，可進行一或多道磊晶成長製程，以成長磊晶材料於每一源極/汲極凹陷213中。舉例來說，方法100可實施上述的磊晶成長製程，以形成磊晶矽鍺層204b'。在一些實施例中，在磊晶成長製程時可添加摻質至源材料，以原位摻雜磊晶材料。在一些實施例中，在進行沉積製程之後可由離子佈植製程摻雜磊晶材料。在一些實施例中，之後進行退火製程以活化磊晶的源極/汲極結構216中的摻質。
如圖12所示，方法100的步驟114之後移除虛置閘極堆疊210以形成閘極溝槽222於頂部間隔物212之間。在移除虛置閘極堆疊210之前，方法100形成層間介電層220於磊晶的源極/汲極結構216上，其形成方法可為化學氣相沉積、可流動的化學氣相沉積、旋轉塗佈玻璃、其他合適方法、或上述之組合。層間介電層220可包含氧化矽、低介電常數的介電材料、四乙氧基矽烷的氧化物、摻雜氧化矽(如硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、或類似物)、其他合適的介電材料、或上述之組合。在所述實施例中，方法100在形成層間介電層220之前，先形成蝕刻停止層(未圖示)於磊晶的源極/汲極結構216上。蝕刻停止層可包含氮化矽、氮氧化矽、摻雜氧或碳的氮化矽、其他合適材料、或上述之組合，且其形成方法可為化學氣相沉積、物理氣相沉積、原子層沉積、其他合適方法、或上述之組合。方法100之後可由一或多道化學機械平坦化製程平坦化層間介電層220，以露出虛置閘極堆疊210的上表面。之後由任何合適的蝕刻製程如乾蝕刻製程自裝置200移除虛置閘極堆疊210的至少部分，以形成閘極溝槽222。在這些實施例中，在移除虛置閘極堆疊210之後，保留界面層209於多層結構ML上。
如圖13所示，方法100的步驟116接著以片狀物(或線狀物)釋放製程自多層結構ML移除非通道層如層狀物204b及/或磊晶矽鍺層204b'，進而形成開口224於通道層如層狀物204a、頂部區204a'、及/或磊晶矽層207之間。選擇性移除非通道層如層狀物204b及/或磊晶矽鍺層204b'的方法，可為任何合適的蝕刻製程，比如乾蝕刻、濕蝕刻、反應性離子蝕刻、或上述之組合。在一例中，濕蝕刻製程採用氨及/或過氧化氫，以選擇性移除非通道層如層狀物204b及/或磊晶矽鍺層204b'。在另一例中，乾蝕刻製程採用氫氟酸及/或其他氟為主的蝕刻劑如四氟化碳、六氟化硫、二氟甲烷、氟仿、六氟乙烷、其他含氟蝕刻劑、或上述之組合，乙移除非通道層如層狀物204b及/或磊晶矽鍺層204b'。
如圖14A至14C所示的實施例，其分別符合圖9A至9C所示的裝置200。方法100的步驟118形成高介電常數的閘極介電層與金屬閘極堆疊230於閘極溝槽222與開口224中，使高介電常數的閘極介電層與金屬閘極堆疊230夾設於磊晶的源極/汲極結構216之間。這些實施例在置換虛置閘極堆疊210與非通道層如層狀物204b (及/或磊晶矽鍺層204b')為高介電常數的閘極介電層與金屬閘極堆疊230之後，圖14B所示的實施例與圖14A所示的實施例相同或實質上相同，均含有頂部區204a'與氧化物層202c如基板202'的部分。與此相較，圖14C所示的實施例含有磊晶矽層207與氧化物層206c作為基板202'的部分。值得注意的是，這些實施例的氧化物層202c不含或實質上不含鍺，而氧化物層206c至少含有氧化鍺如上所述。此外，這些實施例中的每一磊晶的源極/汲極結構216與氧化物層202c (圖14A及14B)或氧化物層206c (圖14C)重疊的距離為垂直距離S3。在一些實施例中，垂直距離S3與磊晶的源極/汲極結構216之上述深度S1或S2的比例如圖9A所定義如上，可為約0.04至約0.2。若比例小於約0.04 (即重疊過少)，則氧化物層202c或206c阻擋底部漏電流的效果變小。若比例大於約0.2，則磊晶的源極/汲極結構216的底部之結晶結構與最終電性，可能因氧化物層202c或206c中不良的磊晶成長而劣化。
如此處所述，圖14A至14C所示的高介電常數的閘極介電層與金屬閘極堆疊230'設置為形成最底部的全繞式閘極場效電晶體，其於操作裝至時通常維持非主動。在全繞式閘極場效電晶體的片狀物釋放製程時，無法完全移除最底部的非通道層如層狀物204b (或磊晶矽鍺層204b')，則可能造成短接問題。為了消除上述短接問題，磊晶的源極/汲極結構216通常設置以延伸低於高介電常數的閘極介電層與金屬閘極堆疊230'。雖然這些實際方法通常適用，但其可能因閘極控制不良而偶爾產生漏電流於磊晶的源極/汲極結構216之間。為了解決這些缺點與其他缺點，本發明實施例提供的全繞式閘極場效電晶體具有磊晶的源極/汲極結構216以接觸埋置於基板202'中的介電層(如氧化物層202c或氧化物層206c)，進而減少或消除磊晶的源極/汲極結構216之間的漏電流。
每一高介電常數的閘極介電層與金屬閘極堆疊230 (含高介電常數的閘極介電層與金屬閘極堆疊230')包含至少一高介電常數的介電層(未圖示)位於閘極溝槽222與開口224中，以及金屬閘極(未圖示)位於高介電常數的介電層上。高介電常數的介電層可包含任何合適的高介電常數的介電材料，比如氧化鉿、氧化鑭、其他合適材料、或上述之組合。金屬閘極亦可包含至少一功函數金屬層與基體導電層位於其上。功函數金屬層可為p型或n型功函數金屬層。功函數材料的例子包括氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的功函數材料、或上述之組合。基體導電層可包含銅、鎢、鋁、鈷、釕、其他合適材料、或上述之組合。高介電常數的閘極介電層與金屬閘極堆疊230可包含多個其他層(未圖示)，比如界面層、蓋層、阻障層、其他合適層、或上述之組合。在 些實施例中，每一高介電常數的閘極介電層與金屬閘極堆疊230中包含的材料層數目取決於開口224的尺寸。高介電常數的閘極介電層與金屬閘極堆疊230的多種層狀物的沉積方法可為任何合適方法，比如化學氧化、熱氧化、原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、其他合適方法、或上述之組合。
方法100的步驟120之後可對裝置200進行額外製程步驟。舉例來說，方法100可形成源極/汲極接點242於源極/汲極結構216上。每一源極/汲極接點242可包含任何合適的導電材料如鈷、鎢、釕、銅、鋁、鈦、鎳、金、鉑、鈀、其他合適導電材料、或上述之組合。方法100經由一系列圖案化與蝕刻製程，可形成源極/汲極接點孔(或溝槽)於層間介電層220中。接著沉積導電材料於源極/汲極接點孔中，其可採用任何合適方法如化學氣相沉積、原子層沉積、物理氣相沉積、電鍍、其他合適製程、或上述之組合。在一些實施例中，矽化物層(未圖示)形成於源極/汲極結構與源極/汲極接點242之間。矽化物層可包含鎳矽化物、鈷矽化物、鎢矽化物、鉭矽化物、鈦矽化物、鉑矽化物、鉺矽化物、鈀矽化物、其他合適矽化物、或上述之組合。形成矽化物層於裝置200上的方法可為沉積製程如化學氣相沉積、原子層沉積、物理氣相沉積、或上述之組合。方法100之後可形成額外結構於裝置200上，比如蝕刻停止層250位於層間介電層220上、層間介電層252位於蝕刻停止層250上、閘極接點254位於層間介電層252中以接觸高介電常數的閘極介電層與金屬閘極堆疊230、垂直內連線結構(比如通孔，未圖示)、水平內連線結構(如導電線路，未圖示)、額外的金屬間介電層(蝕刻停止層與層間介電層，未圖示)、其他合適結構、或上述之組合。
本發明的一或多個實施例可提供許多優點至半導體裝置與其形成方法，但不限於此。舉例來說，本發明實施例提供隔離結構與其形成方法，其設置以阻擋或消除全繞式閘極場效電晶體中磊晶的源極/汲極結構所產生的漏電流。且全繞式閘極場效電晶體包含半導體(通道)層交錯於金屬閘極結構之間的多層結構ML。在這些實施例中，隔離結構包含氧化物層埋置於半導體基板中。氧化物層可包含氧化矽及/或氧化鍺。在一些實施例中，氧化物層不含鍺。在這些實施例中，磊晶的源極/汲極結構的底部由氧化物層定義並與氧化物層重疊，其相對於多層結構ML的組成具有蝕刻選擇性。本發明實施例的方法可明顯整合至製造全繞式閘極場效電晶體所用的現有製程與技術。
本發明一實施例提供半導體結構的形成方法，包括：形成半導體基板，其中半導體基板包括氧化物層埋置其中；形成含有交錯的多個通道層與多個非通道層的多層堆疊於半導體基板上；形成虛置閘極堆疊於多層堆疊上；形成源極/汲極凹陷於多層堆疊中，以露出氧化物層；形成磊晶的源極/汲極結構於源極/汲極凹陷中；自多層堆疊移除非通道層以形成多個開口於通道層之間，其中開口與磊晶的源極/汲極結構相鄰；以及形成高介電常數的閘極介電層與金屬閘極堆疊於通道層之間的開口中並取代虛置閘極堆疊。
在一些實施例中，形成半導體基板的步驟包括：提供半導體層；形成氧摻雜區於半導體層的上表面下；以及退火氧摻雜區，以形成半導體基板，其含有氧化物層埋置於半導體層中。
在一些實施例中，形成氧摻雜區的步驟包括進行氧佈植製程。
在一些實施例中，退火氧摻雜區的步驟包括進行雷射退火、峰值退火、熱退火、或上述之組合。
在一些實施例中，半導體層包括矽元素，且其中氧化物層包括SiOx ，其中1≤x≤2。
在一些實施例中，氧化物層為第一氧化物層，且方法更包括：在形成氧摻雜區之前，形成第二氧化物層於半導體層的上表面上；以及在退火氧摻雜區之後，移除第二氧化物層。
在一些實施例中，方法更包括在形成氧摻雜區之前，形成矽鍺層於半導體層的上表面上；以及形成矽層於矽鍺層上，使氧摻雜區形成於矽鍺層中，並退火氧摻雜區以將矽鍺層轉換成氧化物層，其中氧化物層含矽、鍺、與氧。
本發明另一實施例提供半導體結構的形成方法，包括形成半導體基板，其具有氧化物層埋置其中，形成含交錯的矽層與矽鍺層的多層結構於半導體基板上；形成占位閘極堆疊於多層結構上；形成源極/汲極凹陷於多層結構中，以露出氧化物層；形成源極/汲極結構於源極/汲極凹陷中；以及形成金屬閘極堆疊以取代占位閘極堆疊與多層結構的矽鍺層。在這些實施例中，形成半導體基板的方法包括提供第一半導體層，其中第一半導體層包括矽元素；形成第二半導體層於第一半導體層上，其中第二半導體層包括矽鍺；形成第三半導體層於第二半導體層上，以形成半導體基板，其中第三半導體層包括矽元素；進行佈植製程以摻雜氧至第二半導體層；以及對摻雜的第二半導體層進行退火製程以形成氧化物層。
在一些實施例中，形成第二與第三半導體層的步驟包括磊晶成長第二半導體層與第三半導體層。
在一些實施例中，退火摻雜的第二半導體層的步驟包括進行熔融雷射退火製程。
在一些實施例中，氧化物層包括氧化鍺、氧化矽、或上述之組合。
在一些實施例中，方法更包括在進行佈植製程之前形成保護層於第三半導體層上，以及在退火摻雜的第二半導體層之後移除保護層。
在一些實施例中，形成保護層的步驟包括氧化第三半導體層以形成氧化矽。
在一些實施例中，退火摻雜的第二半導體層的步驟包括在退火時提供氧及/或氫。
本發明又一實施例提供半導體結構，其包括半導體基板；氧化物層，位於半導體基板上；高介電常數的閘極介電層與金屬閘極結構，與半導體層的堆疊交錯；以及磊晶的源極/汲極結構，與高介電常數的閘極介電層與金屬閘極結構相鄰，其中氧化物層定義磊晶的源極/汲極結構的底部。
在一些實施例中，半導體基板包括矽元素但不含氧，且其中氧化物層包括矽與氧。
在一些實施例中，氧化物層不含鍺。
在一些實施例中，氧化物層更包含鍺。
在一些實施例中，半導體層為第一半導體層，且半導體結構更包括第二半導體層位於氧化物層與高介電常數的閘極介電層與金屬閘極結構的底部之間，其中第一半導體層與第二半導體層的組成相同。
在一些實施例中，第二半導體層與半導體基板的組成相同。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A,B,C:路徑 AA':剖線 ML:多層結構 D1,D2:距離 D3,D4,D5:厚度 S1,S2:深度 S3:垂直距離 100,300:方法 102,104,106,108,110,112,114,116,118,120,302,310, 320,322,330,332,334,340:步驟 200:裝置 202:半導體層 202':基板 202a:底部區 202b:氧摻雜區 202c,206c:氧化物層 203:保護層 204:鰭狀物 204a,204b:層狀物 204a':頂部區 204b',206:磊晶矽鍺層 204c:基底鰭狀物 206b:氧摻雜的矽鍺層 207:磊晶矽層 208:隔離結構 209:界面層 210:虛置閘極堆疊 212:頂部間隔物 213:源極/汲極凹陷 214:內側間隔物 216:源極/汲極結構 220,252:層間介電層 222:閘極溝槽 224:開口 230,230':高介電常數的閘極介電層與金屬閘極堆疊 242:源極/汲極接點 250:蝕刻停止層 254:閘極接點 400,500:氧摻質輪廓 402:氧佈植製程 404,406:退火製程 408:蝕刻製程 502,504:輪廓
圖1A及1B係本發明多種實施例中，製作半導體裝置的方法之流程圖。 圖2A係本發明多種實施例中，半導體裝置的三維透視圖。 圖2B係本發明多種實施例中，圖2A所示的半導體裝置的平面上視圖。 圖3、4A、5A、5B、6A、6B、7A、7B、7C、7D、8、9A、9B、9C、10、11、12、13、14A、14B、及14C係本發明多種實施例中，半導體裝置在圖1A及/或1B所示的方法之中間階段時，沿著圖2A及/或2B所示的剖線AA'的剖視圖。 圖4B係本發明多種實施例中，半導體裝置中的氧濃度輪廓圖。
A,B,C:路徑
300:方法
104,302,310,320,322,330,332,334,340:步驟

Claims (1)

  1. 一種半導體結構的形成方法，包括： 形成一半導體基板，其中該半導體基板包括一氧化物層埋置其中； 形成含有交錯的多個通道層與多個非通道層的一多層堆疊於該半導體基板上； 形成一虛置閘極堆疊於該多層堆疊上； 形成一源極/汲極凹陷於該多層堆疊中，以露出該氧化物層； 形成一磊晶的源極/汲極結構於該源極/汲極凹陷中； 自該多層堆疊移除該些非通道層以形成多個開口於該些通道層之間，其中該些開口與該磊晶的源極/汲極結構相鄰；以及 形成一高介電常數的閘極介電層與金屬閘極堆疊於該些通道層之間的該些開口中並取代該虛置閘極堆疊。
TW110106636A 2020-02-27 2021-02-25 半導體結構的形成方法 TW202141588A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062982430P 2020-02-27 2020-02-27
US62/982,430 2020-02-27
US16/953,598 2020-11-20
US16/953,598 US11444179B2 (en) 2020-02-27 2020-11-20 Isolation structures in multi-gate semiconductor devices and methods of fabricating the same

Publications (1)

Publication Number Publication Date
TW202141588A true TW202141588A (zh) 2021-11-01

Family

ID=76709549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110106636A TW202141588A (zh) 2020-02-27 2021-02-25 半導體結構的形成方法

Country Status (3)

Country Link
US (3) US20220367685A1 (zh)
CN (1) CN113113358A (zh)
TW (1) TW202141588A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI847305B (zh) * 2021-12-30 2024-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113358A (zh) * 2020-02-27 2021-07-13 台湾积体电路制造股份有限公司 半导体结构的形成方法
US12400910B2 (en) * 2022-04-12 2025-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device with monoclinic crystalline metal oxide capping layer
TWI875526B (zh) * 2024-03-18 2025-03-01 鴻海精密工業股份有限公司 半導體裝置與其製作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406748B1 (en) 2015-11-20 2016-08-02 International Business Machines Corporation Perfectly shaped controlled nanowires
US10249739B2 (en) * 2017-03-01 2019-04-02 International Business Machines Corporation Nanosheet MOSFET with partial release and source/drain epitaxy
US10177047B2 (en) 2017-03-01 2019-01-08 International Business Machines Corporation Trench gate first CMOS
US10559656B2 (en) * 2018-05-02 2020-02-11 Globalfoundries Inc. Wrap-all-around contact for nanosheet-FET and method of forming same
US10797163B1 (en) * 2019-04-29 2020-10-06 International Business Machines Corporation Leakage control for gate-all-around field-effect transistor devices
US11444179B2 (en) * 2020-02-27 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures in multi-gate semiconductor devices and methods of fabricating the same
CN113113358A (zh) * 2020-02-27 2021-07-13 台湾积体电路制造股份有限公司 半导体结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI847305B (zh) * 2021-12-30 2024-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US12362273B2 (en) 2021-12-30 2025-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive structures and methods of fabrication thereof

Also Published As

Publication number Publication date
US12349384B2 (en) 2025-07-01
CN113113358A (zh) 2021-07-13
US20220367684A1 (en) 2022-11-17
US11948998B2 (en) 2024-04-02
US20220367685A1 (en) 2022-11-17
US20240250152A1 (en) 2024-07-25

Similar Documents

Publication Publication Date Title
TWI828806B (zh) 半導體裝置與其形成方法
TWI902844B (zh) 半導體裝置與其形成方法
TWI850395B (zh) 半導體結構與其形成方法
TW202113942A (zh) 半導體結構
TW202036907A (zh) 半導體裝置
TW202025494A (zh) 半導體結構
TW202025398A (zh) 半導體結構的形成方法
CN110783202A (zh) 半导体结构的制作方法
TWI831110B (zh) 半導體裝置及其製造方法
TW202127663A (zh) 半導體裝置
TW202141588A (zh) 半導體結構的形成方法
TW202215493A (zh) 半導體裝置及其形成方法
TWI861174B (zh) 半導體裝置與其形成方法
TWI783350B (zh) 半導體結構與其形成方法
TWI847249B (zh) 半導體裝置與其形成方法
US12388021B2 (en) Semiconductor device and method
TW202010044A (zh) 積體電路結構的製作方法
TW202002163A (zh) 製作積體電路結構的方法
TW202240678A (zh) 半導體結構的形成方法
TWI886411B (zh) 半導體結構的形成方法
CN112151613A (zh) 半导体结构
CN114038802A (zh) 半导体装置的形成方法
TWI822111B (zh) 半導體裝置與其形成方法
CN113471075B (zh) 半导体器件及其形成方法
TWI442511B (zh) 半導體裝置中之分層形成