TWI849505B

TWI849505B - 氮化鎵功率元件

Info

Publication number: TWI849505B
Application number: TW111134677A
Authority: TW
Inventors: 王祥駿; 劉家豪; 黃崇榕; 邱昭瑋; 何焱騰
Original assignee: 瑞礱科技股份有限公司
Priority date: 2022-09-14
Filing date: 2022-09-14
Publication date: 2024-07-21
Also published as: TW202412306A

Abstract

一種氮化鎵功率元件，包含介質基板、介質基板上依序設置有過渡層、緩衝層、通道層、障壁層，以及閘極堆疊。介質基板包含矽基板以及形成於矽基板上的3C-SiC層。緩衝層包含經摻雜的氮化鎵材料，通道層包含氮化鎵材料。二維電氣子(2DEG)通道形成在通道層與障壁層之間。閘極堆疊包含設置在障壁層上的p型氮化鎵層、設置在p型氮化鎵層的蓋帽層，以及設置在蓋帽層上的閘極電極。蓋帽層包含Al _xGa _1-xN，其中x介於0.18至0.24之間。

Description

氮化鎵功率元件

本發明是關於一種氮化鎵功率元件。

III族氮化物材料，如氮化鎵(GaN)係已受到注目用於製造功率電晶體的寬能帶間隙材料。使用氮化鎵製造之功率裝置，相較於矽基電力裝置，將達成更快速的切換速度、更少的能量耗損以及更大的阻遏電壓。

然而，III族氮化物材料與矽基板的結合並非沒有挑戰。III族氮化物材料與矽基板之間在熱膨脹係數值與晶格間距上存有相當大的差異。這些參數中的不匹配將造成在矽基板上之III族氮化物層帶有較高的機械應力值。假如應力太高，基板將明顯地彎曲，而且所沈積薄膜會出現裂痕而影響成品的良率。

本發明之一實施方式提供了一種氮化鎵功率元件，包含介質基板、設置於介質基板上的過渡層、設置於過渡層上的緩衝層、設置於緩衝層上的通道層、設置於通道層上的障壁層，以及設置在障壁層上的閘極堆疊。介質基板包含矽基板以及形成於矽基板上的3C-SiC層。緩衝層包含經摻雜的氮化鎵材料，通道層包含氮化鎵材料。二維電氣子(2DEG)通道形成在通道層與障壁層之間。閘極堆疊包含設置在障壁層上的p型氮化鎵層、設置在p型氮化鎵層的蓋帽層，以及設置在蓋帽層上的閘極電極。蓋帽層包含Al _xGa _1-xN，其中x介於0.18至0.24之間。

在一些實施例中，障壁層包含Al _yGa _1-yN，其中y的值小於0.3。

在一些實施例中，閘極堆疊更包含設置於障壁層與p型氮化鎵層之間的蝕刻停止層。

在一些實施例中，閘極電極的寬度小於蓋帽層的寬度。

在一些實施例中，氮化鎵功率元件更包含分別設置於閘極堆疊的兩側的汲極電極與源極電極，其中汲極電極與閘極堆疊之間的間距大於源極電極與閘極堆疊之間的間距。

在一些實施例中，氮化鎵功率元件更包含分別設置於閘極堆疊的兩側的汲極電極與源極電極，其中汲極電極與源極電極分別包含經n型重摻雜的金屬。

在一些實施例中，氮化鎵功率元件更包含設置於障壁層與2DEG通道之間的加強層，其中加強層包含氮化鋁。

在一些實施例中，緩衝層包含有碳或是鐵的雜質。

在一些實施例中，p型氮化鎵層的摻雜濃度為10 ¹⁹cm ^-3~10 ²⁰cm ^-3之間，p型氮化鎵層的活化率在1%~3%之間。

在一些實施例中，p型氮化鎵層的厚度為70nm~100nm，蓋帽層的厚度為5nm~15nm。

本發明之氮化鎵功率元件採用矽基板上形成碳化矽層作為介質基板，可以減少後續磊晶成長的氮化鎵材料與介質基板之晶格不匹配的問題並兼具取得成本較為低廉以及具有較低的阻值之優勢。此外，本發明之氮化鎵功率元件選用Al _xGa _1-xN作為蓋帽層之材料，其中x介於0.18至0.24之間。蓋帽層之材料具有寬能隙，藉此可以有效抑制電洞注入，有助於增強通道層的電子注入，達到提升閘極可靠度的目的。

以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。

由於傳統的氮化鎵功率元件直接製作在矽基板上容易出現因熱膨脹係數差距過大或是因晶格不匹配而導致種種問題，而若是將氮化鎵功率元件直接製作在其他類型的基板，則因為這些基板取得不易而導致成本增加。

本發明之一實施方式所提供的氮化鎵功率元件藉由在矽基板上預製作碳化矽層，可以提升工作溫度，熱傳導、更重要的是可以與氮化鎵材料層晶格匹配提升氮化鎵功率元件的工作效率，且可以整合於現行的製程中，不會過度增加生產成本。

參照第1圖至第10圖，其分別為本發明之一實施方式的氮化鎵功率元件於不同製作階段的示意圖。首先，如第1圖所示，製作介質基板100，包含在矽基板110上形成碳化矽層120。在一些實施例中，可以透過適合的沉積製程，例如有機金屬化學氣相沉積法 (Metal-organic Chemical Vapor Deposition，MOCVD)將碳化矽層120形成在矽基板110上。較佳地，碳化矽層120為具有立方相閃鋅礦結構的結晶型態(下稱3C-SiC)，相較於其他的結晶型態的碳化矽，3C-SiC具有製作成本較為低廉的優點。由於介質基板100是元件後續製作磊晶層的載體，對工作表現性能的影響較大，綜合考慮成本、與磊晶層的晶格匹配度、熱導率和大尺寸晶圓獲取的難易程度等因素之後，以矽基板110上形成碳化矽層120所取得的介質基板100具有極大的優勢。

接著，參照第2圖，在介質基板100上依序製作至少一過渡(transition)層130，過渡層130在一些實施例中又被稱為是成核(nucleation)層。由於介質基板100與後續磊晶成長的III族氮化物層之間仍存在有些許晶格不匹配問題，如碳化矽與氮化鎵間晶格失配率為3.5%，故需要引入一定厚度的過渡層130來減少該失配引起的介面張力。

過渡層130對於減少介面失配、缺陷或陷阱效應引起的電流崩塌、降低靜態電流洩漏及射頻傳導和改善射頻性能有重要作用。一般來說，過渡層130的材料可以是AlGaN或是AlN，過渡層130的厚度約為10 nm ~100nm。

待過渡層130製作完成之後，接著在過渡層130上接著磊晶成長緩衝(buffer)層140。緩衝層140藉由層與組成物的適當組合，將熱膨脹係數及晶格常數從接近介質基板100的值轉變到接近所欲之頂部晶態薄膜的值，以得到低機械應力與良好結晶品質的最終結構。緩衝層140可以為具有高阻性的薄膜，用以降低背景載流子濃度以減小緩衝層140陷阱效應引起的汲極電流崩塌。在一些實施例中，緩衝層140可以為非故意摻雜(unintentionally doped)的半絕緣材料，例如含有碳(C)或是鐵(Fe)的雜質的氮化鎵材料層，緩衝層140的厚度可以為1µm~6µm。

待緩衝層140製作完成之後，接著在緩衝層140上接著依序磊晶成長通道(channel)層150、加強(spike)層160以及障壁(barrier)層170。在障壁層170與緩衝層140的界面下方一些的位置形成二維電子氣體 (2DEG) 通道152。2DEG通道152係在障壁層170下方、平行於介質基板100的非常薄體積區域，其中當施加電壓時，電子流將流動。通道層150可於形成障壁層170前沈積於緩衝層140上。此通道層150可被最佳化以正面地影響2DEG通道152之特性。

通道層150用於分隔摻雜的障壁層170與緩衝層140間的異質結，減少摻雜的障壁層170離子散射對通道中2DEG通道152遷移率和濃度的影響。通道層150的厚度越大對降低散射的作用越明顯，但同時也會限制電子到通道中，降低了電子濃度。在一些實施例中，通道層150的材料為氮化鎵，通道層150的厚度約為50 nm-300nm。在一些實施例中，緩衝層140的阻值大於通道層150的阻值。

障壁層170為閘極肖特基接觸提供一定的障壁高度。考量到障壁層170與通道層150之間的晶格匹配性，障壁層170的材料可以為摻雜鋁的氮化鎵，即Al _yGa _1-yN，其中y的值小於0.3，以減少對磊晶應力的影響，避免產生不好的缺陷，如DX中心。

雖然較薄的障壁層170電場強度更大，但是相對地電流崩塌會更嚴重，飽和輸出功率更低，而較厚的障壁層170會增大寄生效應，降低小信號增益特性。故需要折衷考慮障壁層170之厚度對元件特性的影響，故障壁層170的厚度不超過30nm。

加強層160設置在通道層150與障壁層170之間，能提高通道的電子濃度和改善直流/高頻特性。在一些實施例中，加強層160的材料可以為氮化鋁，加強層160的厚度約為1nm~3nm。

接著，如第3圖所示，在障壁層170上繼續形成蝕刻停止層180、p型氮化鎵材料層190以及蓋帽(cap)材料層200。由於在使用p型氮化鎵材料的功率元件中，對於p型氮化鎵材料層190的蝕刻深度控制不易，因此在p型氮化鎵材料層190與障壁層170之間進一步設置蝕刻停止層180，以利於加強p型氮化鎵材料層190與障壁層170之間的蝕刻選擇比。於一些實施例中，蝕刻停止層180的材料可以為氮化鋁，蝕刻停止層180的厚度約為1nm~2nm。

p型氮化鎵材料層190與2DEG通道152之間形成p-n空乏區來關閉通道，形成常關型元件。由於是運用p-n空乏區作為元件開關，因此，p型氮化鎵材料層190較佳地為具有低導通電阻。在一些實施例中，p型氮化鎵材料層190磊晶時的摻雜濃度為約在10 ¹⁹cm ^-3~10 ²⁰cm ^-3之間，p型氮化鎵材料層190的活化率約在1%~3%之間，p型氮化鎵材料層190的厚度約為70 nm ~100nm。

蓋帽材料層200則是具有寬能隙的材料，藉此可以有效抑制電洞注入，達到提升閘極可靠度的目的。在一些實施例中，蓋帽材料層200可以為摻雜鋁的氮化鎵，即Al _xGa _1-xN，其中x的值設定在0.18至0.24之間，而蓋帽材料層200的厚度約在5nm~15nm之間。隨著蓋帽材料層200的鋁的濃度降低，元件的閾值電壓(threshold voltage，V _TH)會往正向偏移，並且伴隨著較低的元件電流。

接著，參照第4圖，蝕刻蓋帽材料層200以得到蓋帽層200’並定義出閘極區域。於一些實施例中，蝕刻蓋帽材料層200可以透過乾式蝕刻的方式進行，舉例而言，蝕刻蓋帽材料層200的方式可以為感應耦合式電漿蝕刻 (inductive couple plasma，ICP)，並且使用的蝕刻氣體可以包含Cl ₂/BCl ₃。

接著，參照第5圖，以蓋帽層200’作為遮罩，繼續蝕刻p型氮化鎵材料層190至蝕刻停止層180，以移除閘極區域以外的p型氮化鎵材料層190而將2DEG通道152重新釋放，蓋帽層200’所遮住的p型氮化鎵層190’以及蝕刻停止層180’則是被保留下來。在一些實施例中，蝕刻p型氮化鎵材料層190的方式可以為感應耦合式電漿蝕刻，並且使用的蝕刻氣體可以包含Cl ₂/BCl ₃/SF ₆。在一些實施例中，閘極區域以外的蝕刻停止層180也會被完全地移除。

接著，參照第6圖，在通道層150、加強層160與障壁層170中製作隔離區210，以截斷元件之間的2DEG通道152的流動，用以作為元件之間的隔離。在一些實施例中，隔離區210可以藉由在通道層150、加強層160與障壁層170中使用含鈍氣離子(如氬離子)的電漿進行離子植入的方式製作。

接著，如第7圖所示，在蓋帽層200’、殘留的p型氮化鎵層190’以及殘留的蝕刻停止層180’兩側的預定位置製作源極電極220與汲極電極230，其中源極電極220與汲極電極230位在相鄰的兩隔離區210之間。源極電極220與汲極電極230可以透過如電子束蒸鍍(E-beam evaporator)的技術，使用電子束照射的方式加熱材料至材料蒸發，而讓材料附著於基材表面上。在一些實施例中，以電子束蒸鍍沉積材料於基材表面時，可以搭配遮罩使用，以讓材料僅沉積在源極電極220與汲極電極230的預定位置。

在一些實施例中，待材料沉積在源極電極220與汲極電極230的預定位置之後，可以接著進行快速熱退火(rapid thermal annealing，RTA)，以激活半導體材料中的摻雜元素，讓源極電極220與汲極電極230與下方的障壁層170間形成歐姆接觸。在一些實施例中，快速熱退火的製程約以攝氏875度的溫度執行約30秒。

接著，如第8圖所示，以電子束蒸鍍的技術將閘極電極240沉積在蓋帽層200’上，其中以電子束蒸鍍沉積材料時，可以搭配遮罩使用，以讓材料僅沉積在蓋帽層200’上的預定位置。閘極電極240與蓋帽層200’之間形成蕭特基勢壘。在一些實施例中，閘極電極240的寬度w1為小於蓋帽層200’的寬度w2。

在一些實施例中，閘極電極240作為蕭特基接觸，其通常採用鎳/金(Ni/Au)或是鉑/金(Pt/Au)的金屬材料堆疊，這些金屬材料具有較高的功函數，可以抑制閘極洩漏電流。在一些其他的實施例中，閘極電極240也可以是凹型或T型等結構，以減少寄生效應，降低元件垂直方向上的深寬比，進而降低短通道效應、提高元件的射頻特性。在一些實施例中，閘極電極240、蓋帽層200’、p型氮化鎵層190’以及蝕刻停止層180’可以被合稱為閘極堆疊。

源極電極220與汲極電極230作為歐姆接觸，其通常採用鈦/鋁(Ti/Al)或鈦/鋁/鈦/金(Ti/Al/Ti/Au)等多層金屬材料的堆疊。並且，在一些實施例中可以進一步對源極電極220與汲極電極230進行n型重摻雜，以減少歐姆接觸的電阻。在一些實施例中，為了改善擊穿特性，閘極電極240與汲極電極230之間的間距d1可以比閘極電極240與源極電極220之間的間距d2更遠。

參照第9圖，在第8圖所完成的結構上進行鈍化處理，以形成鈍化(passivation)層250於其上。鈍化層250可以透過沉積的方式將絕緣材料沉積於如第8圖所示的結構上。舉例而言，鈍化層250可以透過電漿強化化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)製作，而鈍化層250的材料可以為二氧化矽及/或氮化矽。

鈍化層250為設置以保護元件免於受到環境水氧的損害，並且，鈍化層250可以減少汲極電流崩塌，並且維持2DEG通道152的極化特性。鈍化層250同時也能減少閘極洩漏電流、增強源極/汲極歐姆接觸和擊穿電壓。在經過鈍化處理後，2DEG通道152的電子濃度約有20%的提升。

最後，如第10圖所示，在鈍化層250上製作開口252，以局部露出閘極電極240、汲極電極230與源極電極220。此些露出的閘極電極240、汲極電極230與源極電極220的部分可以作為量測元件特性時的探針接觸區。在一些實施例中，在鈍化層250上製作開口252的步驟可以透過反應離子蝕刻(reactive-ion etching，RIE)形成，其所使用的反應氣體包含CF ₄/O ₂/Ar。

至此，便得到氮化鎵功率元件300，鈍化層250覆蓋在蓋帽層200’、殘留的p型氮化鎵層190’以及殘留的蝕刻停止層180’ 的側壁。鈍化層250覆蓋閘極電極240、汲極電極230與源極電極220的側壁以及部分的上表面，鈍化層250更覆蓋在隔離區210的上表面以及覆蓋在未被閘極電極240、汲極電極230與源極電極220遮住的障壁層170的上表面。

本發明之氮化鎵功率元件300採用矽基板110上形成碳化矽層120作為介質基板100，其中碳化矽層120為不具有偏轉角的單晶3C-SiC結構，例如碳化矽層120的法線方向與[0001]晶向之間的夾角為小於正負0.2度。相較於單純使用矽基板，可以減少後續磊晶成長的氮化鎵材料與介質基板100之晶格不匹配的問題；相較於單純使用碳化矽基板，則具有取得成本較為低廉以及具有較低的阻值之優勢。

此外，本發明之氮化鎵功率元件300選用Al _xGa _1-xN作為蓋帽層200’之材料，其中x介於0.18至0.24之間。蓋帽層200’之材料具有寬能隙，藉此可以有效抑制電洞注入，有助於增強通道層的電子注入，達到提升閘極可靠度的目的。

請同時參照第10圖以及第11圖至第13圖，其中第11圖至第13圖分別繪示本發明之氮化鎵功率元件中之閘極區域的不同實施例的能帶示意圖。當閘極電壓超出閾值電壓(V _TH)時，金屬允許電洞在蓋帽層200’與通道層150之間側向流動。在對氮化鎵功率元件所施加的V _GSQ介於1V至5V的情況下，如第11圖所示，電洞會聚積在蓋帽層200’與p型氮化鎵層190’之間的AlGaN/p-GaN介面，或是被捕捉在p型氮化鎵層190’與障壁層170之間的p-GaN/AlGaN介面中，這種現象有益於臨時性地增加2DEG通道152的密度，並且導致閾值電壓負向偏移(negative shift)。

在對氮化鎵功率元件所施加的V _GSQ介於5V至15V的情況下，如第12圖所示，閾值電壓會正向偏移(positive shift)。這種現象可能是因為注入電子被p型氮化鎵層190’與障壁層170之間的p-GaN/AlGaN電子陷阱介面捕捉所導致。

在對氮化鎵功率元件所施加的V _GSQ大於15V的情況下，如第13圖所示，開啟電洞注入(hole injection)，電洞會被注入至p型氮化鎵層190’與障壁層170之間的p-GaN/AlGaN介面而與被捕捉的電子再次結合，使得閾值電壓的偏移再次反轉。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:介質基板 110:矽基板 120:碳化矽層 130:過渡層 140:緩衝層 150:通道層 152:2DEG通道 160:加強層 170:障壁層 180:蝕刻停止層 180’:蝕刻停止層 190:p型氮化鎵材料層 190’:p型氮化鎵層 200:蓋帽材料層 200’:蓋帽層 210:隔離區 220:源極電極 230:汲極電極 240:閘極電極 250:鈍化層 252:開口 300:氮化鎵功率元件 w1,w2:寬度 d1,d2:間距

為讓本發明之目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：第1圖至第10圖分別為本發明之一實施方式的氮化鎵功率元件於不同製作階段的示意圖。第11圖至第13圖分別繪示本發明之氮化鎵功率元件中之閘極區域的不同實施例的能帶示意圖。

100:介質基板

110:矽基板

120:碳化矽層

130:過渡層

140:緩衝層

150:通道層

152:2DEG

160:加強層

170:障壁層

180’:蝕刻停止層

190’:p型氮化鎵層

200’:蓋帽層

210:隔離區

220:源極電極

230:汲極電極

240:閘極電極

250:鈍化層

252:開口

300:氮化鎵功率元件

Claims

一種氮化鎵功率元件，包含：一介質基板，包含：一矽基板；以及一立方相碳化矽(cubic silicon carbide，3C-SiC)層，形成於該矽基板上；一過渡層，設置於該介質基板上；一緩衝層，設置於該過渡層上，該緩衝層包含經摻雜的氮化鎵材料；一通道層，設置於該緩衝層上，該通道層包含氮化鎵材料；一障壁層，設置於該通道層上，以在該通道層與該障壁層之間形成一二維電氣子(2DEG)通道；一閘極堆疊，設置在該障壁層上，該閘極堆疊包含：一p型氮化鎵層，設置在該障壁層上；一蓋帽層，設置在該p型氮化鎵層上，其中該蓋帽層包含Al_xGa_1-xN，其中x介於0.18至0.24之間；以及一閘極電極，設置在該蓋帽層上；以及一汲極電極與一源極電極，分別設置於該閘極堆疊的兩側，其中該汲極電極與該源極電極分別包含經n型重摻雜的金屬。
如請求項1所述之氮化鎵功率元件，其中該障壁層包含Al_yGa_1-yN，其中y的值小於0.3。
如請求項1所述之氮化鎵功率元件，其中該閘極堆疊更包含一蝕刻停止層，設置於該障壁層與該p型氮化鎵層之間。
如請求項1所述之氮化鎵功率元件，其中該閘極電極的寬度小於該蓋帽層的寬度。
如請求項1所述之氮化鎵功率元件，其中該汲極電極與該閘極堆疊之間的間距大於該源極電極與該閘極堆疊之間的間距。
如請求項1所述之氮化鎵功率元件，更包含一加強層，設置於該障壁層與該2DEG通道之間，其中該加強層包含氮化鋁。
如請求項1所述之氮化鎵功率元件，其中該緩衝層包含有碳或是鐵的雜質。
如請求項1所述之氮化鎵功率元件，其中該p型氮化鎵層的摻雜濃度為10¹⁹cm^-3~10²⁰cm^-3之間，該p型氮化鎵層的活化率在1%~3%之間。
如請求項1所述之氮化鎵功率元件，其中該p型氮化鎵層的厚度為70nm~100nm，該蓋帽層的厚度為5nm~15nm。