TWI846771B

TWI846771B - 半導體裝置以及製造半導體裝置的方法

Info

Publication number: TWI846771B
Application number: TW108143923A
Authority: TW
Inventors: 歐瑟門; 李瓊延; 李相鉉; 申民哲
Original assignee: 新加坡商安靠科技新加坡控股私人有限公司
Priority date: 2018-12-04
Filing date: 2019-12-02
Publication date: 2024-07-01
Also published as: TW202038399A; KR20250001968A; US20200176345A1; US20210111085A1; US20230260863A1; US12278154B2; US11664289B2; TWI877023B; KR20200067761A; CN111276445B; CN111276445A; KR102737355B1; CN120497208A; US10818569B2; TW202437487A

Abstract

在一個實例中，一種半導體封裝包括：具有頂部表面和底部表面的基板、安裝在所述基板的所述頂部表面上且耦接到所述基板的所述底部表面上的一個或多個互連件的電子裝置、在所述電子裝置上方的封蓋、圍繞所述封蓋的週邊的殼體，以及在所述封蓋和所述殼體與所述基板之間的囊封物。

Description

半導體裝置以及製造半導體裝置的方法

本發明大體上涉及電子裝置，且更明確地說涉及半導體裝置和製造半導體裝置的方法。

先前的半導體封裝和形成半導體封裝的方法是不適當的，例如，導致成本過量、可靠性降低、性能相對低或封裝尺寸過大。通過比較此類方法與本發明並參考圖式，所屬領域的技術人員將顯而易見常規和傳統方法的其它限制和缺點。

本發明的一態樣為一種半導體封裝，其包括：基板，其具有頂部表面和底部表面；電子裝置，其在所述基板的所述頂部表面上且耦接到所述基板的所述底部表面上的一個或多個互連件；封蓋，其在所述電子裝置上方；殼體，其圍繞所述封蓋的週邊；以及囊封物，其在所述封蓋與所述基板之間和所述殼體與所述基板之間。

在所述態樣的半導體封裝中，所述封蓋在所述基板的相當大部分上方。所述封蓋具有四個側面，且所述殼體覆蓋所有四個側面或者幾乎覆蓋所有四個側面。所述囊封物的表面與所述基板的表面和所述殼體的一個或多個表面共平面。所述態樣的半導體封裝進一步包括在所述封蓋與所述電子裝置之間的黏著材料。所述態樣的半導體封裝進一步包括在所述封蓋與所述電子裝置之間的熱介面材料。在所述態樣的半導體封裝中，所述封蓋包括大體上平坦的熱輻射部件。所述封蓋包括導熱金屬。所述封蓋的頂部表面與所述殼體的頂部表面共平面，其中所述封蓋的所述頂部表面是暴露的。所述殼體在所述封蓋上方，其中所述封蓋並不是暴露的。

本發明的另一態樣為一種形成半導體封裝的方法，所述方法包括：將兩個或更多個半導體晶粒安置在基板的頂部表面上；在所述基板的所述頂部表面上的所述半導體晶粒之間形成囊封物；將封蓋陣列附接在所述兩個或更多個半導體晶粒上方，其中所述封蓋陣列中的封蓋在所述半導體晶粒中的一個上方，其中所述封蓋陣列包含圍繞所述封蓋陣列中的每一個的週邊的殼體；將兩個或更多個互連件附接到所述基板的底部表面以經由所述基板將所述半導體晶粒電耦接到所述互連件，以形成所述兩個或更多個半導體晶粒的子組合件；以及將所述子組合件單粒化切割成個別半導體封裝，其中封蓋在半導體晶粒和所述基板的相當大部分上方，且所述囊封物的一個或多個表面與所述基板的一個或多個表面和所述殼體的一個或多個表面共平面。

在所述態樣的方法中，將所述封蓋陣列附接在所述兩個或更多個半導體晶粒上方包含在所述封蓋陣列與所述對應半導體晶粒之間施加熱介面材料。所述單粒化切割包括透過所述殼體在所述封蓋陣列中的所述封蓋之間進行鋸割。所述形成是在將所述封蓋陣列附接到所述兩個或更多個半導體晶粒上方之前執行。所述形成是在將所述封蓋陣列附接到所述兩個或更多個半導體晶粒上方之後執行。

本發明的又一態樣為一種形成半導體封裝的方法，所述方法包括：將封蓋陣列附接到具有兩個或更多個半導體晶粒的基板條上，其中所述封蓋陣列中的封蓋在所述基板條的半導體晶粒上方，且其中所述封蓋陣列包含圍繞所述封蓋中的每一個的週邊的殼體；在所述兩個或更多個半導體晶粒之間形成囊封物；以及將所述基板條單粒化切割成兩個或更多個半導體封裝，其中半導體封裝的封蓋在所述半導體封裝的半導體晶粒和所述基板的相當大部分上方，且其中所述囊封物的一個或多個表面與所述基板的一個或多個表面和所述殼體的一個或多個表面共平面。

在所述態樣的方法中，其中所述單粒化切割包括透過所述殼體在所述封蓋陣列中的所述封蓋之間進行鋸割。所述態樣的方法進一步包括通過將殼體材料倒入在所述兩個或更多個封蓋之間的區中，且固化所述殼體材料以將所述殼體形成為塊狀物陣列，而形成所述封蓋陣列。所述態樣的方法進一步包括通過將樹脂片材安置於所述兩個或更多個封蓋上，以及施加壓力且將所述樹脂片材固化到所述兩個或更多個封蓋之間的區中以形成所述殼體，而形成所述封蓋陣列。

本發明描述尤其包含例如覆晶式晶片尺度封裝（fcCSP）的半導體封裝的實例，以及形成覆晶式晶片尺度封裝的實例方法。在第一實例中，一種半導體封裝包括：具有頂部表面和底部表面的基板、安裝在基板的頂部表面上且耦接到基板的底部表面上的一個或多個互連件的電子裝置、電子裝置上方的封蓋，以及圍繞封蓋的週邊的殼體。囊封物可以在封蓋與基板之間和/或殼體與基板之間。

在第二實例中，一種形成半導體封裝的方法包括：將兩個或更多個半導體晶粒安置在基板的頂部表面上；在基板的頂部表面上的半導體晶粒之間形成囊封物；將封蓋陣列附接在兩個或更多個半導體晶粒上方，其中封蓋陣列中的一封蓋可以在半導體晶粒中的一個上方，其中封蓋陣列包含圍繞封蓋中的每一個的週邊的殼體；以及將兩個或更多個互連件附接到基板的底部表面以將半導體晶粒經由基板電耦接到互連件，以形成兩個或更多個半導體晶粒的子組合件。可以通過切割晶粒之間的囊封物的鋸割操作將兩個或更多個半導體晶粒的子組合件單粒化切割成個別半導體封裝，其中個別半導體封裝中的每一個包括在半導體晶粒和基板的相當大部分上方的封蓋，且囊封物的一個或多個表面可以與基板的一個或多個表面和殼體的一個或多個表面共平面。

在第三實例中，一種形成半導體封裝的方法包括：將兩個或更多個半導體晶粒耦接到基板條；將塊狀物陣列安置在兩個或更多個半導體晶粒上方，其中塊狀物陣列中的一封蓋在半導體晶粒中的一個上方；以及在兩個或更多個半導體晶粒中的第一半導體晶粒與第二半導體晶粒之間形成囊封物。可以將基板條單粒化切割成兩個或更多個半導體封裝，其中一個封蓋可以在半導體晶粒和基板的相當大部分上方，且其中囊封物的一個或多個表面與基板的一個或多個表面和殼體的一個或多個表面共平面。

其它實例包含於本發明中。在圖式、申請專利範圍和/或本發明的描述中可以找到此類實例。

圖1示出實例半導體裝置100的橫截面圖。在圖1中示出的實例中，半導體裝置100可以包括基板110、電子裝置120、囊封物130、封蓋140、殼體150和互連件160。

基板110可以包括具有一個或多個導電層的導電結構111和具有一個或多個介電層的介電結構112。電子裝置120可以包括互連件121。

基板110、囊封物130、封蓋140、殼體150和互連件160可以被稱為半導體封裝190，且封裝190可以為電子裝置120提供保護以免受外部元件和/或環境暴露影響。另外，半導體封裝190可以在外部電元件（未示出）與互連件160之間提供電耦接。如圖1中所示，除了下文的各種其它諸圖之外，在一個或多個實施例中，封蓋140在基板110的相當大部分上方。術語「相當大的」可指大於或等於一半的部分，和/或可進一步指例如百分之六十或更大、百分之七十或更大、百分之八十或更大或百分之九十或更大的其它部分。在一些實施例中，相當大的也可以指100%或更大，例如如果第一結構比第二結構的大小和/或體積大，則通過第一結構比第二結構覆蓋較多區域和/或體積，和/或其中第一結構至少部分地超出第二結構的邊緣或邊界的實質，第一結構可以在第二結構上方且可以被視為覆蓋第二結構的相當大部分。此外，在一些實施例中，相當大的也可以指小於50%的部分，例如在所述部分具有充分品質和/或數量的情況下。在又其它實施例中，相當大的可指所有或幾乎所有。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

圖2A到2L示出製造半導體裝置100的實例方法的橫截面圖。圖2A示出在早期製造階段的半導體裝置100的橫截面圖。

在圖2A中示出的實例中，基板110可以包括導電結構111的一個或多個導電層和導電結構112的一個或多個介電層。基板110可以包括例如印刷電路板（例如，具有芯的預建層壓電路結構）或引線框架。在其它實例中，基板110可以包括高密度扇出結構（HDFO）或堆積式重分佈結構，例如SLIM（無矽整合模組）或SWIFT（矽晶圓整合式扇出技術）結構。在一些實例中，基板110可以包括介電結構112的介電層，以用於將導電結構111的鄰近導電層彼此電隔離。基板110可以形成為具有依序地和/或反覆地形成導電結構111和介電結構112的相應層的堆積式結構。

導電結構111可以通過基板110的頂部和底部表面暴露於外部。電子裝置120可以電連接到暴露於基板110的頂部表面的導電結構111的導電層，且互連件160可以電連接到暴露於基板110的底部表面的導電結構111的導電層。

在一些實例中，導電結構111可以被稱為或可以包括金屬層、金屬佈線層或電路圖案。導電結構111可以包括例如金（Au）、銀（Ag）、銅（Cu）、鋁（Al）或鈀（Pd）的導電材料。形成導電層111的實例包含使用電鍍過程或物理氣相沉積（PVD）過程。導電結構111的一個或多個層的厚度的範圍可以是約10微米到約20微米。導電層111可以在電子裝置120與互連件160之間提供導電路徑。

在一些實例中，介電結構112可以被稱為絕緣體或鈍化層。介電結構112可以包括例如氧化物、氮化物、聚醯亞胺、苯並環丁烯、聚苯並噁唑、雙馬來醯亞胺三嗪（BT）、酚系樹脂或環氧樹脂的電絕緣材料。形成介電層112的實例可以包括熱氧化、化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）、等離子體增強式化學氣相沉積（PECVD）、片材層壓或蒸鍍。介電結構112的厚度的範圍可以是約25微米到約100微米。在一些實例中，介電結構112可以保護導電結構111免受環境暴露影響，且介電結構112可以在基板110中的導電元件之間提供電隔離。

圖2B示出在稍後製造階段的半導體裝置100的橫截面圖。在圖2B中示出的實例中，可以將電子裝置120附接到基板110的頂部部分。在一些實例中，電子裝置120可以包括半導體晶粒。在一些實例中，半導體晶粒120可以包括例如矽（Si）的半導體材料。半導體晶粒120可以包括被動電子電路元件（未示出）或例如電晶體的主動電子電路元件（未示出）。半導體晶粒120可以包括互連件121。在一些實例中，互連件121可以被稱為導電凸塊、例如焊球的導電球、例如銅樁的導電樁或例如銅柱的導電柱。互連件121的厚度的範圍可以是約40微米到約100微米。

另外，儘管圖2B中僅示出一個半導體晶粒120，但此並非本發明的限制。在其它實例中，多於一個半導體晶粒120可以附接到基板110的頂部部分。在一些實例中，半導體晶粒120可以包括電路，例如數位訊號處理器（DSP）、微處理器、網路處理器、功率管理處理器、音訊處理器、射頻（RF）電路、無線基帶晶片上系統（SoC）處理器、感測器或特定應用積體電路。通過將導電凸塊121電連接到基板110的頂部表面處暴露的導電結構111，半導體晶粒120可以附接到基板110的頂部部分。在一些實例中，半導體晶粒120可以通過大規模回焊過程、熱壓過程或雷射接合過程電連接到導電結構111。

圖2C示出在稍後製造階段的半導體裝置100的橫截面圖。在圖2C中示出的實例中，可以使用黏著材料21將陣列20和對應封蓋140附接到半導體晶粒120的頂部部分。黏著材料21可以因此充當封蓋140與半導體晶粒120的頂部之間的介面，且如在本發明實例中所見，黏著材料也可以覆蓋半導體晶粒120的側壁的至少一部分。在一些實例中，黏著材料21可以包括熱介面材料（TIM）。TIM 21可以形成於半導體晶粒120與陣列20之間。TIM 21可以包含高導熱性填料（例如，氮化鋁（AlN）、氮化硼（BN）、氧化鋁（Al₂ O₃ ）、碳化矽（SiC）等）、黏合劑或黏著劑（例如，聚合樹脂）和/或添加劑。TIM 21可以具有在大約5 w/m･k到大約100 w/m･k的範圍內的導熱性。可以通過多種方法形成或施加TIM 21，包含噴射、浸漬、注入或絹印孔版塗覆。TIM 21的厚度的範圍可以是約30微米到約50微米。在一些實例中，TIM 21可以將從半導體晶粒120生成的熱轉移到陣列20。在如圖2C中所示的一些實施例和各種其它諸圖中，TIM 21可以延伸到半導體晶粒120的一個或多個末端，且在其它實施例中，其可以延伸超出和/或延伸到半導體晶粒120的一個或多個末端、邊緣或拐角上方，且本發明和/或申請專利範圍的範疇在此方面不受限制。在一些實例中，陣列20可以包括封蓋140和殼體150。在一些實例中，封蓋140可以被稱為熱輻射部件。在一些實施例中，封蓋140可以包括大體上平坦的熱輻射部件。應注意，術語「平坦」可指在可接受容限內平坦或幾乎平坦的表面。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

在一些實例中，殼體150可以被稱為樹脂部分。在如下文將進一步詳細論述的一個或多個實施例中，殼體150可以圍繞封蓋140的週邊安置。在一些實施例中，封蓋140可以具有四個側面，且殼體150可以以連續的方式覆蓋封蓋140的所有四個側面，或可以以連續或不連續的方式幾乎覆蓋封蓋140的所有四個側面，例如其中殼體150可以具有凹口、槽或凹槽或其它結構中的一個或多個，所述結構可以防止殼體150完全覆蓋封蓋140的所有四個側面和/或封蓋140的整個週邊，且本發明和/或所要求的保護的範圍在此方面不受限制。在描述附接陣列20之前，將首先描述陣列20的形成過程。

在圖2D中所示的實例中，可以將多個封蓋140佈置於模具或載體10上，從而在封蓋140之間留下恆定間隔的凹槽或間距。在一些實例中，可以使用黏著材料（未示出）將封蓋140附接到模具或載體10。在一些實例中，封蓋140可以包括具有良好導熱性的導熱金屬，例如銅（Cu）、鋁（Al）、金（Au）或銀（Ag）。在一些實施例中，封蓋140可以包括大體上平坦的導熱金屬。應注意，術語「平坦」可指在可接受容限內平坦或幾乎平坦的表面。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。封蓋140的厚度的範圍可以是約200微米到約400微米。接下來，在圖2E中所示的實例中，可以將凝膠型樹脂倒入多個封蓋140中的每一個之間的區中且可以通過退火過程固化所述樹脂，藉此形成殼體150。在圖2F中所示的其它實例中，可以將樹脂片材150'定位於多個封蓋140上。樹脂片材150'可以呈半固化狀態。接下來，在圖2G中所示的實例中，可以通過壓力將樹脂片材150'定位於多個封蓋140中的每一個之間，並通過退火過程固化所述片材，藉此形成殼體150。在一些實例中，殼體150可以包括環氧樹脂、酚系樹脂、玻璃環氧樹脂、聚合物、聚醯亞胺、聚酯、矽酮或陶瓷。殼體150的厚度的範圍可以是約200微米到約400微米。因此，殼體150將封蓋140彼此連接。接著，在圖2H中所示的實例中，從模具或載體10分離多個封蓋140和殼體150，藉此完成陣列20。

陣列20，在圖2I中所示的實例中為多個封蓋140可以佈置成彼此間隔開恆定間隔，且殼體150可以形成於多個封蓋140中的每一個之間，從而使得陣列20可以配置成板材形式。由於陣列20允許跳過將相應封蓋140佈置在半導體晶粒120上的個別步驟，因此可以改進生產率。在一些實例中，在多個半導體晶粒120附接到基板110的頂部部分的狀態中，可以通過附接單個陣列20將相應封蓋140附接到多個半導體晶粒120，藉此改進生產率。可以根據基板110的大小和半導體晶粒120的數目來附接多個陣列20。在一些實施例中，一個或多個封蓋140可以具有四個側面，且殼體150可以以連續的方式覆蓋封蓋140的所有四個側面，或可以以連續或不連續的方式幾乎覆蓋封蓋140的所有四個側面，例如其中殼體150可以具有凹口、槽或凹槽或其它結構中的一個或多個，所述結構可以防止殼體150完全覆蓋封蓋140的所有四個側面和/或封蓋140的整個週邊，且本發明和/或所要求的保護的範圍在此方面不受限制。

返回到圖2C，可以將陣列20中的封蓋140的某一部分耦接到半導體晶粒120的頂部表面。在一些實例中，封蓋140的區域可以大於半導體晶粒120的區域且小於基板110的區域。在一些實例中，封蓋140可以形成為覆蓋半導體晶粒120，且基板110的一部分可以暴露於封蓋140的外部。因此，不必要在陣列20的整個底部表面上形成黏著材料21。實際上，黏著材料21可以僅形成於封蓋140的對應於半導體晶粒120的一部分上，藉此節約與黏著材料21的形成相關聯的成本。另外，由於封蓋140具有比半導體晶粒120大的區域，因此從半導體晶粒120生成的熱可以快速輻射到外部。在一些實例中，殼體150可以形成為環繞封蓋140的側表面。因此，封蓋140的頂部表面可以暴露於外部，並將從半導體晶粒120生成的熱快速輻射到外部。

現在移動到圖2J，示出在稍後製造階段的半導體裝置100的橫截面圖。在圖2J中示出的實例中，可以將囊封物130形成於基板110與陣列20之間。囊封物130囊封半導體晶粒120和基板110的頂部部分。在一些實例中，囊封物130可以接觸半導體晶粒120的側表面和底部表面而不接觸半導體晶粒120的頂部表面。在一些實例中，囊封物130可以包括各種囊封或模製材料中的任一種，例如樹脂、聚合物化合物、具有填料的聚合物、環氧樹脂、具有填料的環氧樹脂、具有填料的環氧丙烯酸酯、矽酮材料、其組合或和其等效物。在一些實例中，囊封物130可以通過各種方法中的一種形成，例如壓縮模製過程、液相囊封物模製過程、真空層壓過程、膏狀物印刷過程或薄膜輔助模製過程。囊封物130的厚度的範圍可以是約120微米到約200微米。在一些實例中，可以將囊封物130注入基板110與陣列20之間的區中並進行固化，藉此囊封半導體晶粒120。

在一些實例中，如圖2K中所示出，可以將基板110、半導體晶粒120和陣列20放置在模具中，且可以通過模製入口30將囊封物130注入模具中，藉此囊封半導體晶粒120。在一些實例中，囊封物130可以保護半導體晶粒120免受外部環境影響。可能存在如下實例：殼體150可以包括與關於囊封物130所描述的那些中的一個或多個類似的材料，和/或可以通過與所述描述類似的過程形成。

圖2L示出在稍後製造階段的半導體裝置100的橫截面圖。在圖2L中所示的實例中，基板110、陣列20和囊封物130可以經受單粒化切割操作，以分離多個半導體晶粒120中的每一個和多個封蓋140中的每一個。在一些實例中，可以借助於鋸割工具分離基板110、殼體150和囊封物130。在一些實例中，在單粒化切割基板110、陣列20和囊封物130之前，可以將互連件160附接到基板110的底部表面處暴露的導電結構111。在其它實例中，可以在鋸割之後將互連件160附接到基板110的底部表面處暴露的導電結構111。例如，互連件160可以形成為球柵陣列（ball grid array）、平面網格陣列（land grid array）或針腳網格陣列（pin grid array）。另外，互連件160可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn₃₇ -Pb、Sn₉₅ -Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。形成互連件160的實例包含使用球滴過程、網版印刷過程或電鍍過程。互連件160的厚度的範圍可以是約150微米到約300微米。互連件160可以充當用於在基板110與外部電元件（未示出）之間提供電信號的電接點。

完成的半導體裝置100可以包括基板110、安裝在基板110上的半導體晶粒120、囊封半導體晶粒120的囊封物130、附接到半導體晶粒120的頂部部分的封蓋140、環繞封蓋140的側表面的殼體150，以及附接到基板110的底部表面的互連件160。

圖3A到3D示出製造半導體裝置100的另一實例方法的橫截面圖。在圖3A中所示的實例中，可以將電子裝置120附接到基板110的頂部部分。在一些實例中，電子裝置120可以包括半導體晶粒。在一些實例中，半導體晶粒120可以包括例如矽（Si）的半導體材料。半導體晶粒120可以包括被動電子電路元件（未示出）或例如電晶體的主動電子電路元件（未示出）。半導體晶粒120可以包括互連件121。在一些實例中，互連件121可以被稱為導電凸塊、例如焊球的導電球、例如銅樁的導電樁或例如銅柱的導電柱。

另外，儘管圖3A中僅示出一個半導體晶粒120，但此並非本發明的限制。在其它實例中，多於一個半導體晶粒120可以附接到基板110的頂部部分。通過將導電凸塊121電連接到基板110的頂部表面處暴露的導電結構111，半導體晶粒120可以附接到基板110的頂部部分。在一些實例中，半導體晶粒120可以通過大規模回焊過程、熱壓過程或雷射接合過程電連接到導電結構111。

圖3B示出在稍後製造階段的半導體裝置100的橫截面圖。在圖3B中所示的實例中，可以將囊封物130形成於半導體晶粒120的側表面處。囊封物130囊封半導體晶粒120和基板110的頂部部分。另外，囊封物130可以將半導體晶粒120的頂部表面暴露於外部。在一些實例中，囊封物130可以接觸半導體晶粒120的側表面和底部表面而不接觸半導體晶粒120的頂部表面。在一些實例中，囊封物130可以包括各種囊封或模製材料中的任一種，例如樹脂、聚合物化合物、具有填料的聚合物、環氧樹脂、具有填料的環氧樹脂、具有填料的環氧丙烯酸酯、矽樹脂、其組合或和其等效物。在一些實例中，囊封物130可以通過各種方法中的一種形成，例如壓縮模製過程、液相囊封物模製過程、真空層壓過程、膏狀物印刷過程或薄膜輔助模製過程。

圖3C示出在稍後製造階段的半導體裝置100的橫截面圖。在圖3C中所示的實例中，可以使用黏著材料21、22將陣列20和對應封蓋140附接到半導體晶粒120的頂部部分和囊封物130。黏著材料21、22因此可以充當封蓋140與半導體晶粒120的頂部之間的介面。在一些實例中，黏著材料21、22可以包括熱介面材料（TIM）21和黏著劑22。無論是TIM 21還是黏著劑22，黏著材料在一些實例中也可以延伸成覆蓋半導體晶粒120的側壁的至少一部分。TIM 21可以形成於半導體晶粒120與陣列20之間。TIM 21可以包含高導熱性填料（例如，氮化鋁（AlN）、氮化硼（BN）、氧化鋁（Al₂ O₃ ）、碳化矽（SiC）等）、黏合劑或黏著劑（例如，聚合樹脂）和/或添加劑。TIM 21可以具有在大約5 w/m･k到大約100 w/m･k的範圍內的導熱性。可以通過多種方法形成或施加TIM 21，包含噴射、浸漬、注入或絹印孔版塗覆（silk screen coating）。TIM 21的厚度的範圍可以是約30微米到約50微米。在一些實例中，TIM 21可以將從半導體晶粒120生成的熱轉移到陣列20。黏著劑22可以形成於囊封物130與陣列20之間。黏著劑22的厚度的範圍可以是約30微米到約50微米。黏著劑22可以接觸囊封物130和陣列20。另外，TIM 21的導熱性可以大於黏著劑22的導熱性。可能存在TIM 21和黏著劑22可以包括相同和/或連續材料的實例。在一些實例中，陣列20可以包括封蓋140和殼體150。在一些實例中，封蓋140可以被稱為熱輻射部件。在一些實例中，殼體150可以被稱為樹脂部分。圖2D到2I中示出形成陣列20的過程。

在圖3C中所示的實例中，可以將陣列20中的封蓋140的某一部分耦接到半導體晶粒120的頂部表面。在一些實例中，封蓋140的區域可以大於半導體晶粒120的區域且小於基板110的區域。另外，由於封蓋140具有比半導體晶粒120大的區域，因此從半導體晶粒120生成的熱可以快速輻射到外部。在一些實例中，殼體150可以形成為環繞封蓋140的側表面。因此，封蓋140的頂部表面可以暴露於外部，並將從半導體晶粒120生成的熱快速輻射到外部。

圖3D示出在稍後製造階段的半導體裝置100的橫截面圖。在圖3D中所示的實例中，基板110、陣列20和囊封物130可以經受鋸割操作，以分離多個半導體晶粒120中的每一個和多個封蓋140中的每一個。在一些實例中，可以借助於鋸割工具分離基板110、殼體150和囊封物130。在一些實例中，在鋸割基板110、陣列20和囊封物130之前，可以將互連件160附接到基板110的底部表面處暴露的導電結構111。在其它實例中，可以在鋸割之後將互連件160附接到基板110的底部表面處暴露的導電結構111。例如，互連件160可以形成為球柵陣列、平面網格陣列或針腳網格陣列。另外，互連件160可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn₃₇ -Pb、Sn₉₅ -Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。形成互連件160的實例包含使用球滴過程、網版印刷過程或電鍍過程。

圖4示出半導體裝置200的另一實例的橫截面圖。半導體裝置200可以類似於半導體裝置100。半導體裝置200可以包括形成於封蓋140的頂部表面上的殼體250。殼體250可以保護封蓋140的頂部表面。

圖5A到5L示出製造半導體裝置200的另一實例方法的橫截面圖。圖5A示出在早期製造階段的半導體裝置200的橫截面圖。

在圖5A中所示的實例中，基板110可以包括導電結構111的一個或多個導電層和介電結構112的一個或多個介電層。基板110可以包括例如印刷電路板（例如，具有芯的預建層壓電路結構）或引線框架。在其它實例中，基板110可以包括高密度扇出結構（HDFO）或堆積式重分佈結構，例如SLIM（無矽整合模組）或SWIFT（矽晶片整合式扇出技術）結構。在一些實例中，基板110可以包括介電結構112的介電層，以用於將導電結構111的鄰近導電層彼此電隔離。基板110可以形成為具有反覆地或依序地形成導電結構111和介電結構112的相應層的堆積式結構。

在一些實例中，導電結構111可以被稱為或可以包括金屬層、金屬佈線層或電路圖案。導電結構111可以包括例如金（Au）、銀（Ag）、銅（Cu）、鋁（Al）或鈀（Pd）的導電材料。形成導電結構111的實例包含使用電鍍過程或物理氣相沉積（PVD）過程。導電結構111可以連接到基板110和電子裝置120。另外，導電結構111可以連接到基板110和互連件160。

在一些實例中，介電結構112可以被稱為絕緣體或鈍化層。介電結構112可以包括例如氧化物、氮化物、聚醯亞胺、苯並環丁烯、聚苯並噁唑、雙馬來醯亞胺三嗪（BT）、酚系樹脂或環氧樹脂的電絕緣材料。形成介電結構112的實例可以包括熱氧化、化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）、等離子體增強式化學氣相沉積（PECVD）、片材層壓或蒸鍍。在一些實例中，介電結構112可以保護導電結構111免受環境暴露影響，且介電結構112可以在基板110中的導電元件之間提供電隔離。

圖5B示出在稍後製造階段的半導體裝置200的橫截面圖。在圖5B中所示的實例中，可以將電子裝置120附接到基板110的頂部部分。在一些實例中，電子裝置120可以包括半導體晶粒。在一些實例中，半導體晶粒120可以包括例如矽（Si）的半導體材料。半導體晶粒120可以包括被動電子電路元件（未示出）或例如電晶體的主動電子電路元件（未示出）。半導體晶粒120可以包括互連件121。在一些實例中，互連件121可以被稱為導電凸塊、例如焊球的導電球、例如銅樁的導電樁或例如銅柱的導電柱。

另外，儘管圖5B中僅示出一個半導體晶粒120，但此並非本發明的限制。在其它實例中，多於一個半導體晶粒120可以附接到基板110的頂部部分。在一些實例中，半導體晶粒120可以包括電路，例如數位訊號處理器（DSP）、微處理器、網路處理器、功率管理處理器、音訊處理器、射頻（RF）電路、無線基帶晶片上系統（SoC）處理器、感測器或特定應用積體電路。通過將導電凸塊121電連接到暴露於基板110的頂部表面的導電結構111，半導體晶粒120可以附接到基板110的頂部部分。在一些實例中，半導體晶粒120可以通過大規模回焊過程、熱壓過程或雷射接合過程電連接到導電結構111。

圖5C示出在稍後製造階段的半導體裝置200的橫截面圖。在圖5C中所示的實例中，可以使用黏著材料21將陣列20'附接到半導體晶粒120的頂部部分。

在一些實例中，黏著材料21可以包括熱介面材料（TIM）。TIM 21可以形成於半導體晶粒120與陣列20'之間。TIM 21可以包含高導熱性填料（例如，氮化鋁（AlN）、氮化硼（BN）、氧化鋁（Al₂ O₃ ）、碳化矽（SiC）等）、黏合劑或黏著劑（例如，聚合樹脂）和/或添加劑。TIM 21可以具有在大約5 w/m･k到大約100 w/m･k的範圍內的導熱性。可以通過多種方法形成或施加TIM 21，包含噴射、浸漬、注入或絹印孔版塗覆。TIM 21的厚度的範圍可以是約30微米到約50微米。在一些實例中，TIM 21可以將從半導體晶粒120生成的熱轉移到陣列20'。在一些實例中，陣列20'可以包括封蓋140和殼體250。在一些實例中，封蓋140可以被稱為熱輻射部件。在一些實例中，殼體250可以被稱為樹脂部分。在描述陣列20'的附接之前，將首先描述陣列20'的形成過程。

在圖5D中所示的實例中，可以將多個封蓋140以恆定間隔佈置於載體40上。在一些實例中，可以使用黏著材料（未示出）將封蓋140附接到載體40。在一些實例中，載體40可以包括金屬、矽（Si）或玻璃。在一些實例中，封蓋140可以包括具有良好導熱性的導熱金屬，例如銅（Cu）、鋁（Al）、金（Au）或銀（Ag）。封蓋140的厚度的範圍可以是約200微米到約400微米。接下來，在圖5E中所示的實例中，可以通過將佈置有封蓋140的載體40放置在模具（未示出）上，並將環氧模製化合物（EMC）注入模具中來形成殼體250。在圖5F中示出的其它實例中，可以將樹脂片材250'定位於多個封蓋140上。樹脂片材250'可以呈半固化狀態。接下來，在圖5G中所示的實例中，可以通過壓力將樹脂片材250'定位於多個封蓋140中的每一個之間，並通過退火過程固化所述片材，藉此形成殼體250。在一些實例中，殼體250可以包括環氧樹脂、酚系樹脂、玻璃環氧樹脂、聚合物、聚醯亞胺、聚酯、矽或陶瓷。殼體250的厚度的範圍可以是約300微米到約500微米。因此，殼體250將封蓋140彼此連接。接著，在圖5H中所示的實例中，可以除去載體40，藉此完成包含多個封蓋140和殼體250的陣列20'。由於陣列20'的封蓋140的側表面和頂部表面可以被殼體250覆蓋，因此可以防止陣列20'與外部電路之間的不必要電接觸。

陣列20'，在圖5I中所示的實例中為多個封蓋140可以佈置成彼此間隔開恆定間隔，且殼體250可以形成於多個封蓋140中的每一個之間，從而使得陣列20'可以配置成板材形式。由於陣列20'允許跳過將相應封蓋140佈置在半導體晶粒120上的個別步驟，因此可以改進生產率。在一些實例中，在多個半導體晶粒120附接到基板110的頂部部分的狀態中，可以通過附接單個陣列20'將相應封蓋140附接到多個半導體晶粒120，藉此改進生產率。可以根據基板110的大小和半導體晶粒120的數目來附接多個陣列20'。

在圖5C中所示的實例中，可以將陣列20'中的封蓋140的某一部分接觸半導體晶粒120的頂部表面。在一些實例中，封蓋140的區域可以大於半導體晶粒120的區域且小於基板110的區域。在一些實例中，封蓋140可以形成為覆蓋半導體晶粒120，且基板110的一部分可以暴露於封蓋140的外部。因此，不必要在陣列20'的整個底部表面上形成黏著材料21。實際上，黏著材料21可以僅形成於封蓋140的對應於半導體晶粒120的一部分上，藉此節約與黏著材料21的形成相關聯的成本。另外，由於封蓋140具有比半導體晶粒120大的區域，因此從半導體晶粒120生成的熱可以快速輻射到外部。在一些實例中，殼體250可以形成為環繞封蓋140的側表面和頂部表面。因此，殼體250可以防止陣列20'與外部電路之間的電接觸。

圖5J示出在稍後製造階段的半導體裝置200的橫截面圖。在圖5J中所示的實例中，可以將囊封物130形成於基板110與陣列20'之間。囊封物130從基板110的頂部部分囊封半導體晶粒120。在一些實例中，囊封物130可以接觸半導體晶粒120的側表面和底部表面而不接觸半導體晶粒120的頂部表面。在一些實例中，囊封物130可以包括各種囊封或模製材料中的任一種，例如樹脂、聚合物化合物、具有填料的聚合物、環氧樹脂、具有填料的環氧樹脂、具有填料的環氧丙烯酸酯、矽樹脂，其組合或和其等效物。在一些實例中，囊封物130可以通過各種方法中的一種形成，例如壓縮模製過程、液相囊封物模製過程、真空層壓過程、膏狀物印刷過程或薄膜輔助模製過程。在一些實例中，可以將囊封物130注入基板110與陣列20'之間的區中並進行固化，藉此囊封半導體晶粒120。

例如，如圖5K中所示出，可以將基板110、半導體晶粒120和陣列20'放置在模具中，且可以通過模製入口30將囊封物130注入模具中，藉此囊封半導體晶粒120。在一些實例中，囊封物130可以保護半導體晶粒120免受外部環境影響。

圖5L示出在稍後製造階段的半導體裝置200的橫截面圖。在圖5L中所示的實例中，基板110、陣列20'和囊封物130可以經受鋸割操作，以分離多個半導體晶粒120中的每一個和多個封蓋140中的每一個。在一些實例中，可以借助於鋸割工具分離基板110、殼體250和囊封物130。在一些實例中，在鋸割基板110、陣列20'和囊封物130之前，可以將互連件160附接到暴露於基板110的底部表面的導電結構111。在其它實例中，可以在鋸割之後將互連件160附接到暴露於基板110的底部表面的導電結構111。例如，互連件160可以形成為球柵陣列、平面網格陣列或針腳網格陣列。另外，互連件160可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn₃₇ -Pb、Sn₉₅ -Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。形成互連件160的實例包含使用球滴過程、網版印刷過程或電鍍過程。

完成的半導體裝置200可以包括基板110、安裝在基板110上的半導體晶粒120、囊封半導體晶粒120的囊封物130、附接到半導體晶粒120的頂部部分的封蓋140、環繞封蓋140的側表面和頂部表面的殼體250，以及附接到基板110的底部表面的互連件160。

圖6A到6D示出製造半導體裝置200的另一實例方法的橫截面圖。在圖6A中所示的實例中，可以將電子裝置120附接到基板110的頂部部分。在一些實例中，電子裝置120可以包括半導體晶粒。在一些實例中，半導體晶粒120可以包括例如矽（Si）的半導體材料。半導體晶粒120可以包括被動電子電路元件（未示出）或例如電晶體的主動電子電路元件（未示出）。半導體晶粒120可以包括互連件121。在一些實例中，互連件121可以被稱為導電凸塊、例如焊球的導電球、例如銅樁的導電樁或例如銅柱的導電柱。

另外，儘管圖6A中僅示出一個半導體晶粒120，但此並非本發明的限制。在其它實例中，多於一個半導體晶粒120可以附接到基板110的頂部部分。通過將導電凸塊121電連接到暴露於基板110的頂部表面的導電結構111，半導體晶粒120可以附接到基板110的頂部部分。在一些實例中，半導體晶粒120可以通過大規模回焊過程、熱壓過程或雷射接合過程電連接到導電結構111。

圖6B示出在稍後製造階段的半導體裝置200的橫截面圖。在圖6B中所示的實例中，可以將囊封物130形成於半導體晶粒120的側表面處。囊封物130從基板110的頂部部分囊封半導體晶粒120。另外，囊封物130可以將半導體晶粒120的頂部表面暴露於外部。在一些實例中，囊封物130可以接觸半導體晶粒120的側表面和底部表面而不接觸半導體晶粒120的頂部表面。在一些實例中，囊封物130可以包括各種囊封或模製材料中的任一種，例如樹脂、聚合物化合物、具有填料的聚合物、環氧樹脂、具有填料的環氧樹脂、具有填料的環氧丙烯酸酯、矽樹脂、其組合或和其等效物。在一些實例中，囊封物130可以通過各種方法中的一種形成，例如壓縮模製過程、液相囊封物模製過程、真空層壓過程、膏狀物印刷過程或薄膜輔助模製過程。

圖6C示出在稍後製造階段的半導體裝置200的橫截面圖。在圖6C中所示的實例中，可以使用黏著材料21、22將陣列20'附接到半導體晶粒120的頂部部分和囊封物130。在一些實例中，黏著材料21、22可以包括熱介面材料（TIM）和黏著劑22。TIM 21可以形成於半導體晶粒120與陣列20'之間。TIM 21可以包含高導熱性填料（例如，氮化鋁（AlN）、氮化硼（BN）、氧化鋁（Al₂ O₃ ）、碳化矽（SiC）等）、黏合劑或黏著劑（例如，聚合樹脂）和/或添加劑。TIM 21可以具有在大約5 w/m･k到大約100 w/m･k的範圍內的導熱性。可以通過多種方法形成或施加TIM 21，包含噴射、浸漬、注入或絹印孔版塗覆。TIM 21的厚度的範圍可以是約30微米到約50微米。在一些實例中，TIM 21可以將從半導體晶粒120生成的熱轉移到陣列20'。黏著劑22可以形成於囊封物130與陣列20之間。

黏著劑22的厚度的範圍可以是約30微米到約50微米。黏著劑22可以接觸囊封物130和陣列20。另外，TIM 21的導熱性可以大於黏著劑22的導熱性。可能存在TIM 21和黏著劑22可以包括相同和/或連續材料的實例。在一些實例中，陣列20'可以包括封蓋140和殼體150。在一些實例中，封蓋140可以被稱為熱輻射部件。在一些實例中，殼體150可以被稱為樹脂部分。圖5D到5G中示出形成陣列20'的過程。在圖6C中所示的實例中，可以將陣列20'中的封蓋140的某一部分耦接到半導體晶粒120的頂部表面。在一些實例中，封蓋140的區域可以大於半導體晶粒120的區域且小於基板110的區域。另外，由於封蓋140具有比半導體晶粒120大的區域，因此從半導體晶粒120生成的熱可以快速輻射到外部。在一些實例中，殼體250可以形成為環繞封蓋140的側表面和頂部表面。因此，殼體250可以防止陣列20'與外部電路之間的電接觸。

圖6D示出在稍後製造階段的半導體裝置200的橫截面圖。在圖6D中所示的實例中，基板110、陣列20'和囊封物130可以經受鋸割操作，以分離多個半導體晶粒120中的每一個和多個封蓋140中的每一個。在一些實例中，可以借助於鋸割工具分離基板110、殼體250和囊封物130。在一些實例中，在鋸割基板110、陣列20'和囊封物130之前，可以將互連件160附接到暴露於基板110的底部表面的導電結構111。在其它實例中，可以在鋸割之後將互連件160附接到基板110的底部表面處暴露的導電結構111。例如，互連件160可以形成為球柵陣列、平面網格陣列或針腳網格陣列。另外，互連件160可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn₃₇ -Pb、Sn₉₅ -Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。形成互連件160的實例包含使用球滴過程、網版印刷過程或電鍍過程。

總體來說，一種例如覆晶式晶片尺度封裝（fcCSP）的半導體封裝包括：具有頂部表面和底部表面的基板、安裝在基板的頂部表面上且耦接到基板的底部表面上的一個或多個互連件的電子裝置、在電子裝置和基板的相當大部分上方的封蓋、圍繞封蓋的週邊的殼體，以及在封蓋和殼體與基板之間的囊封物，其中囊封物與基板和殼體的一個或多個末端共平面。

形成此半導體封裝的方法包含通過首先將封蓋或蓋陣列形成為塊狀物陣列將多個封蓋或蓋附接到封裝的相應電子裝置或半導體晶粒，其中塊狀物陣列包含固持塊狀物陣列中的封蓋或蓋的殼體。接著可以在多個電子裝置附接到基板的情況下將塊狀物陣列附接到基板，其中塊狀物陣列中的一個封蓋或蓋覆蓋相應電子裝置。可以在附接塊狀物陣列之前或附接塊狀物陣列之後將囊封物模製於電子裝置與封蓋或蓋之間。

可以例如通過在封蓋之間穿過囊封物進行鋸割而從所得結構單粒化切割個別半導體封裝。單粒化切割後的半導體封裝可以具有如下所得結構：封蓋或蓋覆蓋電子裝置和基板的相當大部分，且殼體圍繞封蓋或蓋的週邊覆蓋基板的剩餘部分。

在一些實施例中，殼體和封蓋或蓋共平面，其中封蓋或蓋的表面暴露於周圍環境。在其它實施例中，殼體完全或大體覆蓋封蓋或蓋，其中封蓋或蓋並不暴露於周圍環境。封蓋或蓋可以充當熱輻射裝置，且可以包括導熱金屬以從電子裝置耗散熱。在一些實施例中，熱介面材料可以在電子裝置與封蓋或蓋之間。

相比就地拾取法或逐個法，形成半導體封裝的上文實例方法允許以較高速率將多個封蓋附接到多個電子裝置，以實現每小時較高的單位制造處理量。此外，所得半導體封裝使得半導體裝置具有包括半導體裝置的較大部分的封蓋或蓋，以增強來自半導體封裝的電子裝置的熱的熱耗散。以塊狀物陣列形成封蓋允許使用標準鋸割過程單粒化切割個別半導體封裝，從而實現個別半導體封裝的較小外觀尺寸。

本發明包含對某些實例的參考。然而，所屬領域的技術人員將理解，在不脫離本發明的範圍的情況下可以進行各種改變且可以取代等效物。另外，在不脫離本發明的範圍的情況下可以對公開的實例作出修改。因此，預期本發明不限於公開的實例，而是本發明將包含屬於所附申請專利範圍的範疇內的所有實例。

10:模具或載體 20:陣列 20':陣列 21:黏著材料 / 熱介面材料（TIM） 22:黏著材料 / 黏著劑 30:模製入口 40:載體 100:半導體裝置 110:基板 111:導電結構 112:介電結構 120:電子裝置 / 半導體晶粒 121:互連件 / 導電凸塊 130:囊封物 140:封蓋 150:殼體 150':樹脂片材 160:互連件 190:半導體封裝 / 封裝 200:半導體裝置 250:殼體 250':樹脂片材

[圖1]示出實例半導體裝置的橫截面圖。

[圖2]A到2L示出製造實例半導體裝置的實例方法的橫截面圖。

[圖3]A到3D示出製造半導體裝置的另一實例方法的橫截面圖。

[圖4]示出半導體裝置的另一實例的橫截面圖。

[圖5]A到5L示出製造半導體裝置的另一實例方法的橫截面圖。

[圖6]A到6D示出製造半導體裝置的另一實例方法的橫截面圖。

以下論述提供半導體裝置和製造半導體裝置的方法的各種實例。此類實例是非限制性的，且所附申請專利範圍的範疇不應限於所揭示的特定實例。在下文論述中，術語「實例」和「例如」是非限制性的。

諸圖說明一般構造方式，且可能省略熟知特徵和技術的描述和細節以免不必要地混淆本發明。另外，圖式中的元件未必按比例繪製。例如，諸圖中的一些元件的尺寸可能相對於其它元件放大，以有助於改進對本發明中論述的實例的理解。不同諸圖中的相同元件符號表示相同元件。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

術語「和/或」包含由「和/或」連接的列表中的任何單個物品或任何物品組合。如本發明中所使用，除非上下文另外明確指示，否則單數形式也意圖包含複數形式。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

術語「包括」和/或「包含」為「開放」術語，且指定所陳述特徵的存在，但並不排除一個或多個其它特徵的存在或添加。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

術語「第一」、「第二」等可以在本文中用於描述各種元件，且這些元件不應受這些術語限制。這些術語僅用以將一個元件與另一元件區分開來。因此，例如，在不脫離本發明的教示的情況下，可以將本發明中論述的第一元件稱為第二元件。應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

除非另外指定，否則術語「耦接」可以用於描述彼此直接接觸的兩個元件或描述由一個或多個其它元件間接連接的兩個元件。例如，如果元件A耦接到元件B，則元件A可以直接接觸元件B或由插入元件C間接連接到元件B。類似地，術語「在……上方」或「在……上」可以用於描述彼此直接接觸的兩個元件或描述由一個或多個其它元件間接連接的兩個元件。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

術語「頂部」和「底部」大體上指裝置、特徵或結構的相對側或表面，其對應於如圖式中的一個或多個中示出的裝置、特徵或結構的定向。一般來說，頂側或表面可指第一側表面和底側或表面，且底側或表面可指定位成與第一表面相對的第二側或表面。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

術語「共平面」可指位於同一平面或大體上至少部分位於同一平面的兩個物體、物體的側面、物體的表面和/或其它特徵。在幾何術語中，若存在含有所有點的幾何平面，則所述點集合為共平面。一般來說，當兩個物體或結構中的每一個的表面、末端、側面或特徵至少部分處於單個平面中時，兩個物體或結構可以被稱為「共平面」。此外，術語「平坦」可指在可接受容限內平坦或幾乎平坦的表面。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

術語「相當大的（substantial）」可指大於或等於一半的部分，和/或可進一步指例如百分之六十或更大、百分之七十或更大、百分之八十或更大或百分之九十或更大的其它部分。在一些實施例中，相當大的也可以指100%或更大，例如如果第一結構比第二結構的大小和/或體積大，則通過第一結構比第二結構覆蓋較多區域和/或體積，和/或其中第一結構至少部分地超出第二結構的邊緣或邊界的實質，第一結構可以在第二結構上方且可以被視為覆蓋第二結構的相當大部分。此外，在一些實施例中，相當大的也可以指小於50%的部分，例如在所述部分具有充分品質和/或數量的情況下。在又其它實施例中，相當大的可指所有或幾乎所有。然而，應注意，本發明和/或所要求的保護的範圍在此方面不受限制。

21:黏著材料/熱介面材料(TIM)

100:半導體裝置

110:基板

111:導電結構

112:介電結構

120:電子裝置/半導體晶粒

121:互連件/導電凸塊

130:囊封物

140:封蓋

150:殼體

160:互連件

190:半導體封裝/封裝

Claims

一種半導體封裝，其包括：基板，其具有頂部表面和底部表面；電子裝置，其在所述基板的所述頂部表面上且耦接到所述基板的所述底部表面上的一個或多個互連件；封蓋，其在所述電子裝置上方，其中所述封蓋在所述基板的大部分上方；黏著材料，其在所述封蓋與所述電子裝置之間，其中所述黏著材料與所述封蓋分離，所述封蓋與所述黏著材料包括不同的材料，並且所述黏著材料覆蓋所述電子裝置的橫向側；殼體，其圍繞所述封蓋的週邊；以及囊封物，其在所述封蓋與所述基板之間和所述殼體與所述基板之間。
根據請求項1所述的半導體封裝，其中所述封蓋具有四個側面且所述殼體覆蓋所有四個側面。
根據請求項1所述的半導體封裝，其中所述囊封物的表面與所述基板的表面和所述殼體的一個或多個表面共平面。
根據請求項1所述的半導體封裝，其中所述黏著材料包括熱介面材料。
根據請求項1所述的半導體封裝，其中所述封蓋包括大體上平坦的熱輻射部件。
根據請求項1所述的半導體封裝，其中所述封蓋包括導熱金屬。
根據請求項1所述的半導體封裝，其中所述封蓋的頂部表面與所述殼體的頂部表面共平面，其中所述封蓋的所述頂部表面是暴露的。
根據請求項1所述的半導體封裝，其中所述殼體在所述封蓋上方，其中所述封蓋並不是暴露的。
一種形成半導體封裝的方法，所述方法包括：將兩個或更多個半導體晶粒安置在基板的頂部表面上；在所述基板的所述頂部表面上的所述半導體晶粒之間形成囊封物；將封蓋陣列附接在所述兩個或更多個半導體晶粒上方，其中所述封蓋陣列中的封蓋在所述半導體晶粒中的一個上方，其中所述封蓋陣列包含圍繞所述封蓋陣列中的每一個封蓋的週邊的殼體；將兩個或更多個互連件附接到所述基板的底部表面以經由所述基板將所述半導體晶粒電耦接到所述互連件，以形成所述兩個或更多個半導體晶粒的子組合件；以及將所述子組合件單粒化切割成個別半導體封裝，其中封蓋在半導體晶粒和所述基板的大部分上方，且所述囊封物的一個或多個表面與所述基板的一個或多個表面和所述殼體的一個或多個表面共平面。
根據請求項9所述的方法，其中將所述封蓋陣列附接在所述兩個或更多個半導體晶粒上方包含在所述封蓋陣列與所述對應半導體晶粒之間施加熱介面材料。
根據請求項9所述的方法，其中所述單粒化切割包括透過所述殼體在所述封蓋陣列中的所述封蓋之間進行鋸割。
根據請求項9所述的方法，其中形成所述囊封物是在將所述封蓋陣列附接到所述兩個或更多個半導體晶粒上方之前執行。
根據請求項9所述的方法，其中形成所述囊封物是在將所述封蓋陣列附接到所述兩個或更多個半導體晶粒上方之後執行。
一種形成半導體封裝的方法，所述方法包括：將封蓋陣列附接到具有兩個或更多個半導體晶粒的基板條上，其中所述封蓋陣列中的封蓋在所述基板條的半導體晶粒上方，且其中所述封蓋陣列包含圍繞所述封蓋中的每一個封蓋的週邊的殼體；在所述兩個或更多個半導體晶粒之間形成囊封物；以及將所述基板條單粒化切割成兩個或更多個半導體封裝，其中半導體封裝的封蓋在所述半導體封裝的半導體晶粒和所述基板條的部分上方，其中所述囊封物的一個或多個表面與所述基板條的一個或多個表面和所述殼體的一個或多個表面共平面，以及其中所述半導體封裝的每個半導體封裝的所述封蓋是在所述半導體封裝的每個半導體封裝的基板的大部分上方。
根據請求項14所述的方法，其中所述單粒化切割包括透過所述殼體在所述封蓋陣列中的所述封蓋之間進行鋸割。
根據請求項14所述的方法，其進一步包括通過將殼體材料倒入在所述封蓋陣列中的兩個或更多個封蓋之間的區中，且固化所述殼體材料以將所述殼體形成為塊狀物陣列，而形成所述封蓋陣列。
根據請求項14所述的方法，其進一步包括通過將樹脂片材安置於所述封蓋陣列中的兩個或更多個封蓋上，以及施加壓力且將所述樹脂片材固化到所述封蓋陣列中的所述兩個或更多個封蓋之間的區中以形成所述殼體，而形成所述封蓋陣列。