TWI528465B - 半導體元件和形成具有嵌入半導體晶粒的預先製備散熱框之方法 - Google Patents

Description

半導體元件和形成具有嵌入半導體晶粒的預先製備散熱框之方法

本發明基本上係有關於半導體元件，特別是關於晶圓層級之封裝以及將半導體晶粒嵌入預先製備散熱框以利散熱之方法。

半導體元件普遍見於近代電子產品之中。不同半導體元件內含電氣組件的數目和密度各有所差異。獨件式半導體元件通常包含一種電氣組件，例如，發光二極體(light emitting diode；LED)、小信號電晶體、電阻器、電容器、電感器以及功率型金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor；MOSFET)。整合式半導體元件則基本上內含數百到數百萬個電氣組件。整合式半導體元件的實例包含微控制器(microcontroller)、微處理器(microprocessor)、電荷耦合元件(charged-coupled device；CCD)、太陽能電池(solar cell)以及數位微鏡元件(digital micro-mirror device；DMD)。

半導體元件執行種類繁多的功能，諸如高速計算、傳送及接收電磁信號、控制電子裝置、將太陽光轉換成電力、以及產生電視顯示器之視覺投映。半導體元件應用於娛樂、通信、功率轉換、網路、電腦以及消費性產品等領域。半導體元件亦可見於軍事應用、航空、汽車、工業控制器以及辦公室設備。

半導體元件利用半導體材料之電氣特性。半導體材料之原子結構使得其導電性可以應用電場或經由摻雜(doping)程序加以控制。摻雜係將雜質掺入半導體材料以操縱及控制半導體元件之導電性。

半導體元件包含主動式(active)及被動式(passive)電氣結構。主動式結構，包含雙載子及場效式電晶體，控制電流的流動。藉由改變摻雜的程度和施加電場或基極電流，對電晶體中的電流流動加以提升或抑制。被動式結構，包含電阻器、電容器和電感器，建立特定之電壓和電流間的關係以實現各種電氣功能。被動式和主動式結構彼此電性連接以構成電路，其致使半導體元件可以執行高速計算以及其他有有用的功能。

半導體元件的生產一般而言係利用二個複雜的製程，意即，前端製造和後端製造，其各自均可能包含數百個步驟。前端製造包含在一半導體晶圓的表面上形成複數個晶粒。每一晶粒基本上彼此相同且包含藉由電性連接主動式和被動式組件所構成的電路。後端製造包含自完成的晶圓單片化個別晶粒並封裝晶粒以提供結構上的支承及環境隔絕。

半導體製造的目標之一係生產較小型的半導體元件。較小型的元件通常耗用較少之電力、具有較高之效能且可以更有效率地生產。此外，較小型的半導體元件具有較小的覆佔面積，為小型產品所必須。較小型的晶粒尺寸可以藉由改善前端製程達成，其產生具有較小型而較高密度主動式和被動式組件之晶粒。後端製程藉由電氣互連及封裝材料上的改善可以產生具有較小覆佔面積的半導體元件封裝。

半導體製造的另一目標係生產較高效能之半導體元件。元件效能之增進可以藉由形成能夠運作於較高速度之主動式組件而達成。在一些高效能之半導體元件中，大量的數位電路以高頻時脈運作，例如，運作於十億赫(gigahertz)級範圍之微處理器(microprocessor)。在其他高頻應用中，諸如射頻(radio frequency；RF)無線通信，整合式被動式元件(integrated passive device；IPD)常包含於半導體元件之內。IPD之實例包含電阻器、電容器、以及電感器。典型的RF系統在一或多個半導體封裝中需要多個IPD以執行所需之電氣功能。

此等高效能半導體元件產生大量熱能，必須適當地消散。一些半導體封裝使用封裝劑(encapsulant)或增生互連結構以發散熱能。然而，封裝劑或增生互連結構基本上係不良的熱導體。若不能有效地散熱，所產生的熱可能降低效能、減少可靠度、並縮短半導體元件之有效使用壽命。此外，肇因於半導體晶粒和增生互連結構間熱膨脹係數差異之翹曲現象可能造成晶粒應力及疊層分離。機械應力亦存在於晶粒之側壁。

其有需要自晶圓層級封裝中之半導體晶粒散熱並降低機械應力。有鑑於此，在一實施例中，本發明係一種製造半導體元件的方法，其步驟包含提供一暫時性基板、固定一預先製備散熱框於該暫時性基板之上、固定一半導體晶粒至該散熱框以利散熱、沉積一封裝劑於該半導體晶粒和該散熱框之上且使該半導體晶粒上之接墊暴露以及形成一互連結構於該半導體晶粒之上。

在另一實施例中，本發明係一種製造半導體元件的方法，其步驟包含提供一散熱框、固定一半導體晶粒至該散熱框以利散熱、沉積一封裝劑於該半導體晶粒和該散熱框之上以及形成一互連結構於該半導體晶粒之上。

在另一實施例中，本發明係一種製造半導體元件的方法，其步驟包含提供一晶圓形狀之暫時性基板、固定一晶圓形狀之散熱框於該暫時性基板之上、固定一半導體晶粒至該散熱框以利散熱、沉積一封裝劑於該半導體晶粒和該散熱框之上以及形成一互連結構於該半導體晶粒之上。

在另一實施例中，本發明係一種半導體元件，其包含一散熱框及半導體晶粒固定至該散熱框以利散熱。一封裝劑沉積於該半導體晶粒及該散熱框之上。一互連結構形成於該半導體晶粒之上。

以下透過配合圖式之實施例說明本發明之細節，圖式中相同之標號代表相同或類似之構件。雖然本發明之說明係呈現達成其目標之最佳模式，但習於斯藝之人士應能了解，其涵蓋後附申請專利範圍所界定之本發明之精神和範疇所包含之替代、修改、及等效結構或方法，以及以下揭示和圖式所支持之等效結構或方法。

半導體元件的生產一般而言係利用二個複雜的製程：前端製造和後端製造。前端製造包含在一半導體晶圓的表面上形成複數個晶粒。晶圓上的每一晶粒包含主動式及被動式電氣組件，其彼此電性連接以形成功能性之電路。諸如電晶體和二極體之主動式電氣組件具有控制電流流動之能力。諸如電容器、電感器、電阻器和變壓器之被動式電氣組件建立實現各種電路功能所需之特定電壓和電流間的關係。

被動式和主動式組件係藉由一連串包含摻雜、沉積、光學微影術(photolithography)、蝕刻(etching)及平面化(planarization)之製程步驟，形成於半導體晶圓之表面上。摻雜程序藉由諸如離子植入(ion implantation)或熱擴散(thermal diffusion)等技術將雜質掺入半導體材料之中。摻雜處理修改主動元件中半導體材料之導電性、將半導體材料轉換成絕緣體、導體或者因應電場或基極電流動態地改變半導體材料導電性。電晶體包含依據所需配置之不同型態和摻雜程度之區域，使電晶體依據施加之電場或基極電流而能夠對電流之流動加以提升或抑制。

主動式和被動式組件係藉由具有不同電氣特性之材料疊層所形成。此等疊層之形成可以藉由各種沉積技術，該等技術在某種程度上係決定於被沉積之材料種類。例如，薄膜沉積可以包含化學氣相沉積(chemical vapor deposition；CVD)、物理氣相沉積(physical vapor deposition；PVD)、電解電鍍(electrolytic plating)以及無電電鍍(electroless plating)製程。每一疊層通常被圖案化(patterned)以形成主動式組件、被動式組件或介於組件間的電性連接部分。

疊層可以利用光學微影技術加以圖案化，該技術包含例如光阻劑之感光物質沉積於待圖案化的疊層之上。圖案利用光被自一光罩(photomask)轉移至光阻劑。其使用溶劑移除耐光之光阻劑圖案部分，以露出下層待圖案化的部分。剩餘之光阻劑移除之後，餘留一圖案化之疊層。或者，某些材料之圖案化係藉由直接沉積材料至利用諸如無電式及電解式電鍍等技術由一先前之沉積/蝕刻製程形成之區域或空間上。

沉積一薄膜材料於一現有之圖案上可以擴大其下之圖案並產生一不均勻之平坦表面。其需要一均勻之平坦表面以產生較小且結構密集之主動式和被動式組件。其可以使用平面化製程以自晶圓表面移除材料並產生一均勻之平坦表面。平面化包含以一研磨墊磨平晶圓之表面。磨蝕材料和腐蝕性化學藥品在磨平期間被加入晶圓之表面。磨蝕材料之機械作用結合化學藥品之腐蝕作用移除任何不規則之表面凹凸，進而產生一均勻之平坦表面。

後端製造包含將完成的晶圓切割或單片化成個別之晶粒，接著並封裝晶粒以提供結構上的支承及環境隔絕。就單片化晶粒而言，晶圓被標劃刻線且沿著晶圓上被稱為鋸道或鋸線之非功能性區域切斷。晶圓之單片化係利用一雷射切割工具或鋸片。單片化之後，個別晶粒被固定至一封裝基板，該基板包含用以與其他系統組件互連之接腳(pin)或接墊(contact pad)。形成於半導體晶粒上的接墊接著被連接至封裝內部之接墊。此電性連接可以藉由焊錫凸塊(solder bump)、凸柱凸塊(stud bump)、導電膠(conductive paste)或打線接合(wirebond)而達成。一封裝劑或其他模封材料沉積於封裝上以提供實體之支持和電性之絕緣。完成之封裝插入電氣系統中，使得該半導體元件之功能可以為其他系統組件所用。

圖1例示電子裝置50，具有一晶片載體基板或印刷電路板(printed circuit board；PCB) 52，複數個半導體封裝固定於其表面之上。電子裝置50可以具有一種半導體封裝，或者多種型態之半導體封裝，取決於其應用。基於例示之目的，圖1顯示不同種類之半導體封裝。

電子裝置50可以是一獨立系統，其使用該等半導體封裝執行一或多種電性功能。或者，電子裝置50可以是一更大系統中的一個次組件。舉例而言，電子裝置50可以是一繪圖卡、網路介面卡或其他可以插入電腦中的信號處理卡。半導體封裝可以包含微處理器、記憶體、特定用途積體電路(application specific integrated circuit；ASIC)、邏輯電路、類比電路、RF電路、獨立元件或者其他半導體晶粒或電氣組件。

在圖1之中，PCB 52提供一公用基板做為結構上的支承以及與固定於PCB上的半導體封裝之電性互連。導電信號走線54利用蒸鍍(evaporation)、電解電鍍、無電電鍍、網印(screen printing)或其他適當之金屬沉積製程形成於PCB 52之一表面或疊層內。信號走線54提供半導體封裝、固定組件及其他外部系統組件間的電性通信。走線54同時亦提供電源及接地連接至每一半導體封裝。

在一些實施例之中，一半導體元件具有二封裝層級。第一層級封裝係一用以機械性及電性裝配半導體晶粒至一中介載體之技術。第二層級封裝包含機械性及電性裝配該中介載體至PCB。在其他實施例中，一半導體元件可以僅具有第一層級封裝，其中晶粒被以機械性及電性方式直接固定至PCB。

為了例示之目的，許多第一層級封裝之型態，包括打線接合封裝56以及覆晶(flip chip)58，均顯示於PCB 52之上。此外，多種型態之第二層級封裝，包括球柵陣列(ball grid arrays；BGA)60、凸塊晶片載體(bump chip carrier；BCC)62、雙排型封裝(dual in-line package；DIP)64、基板柵格陣列(land grid array；LGA)66、多晶片模組(multi-chip module；MCM)68、四側無引腳扁平(quad flat non-leaded package；QFN)70以及四面扁平封裝(quad flat package)72，均顯示固定於PCB 52之上。取決於系統需求，半導體封裝的任何組合，配置成第一及第二層級封裝形式的任何組合，以及其他電子組件，均可以連接至PCB 52。在一些實施例之中，電子裝置50包含一單一裝配之半導體封裝，而其他實施例可能需要多個互連之封裝。藉由結合一或多個半導體封裝於單一基板上，生產者可以將組件成品加入電子裝置及系統之中。由於半導體封裝包含複雜之功能，電子裝置之生產可以利用價格較低廉之組件以及一產線流動式的製程。由此產出之裝置較不易故障且生產代價較不昂貴，使得對消費者的成本較低。

圖2a-2c顯示示範性半導體封裝。圖2a例示固定於PCB 52上的DIP 64之進一步細節。半導體晶粒74包含一作用區域，其包含實施為主動元件、被動元件、導電層及介電層之類比或數位電路形成於該晶粒之內，且依據該晶粒之電氣設計彼此電性互連。例如，該電路可以包含一或多個電晶體、二極體、電感、電容、電阻器，以及形成於半導體晶粒74之作用區域內的其他電路構件。接墊76係一或多層導電材料，諸如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，其電性連接至形成於半導體晶粒74內之電路構件。在DIP 64的組配期間，半導體晶粒74利用一金矽共熔層(gold-silicon eutectic layer)或諸如熱環氧樹脂(thermal epoxy)之黏著材料固定至一中介載體78。封裝主體包含一諸如聚合物(polymer)或陶瓷(ceramic)之絕緣封裝材料。導體引線80和打線接合82提供半導體晶粒74和PCB 52之間的電性互連。封裝劑84沉積於封裝上，藉由防止溼氣和微粒進入封裝污染晶粒74或打線接合82而達到環境防護之目的。

圖2b例示固定於PCB 52上的BCC 62之進一步細節。半導體晶粒88利用一底部填充或環氧合成樹脂黏著材料92被固定於載體90之上。打線接合94提供接墊96和98間的第一層級封裝互連。模封材料或封裝劑100沉積於半導體晶粒88及打線接合94之上以提供該元件實體之支持和電性之絕緣。接墊102利用一諸如電解電鍍或無電電鍍之適當金屬沉積形成於PCB 52之一表面上以防止氧化。接墊102電性連接至PCB 52中的一或多條導電信號走線54。凸塊104形成於BCC 62的接墊98和PCB 52的接墊102之間。

在圖2c之中，半導體晶粒58以一覆晶形式第一層級封裝面朝下地固定至中介載體106。半導體晶粒58之作用區域108包含實施為主動元件、被動元件、導電層及介電層之類比或數位電路依據該晶粒之電氣設計形成。例如，該電路可以包含一或多個電晶體、二極體、電感、電容、電阻器，以及作用區域108內的其他電路構件。半導體晶粒58經由凸塊110電性且機械性地連接至載體106。

BGA 60利用凸塊112以一BGA形式第二層級封裝電性且機械性地連接至PCB 52。半導體晶粒58透過凸塊110、信號線114以及凸塊112電性連接至PCB 52中的導電信號走線54。一模封材料或封裝劑116沉積於半導體晶粒58及載體106之上以提供該元件實體之支持和電性之絕緣。此覆晶式半導體元件提供一條從半導體晶粒58上的作用元件到PCB 52上的導電走線間的極短電性傳導路徑，以降低信號傳播距離、減少電容並增進整體電路效能。在另一實施例中，半導體晶粒58可以利用覆晶式第一層級封裝不經由中介載體106即電性且機械性地直接連接至PCB 52。

圖3a-31例示形成預先製備散熱框以增進晶圓級晶片尺寸封裝(wafer level chip scale package；WLCSP)中一嵌入半導體晶粒之熱能表現。在圖3a之中，一犧牲或暫時性晶圓層級基板或載體120包含一基座材料，諸如矽、聚合物、聚合式合成物、金屬箔片、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹(beryllium oxide)、膠帶或其他用以結構性支承之適當低價、堅固材料。載體120係晶圓形狀或圓形，具有一15至30釐米(cm)之直徑。一黏著薄膜或疊層122形成於載體120之上。黏著層122可以是一彈性塑膠類薄膜，諸如聚氯乙烯(polyvinyl chloride；PVC)或聚烯烴(polyolefin)，具有一合成丙烯酸黏著劑(acrylic adhesive)或紫外線(UV)敏感黏著劑，用於元件之固定及移除。黏著層122可以藉由光、熱、雷射或機械式壓力加以釋除。或者，諸如熱環氧樹脂、聚合式合成物或無機接合化合物之黏著材料可以施加至載體120。

一預先製備散熱框124利用黏著層122固定至載體120，如圖3b和3c所示。散熱框124具有類似載體120的晶圓形狀或外觀要素，如圖3d所示。散熱框124可以利用一引線架(leadframe)製程預先製備以降低製造成本。散熱框124包含一平板126以及複數個物體128垂直地延伸自平板126。該等物體128形成凹洞或凹孔129。凹洞129係做為半導體晶粒固定處。散熱框124之中央部分可以打孔以固定晶粒。散熱框124可以是銅、鋁、金、銀或可以散熱之其他金屬及合成物。散熱框124亦可以包含諸如氧化鋁(alumina；Al₂O₃)、氧化鋅(ZnO)、銀、或氮化鋁(AlN)等熱填充物。

在圖3e之中，複數個半導體晶粒130以接墊132朝上的方位置入凹洞129之中並以晶粒接附黏著劑134固定，諸如預先切割之黏著薄膜、配方環氧樹脂、熱熔膠、熱油脂或其他適當之黏著劑。每一半導體晶粒130包含一作用表面135，其包含實施為主動元件、被動元件、導電層及介電層之類比或數位電路形成於該晶粒之內，且依據該晶粒之電氣設計和功能彼此電性互連。例如，該電路可以包含一或多個電晶體、二極體以及形成於作用表面135內的其他電路構件以實施基頻類比電路或數位電路，諸如數位信號處理器(digital signal processor；DSP)、ASIC、記憶體或其他信號處理電路。半導體晶粒130亦可以包含IPD，諸如電感、電容以及電阻，用於RF信號之處理。典型的RF系統在一或多個半導體封裝中需要多個IPD以執行所需之電氣功能。

半導體晶粒130，特別是高效能數位電路及IPD，在正常運作期間無可避免地產生熱，而必須適當地發散。散熱框124，包含平板126及物體128，用以自半導體晶粒130散熱。在一實施例中，散熱框124具有一範圍介於90至430 W/m-K之熱傳導性。

在圖3f之中，載體120與散熱框124及嵌入之半導體晶粒130配置於底部封槽136和頂部封槽138之間以進行晶圓層級之封裝。在一直接/頂部閘模封(direct/top gate molding)製程中，中央平板140將模封材料或封裝劑142注入散熱框124之上及嵌入之半導體晶粒130周圍。封裝劑142可以是聚合物合成材料，諸如具有填充劑之環氧合成樹脂(epoxy resin)、具有填充劑之環氧丙烯酸酯(epoxy acrylate)或者具有適當填充劑之聚合物。該直接閘模封製程提供良好之封裝覆蓋於每一晶粒上並使接墊132暴露於封裝之外以利後續增生互連結構之電性連接，無須進一步之蝕刻。或者，其可以使用膏劑印刷(paste printing)、壓縮模封(compressive molding)、轉注模封(transfer molding)、液態封裝劑模封(liquid encapsulant molding)、真空層壓(vacuum lamination)或其他適當之塗佈機制以佈放封裝劑142。封裝劑142係非導電性的，且能在環境上保護半導體元件免於外部構件之影響及污染。

圖3g顯示一種可供替代之晶圓層級薄膜輔助封裝(film assist encapsulation)製程，其中載體120與散熱框124及嵌入之半導體晶粒130，配置於底部封槽144和頂部封槽146之間。一模封材料或封裝劑149經由開口148注入散熱框124之上及嵌入之半導體晶粒130周圍。封裝劑149可以是聚合物合成材料，諸如具有填充劑之環氧合成樹脂、具有填充劑之環氧丙烯酸酯或者具有適當填充劑之聚合物。頂部封槽146實體接觸作用表面135並在封裝期間隔離接墊132。晶圓層級薄膜輔助模封製程提供良好之封裝覆蓋於每一晶粒上並使接墊132暴露於封裝之外以利後續增生互連結構之電性連接，無須進一步之蝕刻。

在圖3h中，一頂部增生互連結構154形成於半導體晶粒130之上。增生互連結構154包含一利用圖案化及PVD、CVD、電解電鍍、無電電鍍製程或其他適當金屬沉積製程形成區段或部分形式之電性導電層156。導電層156可以是一或多層鋁、銅、錫、鎳、金、銀或其他適當導電材料構成之疊層。導電層156的一些部分電性連接至接墊132，且取決於半導體晶粒之設計及功能可以彼此電性相通或電性絕緣。

在圖3i之中，一絕緣或鈍化層158形成於導電層156之上。絕緣層158可以是一或多層由二氧化矽(SiO₂)、氮化矽(Si₃N₄)、氮氧化矽(SiON)、五氧化鉭(Ta₂O₅)、氧化鋁(Al₂O₃)、或是其他具有類似絕緣及結構性質的材料構成之疊層。絕緣層158之沉積係利用PVD、CVD、印刷、旋轉塗佈(spin coating)、噴霧塗佈(spray coating)、燒結(sintering)或熱氧化(thermal oxidation)。一部分絕緣層158藉由一蝕刻製程被移除以暴露出導電層156。

一電性傳導層160利用圖案化及PVD、CVD、電解電鍍、無電電鍍製程或其他適當金屬沉積製程以區段或部分的型態形成於絕緣層158及導電層156之上。導電層160可以是一或多層由鋁、銅、錫、鎳、金、銀或其他適當導電材料構成之疊層。導電層160的一部分電性連接至導電層156。導電層160的其他部分可以是彼此電性相通或電性絕緣，取決於半導體元件之設計及功能。

在一實施例中，導電層160係一由包含黏著層、阻障層(barrier layer)以及晶種或潤濕層等多重金屬堆疊所構成之凸塊下金屬層(under bump metallization；UBM)。黏著層可以是鈦(Ti)、氮化鈦(TiN)、鈦鎢(TiW)、鋁或鉻(Cr)。阻障層形成於黏著層之上且可以由鎳(Ni)、鎳釩(NiV)、鉑(Pt)、鈀(Pd)、鈦鎢(TiW)或鉻銅(CrCu)構成。阻障層阻止銅擴散入半導體晶粒130之有效區域135。晶種層可以是銅、鎳、鎳釩、金或鋁。晶種層形成於阻障層之上。UBM 160提供一低電阻互連，以及焊錫擴散之阻障和焊錫濕潤之晶種層。

在圖3j之中，載體120及黏著層122藉由光、熱、雷射或機械式壓力自散熱框124移除。例如，載體120及黏著層122可以藉由UV光、熱分離(thermal detach)、化學蝕刻、機械式剝除(mechanical peel-off)、機械式研磨(mechanical grinding)、濕式剝除(wet stripping)或其他適當之分離製程加以移除。

在圖3k之中，一電性傳導凸塊材料利用一蒸鍍、電解電鍍、無電電鍍、錫球投入(ball drop)或網印製程沉積於導電層160之上。凸塊材料可以是鋁、錫、鎳、金、銀、鈀、鉍(Bi)、銅、焊錫以及前述項目之組合，外加一選擇性之助熔劑。舉例而言，凸塊材料可以是共熔錫/鈀、高鉛焊錫或無鉛焊錫。凸塊材料利用一適當之黏附或接合製程黏接至導電層160。在一實施例中，凸塊材料藉由將該材料加熱至其熔點以上以形成球狀之錫球或凸塊162而進行回流(reflow)。在一些應用之中，凸塊162被第二次回流以增進與導電層160之電性接觸。凸塊亦可以被壓接(compression bond)至導電層160。凸塊162代表可以形成於導電層160上的一種互連結構類型。該互連結構亦可以使用接線、導電膠、凸柱凸塊、微凸塊(micro bump)或其他電性連接。

在圖31之中，切割膠帶(dicing tape)166施加至散熱框124以在單片化期間做為結構上的支承。半導體晶粒130接著以鋸片或雷射切割工具168被單片化成個別的半導體元件170，如圖4所示。半導體元件170係一具有散熱框124之WLCSP以增進嵌入半導體晶粒130之熱能表現，半導體晶粒130電性連接至互連結構154以利進一步之封裝整合。散熱框124提供半導體晶粒130產生之熱的發散。散熱框124之物體128保護半導體晶粒130之側壁，使其在切割/單片化之後以及例如PCB固定之進一步元件整合期間免於機械式應力之損傷。散熱框124同時亦充當一晶圓防撓結構，以在製程期間，特別是封裝製程期間，降低晶圓翹曲問題。

雖然本發明之一或多個實施例詳細例示如上，但習於斯藝者應理解該等實施例可以在未脫離本發明以下申請專利範圍所界定之範疇下進行修改及調整。

50．．．電子裝置

52．．．PCB

54．．．走線

56．．．打線接合封裝

58．．．覆晶

60．．．球柵陣列

62．．．凸塊晶片載體

64．．．雙排型封裝

66．．．基板柵格陣列

68．．．多晶片模組

70．．．四側無引腳扁平封裝

72．．．四面扁平封裝

74．．．半導體晶粒

76．．．接墊

78．．．中介載體

80．．．導體引線

82．．．打線接合

84．．．封裝劑

88．．．半導體晶粒

90．．．載體

92．．．底部填充或環氧合成樹脂黏著材料

94．．．打線接合

96．．．接墊

98．．．接墊

100．．．模封材料或封裝劑

102．．．接墊

104．．．凸塊

106．．．載體

108．．．作用區域

110．．．焊錫凸塊或錫球

112．．．焊錫凸塊或錫球

114．．．信號線

116．．．模封材料或封裝劑

120．．．載體

122．．．黏著薄膜或疊層

124．．．散熱框

126．．．平板

128．．．物體

129．．．凹洞或凹孔

130‧‧‧半導體晶粒

132‧‧‧接墊

134‧‧‧晶粒接附黏著劑

135‧‧‧作用表面

136‧‧‧底部封槽

138‧‧‧頂部封槽

140‧‧‧中央平板

142‧‧‧模封材料或封裝劑

144‧‧‧底部封槽

146‧‧‧頂部封槽

148‧‧‧開口

149‧‧‧模封材料或封裝劑

154‧‧‧頂側增生互連結構

156‧‧‧導電層

158‧‧‧絕緣或鈍化層

160‧‧‧導電層

162‧‧‧錫球或凸塊

166‧‧‧切割膠帶

168‧‧‧鋸片或雷射切割工具

170‧‧‧半導體元件

圖1例示一PCB，具有不同型態之封裝固定至其表面；

圖2a-2c例示固定至該PCB之代表性半導體封裝之進一步細節；

圖3a-3l例示一形成具有嵌入半導體晶粒的晶圓層級散熱框之製程；以及

圖4例示具有半導體晶粒嵌入於散熱框中之一個別晶圓層級封裝。

126．．．平板

128．．．物體

129．．．凹洞或凹孔

130．．．半導體晶粒

132．．．接墊

134．．．晶粒接附黏著劑

135．．．作用表面

136．．．底部封槽

138．．．頂部封槽

140．．．中央平板

142．．．模封材料或封裝劑

144．．．底部封槽

146．．．頂部封槽

148．．．開口

149．．．模封材料或封裝劑

154．．．頂側增生互連結構

156．．．導電層

158．．．絕緣或鈍化層

160．．．導電層

162．．．錫球或凸塊

166．．．切割膠帶

168．．．鋸片或雷射切割工具

Claims (15)

1. 一種製造半導體元件的方法，包含：提供一預先製備散熱框，其包括具有複數個物體的一平板，該物體從該平板延伸以在該平板上形成複數個晶粒固定處；配置該預先製備散熱框於一載體上；配置複數個半導體晶粒在該預先製備散熱框中的該平板上的該晶粒固定處上；提供一頂部封槽、一底部封槽和一中央板；在配置該預先製備散熱框於該載體上後，配置該預先製備散熱框和該半導體晶粒在該頂部封槽和該底部封槽之間；從該中央板沉積一封裝劑於該半導體晶粒及該預先製備散熱框之上且使該半導體晶粒上之接墊暴露；形成一互連結構於該半導體晶粒之上；在形成該互連結構於該半導體晶粒之上後，從該載體移除該預先製備散熱框；以及單片化該預先製備散熱框的該物體以分離該半導體晶粒。
2. 如申請專利範圍第1項所述之方法，其中形成該互連結構包含：形成一第一導電層於該半導體晶粒之上；形成一絕緣層於該第一導電層之上；以及形成一第二導電層於該第一導電層之上。
3. 如申請專利範圍第2項所述之方法，其中形成該互連結構更包含形成一凸塊於該第二導電層之上。
4. 如申請專利範圍第1項所述之方法，其中該預先製備散熱框包含晶圓形狀。
5. 一種製造半導體元件的方法，包含：提供一預先製備散熱框，其包括一晶粒固定處；配置一半導體晶粒於用於散熱的該預先製備散熱框中的該晶粒固定處上；配置該預先製備散熱框和該半導體晶粒在一頂部封槽和一底部封槽之間；沉積一封裝劑於該半導體晶粒及該預先製備散熱框之上，同時在該頂部封槽和該底部封槽之間使在該半導體晶粒上的接墊從該封裝劑暴露；以及形成一互連結構於該半導體晶粒之上。
6. 如申請專利範圍第5項所述之方法，其中該預先製備散熱框包含位於一平板上的垂直物體。
7. 如申請專利範圍第5項所述之方法，更包含利用一晶圓層級直接/頂部閘模封製程沉積該封裝劑。
8. 如申請專利範圍第5項所述之方法，更包含利用一晶圓層級薄膜輔助模封製程沉積該封裝劑。
9. 如申請專利範圍第5項所述之方法，其中形成該互連結構包含：形成一第一導電層於該半導體晶粒之上；形成一絕緣層於該第一導電層之上；以及 形成一第二導電層於該第一導電層之上。
10. 如申請專利範圍第5項所述之方法，更包含單片化該預先製備散熱框以分離該半導體晶粒。
11. 如申請專利範圍第5項所述之方法，其中該預先製備散熱框包含晶圓形狀。
12. 一種半導體元件，包含：一預先製備散熱框，包括一晶粒固定處；一半導體晶粒，配置於該預先製備散熱框的該晶粒固定處上；一頂部封槽和一底部封槽，其中該預先製備散熱框和該半導體晶粒配置在該底部封槽和該頂部封槽之間，且該頂部封槽物理地接觸該半導體晶粒的一作用表面；以及一封裝劑，沉積於該半導體晶粒及該預先製備散熱框之上。
13. 如申請專利範圍第12項所述之半導體元件，其中該預先製備散熱框包含位於一平板上的垂直物體。
14. 如申請專利範圍第12項所述之半導體元件，其中該預先製備散熱框包含晶圓形狀。
15. 如申請專利範圍第12項所述之半導體元件，其進一步包括一載體，其配置在該底部封槽和該頂部封槽之間。