TWI845265B - 晶圓堆疊方法 - Google Patents

Abstract

一種晶圓堆疊方法，包括以下步驟。提供第一晶圓。將第二晶圓接合於第一晶圓，而形成第一晶圓堆疊結構。對第一晶圓堆疊結構進行第一邊緣缺陷檢查，而找出第一邊緣缺陷且量測出第一晶圓堆疊結構的邊緣與第一邊緣缺陷的遠離第一晶圓堆疊結構的邊緣的一端在徑向上的第一距離。從第一晶圓堆疊結構的邊緣進行範圍為第一寬度的第一修整製程，而移除第一邊緣缺陷，其中第一寬度大於或等於第一距離。

Description

晶圓堆疊方法

本發明是有關於一種半導體製程，且特別是有關於一種晶圓堆疊方法。

目前，發展出一種晶圓堆疊結構。晶圓堆疊結構是藉由將晶圓接合在一起而形成。然而，在將晶圓進行接合之後，常會在晶圓堆疊結構中的相鄰兩個晶圓之間產生邊緣缺陷(edge defect)(如，裂紋及/或氣泡)。因此，如何有效地移除邊緣缺陷為持續努力的目標。

本發明提供一種晶圓堆疊方法，其可有效地移除邊緣缺陷。

本發明提出一種晶圓堆疊方法，包括以下步驟。提供第一晶圓。將第二晶圓接合於第一晶圓，而形成第一晶圓堆疊結構。對第一晶圓堆疊結構進行第一邊緣缺陷檢查(edge defect inspection)，而找出第一邊緣缺陷且量測出第一晶圓堆疊結構的邊緣與第一邊緣缺陷的遠離第一晶圓堆疊結構的邊緣的一端在徑向上的第一距離。從第一晶圓堆疊結構的邊緣進行範圍為第一寬度的第一修整製程，而移除第一邊緣缺陷，其中第一寬度大於或等於第一距離。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，第一邊緣缺陷檢查所使用的機台例如是C模式掃描聲學顯微鏡(C-mode scanning acoustic microscope，CSAM)。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更可包括以下步驟。在進行第一修整製程之後，對第二晶圓進行薄化製程。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，第二晶圓可包括基底穿孔(through-substrate via，TSV)。上述晶圓堆疊方法更可包括以下步驟。移除部分第二晶圓，而暴露出基底穿孔。在第二晶圓上形成重佈線層(redistribution layer，RDL)結構。重佈線層結構可電性連接於基底穿孔。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更可包括以下步驟。在進行第一修整製程之後且在暴露出基底穿孔之前，在第一晶圓堆疊結構上形成保護層(passivation layer)。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更可包括以下步驟。將第三晶圓接合於第二晶圓，而形成第二晶圓堆疊結構。對第二晶圓堆疊結構進行第二邊緣缺陷檢查，而找出第二邊緣缺陷且量測出第二晶圓堆疊結構的邊緣與第二邊緣缺陷的遠離第二晶圓堆疊結構的邊緣的一端在徑向上的第二距離。從第二晶圓堆疊結構的邊緣進行範圍為第二寬度的第二修整製程，而移除第二邊緣缺陷，其中第二寬度可大於或等於第二距離。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，第二寬度可大於第一寬度。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更包括以下步驟。在進行第二修整製程之後，對第三晶圓進行薄化製程。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，第三晶圓可包括基底穿孔。上述晶圓堆疊方法更可包括以下步驟。移除部分第三晶圓，而暴露出基底穿孔。在第三晶圓上形成重佈線層結構。重佈線層結構可電性連接於基底穿孔。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更可包括以下步驟。在進行第二修整製程之後且在暴露出基底穿孔之前，在第二晶圓堆疊結構上形成保護層。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更可包括以下步驟。將第四晶圓接合於第三晶圓，而形成第三晶圓堆疊結構。對第三晶圓堆疊結構進行第三邊緣缺陷檢查，而找出第三邊緣缺陷且量測出第三晶圓堆疊結構的邊緣與第三邊緣缺陷的遠離第三晶圓堆疊結構的邊緣的一端在徑向上的第三距離。從第三晶圓堆疊結構的邊緣進行範圍為第三寬度的第三修整製程，而移除第三邊緣缺陷，其中第三寬度可大於或等於第三距離。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，第三寬度可大於第二寬度。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更可包括以下步驟。在進行第三修整製程之後，對第四晶圓進行薄化製程。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，第四晶圓可包括基底穿孔。上述晶圓堆疊方法更可包括以下步驟。移除部分第四晶圓，而暴露出基底穿孔。在第四晶圓上形成重佈線層結構。重佈線層結構可電性連接於基底穿孔。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更可包括以下步驟。在進行第三修整製程之後且在暴露出基底穿孔之前，在第三晶圓堆疊結構上形成保護層。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更可包括以下步驟。提供第三晶圓。將第四晶圓接合於第三晶圓，而形成第二晶圓堆疊結構。對第二晶圓堆疊結構進行第二邊緣缺陷檢查，而找出第二邊緣缺陷且量測出第二晶圓堆疊結構的邊緣與第二邊緣缺陷的遠離第二晶圓堆疊結構的邊緣的一端在徑向上的第二距離。從第二晶圓堆疊結構的邊緣進行範圍為第二寬度的第二修整製程，而移除第二邊緣缺陷，其中第二寬度可大於或等於第二距離。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，更可包括以下步驟。將第四晶圓接合於第二晶圓，而形成第三晶圓堆疊結構。對第三晶圓堆疊結構進行第三邊緣缺陷檢查，而找出第三邊緣缺陷且量測出第三晶圓堆疊結構的邊緣與第三邊緣缺陷的遠離第三晶圓堆疊結構的邊緣的一端在徑向上的第三距離。從第三晶圓堆疊結構的邊緣進行範圍為第三寬度的第三修整製程，而移除第三邊緣缺陷，其中第三寬度可大於或等於第三距離。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，第三寬度可大於第一寬度與第二寬度。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，第一寬度與第二寬度可為相同寬度。

依照本發明的一實施例所述，在上述晶圓堆疊方法中，第一寬度與第二寬度可為不同寬度。

基於上述，在本發明所提出的晶圓堆疊方法中，對包括第一晶圓與第二晶圓的第一晶圓堆疊結構進行第一邊緣缺陷檢查，而找出第一邊緣缺陷(如，裂紋及/或氣泡)且量測出第一晶圓堆疊結構的邊緣與第一邊緣缺陷的遠離第一晶圓堆疊結構的邊緣的一端在徑向上的第一距離。接著，從第一晶圓堆疊結構的邊緣進行範圍為第一寬度的第一修整製程，而移除第一邊緣缺陷，其中第一寬度大於或等於第一距離。因此，本發明所提出的晶圓堆疊方法可有效地移除第一邊緣缺陷，進而提升良率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1A至圖1O為根據本發明的一些實施例的晶圓堆疊方法的剖面圖。

請參照圖1A，提供晶圓W1。在一些實施例中，晶圓W1可包括基底100、介電層102、內連線結構104與接合墊106。基底100可為半導體基底，如矽基底。介電層102位在基底100上。此外，在圖中雖未示出，但在基底100上可具有所需的半導體元件(如，主動元件及/或被動元件)。在一些實施例中，介電層102可為多層結構。介電層102的材料例如是氧化矽、氮化矽或其組合。內連線結構104位在介電層102中。內連線結構104的材料例如是銅、鋁、鎢、鉭、氮化鉭、鈦、氮化鈦或其組合。此外，所屬技術領域具有通常知識者可依需求來調整內連線結構104的層數與配置方式。接合墊106位在介電層102中，且可電性連接於內連線結構104。接合墊106的材料例如是銅等導電材料。

接著，將晶圓W2接合於晶圓W1，而形成晶圓堆疊結構WS1。在一些實施例中，晶圓W2可包括基底108、介電層110、內連線結構112、接合墊114與基底穿孔116。基底108可為半導體基底，如矽基底。介電層110位在基底108上。此外，在圖中雖未示出，但在基底108上可具有所需的半導體元件(如，主動元件及/或被動元件)。在一些實施例中，介電層110可為多層結構。介電層110的材料例如是氧化矽、氮化矽或其組合。內連線結構112位在介電層110中。內連線結構112的材料例如是銅、鋁、鎢、鉭、氮化鉭、鈦、氮化鈦或其組合。此外，所屬技術領域具有通常知識者可依需求來調整內連線結構112的層數與配置方式。接合墊114位在介電層110中，且可電性連接於內連線結構112。接合墊114的材料例如是銅等導電材料。基底穿孔116位在基底108中，且更可位在介電層110中。基底穿孔116可電性連接於內連線結構112。基底穿孔116的材料例如是銅、鉭、氮化鉭或其組合。

在一些實施例中，將晶圓W2接合於晶圓W1的方法包括混合接合(hybrid bonding)法。舉例來說，可藉由混合接合法將接合墊114接合於接合墊106且將介電層110接合於介電層102，而將晶圓W2接合於晶圓W1，但本發明並不以此為限。

然後，對晶圓堆疊結構WS1進行邊緣缺陷檢查DI1，而找出邊緣缺陷ED1(如，裂紋及/或氣泡)且量測出晶圓堆疊結構WS1的邊緣與邊緣缺陷ED1的遠離晶圓堆疊結構WS1的邊緣的一端在徑向上的距離D1。在一些實施例中，邊緣缺陷ED1可位在晶圓W2與晶圓W1之間。在一些實施例中，距離D1例如是1毫米(mm)至2.5毫米。在一些實施例中，邊緣缺陷檢查DI1所使用的機台例如是C模式掃描聲學顯微鏡(CSAM)。

請參照圖1B，從晶圓堆疊結構WS1的邊緣進行範圍為寬度WD1的修整製程TP1，而移除邊緣缺陷ED1，其中寬度WD1大於或等於距離D1。藉此，可有效地移除邊緣缺陷ED1，進而提升良率。在一些實施例中，修整製程TP1可完全移除邊緣缺陷ED1。在一些實施例中，寬度WD1例如是1毫米至2.5毫米。在一些實施例中，修整製程TP1可移除部分基底108、部分介電層110、部分介電層102與部分基底100，但本發明並不以此為限。只要修整製程TP1可移除邊緣缺陷ED1，即屬於本發明所涵蓋的範圍。在一些實施例中，修整製程TP1例如是研磨製程(grinding process)。舉例來說，可使用砂輪機(grinder)來進行修整製程TP1。

請參照圖1C，在進行修整製程TP1之後，可對晶圓W2進行薄化製程。在一些實施例中，可對基底108進行薄化製程。在一些實施例中，薄化製程例如是研磨製程、化學機械研磨(chemical mechanical polishing，CMP)製程或其組合。

請參照圖1D，可在晶圓堆疊結構WS1上形成保護層118。保護層118的材料例如是氧化矽、氮化矽、氮氧化矽(SiON)、氮碳化矽(SiCN)或其組合。保護層118的形成方法例如是原子層沉積(atomic layer deposition，ALD)法或電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)法。在一些實施例中，在進行修整製程TP1之後，由於保護層118覆蓋晶圓堆疊結構WS1，因此可防止介電層110與介電層102中的金屬材料(未示出)暴露出來，進而可防止在後續製程中造成交叉污染。在另一些實施例中，可省略保護層118。

請參照圖1E，可移除部分晶圓W2，而暴露出基底穿孔116。在一些實施例中，可移除部分基底108，而暴露出基底穿孔116。部分晶圓W2的移除方法例如是回蝕刻法，如乾式蝕刻法。此外，在移除部分晶圓W2的過程中，可移除部分保護層118。

接著，可在晶圓W2上形成重佈線層結構120。重佈線層結構120可電性連接於基底穿孔116。在一些實施例中，重佈線層結構120可包括介電層122與重佈線層124。介電層122位在晶圓W2上。介電層122的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽或其組合。重佈線層124位在介電層122中。重佈線層124可電性連接於基底穿孔116。重佈線層124的材料例如是銅等導電材料。此外，重佈線層結構120可以採用常規方法製作，於此不再贅述。另外，所屬技術領域具有通常知識者可依需求來調整介電層122與重佈線層124的層數與配置方式。

請參照圖1F，可將晶圓W3接合於晶圓W2，而形成晶圓堆疊結構WS2。在一些實施例中，晶圓W3可包括基底125、介電層126、內連線結構128、接合墊130與基底穿孔132。基底125可為半導體基底，如矽基底。介電層126位在基底125上。此外，在圖中雖未示出，但在基底125上可具有所需的半導體元件(如，主動元件及/或被動元件)。在一些實施例中，介電層126可為多層結構。介電層126的材料例如是氧化矽、氮化矽或其組合。內連線結構128位在介電層126中。內連線結構128的材料例如是銅、鋁、鎢、鉭、氮化鉭、鈦、氮化鈦或其組合。此外，所屬技術領域具有通常知識者可依需求來調整內連線結構128的層數與配置方式。接合墊130位在介電層126中，且可電性連接於內連線結構128。接合墊130的材料例如是銅等導電材料。基底穿孔132位在基底125中，且更可位在介電層126中。基底穿孔132可電性連接於內連線結構128。基底穿孔132的材料例如是銅、鉭、氮化鉭或其組合。

在一些實施例中，將晶圓W3接合於晶圓W2的方法包括混合接合法。舉例來說，可藉由混合接合法將接合墊130接合於重佈線層124且將介電層126接合於介電層122，而將晶圓W3接合於晶圓W2，但本發明並不以此為限。

然後，可對晶圓堆疊結構WS2進行邊緣缺陷檢查DI2，而找出邊緣缺陷ED2(如，裂紋及/或氣泡)且量測出晶圓堆疊結構WS2的邊緣與邊緣缺陷ED2的遠離晶圓堆疊結構WS2的邊緣的一端在徑向上的距離D2。在一些實施例中，邊緣缺陷ED2可位在晶圓W3與晶圓W2之間。在一些實施例中，距離D2例如是1.8毫米至3.3毫米。在一些實施例中，邊緣缺陷檢查DI2所使用的機台例如是C模式掃描聲學顯微鏡(CSAM)。

請參照圖1G，可從晶圓堆疊結構WS2的邊緣進行範圍為寬度WD2的修整製程TP2，而移除邊緣缺陷ED2，其中寬度WD2可大於或等於距離D2。藉此，可有效地移除邊緣缺陷ED2，進而提升良率。在一些實施例中，修整製程TP2可完全移除邊緣缺陷ED2。修整製程TP2的寬度WD2可大於修整製程TP1的寬度WD1。在一些實施例中，寬度WD2例如是1.8毫米至3.3毫米。在一些實施例中，修整製程TP2可移除部分基底125、部分介電層126、部分重佈線層結構120、部分保護層118、部分基底108、部分介電層110、部分介電層102與部分基底100，但本發明並不以此為限。只要修整製程TP2可移除邊緣缺陷ED2，即屬於本發明所涵蓋的範圍。在一些實施例中，修整製程TP2例如是研磨製程。舉例來說，可使用砂輪機來進行修整製程TP2。

請參照圖1H，在進行修整製程TP2之後，可對晶圓W3進行薄化製程。在一些實施例中，可對基底125進行薄化製程。在一些實施例中，薄化製程例如是研磨製程、化學機械研磨製程或其組合。

請參照圖1I，可在晶圓堆疊結構WS2上形成保護層134。保護層134的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽或其組合。保護層134的形成方法例如是原子層沉積法或電漿增強化學氣相沉積法。在一些實施例中，在進行修整製程TP2之後，由於保護層134覆蓋晶圓堆疊結構WS2，因此可防止介電層126、介電層122、介電層110與介電層102中的金屬材料(未示出)暴露出來，進而可防止在後續製程中造成交叉污染。在另一些實施例中，可省略保護層134。

請參照圖1J，可移除部分晶圓W3，而暴露出基底穿孔132。在一些實施例中，可移除部分基底125，而暴露出基底穿孔132。部分晶圓W3的移除方法例如是回蝕刻法，如乾式蝕刻法。此外，在移除部分晶圓W3的過程中，可移除部分保護層134。

接著，可在晶圓W3上形成重佈線層結構136。重佈線層結構136可電性連接於基底穿孔132。在一些實施例中，重佈線層結構136可包括介電層138與重佈線層140。介電層138位在晶圓W3上。介電層138的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽或其組合。重佈線層140位在介電層138中。重佈線層140可電性連接於基底穿孔132。重佈線層140的材料例如是銅等導電材料。此外，重佈線層結構136可以採用常規方法製作，於此不再贅述。另外，所屬技術領域具有通常知識者可依需求來調整介電層138與重佈線層140的層數與配置方式。

請參照圖1K，可將晶圓W4接合於晶圓W3，而形成晶圓堆疊結構WS3。在一些實施例中，晶圓W4可包括基底142、介電層144、內連線結構146、接合墊148與基底穿孔150。基底142可為半導體基底，如矽基底。介電層144位在基底142上。此外，在圖中雖未示出，但在基底142上可具有所需的半導體元件(如，主動元件及/或被動元件)。在一些實施例中，介電層144可為多層結構。介電層144的材料例如是氧化矽、氮化矽或其組合。內連線結構146位在介電層144中。內連線結構146的材料例如是銅、鋁、鎢、鉭、氮化鉭、鈦、氮化鈦或其組合。此外，所屬技術領域具有通常知識者可依需求來調整內連線結構146的層數與配置方式。接合墊148位在介電層144中，且可電性連接於內連線結構146。接合墊148的材料例如是銅等導電材料。基底穿孔150位在基底142中，且更可位在介電層144中。基底穿孔150可電性連接於內連線結構146。基底穿孔150的材料例如是銅、鉭、氮化鉭或其組合。

在一些實施例中，將晶圓W4接合於晶圓W3的方法包括混合接合法。舉例來說，可藉由混合接合法將接合墊148接合於重佈線層140且將介電層144接合於介電層138，而將晶圓W4接合於晶圓W3，但本發明並不以此為限。

然後，可對晶圓堆疊結構WS3進行邊緣缺陷檢查DI3，而找出邊緣缺陷ED3(如，裂紋及/或氣泡)且量測出晶圓堆疊結構WS3的邊緣與邊緣缺陷ED3的遠離晶圓堆疊結構WS3的邊緣的一端在徑向上的距離D3。在一些實施例中，邊緣缺陷ED3可位在晶圓W4與晶圓W3之間。在一些實施例中，距離D3例如是2.6毫米至4.1毫米。在一些實施例中，邊緣缺陷檢查DI3所使用的機台例如是C模式掃描聲學顯微鏡(CSAM)。

請參照圖1L，可從晶圓堆疊結構WS3的邊緣進行範圍為寬度WD3的修整製程TP3，而移除邊緣缺陷ED3，其中寬度WD3可大於或等於距離D3。藉此，可有效地移除邊緣缺陷ED3，進而提升良率。在一些實施例中，修整製程TP3可完全移除邊緣缺陷ED3。修整製程TP3的寬度WD3可大於修整製程TP2的寬度WD2。在一些實施例中，寬度WD3例如是2.6毫米至4.1毫米。在一些實施例中，修整製程TP3可移除部分基底142、部分介電層144、部分重佈線層結構136、部分保護層134、部分基底125、部分介電層126、部分重佈線層結構120、部分基底108、部分介電層110、部分介電層102與部分基底100，但本發明並不以此為限。只要修整製程TP3可移除邊緣缺陷ED3，即屬於本發明所涵蓋的範圍。在一些實施例中，修整製程TP3例如是研磨製程。舉例來說，可使用砂輪機來進行修整製程TP3。

請參照圖1M，在進行修整製程TP3之後，可對晶圓W4進行薄化製程。在一些實施例中，可對基底142進行薄化製程。在一些實施例中，薄化製程例如是研磨製程、化學機械研磨製程或其組合。

請參照圖1N，可在晶圓堆疊結構WS3上形成保護層152。保護層152的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽或其組合。保護層152的形成方法例如是原子層沉積法或電漿增強化學氣相沉積法。在一些實施例中，在進行修整製程TP3之後，由於保護層152覆蓋晶圓堆疊結構WS3，因此可防止介電層144、介電層138、介電層126、介電層122、介電層110與介電層102中的金屬材料(未示出)暴露出來，進而可防止在後續製程中造成交叉污染。在另一些實施例中，可省略保護層152。

請參照圖1O，可移除部分晶圓W4，而暴露出基底穿孔150。在一些實施例中，可移除部分基底142，而暴露出基底穿孔150。部分晶圓W4的移除方法例如是回蝕刻法，如乾式蝕刻法。此外，在移除部分晶圓W4的過程中，可移除部分保護層152。

接著，可在晶圓W4上形成重佈線層結構154。重佈線層結構154可電性連接於基底穿孔150。在一些實施例中，重佈線層結構154可包括介電層156與重佈線層158。介電層156位在晶圓W4上。介電層156的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽或其組合。重佈線層158位在介電層156中。重佈線層158的材料例如是銅等導電材料。重佈線層158可電性連接於基底穿孔150。此外，重佈線層結構154可以採用常規方法製作，於此不再贅述。另外，所屬技術領域具有通常知識者可依需求來調整介電層156與重佈線層158的層數與配置方式。

在本實施例中，可藉由混合接合法將晶圓W1至晶圓W4中的相鄰兩者進行接合，但本發明並不以此為限。在另一些實施例中，可藉由熔融接合(fusion bonding)法將晶圓W1至晶圓W4中的相鄰兩者進行接合，於此省略其說明。

基於上述實施例可知，在上述晶圓堆疊方法中，對包括晶圓W1與晶圓W2的晶圓堆疊結構WS1進行邊緣缺陷檢查DI1，而找出邊緣缺陷ED1(如，裂紋及/或氣泡)且量測出晶圓堆疊結構WS1的邊緣與邊緣缺陷ED1的遠離晶圓堆疊結構WS1的邊緣的一端在徑向上的距離D1。接著，從晶圓堆疊結構WS1的邊緣進行範圍為寬度WD1的修整製程TP1，而移除邊緣缺陷ED1，其中寬度WD1大於或等於距離D1。因此，上述晶圓堆疊方法可有效地移除邊緣缺陷ED1，進而提升良率。

圖2A至圖2K為根據本發明的另一些實施例的晶圓堆疊方法的剖面圖。

請參照圖2A，可提供如圖1E所示的結構。此外，圖1E的結構的詳細內容，可參考圖1A至圖1E的說明，於此不再重複說明。

請參照圖2B，可提供晶圓W5。在一些實施例中，晶圓W5可包括基底200、介電層202、內連線結構204、接合墊206與基底穿孔207。基底200可為半導體基底，如矽基底。介電層202位在基底200上。此外，在圖中雖未示出，但在基底200上可具有所需的半導體元件(如，主動元件及/或被動元件)。在一些實施例中，介電層202可為多層結構。介電層202的材料例如是氧化矽、氮化矽或其組合。內連線結構204位在介電層202中。內連線結構204的材料例如是銅、鋁、鎢、鉭、氮化鉭、鈦、氮化鈦或其組合。此外，所屬技術領域具有通常知識者可依需求來調整內連線結構204的層數與配置方式。接合墊206位在介電層202中，且可電性連接於內連線結構204。接合墊206的材料例如是銅等導電材料。基底穿孔207位在基底200中，且更可位在介電層202中。基底穿孔207可電性連接於內連線結構204。基底穿孔207的材料例如是銅、鉭、氮化鉭或其組合。

接著，可將晶圓W6接合於晶圓W5，而形成晶圓堆疊結構WS4。在一些實施例中，晶圓W6可包括基底208、介電層210、內連線結構212、接合墊214與基底穿孔216。基底208可為半導體基底，如矽基底。介電層210位在基底208上。此外，在圖中雖未示出，但在基底208上可具有所需的半導體元件(如，主動元件及/或被動元件)。在一些實施例中，介電層210可為多層結構。介電層210的材料例如是氧化矽、氮化矽或其組合。內連線結構212位在介電層210中。內連線結構212的材料例如是銅、鋁、鎢、鉭、氮化鉭、鈦、氮化鈦或其組合。此外，所屬技術領域具有通常知識者可依需求來調整內連線結構212的層數與配置方式。接合墊214位在介電層210中，且可電性連接於內連線結構212。接合墊214的材料例如是銅等導電材料。基底穿孔216位在基底208中，且更可位在介電層210中。基底穿孔216可電性連接於內連線結構212。基底穿孔216的材料例如是銅、鉭、氮化鉭或其組合。

在一些實施例中，將晶圓W6接合於晶圓W5的方法包括混合接合法。舉例來說，可藉由混合接合法將接合墊214接合於接合墊206且將介電層210接合於介電層202，而將晶圓W6接合於晶圓W5，但本發明並不以此為限。

然後，可對晶圓堆疊結構WS4進行邊緣缺陷檢查DI4，而找出邊緣缺陷ED4(如，裂紋及/或氣泡)且量測出晶圓堆疊結構WS4的邊緣與邊緣缺陷ED4的遠離晶圓堆疊結構WS4的邊緣的一端在徑向上的距離D4。在一些實施例中，邊緣缺陷ED4可位在晶圓W6與晶圓W5之間。在一些實施例中，距離D4例如是1毫米至2.5毫米。在一些實施例中，邊緣缺陷檢查DI4所使用的機台例如是C模式掃描聲學顯微鏡(CSAM)。

請參照圖2C，可從晶圓堆疊結構WS4的邊緣進行範圍為寬度WD4的修整製程TP4，而移除邊緣缺陷ED4，其中寬度WD4可大於或等於距離D4。藉此，可有效地移除邊緣缺陷ED4，進而提升良率。在一些實施例中，修整製程TP4可完全移除邊緣缺陷ED4。在一些實施例中，寬度WD4例如是1毫米至2.5毫米。在一些實施例中，修整製程TP1的寬度WD1與修整製程TP4的寬度WD4可為相同寬度。在另一些實施例中，修整製程TP1的寬度WD1與修整製程TP4的寬度WD4可為不同寬度。在一些實施例中，修整製程TP4可移除部分基底208、部分介電層210、部分介電層202與部分基底200，但本發明並不以此為限。只要修整製程TP4可移除邊緣缺陷ED4，即屬於本發明所涵蓋的範圍。在一些實施例中，修整製程TP4例如是研磨製程。舉例來說，可使用砂輪機來進行修整製程TP4。

請參照圖2D，在進行修整製程TP4之後，可對晶圓W6進行薄化製程。在一些實施例中，可對基底208進行薄化製程。在一些實施例中，薄化製程例如是研磨製程、化學機械研磨製程或其組合。

請參照圖2E，可在晶圓堆疊結構WS4上形成保護層218。保護層218的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽或其組合。保護層218的形成方法例如是原子層沉積法或電漿增強化學氣相沉積法。在一些實施例中，在進行修整製程TP4之後，由於保護層218覆蓋晶圓堆疊結構WS4，因此可防止介電層210與介電層202中的金屬材料(未示出)暴露出來，進而可防止在後續製程中造成交叉污染。在另一些實施例中，可省略保護層218。

請參照圖2F，可移除部分晶圓W6，而暴露出基底穿孔216。在一些實施例中，可移除部分基底208，而暴露出基底穿孔216。部分晶圓W6的移除方法例如是回蝕刻法，如乾式蝕刻法。此外，在移除部分晶圓W6的過程中，可移除部分保護層218。

接著，可在晶圓W6上形成重佈線層結構220。重佈線層結構220可電性連接於基底穿孔216。在一些實施例中，重佈線層結構220可包括介電層222與重佈線層224。介電層222位在晶圓W6上。介電層222的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽或其組合。重佈線層224位在介電層222中。重佈線層224可電性連接於基底穿孔216。重佈線層224的材料例如是銅等導電材料。此外，重佈線層結構220可以採用常規方法製作，於此不再贅述。另外，所屬技術領域具有通常知識者可依需求來調整介電層222與重佈線層224的層數與配置方式。

請參照圖2G，可將晶圓W6接合於晶圓W2，而形成晶圓堆疊結構WS5。在一些實施例中，將晶圓W6接合於晶圓W2的方法包括混合接合法。舉例來說，可藉由混合接合法將重佈線層224接合於重佈線層124且將介電層222接合於介電層122，而將晶圓W6接合於晶圓W2，但本發明並不以此為限。

然後，可對晶圓堆疊結構WS5進行邊緣缺陷檢查DI5，而找出邊緣缺陷ED5(如，裂紋及/或氣泡)且量測出晶圓堆疊結構WS5的邊緣與邊緣缺陷ED5的遠離晶圓堆疊結構WS5的邊緣的一端在徑向上的距離D5。在一些實施例中，邊緣缺陷ED5可位在晶圓W6與晶圓W2之間。在一些實施例中，距離D5例如是1.8毫米至3.3毫米。在一些實施例中，邊緣缺陷檢查DI5所使用的機台例如是C模式掃描聲學顯微鏡(CSAM)。

請參照圖2H，可從晶圓堆疊結構WS5的邊緣進行範圍為寬度WD5的修整製程TP5，而移除邊緣缺陷ED5，其中寬度WD5可大於或等於距離D5。藉此，可有效地移除邊緣缺陷ED5，進而提升良率。在一些實施例中，修整製程TP5可完全移除邊緣缺陷ED5。修整製程TP5的寬度WD5可大於修整製程TP1的寬度WD1與修整製程TP4的寬度WD4。在一些實施例中，寬度WD5例如是1.8毫米至3.3毫米。在一些實施例中，修整製程TP5可移除部分基底200、部分介電層202、部分介電層210、部分基底208、保護層218、部分重佈線層結構220、部分重佈線層結構120、部分保護層118、部分基底108、部分介電層110、部分介電層102與部分基底100，但本發明並不以此為限。只要修整製程TP5可移除邊緣缺陷ED5，即屬於本發明所涵蓋的範圍。在一些實施例中，修整製程TP5例如是研磨製程。舉例來說，可使用砂輪機來進行修整製程TP5。

請參照圖2I，在進行修整製程TP5之後，可對晶圓W5進行薄化製程。在一些實施例中，可對基底200進行薄化製程。在一些實施例中，薄化製程例如是研磨製程、化學機械研磨製程或其組合。

請參照圖2J，可在晶圓堆疊結構WS5上形成保護層226。保護層226的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽或其組合。保護層226的形成方法例如是原子層沉積法或電漿增強化學氣相沉積法。在一些實施例中，在進行修整製程TP5之後，由於保護層226覆蓋晶圓堆疊結構WS5，因此可防止介電層202、介電層210、介電層222、介電層122、介電層110與介電層102中的金屬材料(未示出)暴露出來，進而可防止在後續製程中造成交叉污染。在另一些實施例中，可省略保護層226。

請參照圖2K，可移除部分晶圓W5，而暴露出基底穿孔207。在一些實施例中，可移除部分基底200，而暴露出基底穿孔207。部分晶圓W5的移除方法例如是回蝕刻法，如乾式蝕刻法。此外，在移除部分晶圓W5的過程中，可移除部分保護層226。

接著，可在晶圓W5上形成重佈線層結構228。重佈線層結構228可電性連接於基底穿孔207。在一些實施例中，重佈線層結構228可包括介電層230與重佈線層232。介電層230位在晶圓W5上。介電層230的材料例如是氧化矽、氮化矽、氮氧化矽、氮碳化矽或其組合。重佈線層232位在介電層230中。重佈線層232可電性連接於基底穿孔207。重佈線層232的材料例如是銅等導電材料。此外，重佈線層結構228可以採用常規方法製作，於此不再贅述。另外，所屬技術領域具有通常知識者可依需求來調整介電層230與重佈線層232的層數與配置方式。

在本實施例中，可藉由混合接合法將晶圓W1、晶圓W2、晶圓W5與晶圓W6中的相鄰兩者進行接合，但本發明並不以此為限。在另一些實施例中，可藉由熔融接合法將晶圓W1、晶圓W2、晶圓W5與晶圓W6中的相鄰兩者進行接合，於此省略其說明。

綜上所述，上述實施例的晶圓堆疊方法包括進行邊緣缺陷檢查與修整製程，藉此可有效地移除邊緣缺陷(如，裂紋及/或氣泡)，進而提升良率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100,108,125,142,200,208:基底

102,110,122,126,138,144,156,202,210,222,230:介電層

104,112,128,146,204,212:內連線結構

106,114,130,148,206,214:接合墊

116,132,150,207,216:基底穿孔

118,134,152,218,226:保護層

120,136,154,220,228:重佈線層結構

124,140,158,224,232:重佈線層

D1,D2,D3,D4,D5:距離

DI1,DI2,DI3,DI4,DI5:邊緣缺陷檢查

ED1,ED2,ED3,ED4,ED5:邊緣缺陷

TP1,TP2,TP3,TP4,TP5:修整製程

W1,W2,W3,W4,W5,W6:晶圓

WD1,WD2,WD3,WD4,WD5:寬度

WS1,WS2,WS3,WS4,WS5:晶圓堆疊結構

圖1A至圖1O為根據本發明的一些實施例的晶圓堆疊方法的剖面圖。 圖2A至圖2K為根據本發明的另一些實施例的晶圓堆疊方法的剖面圖。

100,108:基底

102,110:介電層

104,112:內連線結構

106,114:接合墊

116:基底穿孔

TP1:修整製程

W1,W2:晶圓

WD1:寬度

WS1:晶圓堆疊結構

Claims (18)

1. 一種晶圓堆疊方法，包括：提供第一晶圓；將第二晶圓接合於所述第一晶圓，而形成第一晶圓堆疊結構；對所述第一晶圓堆疊結構進行第一邊緣缺陷檢查，而找出第一邊緣缺陷且量測出所述第一晶圓堆疊結構的邊緣與所述第一邊緣缺陷的遠離所述第一晶圓堆疊結構的邊緣的一端在徑向上的第一距離；從所述第一晶圓堆疊結構的邊緣進行範圍為第一寬度的第一修整製程，而移除所述第一邊緣缺陷，其中所述第一寬度大於或等於所述第一距離；以及在進行所述第一修整製程之後，對所述第二晶圓進行薄化製程，其中所述第二晶圓包括基底穿孔，且所述晶圓堆疊方法更包括：移除部分所述第二晶圓，而暴露出所述基底穿孔；以及在所述第二晶圓上形成重佈線層結構，其中所述重佈線層結構電性連接於所述基底穿孔。
2. 如請求項1所述的晶圓堆疊方法，其中所述第一邊緣缺陷檢查所使用的機台包括C模式掃描聲學顯微鏡。
3. 如請求項1所述的晶圓堆疊方法，更包括：在進行所述第一修整製程之後且在暴露出所述基底穿孔之前，在所述第一晶圓堆疊結構上形成保護層。
4. 如請求項1所述的晶圓堆疊方法，更包括：將第三晶圓接合於所述第二晶圓，而形成第二晶圓堆疊結構；對所述第二晶圓堆疊結構進行第二邊緣缺陷檢查，而找出第二邊緣缺陷且量測出所述第二晶圓堆疊結構的邊緣與所述第二邊緣缺陷的遠離所述第二晶圓堆疊結構的邊緣的一端在徑向上的第二距離；以及從所述第二晶圓堆疊結構的邊緣進行範圍為第二寬度的第二修整製程，而移除所述第二邊緣缺陷，其中所述第二寬度大於或等於所述第二距離。
5. 如請求項4所述的晶圓堆疊方法，其中所述第二寬度大於所述第一寬度。
6. 如請求項4所述的晶圓堆疊方法，更包括：在進行所述第二修整製程之後，對所述第三晶圓進行薄化製程。
7. 如請求項6所述的晶圓堆疊方法，其中所述第三晶圓包括基底穿孔，且所述晶圓堆疊方法更包括：移除部分所述第三晶圓，而暴露出所述基底穿孔；以及在所述第三晶圓上形成重佈線層結構，其中所述重佈線層結構電性連接於所述基底穿孔。
8. 如請求項7所述的晶圓堆疊方法，更包括：在進行所述第二修整製程之後且在暴露出所述基底穿孔之前，在所述第二晶圓堆疊結構上形成保護層。
9. 如請求項4所述的晶圓堆疊方法，更包括：將第四晶圓接合於所述第三晶圓，而形成第三晶圓堆疊結構；對所述第三晶圓堆疊結構進行第三邊緣缺陷檢查，而找出第三邊緣缺陷且量測出所述第三晶圓堆疊結構的邊緣與所述第三邊緣缺陷的遠離所述第三晶圓堆疊結構的邊緣的一端在徑向上的第三距離；以及從所述第三晶圓堆疊結構的邊緣進行範圍為第三寬度的第三修整製程，而移除所述第三邊緣缺陷，其中所述第三寬度大於或等於所述第三距離。
10. 如請求項9所述的晶圓堆疊方法，其中所述第三寬度大於所述第二寬度。
11. 如請求項9所述的晶圓堆疊方法，更包括：在進行所述第三修整製程之後，對所述第四晶圓進行薄化製程。
12. 如請求項11所述的晶圓堆疊方法，其中所述第四晶圓包括基底穿孔，且所述晶圓堆疊方法更包括：移除部分所述第四晶圓，而暴露出所述基底穿孔；以及在所述第四晶圓上形成重佈線層結構，其中所述重佈線層結構電性連接於所述基底穿孔。
13. 如請求項12所述的晶圓堆疊方法，更包括：在進行所述第三修整製程之後且在暴露出所述基底穿孔之前，在所述第三晶圓堆疊結構上形成保護層。
14. 如請求項1所述的晶圓堆疊方法，更包括：提供第三晶圓；將第四晶圓接合於所述第三晶圓，而形成第二晶圓堆疊結構；對所述第二晶圓堆疊結構進行第二邊緣缺陷檢查，而找出第二邊緣缺陷且量測出所述第二晶圓堆疊結構的邊緣與所述第二邊緣缺陷的遠離所述第二晶圓堆疊結構的邊緣的一端在徑向上的第二距離；以及從所述第二晶圓堆疊結構的邊緣進行範圍為第二寬度的第二修整製程，而移除所述第二邊緣缺陷，其中所述第二寬度大於或等於所述第二距離。
15. 如請求項14所述的晶圓堆疊方法，更包括：將第四晶圓接合於所述第二晶圓，而形成第三晶圓堆疊結構；對所述第三晶圓堆疊結構進行第三邊緣缺陷檢查，而找出第三邊緣缺陷且量測出所述第三晶圓堆疊結構的邊緣與所述第三邊緣缺陷的遠離所述第三晶圓堆疊結構的邊緣的一端在徑向上的第三距離；以及從所述第三晶圓堆疊結構的邊緣進行範圍為第三寬度的第三修整製程，而移除所述第三邊緣缺陷，其中所述第三寬度大於或等於所述第三距離。
16. 如請求項15所述的晶圓堆疊方法，其中所述第三寬度大於所述第一寬度與所述第二寬度。
17. 如請求項14所述的晶圓堆疊方法，其中所述第一寬度與所述第二寬度為相同寬度。
18. 如請求項14所述的晶圓堆疊方法，其中所述第一寬度與所述第二寬度為不同寬度。

Images