TWI845046B

TWI845046B - 微型元件結構以及顯示裝置

Info

Publication number: TWI845046B
Application number: TW111146481A
Authority: TW
Inventors: 周芸瑄; 子元羅; 蔡百揚; 陳飛宏; 林子暘
Original assignee: 錼創顯示科技股份有限公司
Priority date: 2022-04-25
Filing date: 2022-12-05
Publication date: 2024-06-11
Also published as: TW202343835A; CN114824023A

Abstract

一種微型元件結構，包括本體、兩個電極、兩個銲料圖案以及限制結構。兩個電極設置在本體的一側上。兩個銲料圖案分別設置在兩個電極上。限制結構相對本體凸出，其中限制結構圍繞一個電極及位於其上的銲料圖案，且限制結構的至少部分與被圍繞的銲料圖案分離而具有間隙。另提供一種顯示裝置。

Description

微型元件結構以及顯示裝置

本發明是有關於一種微型元件結構以及顯示裝置。

在電子元件與線路基板接合時，需要利用銲接材料作為二者彼此接合的媒介。舉例來說，迴銲製程(reflow process)即為一種常用的接合技術。然而，由於銲接材料會在製程中暫時地熔融而發生溢流，特別是對於尺寸極小的微型元件結構而言，容易因為溢流的因素而造成電極或其他電路短路。

本發明提供一種微型元件結構以及顯示裝置，其有助於改善因銲接材料溢流而造成的短路問題。

根據本發明的實施例，微型元件結構包括本體、兩個電極、兩個銲料圖案以及限制結構。兩個電極設置在本體的一側上。兩個銲料圖案分別設置在兩個電極上。限制結構相對本體凸出，其中限制結構圍繞一個電極及位於其上的銲料圖案，且限制結構的至少部分與被圍繞的銲料圖案分離而具有間隙。

根據本發明的實施例，顯示裝置包括線路基板以及多個微型元件結構。微型元件結構設置在線路基板上且與線路基板電性連接。各個微型元件結構包括本體、兩個電極、兩個銲料圖案以及限制結構。兩個電極設置在本體面向線路基板的一側上。兩個銲料圖案分別設置在兩個電極上且位於兩個電極與線路基板之間。限制結構相對本體凸出，其中限制結構圍繞一個電極及位於其上的銲料圖案，且限制結構的至少部分與被圍繞的銲料圖案分離而具有間隙。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本文中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附圖的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。此外，一元件/膜層設置在另一元件/膜層上（或上方）可涵蓋所述元件/膜層直接設置在所述另一元件/膜層上（或上方），且兩個元件/膜層直接接觸的情況；以及所述元件/膜層間接設置在所述另一元件/膜層上（或上方），且兩個元件/膜層之間存在一或多個元件/膜層的情況。

在附圖中，各圖式繪示的是特定實施例中所使用的方法、結構或材料的通常性特徵。然而，這些圖式不應被解釋為界定或限制由這些實施例所涵蓋的範圍或性質。舉例來說，為了清楚起見，各膜層、區域或結構的相對尺寸、厚度及位置可能縮小或放大。

圖1A、圖2A、圖3A以及圖4至圖12分別是根據本發明的多個實施例的微型元件結構的局部剖面示意圖。圖1B、圖2B以及圖3A分別是根據本發明的多個實施例的微型元件結構的局部俯視示意圖，其中圖1B、圖2B以及圖3B中剖線I-I’、剖線II-II’以及剖線III-III’的剖面示意圖可分別參照圖1A、圖2A以及圖3A。圖13是根據本發明的一個實施例的顯示裝置的局部剖面示意圖。

在圖1A至圖13的實施例中，相同或相似的元件將採用相同或相似的標號，且將省略其贅述。此外，不同實施例中的特徵在沒有衝突的情況下可相互組合，且依本說明書或申請專利範圍所作之簡單的等效變化與修飾，皆仍屬本專利涵蓋的範圍內。

請參照圖1A以及圖1B，微型元件結構1可包括本體10、兩個電極11、12、兩個銲料圖案、13、14以及限制結構15，但不以此為限。

在一些實施例中，微型元件結構1為微型發光二極體結構，且本體10可包括第一型半導體層100、發光層101以及第二型半導體層102，但不以此為限。發光層101位於第一型半導體層100與第二型半導體層102之間，且第二型半導體層102位於發光層101與兩個銲料圖案13、14之間。

第一型半導體層100以及第二型半導體層102的其中一個可以是P型半導體層，且第一型半導體層100以及第二型半導體層102的其中另一個可以是N型半導體層。第一型半導體層100以及第二型半導體層102的材料可包括三五族材料，如氮化物及其合金(如氮化鎵、氮化鋁、氮化銦、氮化銦鎵、氮化鋁鎵、氮化鋁銦鎵等)、砷化物及其合金(如砷化鎵、砷化鋁、砷化銦、砷化銦鎵、砷化鋁鎵、砷化鋁銦鎵等)、磷化物及其合金(如磷化鎵、磷化鋁、磷化銦、磷化銦鎵、磷化鋁鎵、磷化鋁銦鎵等)，但不以此為限。發光層101可為多重量子井(multiple quantum well, MQW)結構，但不以此為限。

在一些實施例中，本體10可選擇性包括電流擴散層103，且第二型半導體層102位於發光層101與電流擴散層103之間。電流擴散層103的材料可包括透明導電材料，如金屬氧化物，但不以此為限。金屬氧化物可包括氧化銦錫(indium tin oxide，ITO)，但不以此為限。

兩個電極11、12設置在本體10的一側上。舉例來說，電極11設置在電流擴散層103上且透過電流擴散層103而與第二型半導體層102電性耦接；電極12設置在第一型半導體層100上且與第一型半導體層100電性耦接。電極11以及電極12的材料可包括金屬、合金或其組合，但不以此為限。

在一些實施例中，可藉由導孔蝕刻蝕穿電流擴散層103、第二型半導體層102以及發光層101而露出第一型半導體層100，電極12再經由導孔而與第一型半導體層100接觸。此外，電極11的頂面和電極12的頂面可基於需求(例如：直接接合)而互為齊平，惟本揭露並不對此加以限制。在其他實施例中，如圖12所示，可藉由平台蝕刻露出第一型半導體層100，以實現第一型半導體層100與電極12的電性耦接。

兩個銲料圖案13、14分別設置在兩個電極11、12上。銲料圖案13以及銲料圖案14的材料可包括錫或其他合適的導電材料。

限制結構15相對本體10凸出，在圖1A中，限制結構15圍繞其中一個電極(電極11)及位於其上的銲料圖案13。舉例來說，被圍繞的銲料圖案13於本體10上的正投影P13被限制結構15於本體10上的正投影P15全面地環繞(如圖1B所示)。

此外，限制結構15的至少部分與被圍繞的銲料圖案13分離而具有間隙G。舉例來說，從微型元件結構1的剖面示意圖觀之，如圖1A所示，限制結構15的內側壁(即限制結構15面向被圍繞的銲料圖案13的表面)的至少部分與被圍繞的銲料圖案13分離。圖1A示意性繪示出限制結構15的內側壁全面地與被圍繞的銲料圖案13分離，但本揭露不以此為限。在其他實施例中，如圖2A所示，限制結構15的內側壁可與銲料圖案13部分接觸且部分分離，例如左側的限制結構15的內側壁的下部區域可與銲料圖案13接觸，而內側壁的上部區域與銲料圖案13分離。另一方面，限制結構15的內側壁的至少部分與被圍繞的銲料圖案13分離。如圖1B的俯視示意圖所示，限制結構15的內側壁全面地與被圍繞的銲料圖案13分離。在其他實施例中，如圖2B所示，限制結構15的內側壁的至少一側可與銲料圖案13接觸，且限制結構15的內側壁的其餘側可與銲料圖案13分離。

透過限制結構15圍繞電極11及位於其上的銲料圖案13，可限制迴銲製程時銲料圖案13的溢流範圍，避免溢流的銲料圖案13與溢流的銲料圖案14相互接觸而短路。此外，透過使限制結構15與銲料圖案13保持距離(即間隙G)，可有效固形或降低溢流的銲料圖案13溢出限制結構15所圍設的範圍，而有助於進一步降低短路機率。

在一些實施例中，基於信賴性或製程考量，限制結構15的端部E15設計成位於銲料圖案13的頂部T13與銲料圖案13的底部B13之間。限制結構15的端部E15指的是限制結構15之遠離本體10的一端。銲料圖案13的頂部T13指的是銲料圖案13最遠離本體10的表面，且銲料圖案13的底部B13指的是銲料圖案13最靠近本體10的表面。限制結構15的端部E15高於銲料圖案13的底部B13可降低溢出機率，而端部E15低於銲料圖案13的頂部T13可避免微型元件結構1接合至線路基板(未繪示)時對限制結構15造成壓迫變形或斷裂等損害。

在一些實施例中，間隙G的寬度WG與被圍繞的銲料圖案13的厚度TH13(如銲料圖案13之凸出部PP處的厚度)的比值大於或等於0.25。此處，寬度WG以及厚度TH13可分別視作與間隙G的容納空間以及銲料圖案13的體積相關的因素。換句話說，例如高於0.25的上述比值表示間隙G有相對較大的空間來容納銲料圖案13，能夠更好地避免銲料圖案13溢出其被限制的區域。此外，限制結構15相對於本體10的凸起高度H15可為0.1μm至0.5μm，例如為0.3μm以上。然而，凸起高度H15可根據其他設計參數(如銲料圖案13的厚度TH13、限制結構15的材料或製作方法等)而改變，而不以上述為限。

另外，儘管圖1A示意性繪示出一個限制結構15，限制結構15環繞電極11、共晶阻障圖案16以及銲料圖案13，且限制結構15的截面形狀為長方形，但應理解，限制結構15的數量、限制結構15的設置位置或截面形狀等設計參數可根據實際需求改變。舉例來說，在其他實施例中，限制結構15的數量可為多個，且多個限制結構15可分別圍繞多個電極圖案。例如，限制結構15也可環繞電極12、共晶阻障圖案17以及銲料圖案14。另外，限制結構15的截面形狀可包括彎角形、三角形、四邊形、圓凸形、折角形或不規則形狀。四邊形可包括長方形、正方形或梯形等，但不以此為限。

再者，根據不同的需求，微型元件結構1可選擇性包括其他元件或膜層。舉例來說，在一些實施例中，儘管未繪示，微型元件結構1可以是形成於磊晶基板上的磊晶結構。基板的材料可包括藍寶石、氮化鎵、砷化鎵、矽、矽鍺、玻璃、陶瓷、碳化矽、氮化鋁或其他合適的材料。替代地，在基板上形成上述元件及膜層後，可選擇性地移除基板，例如可透過雷射剝離(laser lift-off，LLO)製程來使基板與其上的元件及膜層分離。

在一些實施例中，微型元件結構1可包括兩個共晶阻障圖案(如共晶阻障圖案16以及共晶阻障圖案17)，且分別位於一個電極11及位於其上的銲料圖案13之間以及另一個電極12及位於其上的銲料圖案14之間。兩個電極可分別被兩個共晶阻障圖案封閉而與兩個銲料圖案分離，以避免後續回銲製程時產生的共晶現象，從而有助於提升微型元件結構1的電性表現及結構可靠度。共晶阻障圖案16以及共晶阻障圖案17的材料可包括鎳、鉑、鈦或上述的合金或透明導電材料，但不以此為限。

在一些實施例中，兩個電極、兩個共晶阻障圖案以及兩個銲料圖案可依序共形地堆疊在本體10上。由於電極11、12為部分蝕刻微型元件結構1而呈現凹陷形狀，因此每一個銲料圖案在遠離本體10的一側將因為共形堆疊而形成凹槽GR，這意味著有部分的銲料圖案被容納在電極11、12的凹槽內，從而可降低溢流程度。

每一個銲料圖案還可具有環繞凹槽GR的凸出部PP。位於銲料圖案13外圍的間隙G是相對於凸出部PP的凹陷區，此凹陷區可在銲料圖案溢流時容納一部分銲料，從而可降低溢流程度。

在一些實施例中，微型元件結構1可包括絕緣層18。絕緣層18例如覆蓋本體10且具有兩個開口A。兩個電極(如電極11及電極12)設置在絕緣層18上且分別透過兩個開口A而與本體10連接。在一些實施例中，限制結構15設置在絕緣層18上，且限制結構15與絕緣層18可具有相同材料或不同材料。舉例來說，絕緣層18的材料可包括矽的氧化物(Si _xO _y)或二氧化鈦，但不以此為限。在限制結構15與絕緣層18由相同材料製成的情況下，限制結構15與絕緣層18可為一體成形，但不以此為限。

請參照圖2A以及圖2B，微型元件結構1A與圖1A以及圖1B的微型元件結構1的主要差異說明如後。在微型元件結構1A中，限制結構15的內側壁的至少一側與銲料圖案13接觸，且限制結構15的內側壁的其餘側與銲料圖案13分離。在本揭露的任一個實施例中，限制結構與所圍繞的銲料圖案之間的相對設置關係皆可同此改變，於下便不再重述。

請參照圖3A以及圖3B，微型元件結構1B與圖1A以及圖1B的微型元件結構1的主要差異說明如後。微型元件結構1B包括兩個限制結構15，且兩個限制結構15分別環繞銲料圖案13以及銲料圖案14。限制結構15的數量可根據不同的需求而改變，在本揭露的任一個實施例中，限制結構15的數量可為一個或兩個，於下便不再重述。

請參照圖4，微型元件結構1C與圖3A的微型元件結構1B的主要差異說明如後。在圖3A的微型元件結構1B中，限制結構15設置在絕緣層18上且與所環繞的共晶阻障圖案16(或共晶阻障圖案17)保持距離；而在圖4的微型元件結構1C中，銲料圖案13(或銲料圖案14)曝露出位於其下的共晶阻障圖案16(或共晶阻障圖案17)的周邊部分，且限制結構15設置在共晶阻障圖案16(或共晶阻障圖案17)的周邊部分上並相對周邊部分凸出。在例如圖4的實施例中，限制結構15與共晶阻障圖案16(或共晶阻障圖案17)可為一體成形，即限制結構15與共晶阻障圖案16(或共晶阻障圖案17)可具有相同材料。在其他實施例中，限制結構15與共晶阻障圖案16(或共晶阻障圖案17)可具有不同材料。

請參照圖5，微型元件結構1D與圖4的微型元件結構1C的主要差異說明如後。在圖4的微型元件結構1C中，銲料圖案13以及銲料圖案14被兩個限制結構15分隔開。在圖5的微型元件結構1D中，銲料圖案13以及銲料圖案14被一個限制結構15分隔開，即銲料圖案13以及銲料圖案14之間只有一個擋牆(限制結構15)。

請參照圖6，微型元件結構1E與圖4的微型元件結構1C的主要差異說明如後。在微型元件結構1E中，限制結構15的截面形狀例如為彎角形。

請參照圖7，微型元件結構1F與圖4的微型元件結構1C的主要差異說明如後。在微型元件結構1F中，限制結構15的截面形狀例如為梯形。此外，限制結構15與共晶阻障圖案16(或共晶阻障圖案17)例如具有不同材料。

請參照圖8，微型元件結構1G與圖3A的微型元件結構1B的主要差異說明如後。在微型元件結構1G中，限制結構15的截面形狀例如為三角形。

請參照圖9，微型元件結構1H與圖8的微型元件結構1G的主要差異說明如後。在微型元件結構1H中，限制結構15的截面形狀例如為圓凸形。

請參照圖10，微型元件結構1I與圖6的微型元件結構1E的主要差異說明如後。在微型元件結構1I中，限制結構15的截面形狀例如為折角形。

請參照圖11，微型元件結構1J與圖7的微型元件結構1F的主要差異說明如後。在微型元件結構1J中，限制結構15的截面形狀例如為不規則形。

請參照圖12，微型元件結構1K與圖4的微型元件結構1C的主要差異說明如後。在微型元件結構1K中，藉由平台蝕刻露出第一型半導體層100，以實現第一型半導體層100與電極12的電性耦接，但不以此為限。本揭露的任一個實施例也可同上述改變，於下便不再重述。

請參照圖13，顯示裝置DD可包括線路基板2以及微型元件結構1。線路基板2可包括互補式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)基板、矽基液晶(liquid crystal on silicon，LCOS)基板、薄膜電晶體（thin film transistor，TFT）基板或是其他具有工作電路的基板，於此不多加限制。此外，線路基板2可包括接墊P1以及接墊P2，但不以此為限。

微型元件結構1設置在線路基板2上且與線路基板2電性連接。舉例來說，微型元件結構1中的銲料圖案13以及銲料圖案14可通過迴銲製程而分別與線路基板2中的接墊P1以及接墊P2銲接在一起。在此架構下，兩個電極11、12設置在本體10面向線路基板2的一側上，且兩個銲料圖案13、14位於兩個電極與線路基板2之間。

在其他實施例中，儘管未繪示，顯示裝置DD中的微型元件結構1可置換成前述任一實施例的微型元件結構，於此不再重述。

此外，儘管13示意性繪示出一個微型元件結構，但顯示裝置DD可包括多個微型元件結構，包括但不限於藍色、紅色或綠色微型發光二極體結構。

綜上所述，在本發明的實施例中，透過限制結構圍繞電極及位於其上的銲料圖案，可限制迴銲製程時銲料圖案的溢流範圍，避免溢流的銲料圖案與溢流的銲料圖案相互接觸而短路。此外，透過使限制結構與銲料圖案保持距離(間隙)，可有效固形或降低溢流的銲料圖案溢出限制結構所圍設的範圍，而有助於進一步降低短路機率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1、1A、1B、1C、1D、1E、1F、1G、1H、1I、1J、1K:微型元件結構 2:線路基板 10:本體 11、12:電極 13、14:銲料圖案 15:限制結構 16、17:共晶阻障圖案 18:絕緣層 100:第一型半導體層 101:發光層 102:第二型半導體層 103:電流擴散層 A:開口 B13:底部 DD:顯示裝置 E15:端部 G:間隙 GR:凹槽 H15:凸起高度 P1、P2:接墊 P13、P15:正投影 PP:凸出部 S:表面 T13:頂部 TH13:厚度 WG:寬度 I-I’、II-II’、III-III’:剖線

圖1A、圖2A、圖3A以及圖4至圖12分別是根據本發明的多個實施例的微型元件結構的局部剖面示意圖。圖1B、圖2B以及圖3B分別是根據本發明的多個實施例的微型元件結構的局部俯視示意圖，其中圖1B、圖2B以及圖3B中剖線I-I’、剖線II-II’以及剖線III-III’的剖面示意圖可分別參照圖1A、圖2A以及圖3A。圖13是根據本發明的一個實施例的顯示裝置的局部剖面示意圖。

1:微型元件結構

10:本體

11、12:電極

13、14:銲料圖案

15:限制結構

16、17:共晶阻障圖案

18:絕緣層

100:第一型半導體層

101:發光層

102:第二型半導體層

103:電流擴散層

A:開口

B13:底部

E15:端部

G:間隙

GR:凹槽

H15:凸起高度

PP:凸出部

S:表面

T13:頂部

TH13:厚度

WG:寬度

Claims

一種微型元件結構，包括：本體；兩個電極，設置在所述本體的一側上；兩個銲料圖案，分別設置在兩個所述電極上；以及限制結構，相對所述本體凸出，其中所述限制結構圍繞一個所述電極及位於其上的所述銲料圖案，且所述限制結構的至少部分與被圍繞的所述銲料圖案分離而具有間隙，其中所述限制結構於所述本體上的正投影完全覆蓋被圍繞的所述銲料圖案於所述本體上的正投影，其中所述限制結構具有遠離所述本體的端部，所述銲料圖案具有靠近所述本體的底部，所述端部高於所述底部。
如請求項1所述的微型元件結構，還包括：兩個共晶阻障圖案，分別位於一個所述電極及位於其上的所述銲料圖案之間以及另一個所述電極及位於其上的所述銲料圖案之間。
如請求項2所述的微型元件結構，其中：一個所述銲料圖案曝露出位於其下的所述共晶阻障圖案的周邊部分，且所述限制結構設置在所述共晶阻障圖案的所述周邊部分上並相對所述周邊部分凸出。
如請求項3所述的微型元件結構，其中所述限制結構與所述共晶阻障圖案為一體成形。
如請求項3所述的微型元件結構，其中所述限制結構與所述共晶阻障圖案具有不同材料。
如請求項2所述的微型元件結構，還包括：絕緣層，覆蓋所述本體且具有兩個開口，其中兩個所述電極設置在所述絕緣層上且分別透過兩個所述開口而與所述本體連接，且兩個所述電極分別被所述絕緣層與兩個所述共晶阻障圖案封閉而與兩個所述銲料圖案分離。
如請求項1所述的微型元件結構，還包括：絕緣層，覆蓋所述本體且具有兩個開口，其中兩個所述電極設置在所述絕緣層上且分別透過兩個所述開口而與所述本體連接，且所述限制結構設置在所述絕緣層上。
如請求項7所述的微型元件結構，其中所述限制結構與所述絕緣層為一體成形，或者所述限制結構與所述絕緣層具有不同材料。
如請求項1所述的微型元件結構，還包括：絕緣層，覆蓋所述本體且具有兩個開口，其中兩個所述電極設置在所述絕緣層上且分別透過兩個所述開口而與所述本體連接；以及兩個共晶阻障圖案，其中兩個所述電極、兩個所述共晶阻障圖案以及兩個所述銲料圖案依序共形地堆疊在所述本體上，且每一個所述銲料圖案在遠離所述本體的一側具有凹槽。
如請求項1所述的微型元件結構，其中所述限制結構的所述端部位於所述銲料圖案的頂部與所述銲料圖案的所述底部之間。
如請求項1所述的微型元件結構，其中被圍繞的所述銲料圖案於所述本體上的正投影被所述限制結構於所述本體上的正投影全面地環繞。
如請求項1所述的微型元件結構，其中所述間隙的寬度與被圍繞的所述銲料圖案的厚度的比值大於或等於0.25。
如請求項1所述的微型元件結構，其中所述限制結構相對於所述本體的凸起高度為0.1μm至0.5μm。
如請求項1所述的微型元件結構，其中所述限制結構的截面形狀包括彎角形、三角形、四邊形、圓凸形或折角形。
一種顯示裝置，包括：線路基板；以及多個微型元件結構，設置在所述線路基板上且與所述線路基板電性連接，其中各個所述微型元件結構包括：本體；兩個電極，設置在所述本體面向所述線路基板的一側上；兩個銲料圖案，分別設置在兩個所述電極上且位於兩個所述電極與所述線路基板之間；以及限制結構，相對所述本體凸出，其中所述限制結構圍繞一個所述電極及位於其上的所述銲料圖案，且所述限制結構的至少部分與被圍繞的所述銲料圖案分離而具有間隙，其中所述限制結構於所述本體上的正投影完全覆蓋被圍繞的所述銲料圖案於所述本體上的正投影，其中所述限制結構具有遠離所述本體的端部，所述銲料圖案具有靠近所述本體的底部，所述端部高於所述底部。
如請求項15所述的顯示裝置，其中所述銲料圖案具有遠離所述本體的頂部，且所述端部位於所述頂部與所述底部之間。