JP2011114154A - 発光素子及びそれを用いた発光装置の製造方法 - Google Patents

Abstract

【課題】 発光面積を大きく確保しつつ、実装基板に容易に実装可能な発光素子及びそれを用いた発光装置の製造方法を提供することを目的とする。
【解決手段】 発光素子は、第１導電型半導体層と、第１導電型半導体層に設けられた第２導電型半導体層と、第２導電型半導体層が部分的に除去された領域において第１導電型半導体層に設けられた第１電極と、第１電極と同一面となる側において第２導電型半導体層に設けられ薄膜部及び厚膜部を有する第２電極と、第１電極に接続され第２電極の薄膜部と絶縁部を介して部分的に対向した第第１導電部と、第２電極の厚膜部と接続された第２導電部と、を有し、第１導電部及び第２導電部と実装基板とが対向するように実装可能であることを特徴とする。
【選択図】 図１

Description

本発明は、実装基板への実装に適した発光素子及びそれを用いた発光装置の製造方法に関する。

従来、同一面側にｎ電極及びｐ電極を有する発光素子を実装基板に実装することが知られている。例えば、特許文献１及び特許文献２には、バンプを用いてサブマウントに発光素子を実装することが記載されている。

特開２００６−５３６９ 特開２００８−６６５５７

しかしながら、特許文献１及び特許文献２に記載の構成では、実装基板（特許文献１及び特許文献２のサブマウントに相当する）に発光素子を実装する際には、正確な位置合わせが必要となる。

すなわち一般に、同一面側に電極を有する発光素子においては、発光面積を大きく取るために、電極形成面側からみて、ｎ電極とｐ電極との距離が短くなるように設定されており、実装基板の導電部もそれに対応した位置関係となっている。ここで、発光素子を実装基板に実装する精度が低くなると、例えば発光素子のｎ電極が実装基板の本来発光素子のｐ電極と接続されるべき導電部と接触してしまい、ショートしてしまうという問題があった。

そこで本発明は、発光面積を大きく確保しつつ、実装基板に容易に実装可能な発光素子及びそれを用いた発光装置の製造方法を提供することを目的とする。

発光素子は、第１導電型半導体層と、第１導電型半導体層に設けられた第２導電型半導体層と、第２導電型半導体層が部分的に除去された領域において第１導電型半導体層に設けられた第１電極と、第１電極と同一面となる側において第２導電型半導体層に設けられ薄膜部及び厚膜部を有する第２電極と、第１電極に接続され第２電極の薄膜部と絶縁部を介して部分的に対向した第第１導電部と、第２電極の厚膜部と接続された第２導電部と、を有し、第１導電部及び第２導電部と実装基板とが対向するように実装可能であることを特徴とする。

第２電極の厚膜部は、少なくとも発光素子の縁部に連続して設けられていることが好ましい。

第１導電型半導体層及び第２導電型半導体層を有する半導体積層部を、実装基板に実装してなる発光装置の製造方法において、第２導電型半導体層が部分的に除去された領域において第１導電型半導体層に第１電極を形成する工程と、第１電極と同一面となる側において第２導電型半導体層に薄膜部及び厚膜部を有する第２電極を形成する工程と、第２電極の薄膜部と絶縁部を介して部分的に対向し第１電極と電気的に接続された第１導電部を形成する工程と、第２電極の厚膜部において第２電極と電気的に接続された第２導電部を形成する工程と、導電性を有する第３導電部及び第４導電部を有する実装基板を準備する工程と、第３導電部が絶縁部を介して第２電極の薄膜部と対向するように実装基板に半導体積層部を実装し第１導電部と第３導電部とを電気的に接続させ第２導電部と第４導電部とを電気的に接続させる工程と、を有することを特徴とする。

実装基板は、半導体積層部と対向する側に、第１導電部と第２導電部との間の距離よりも幅が小さく互いに離間した複数の第５導電部を有しており、第５導電部を介して、第１導電部と第３導電部が接続され第２導電部と第４導電部とが接続されていることが好ましい。
第２電極の厚膜部は、少なくとも発光素子の縁部に連続して形成されることが好ましい。

本発明によれば、発光素子の発光面積を大きく確保した、実装基板に容易に実装可能な発光素子とすることができる。さらに、発光素子の発光面積を大きく確保したままで、発光素子を実装基板に容易に実装することができる発光装置の製造方法とすることができる。

実施の形態１に係る発光素子の断面図である。 図１の発光素子を導電部側からみた図である。 図１の発光素子を電極形成面側からみた図である。 実施の形態２の発光装置を示す図である。 図４の発光装置を実装基板側からみた図である。

以下、図面を参照しながら、本発明を実施するための形態について説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための例示であって、特に記載しない限り本発明を以下に限定するものではない。

（実施の形態１）
図１に、本発明の発光素子の断面図（図２のＸ−Ｘにおける断面図）を示す。本発明の発光素子は、第１導電型半導体層１と、第１導電型半導体層１上に設けられた第２導電型半導体層３と、を有する（図１では更に活性層２を備えるが、本発明において活性層２は必ずしも必要ない。）。ここで、第２導電型半導体層３が部分的に除去された領域において、第１導電型半導体層１には第１電極４が設けられており、第１電極４と同一面となる側において、第２導電型半導体層２には第２電極５が設けられている。第２電極５は、薄膜部５ａ及び厚膜部５ｂを備える（薄膜部５ａ及び厚膜部５ｂは一体に形成されて第２電極５を構成している。）。さらに、第１電極４には絶縁部６ａを介して第２電極の薄膜部５ａと部分的に対向した第１導電部７が接続されており、第２電極の厚膜部５ｂには第２導電部８が接続されている。つまり、第１導電部７の一部が第２電極の薄膜部５ａ方向に延伸して一部が重なっており、両者は絶縁部６ａにより絶縁されている。そして、第１導電部及び第２導電部と、実装基板（図１には示されていない）と、が対向するように実装基板に実装可能となるように、第１導電部７と第２導電部８が同一面側に存在している。

これにより、発光面積（ここでは活性層２の面積がそれに相当する）を比較的大きく確保した、実装基板に容易に実装可能な（高い実装精度を必要としない）発光素子とすることができる。つまり、第２電極５の直下の活性層が主に発光するため、発光面積を大きく取るためには第２電極５を大きく取る必要がある。そうすると第１電極４と第２電極５との距離は必然的に近くなってしまうが、その近い距離のまま実装基板に実装するのは容易ではない。そこで、絶縁部６ａを介して第２電極の薄膜部５ａと第１導電部７とが部分的に対向するようにすることで実装基板の導電部間を大きくすることができるので、発光効率を確保（発光面積の確保）した、実装基板へ容易に実装可能な発光素子とすることができる。

図２は、図１の発光素子を電極配置面側（第１導電部７及び第２導電部８が配置された面側）からみた図である（図１の発光素子を上から見た図に相当する）。最表面には、第１導電部７と第２導電部８が存在し、実装基板への実装が容易となるように両者の表面は略同一の面上に位置している。本実施の形態において、第１導電部７と第２導電部の間には何も存在しておらず、その下に存在する絶縁部６ａが露出している（図１参照）。第１導電部７は絶縁部６ａから露出した第１電極４の露出部４ａと電気的に接続されており（４は第１電極の最外縁を示す）、第２導電部８は第２電極の厚膜部５ａと電気的に接続されている。

ここでは、第２電極の厚膜部５ｂは、少なくとも発光素子の縁部に連続して設けられている。つまり、発光素子の周囲を取り囲むように第２電極の厚膜部５ｂが存在し、第２導電部８は少なくとも発光素子周囲の領域を含む厚膜部５ｂで第２電極５と接続されている。これにより、電流がより均等に広がるので、大きな発光面積を効果的に利用することができる。

理解を容易にするため、図３に、図２から第１導電部７及び第２導電部８を除いた図を示す。図３における点線は第１電極４の最外縁を表し、４ａは絶縁部６ａの一部から第１電極４が露出した領域を示す。第２電極５は、絶縁部６ａの直下の領域では薄膜の薄膜部５ａとなっており、それ以外の領域においては厚膜の厚膜部５ｂとなっている。さらに第２電極５を取り囲むように絶縁膜６ｂが存在する（絶縁膜６ａとは異なる）
本実施の形態では第１電極４を一直線上の形状としたが、本発明はそれに限定されず、例えば、Ｈ型等種々の形状の第１電極とすることもできる。

各層１〜３の材料は特に限定されるものではないが、例えばＧａＮ系半導体（Ｉｎ_ＸＡｌ_ＹＧａ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１））を用いることができる。この場合、第１導電型導電層１にｎ型ＧａＮ系半導体、第２導電型半導体層３としてｐ型ＧａＮ系半導体層とすることができる。第１電極４及び第２電極５の材料は特に限定されるものではないが、例えば、Ｔｉ、Ｎｉ、Ｒｈ、Ａｇ、Ｐｔ、Ａｕなどの部材の少なくとも１つを用いることができる。特に、各電極で光が効率よく反射するように、半導体層側には反射率の高いＡｇやＲｈを用いることが好ましい。絶縁部６は例えば二酸化珪素などを用いることができる。第１導電部７、第２導電部８には、例えば所謂メタライズを利用することができ、例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｓｎなどの部材の少なくとも１つを用いることができる。

（実施の形態２）
本実施の形態の発光装置の断面図（図５におけるＸ−Ｘの断面図）を図４に示す。本実施の形態において第１導電型半導体層１から第２導電部８までは実施の形態１の発光素子の構造と同様であり、実装基板９から第５導電部１５までが異なる（位置関係については実施の形態１の発光素子と逆になっている。）。以下、本発明の発光装置の製造方法について説明する。

本実施の形態は、第１導電型半導体層１及び第２導電型半導体層３を有する半導体積層部を、実装基板９に実装してなる発光装置の製造方法であり、次の工程Ａ〜Ｆを有する。
工程Ａ：第２導電型半導体層２が部分的に除去された領域において、第１導電型半導体層１に第１電極４を形成する工程
工程Ｂ：第１電極４と同一面となる側において、第２導電型半導体層３に、薄膜部及び厚膜部を有する第２電極５を形成する工程
工程Ｃ：第２電極の薄膜部５ａと絶縁部６を介して部分的に対向し、第１電極４と電気的に接続された第１導電部７を形成する工程
工程Ｄ：第２電極の厚膜部５ｂにおいて、第２電極と電気的に接続された第２導電部８を形成する工程
工程Ｅ：導電性を有する第３導電部１０及び第４導電部１１を有する実装基板９を準備する工程
工程Ｆ：第３導電部１０が絶縁部６を介して第２電極の薄膜部５ａと対向するように、実装基板９に半導体積層部を実装し、第１導電部４と第３導電部１０とを電気的に接続させ、第２導電部５と第４導電部１１とを電気的に接続させる工程
これにより、第１電極４と第３導電部１０とずらせて実装することができるので、第３導電部１０と第４導電部との距離を、第１電極４と第２電極５との距離よりも大きく取ることができる。したがって、発光効率を高く保ったままで（発光面積を大きく確保したままで）、半導体積層部１〜３と実装基板９とを比較的容易に実装することができる。

なお、ウエアにおいて上記Ａ〜Ｆの工程を行った場合は、その後に個々の発光装置を切り出す工程を伴う。この際、予めウエハの状態において半導体積層部の表面（実装基板９と反対側となる発光装置の表面）に蛍光体を形成しておけば、蛍光体を有する発光装置を一度に多数得ることができるので好ましい。蛍光体を有する発光素子としては、例えば半導体積層部からの青色光と蛍光体からの黄色光とで白色発光が可能なものを用いることができる。

実装基板９は、半導体積層部１〜３と対向する側に、第１導電部７と第２導電部８との間の距離（両者間の最小距離）よりも幅（最大幅）が小さく、互いに離間した複数の第５導電部１２を有することが好ましい。ここで、第５導電部１２を介して、第１導電部７と第３導電部１０が接続され、第２導電部８と第４導電部１１とが接続されている。

これにより、より低い精度で半導体積層部１〜３を実装基板９に実装することができる。つまり、第１導電部７と第２導電部８との距離が近い場合であっても、半導体積層部を実装基板９に実装した状態において、例えば第１導電部７が第４導電部１１に電気的に接続されることがなくショートを防止することができる。

より詳細に説明すると、実装基板９は、半導体積層部１〜３と実装基板９とを張り合わせて電気的に接続させるために、第３導電部１０に電気的に接続した第６導電部と、第４導電部１１に電気的に接続した第７導電部と、が備えられる（第６導電部及び第７導電部は、図４の第５導電部１２の代わりに設けられるものであり、本明細書では図示していない。）。実装する際には、第１導電部７と第６導電部、第２導電部８と第７導電部が接続されることになるが、第１導電部７と第２導電部８との間の距離が小さい場合は、実装精度が落ちると第１導電部と第７導電部とが接触してしまいショートを生じる場合があった。そこで、本発明の第５導電部１２を用いることで、実装精度が落ちた状態であってもこのようなショートを防止することができる。

第２電極の厚膜部５ｂは、少なくとも発光素子の縁部に連続して形成することが好ましい。つまり、発光素子の周囲を取り囲むように第２電極の厚膜部５ｂが存在し、第２導電部８は少なくとも発光素子周囲の領域を含む厚膜部５ｂで第２電極５と接続されるようにする。これにより、電流がより均等に広がるので、大きな発光面積を効果的に利用することができる。

本実施の形態では、第３導電部１０及び第４導電部１１として実装基板を貫通した形状のものとしたが、本発明はそれに限定されず、例えば実装基板９を積層構造とし各層に導電性のパターンを設け実装基板の表面側と裏面側とを電気的に接続させたものでも良い。

実装基板９の材料は特に限定されるものではなく、例えば絶縁性のシリコンやアルミナなどを使用することができる。第３導電部１０及び第４導電部１１の材料は特に限定されるものではなく、例えばＡｇ、Ｃｕ、Ａｌの少なくとも１つを利用することができる。第５導電部の材料は限定されるものではなく、例えばＴｉＳｉ２、Ｐｔ、Ａｕの少なくとも１つを利用することができる。

１・・・第１導電型導電層
２・・・活性層
３・・・第２導電型導電層
４・・・第１電極
５・・・第２電極
５ａ・・・第２電極の薄膜部
５ｂ・・・第２電極の厚膜部
６・・・絶縁部
７・・・第１導電部
８・・・第２導電部
９・・・実装基板
１０・・・第３導電部
１１・・・第４導電部
１２・・・第５導電部

Claims (5)

1. 第１導電型半導体層と、
   前記第１導電型半導体層に設けられた第２導電型半導体層と、
   前記第２導電型半導体層が部分的に除去された領域において、前記第１導電型半導体層に設けられた第１電極と、
   前記第１電極と同一面となる側において、前記第２導電型半導体層に設けられ、薄膜部及び厚膜部を有する第２電極と、
   前記第１電極に接続され、前記第２電極の薄膜部と絶縁部を介して部分的に対向した第第１導電部と、
   前記第２電極の厚膜部と接続された第２導電部と、を有し、
   前記第１導電部及び前記第２導電部と、実装基板と、が対向するように実装可能であることを特徴とする発光素子。
2. 前記第２電極の厚膜部は、少なくとも発光素子の縁部に連続して設けられていることを特徴とする請求項１に記載の発光素子。
3. 第１導電型半導体層及び第２導電型半導体層を有する半導体積層部を、実装基板に実装してなる発光装置の製造方法において、
   前記第２導電型半導体層が部分的に除去された領域において、前記第１導電型半導体層に第１電極を形成する工程と、
   前記第１電極と同一面となる側において、前記第２導電型半導体層に、薄膜部及び厚膜部を有する第２電極を形成する工程と、
   前記第２電極の薄膜部と絶縁部を介して部分的に対向し、前記第１電極と電気的に接続された第１導電部を形成する工程と、
   前記第２電極の厚膜部において、前記第２電極と電気的に接続された第２導電部を形成する工程と、
   導電性を有する第３導電部及び第４導電部を有する実装基板を準備する工程と、
   前記第３導電部が絶縁部を介して第２電極の薄膜部と対向するように、前記実装基板に前記半導体積層部を実装し、前記第１導電部と前記第３導電部とを電気的に接続させ、前記第２導電部と前記第４導電部とを電気的に接続させる工程と、を有することを特徴とする発光装置の製造方法。
4. 前記実装基板は、前記半導体積層部と対向する側に、前記第１導電部と前記第２導電部との間の距離よりも幅が小さく、互いに離間した複数の第５導電部を有しており、
   前記第５導電部を介して、前記第１導電部と前記第３導電部が接続され、前記第２導電部と前記第４導電部とが接続されていることを特徴とする請求項３に記載の発光装置の製造方法。
5. 前記第２電極の厚膜部は、少なくとも発光素子の縁部に連続して形成されることを特徴とする請求項３又は４に記載の発光装置の製造方法。

Images