CN112530819A - 金属凸块及其制造方法 - Google Patents
金属凸块及其制造方法 Download PDFInfo
- Publication number
- CN112530819A CN112530819A CN202110186640.6A CN202110186640A CN112530819A CN 112530819 A CN112530819 A CN 112530819A CN 202110186640 A CN202110186640 A CN 202110186640A CN 112530819 A CN112530819 A CN 112530819A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- window
- bump
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W72/01221—
-
- H10W72/01255—
-
- H10W72/231—
-
- H10W72/234—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种金属凸块及其制造方法,通过将镀金属窗口的内壁由现有的直线型修改为阶梯型,使得镀金属窗口的底部开口大于钝化层的接触窗口的顶部开口,并小于所述镀金属窗口的顶部开口,从而在向镀金属窗口中依次镀第一焊料层、金属阻挡层以及第二焊料层后,能利用所述阶梯型内壁的限定作用使得第一焊料层的顶部外边缘在周向上均短于所述金属阻挡层的顶部外边缘,即使得第一焊料层相对金属阻挡层形成底切结构,由此可以在后续工艺中能够保证第二焊料层无法接触到第一焊料层,从而避免金属凸块中的第一焊料层和第二焊料层中的金属发生不必要的共晶反应的问题,提高了金属凸块的性能,降低了器件因金属凸块性能不良而失效的风险。
Description
技术领域
本发明涉及集成电路封装技术领域,特别涉及一种金属凸块及其制造方法。
背景技术
随着集成电路封装技术的发展,基于金属凸块(Bump,又称为凸点)的封装技术,比基于引脚的贴装和插装、引线键合等传统封装技术,更有利于器件多功能、小型化、低功耗等方向发展。尤其是传感器件、射频器件等微机电系统(Microelectro MechanicalSystems,MEMS)器件,当其采用金属凸块封装工艺完成封装时,会具有更好的工艺适配性和热电性能,而且采用晶圆键合、金属凸块、减薄等晶圆级封装(Wafer Level Packaging,WLP)技术,可以进一步将微机电系统器件中各个功能单元由二维布局向三维堆叠演变,在减小器件的尺寸的同时,能进一步增强器件的功能多样性。因此,金属凸块制程是影响器件最终性能的关键制程之一。
请参考图1,现有技术中制作金属凸块的具体过程包括:先提供具有再布线(Redistribution Layer,RDL)结构、金属互连结构或者接触焊盘等导电件(也可以称为电接触件)101的封装基体100,其中,再布线结构用于将封装件的接触焊盘或者金属互连结构等原有电接触件引出,使得可以以更大的间距制造新的电接触件;然后,在封装基体100上通过钝化层102沉积、光刻和刻蚀工艺一系列工艺,在钝化层102中形成若干能够暴露出导电件101的部分表面的开口102a(即用于形成金属凸块的区域);接着,通过溅射沉积工艺在钝化层102以及开口102a的表面上覆盖凸块下金属层103(Under Bump Metallurgy,UBM),例如是钛Ti或铜Cu或者钛铜TiCu合金等,并进一步通过光刻胶涂覆、曝光、显影等操作,在凸块下金属层103上形成具有镀金属窗口(未图示)的光刻胶层(未图示);之后,在镀金属窗口中连续电镀Cu层104a、镍Ni层104b以及焊料层104c(例如是锡银AgSn合金或锡Sn),并进一步去除光刻胶层,形成金属凸块104;接着,通过湿法腐蚀去除多余的凸块下金属层103。
上述的金属凸块104的制作过程中,由于在湿法去除多余凸块下金属层103时,Ni比Cu在腐蚀液中的腐蚀速率更快,因此导致镍Ni层104b的边缘存在损失。在器件工作过程中,金属凸块104上会施加电流和电压,由此使得金属凸块104上产生焦耳热,该焦耳热会导致焊料层104c熔化,而由于在金属凸块104的边缘105处的镍Ni层104b损伤造成焊料层104c和Cu层104a无法被镍Ni层104b很好地隔离,焊料层104c熔化后会与Cu层104a接触并发生CuSn共晶问题,进而导致金属凸块104失效,最终导致器件失效。
另外,上述的共晶失效问题,不仅仅存在于通过电镀工艺形成Cu-Ni-SnAg的金属凸块104中,还存在与通过化学镀、蒸镀等工艺形成的其他金属凸块中,只要这些金属凸块的边缘处的顶层焊料层和底层焊料层无法被中间的金属阻挡层很好地隔离,且顶层焊料层的金属容易和底层焊料层的金属发生共晶,则在器件工作过程中,这些金属凸块就容易发生共晶失效的问题。
发明内容
本发明的目的在于提供一种金属凸块及其制造方法,能防止金属凸块中发生不必要的共晶问题,以提高金属凸块的性能,降低金属凸块的共晶失效概率。
为解决上述技术问题,本发明提供一种金属凸块的制造方法,包括:
提供一具有导电件的衬底,并在所述衬底的表面上形成钝化层,所述钝化层中具有暴露出所述导电件的至少部分表面的接触窗口;
至少在所述接触窗口的表面上覆盖凸块下金属层;
在所述凸块下金属层上形成图案化的掩膜层,所述图案化的掩膜层具有对准并连通所述接触窗口的镀金属窗口,所述镀金属窗口的底部开口大于所述接触窗口的顶部开口,并小于所述镀金属窗口的顶部开口,使得所述镀金属窗口和所述接触窗口的内壁形成阶梯型内壁;
在所述镀金属窗口和所述接触窗口中依次镀第一焊料层、金属阻挡层以及第二焊料层,且所述阶梯型内壁使得第一焊料层的顶部外边缘在周向上均短于所述金属阻挡层的顶部外边缘,所述第二焊料层中含有能与所述第一焊料层中的金属发生共晶反应的金属;
去除所述图案化的掩膜层,以形成金属凸块。
本发明还提供一种金属凸块,其采用本发明所述的金属凸块的制造方法形成,所述金属凸块通过凸块下金属层与相应的导电件电性连接,所述金属凸块包括依次堆叠的第一焊料层、金属阻挡层以及第二焊料层;所述第二焊料层中含有能与所述第一焊料层中的金属发生共晶反应的金属;第一焊料层的顶部外边缘在周向上均短于所述金属阻挡层的顶部外边缘。
与现有技术相比,本发明提供的技术方案至少具有以下有益效果之一:
1、通过将掩膜层中的镀金属窗口的内壁由现有的直线型修改为阶梯型,使得镀金属窗口的底部开口大于钝化层的接触窗口的顶部开口,并小于所述镀金属窗口的顶部开口,从而在向镀金属窗口中依次镀第一焊料层、金属阻挡层以及第二焊料层后,能利用所述阶梯型内壁的限定作用使得第一焊料层的顶部外边缘在周向上均短于所述金属阻挡层的顶部外边缘,即使得第一焊料层相对金属阻挡层形成底切(undercut)结构,由此可以在后续工艺中能够保证第二焊料层无法接触到第一焊料层,从而避免金属凸块中的第一焊料层和第二焊料层中的金属发生不必要的共晶反应的问题,提高了金属凸块的性能,降低了器件因金属凸块发生共晶问题而失效的风险。
2、分别通过两次光刻胶光刻,来形成具有阶梯型内壁的镀金属窗口,工艺简单。
附图说明
图1是现有的一种金属凸块的剖面结构示意图。
图2是本发明具体实施例的金属凸块的制造方法流程图。
图3至图7是本发明具体实施例的金属凸块的制造方法中的器件结构剖面示意图。
图8至图10是本发明具体实施例的金属凸块的制造方法应用于MEMS器件过程中的器件结构剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2,本发明提供一种金属凸块的制造方法,包括以下步骤:
S1,提供一具有导电件的衬底,并在所述衬底的表面上形成钝化层,所述钝化层中具有暴露出所述导电件的至少部分表面的接触窗口;
S2,至少在所述接触窗口的表面上覆盖凸块下金属层;
S3,在所述凸块下金属层上形成图案化的掩膜层,所述图案化的掩膜层具有对准并连通所述接触窗口的镀金属窗口,所述镀金属窗口的底部开口大于所述接触窗口的顶部开口,并小于所述镀金属窗口的顶部开口,使得所述镀金属窗口和所述接触窗口的内壁形成阶梯型内壁;
S4,在所述镀金属窗口和所述接触窗口中依次镀第一焊料层、金属阻挡层以及第二焊料层,且所述阶梯型内壁使得第一焊料层的顶部外边缘在周向上均短于所述金属阻挡层的顶部外边缘,所述第二焊料层中含有能与所述第一焊料层中的金属发生共晶反应的金属;
S5,去除所述图案化的掩膜层,以形成金属凸块。
在步骤S1中,请参考图3,首先,提供具有导电件201的衬底,所述衬底可以是经过集成电路制造的所有栅极氧化物层的生长、多晶硅沉积、光刻技术、多晶硅刻蚀、离子注入以及热处理等前段制程(FEOL)以及部分后段制程处理后的半导体衬底或晶圆。其中可以形成有二极管、MOS晶体管等有源元件(未图示),也可以形成有电容、电阻、电感等无源器件(未图示),还可以形成有浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构等器件隔离结构。其中所述前段制程包括栅极氧化物层的生长、多晶硅沉积、光刻技术、多晶硅刻蚀、各种离子注入以及热处理等工艺,后段制程包括层间介质层沉积、接触孔刻蚀、金属互连工艺等。
本实施例的衬底包括连接层200以及形成在连接层200上的导电件201,其中,连接层200可以是本领域技术人员所熟知的任意合适的半导体基底,例如硅、绝缘体上硅等,也可以是层间介质层等,层间介质层包括氮化硅、氮氧化硅、低k介电材料、诸如氧化硅、未掺杂硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等的氧化物等至少一种合适材料,其中低k介电材料的介电常数k可以小于2.5。
导电件201可以包括以下导电结构中的至少一种:通过后段制程的金属互连工艺(例如大马士革工艺)形成的金属互连线;通过再布线(RDL)工艺形成的再布线层;通过焊盘工艺形成的金属焊盘;通过硅通孔工艺形成的导电插塞;通过硅通孔工艺以外的接触插塞工艺形成的导电插塞。其材质包括铜、铜合金、钨、银、金、铝等金属中的至少一种。
导电件201可以是单层结构,也可以是多层膜堆叠而成的结构。作为一种示例,导电件201包括位于底层的金属粘附层201a以及位于顶层的金属导电层201b。其中,作为一种示例,金属粘附层201a的材质包括钛Ti、镍Ni、铬Cr、钽Ta、氮化钛TiN、氮化钽TaN等中的至少一种;金属导电层201b的材质包括铜Cu、铝Al、钨W等中的至少一种。
请继续参考图3,在步骤S1中,通过化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)或者旋涂工艺等任意合适的工艺,在连接层200和导电件201上覆盖钝化层202,并对钝化层202进行光刻和刻蚀,以去除多余的钝化层,并形成暴露出导电件201的至少部分上表面的接触窗口202a。其中,钝化层202的材料可包括聚苯并恶唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)等的可光图案化介电材料的至少一种,或者还可以包括诸如氮化硅、氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂磷硅酸盐玻璃(BPSG)等的非可光图案化介电材料的至少一种。
请继续参考图3,在步骤S2中,可以通过使用CVD、PVD、ALD、电镀、化学镀等工艺,在钝化层202和接触窗口202a的表面上覆盖凸块下金属层203。凸块下金属层203可以是单层膜结构,也可以是多层膜堆叠而成的结构。其材质可以包括钛(Ti)、氮化钛(TiN)、氧化钛(TiOx)、钽(Ta)、氮化钽(TaN)、钨、铜、金中的至少一种。凸块下金属层203可以让导电件201与后续形成的金属凸块7有更好的粘合,并防止金属凸块中的金属向下向周围扩散,防止后续形成的金属凸块和导电件201之间的连接界面脆弱而导致金属凸块断裂或者剥离的问题。
本实施例中,凸块下金属层203的整体膜层厚度使其能随着接触窗口202a的凹陷而形成凹陷。
请参考图4和图5,在步骤S3中,在所述凸块下金属层203上形成图案化的掩膜层,所述图案化的掩膜层具有对准并连通所述接触窗口202a的镀金属窗口,所述镀金属窗口的底部开口大于所述接触窗口202a的顶部开口,并小于所述镀金属窗口的顶部开口,使得所述镀金属窗口和所述接触窗口202a的内壁形成阶梯型内壁。
作为一种示例,请参考图4和图5,在步骤S3中,首先,通过光刻胶涂覆,在所述凸块下金属层203上形成第一掩膜层204,并通过曝光、显影等光刻工艺对所述第一掩膜层204光刻,以在所述第一掩膜层204中形成对准并连通所述接触窗口202a的第一窗口204a,第一掩膜层204在接触窗口202a外围的凸块下金属层203上的堆叠厚度为H1,即第一窗口204a的深度为H1,所述第一窗口204a的侧壁可以是垂直于衬底上表面的竖直型的侧壁,也可以是与所述衬底上表面的夹角不为90度的倾斜型的侧壁,第一窗口204a底部开口的宽度D2大于所述接触窗口202a的顶部开口的宽度D1;其次,通过光刻胶涂覆,在所述第一掩膜层204和所述第一窗口204a上形成第二掩膜层205,并通过曝光、显影等光刻工艺对所述第二掩膜层205光刻,在所述第二掩膜层205中形成对准并连通所述第一窗口204a的第二窗口205a,第二掩膜层205在第一掩膜层204上的堆叠厚度为H2,即第二窗口205a的深度为H2,其中H2可以大于H1,也可以小于等于H1,所述第二窗口205a的侧壁可以是垂直于衬底上表面的竖直型的侧壁,也可以是与所述衬底上表面的夹角不为90度的倾斜型的侧壁,所述第二窗口205a的底部开口的宽度D3大于所述第一窗口204a的顶部开口的宽度D2,所述第二窗口205a和所述第一窗口204a组合形成所需的具有阶梯型内壁的镀金属窗口(未标记),其中,第一窗口204a和接触窗口202a的内壁构成阶梯型内壁的第一阶台阶,第一窗口204a和第二窗口205a的内壁构成阶梯型内壁的第二阶台阶。即本示例中,图形化的掩膜层为光刻胶。
本示例,通过两次光刻胶涂覆、曝光、显影等光刻工艺,形成所需的镀金属窗口,且光刻胶相对比较好去除,工艺简单,能够降低成本,光刻胶的形成和去除工艺对其余结构的影响较小,有利于保证器件的可靠性。
需要说明的是,本发明中形成所需的镀金属窗口的工艺并不仅仅限于上述举例,本领域技术人员可以采用任意合适的工艺,在所述凸块下金属层203上形成具有阶梯型内壁的镀金属窗口的图案化的掩膜层。
例如,在本发明的其他实施例中,先涂覆厚度等于第一掩膜层204和第二掩膜层205的厚度总和的掩膜层,然后通过控制曝光参数,先该掩膜层的表层进行曝光,以定义出第二窗口205a所对应的曝光区域和曝光深度;然后再次调整曝光参数,对掩膜层进行第二次曝光,以定义出第一窗口204a对应的曝光区域和曝光深度,之后进行显影,以去除被曝光的光刻胶,形成所需的镀金属窗口。
再例如,在本发明的其他实施例中,先通过气相沉积工艺,在凸块下金属层203的表面上覆盖第一掩膜层204,其可以是单层结构,也可以是多层膜堆叠而成的结构,其材质包括氧化硅、氮化硅、氮氧化硅中的至少一种,然后在第一掩膜层上进行光刻胶涂覆、曝光、显影等一系列光刻工艺处理,形成图形化的第一光刻胶层(未图示);接着,图形化的第一光刻胶层为掩膜,刻蚀第一掩膜层204,以在第一掩膜层204中形成第一窗口204a;之后去除第一光刻胶层,并再次通过气相沉积工艺在第一掩膜层204上覆盖第二掩膜层205,并进行光刻胶涂覆、曝光、显影等一系列光刻工艺处理,形成图形化的第二光刻胶层(未图示);接着,图形化的第二光刻胶层为掩膜,刻蚀第二掩膜层205,以在第二掩膜层205中形成第二窗口205a;之后去除图形化的第二光刻胶层,形成所需的镀金属窗口。该示例相对成本较高,但是相比仅利用光刻胶(来形成镀金属窗口的方案,能够利用氧化硅、氮化硅、氮氧化硅等材料的机械性能来形成更深的镀金属窗口,因此能满足一些对金属凸块有较高高度需要的器件制作要求。请参考图5和图6,在步骤S4中,可以蒸镀、电镀、化学镀、溅射等任意合适的方案,在镀金属窗口中依次镀第一焊料层206a、金属阻挡层206b以及第二焊料层206c,以形成金属凸块206。其中,第二焊料层206c中含有能与所述第一焊料层206a中的金属发生共晶反应的金属。所述第一焊料层206a可以用于提高金属凸块206的导电性能,且能够有利于增加金属凸块206的凸出高度。金属阻挡层206b不仅可以实现第一焊料层206a和第二焊料层206c之间的电性连接,还能阻挡第一焊料层206a和第二焊料层206c在后续工艺中相互扩散而发生共晶反应,大大提高金属凸块206的可靠性。
作为一种示例,所述第一焊料层206a的材料为铜或者铜合金;所述金属阻挡层206b的材料包括铂、钯、镍中的至少一种;所述第二焊料层206c的材料为锡或者锡合金。
作为一种示例,凸块下金属层203覆盖接触窗口202a后形成的凹陷的深度为H0,第一窗口204a的深度为H1,第二窗口205a的深度为H2。所述第一焊料层206a在接触窗口202a中的膜厚为H0,在第一窗口204a中的膜厚小于H1。所述金属阻挡层206b在第一窗口204a区域的膜厚大于H1,但是在第二窗口205a中的第一掩膜层204上的膜厚小于H2。第二焊料层206c的膜厚小于H2。
作为一种示例,请参考图5和图6,在步骤S4中,在所述镀金属窗口和所述接触窗口202a中依次镀第一焊料层206a、金属阻挡层206b以及第二焊料层206c的步骤包括:在形成所述第二窗口205a之后,首先,通过电镀或者化学镀等方法在第一窗口204a和接触窗口202a中镀第一焊料层206a,且所镀的所述第一焊料层206a可以填满接触窗口202a,但未填满所述第一窗口204a,甚至也可以不填满接触窗口202a,但从接触窗口202a的内侧壁向上延伸到至少覆盖第一窗口204a的部分内侧壁,即第一焊料层206a在所述第一窗口204a中不超过所述第一掩膜层204的顶面;然后,再在第一窗口204a和第二窗口205a中,通过电镀或者化学镀等方法依次镀金属阻挡层206b以及第二焊料层206c,且所述金属阻挡层206b可以填满接触窗口202a、第一窗口204a,但未填满所述第二窗口205a,甚至也可以不填满接触窗口202a、第一窗口204a,但从接触窗口202a的内侧壁向上延伸到至少覆盖第二窗口205a的部分内侧壁,以在所述第二窗口205a中覆盖所述第一掩膜层204被所述第二掩膜层205暴露的顶部拐角;第二焊料层206c可以填满第二窗口205a,也可以不填满第二窗口205a。
接触窗口202a、第一窗口204a和第二窗口205a因开口大小逐渐增大而形成的阶梯型内壁,使得在电镀完成后,所述第二焊料层206c的底部边缘与所述金属阻挡层206b的顶部边缘对齐,第一焊料层206a的底部边缘沿周向均短于所述金属阻挡层206b的底部边缘,由此形成金属凸块206的底切结构。
需要说明的是,本发明的技术方案中,在所述镀金属窗口和所述接触窗口中依次镀第一焊料层、金属阻挡层以及第二焊料层的步骤不仅仅限于上述举例,本领域技术人员可以采用其他任意合适的工艺来依次镀第一焊料层、金属阻挡层以及第二焊料层。例如,在本发明的其他实施例中,请结合图4至图6,在形成所述第一窗口204a之后且在形成所述第二掩膜层205之前,先在所述第一窗口204a和所述接触窗口202a中镀所述第一焊料层206a,且所镀的所述第一焊料层206a在所述第一窗口204a中不超过所述第一掩膜层204的顶面;在形成所述第二窗口205a之后,再依次镀金属阻挡层206b以及第二焊料层206c,且所述金属阻挡层206b在所述第二窗口205a中覆盖所述第一掩膜层204被所述第二掩膜层205暴露的顶部。即该实施例将上述的步骤S3和步骤S4相互结合执行,先依次执行步骤S3中的一部分工艺和步骤S4中的一部分工艺,在依次执行步骤S3的剩余工艺和步骤S4中的剩余工艺。
请参考图7,在步骤S5中,可以通过干法去胶、湿法去胶等合适的去胶工艺去除第一掩膜层204和第二掩膜层205,以暴露出金属凸块206外围的凸块下金属层203。
在步骤S5之后,本实施例的方法还包括步骤S6:以金属凸块206为掩膜,可以采用湿法刻蚀工艺湿法去除金属凸块206外围暴露出的凸块下金属层203。此时金属凸块206整体上呈平顶柱状结构。
当需要金属凸块206呈球状时,可以在去除第一掩膜层204和第二掩膜层205之后,且在湿法去除金属凸块206外围暴露出的凸块下金属层203之前或者之后,即在步骤S5之后且在步骤S6之前或之后,对金属凸块206进行回流焊,第二焊料层206c在回流焊的作用下变为球体206c’。
从图7中可以看出,金属凸块206的凸起高度主要取决于第一焊料层206a和第二焊料层206c的厚度,即取决于第一掩膜层204和第二掩膜层205的厚度,本领域技术人员可以根据器件对金属凸块的高度要求来进行合理设置。
需要说明的是,上述实施例中,在所述凸块下金属层203上形成图案化的掩膜层之前,所述凸块下金属层203不仅覆盖接触窗口202a的内表面,还覆盖其外围的钝化层202的表面以及钝化层202所暴露出的连接层200的表面,这种方案有利于通过电镀工艺来形成金属凸块206。但是本发明的技术方案并不仅仅限定于此,在本发明的其他实施例中,当通过化学镀或者蒸镀或者溅射沉积等工艺来形成金属凸块206的各膜层时,在步骤S2中,还可以在接触窗口202a的内表面上覆盖凸块下金属层203,且该凸块下金属层203能够暴露出接触窗口202a外围的至少部分钝化层202的表面。
请参考图7,本发明一实施例还提供一种采用上述的金属凸块的制造方法形成的金属凸块206,该金属凸块206通过凸块下金属层203与相应的导电件201电性连接.所述金属凸块206包括依次堆叠的第一焊料层206a、金属阻挡层206b以及第二焊料层206c;所述第二焊料层206c中含有能与所述第一焊料层206a中的金属发生共晶反应的金属;第一焊料层206a的顶部外边缘在周向上均短于所述金属阻挡层206b的顶部外边缘。
本实施例的金属凸块206的各膜层的材质和结构均可以参考上文所述,在此不再赘述。
综上所述,本发明的金属凸块及其制造方法,通过将掩膜层中的镀金属窗口的内壁由现有的直线型修改为阶梯型,使得镀金属窗口的底部开口大于钝化层的接触窗口的顶部开口,并小于所述镀金属窗口的顶部开口,从而在向镀金属窗口中依次镀第一焊料层、金属阻挡层以及第二焊料层后,能利用所述阶梯型内壁的限定作用使得第一焊料层的顶部外边缘在周向上均短于所述金属阻挡层的顶部外边缘,即使得第一焊料层相对金属阻挡层形成底切(undercut)结构,由此可以在后续工艺中能够保证第二焊料层无法接触到第一焊料层,从而避免金属凸块中的第一焊料层和第二焊料层中的金属发生不必要的共晶反应的问题,提高了金属凸块的性能,降低了器件因金属凸块性能不良而失效的风险。进一步地,可以分别通过两次光刻胶光刻,来形成具有阶梯型内壁的镀金属窗口,工艺简单。
本发明的金属凸块及其制造方法可以应用于体滤波器等MEMS器件的制造。下面结合图2至图10来详细说明本发明的金属凸块的制造方法应用于MEMS器件的制造过程。
请参考图8至图10,体滤波器通常包括一个基板(未图示),基板上设有若干个体声波谐振器(未图示)和焊盘(未图示),其每个体声波谐振器均包含在基板上设置的电极层207及电极连接层(即导电件201),电极层包括依次形成在基板上的底电极、压电层、顶电极,电极连接层(即导电件201)通过再布线工艺形成,用于实现体声波谐振器之间、体声波谐振器与焊盘之间的电性连接。
因此,在步骤S1中,请参考图8,提供的衬底MEMS器件衬底,连接层200为硅盖板,通过对连接层200进行硅穿孔(TSV),形成暴露出下方的电极层207的硅通孔200a,并进一步进行再布线(RDL)工艺来在硅通孔200a的表面上以及部分连接层200的上表面上形成与电极层207电性连接的电极连接层,即形成了导电件201,所述导电件201覆盖所述硅通孔200a的内表面,并从所述硅通孔200a的内表面上延伸到所述硅通孔200a外围的连接层200表面上。
在形成具有接触窗口202a的钝化层202时,钝化层202还在硅通孔200a处打开,以暴露出导电件201覆盖在硅通孔200a侧壁和底面上的部分。即所述接触窗口202a形成在所述硅通孔200a外围,且所述钝化层202不仅在所述接触窗口202a处打开,还在所述硅通孔200a处打开。钝化层202暴露出硅通孔200a的目的是为了利用硅通孔200a来释放体声波滤波器中产生的内部压力,避免后续工艺引起电极层起泡等问题。在步骤S5中去除第一掩膜层204和第二掩膜层205后重新暴露出硅通孔200a,在步骤S6中还去除硅通孔200a内表面上的凸块下金属层203。
需要说明的是,当本发明的金属凸块的制造方法应用于体滤波器以外的MEMS器件的制造时,连接层200可以被替代为无机或者有机的介电材料层。
应用本发明的金属凸块的制造方法来形成MEMS器件所需的金属凸块,能够提高封装后的MEMS器件的性能。
另外应当注意的是,本发明的技术方案中,金属凸块206边缘的第一焊料层206a和金属阻挡层206b的宽度之差,需要根据具体器件的设计要求和工作环境来设置,只要能够保证金属凸块有足够的机械性能且在工作过程中不容易发生共晶问题,均在本发明的技术方案的保护范围内。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于本发明技术方案的范围。
Claims (10)
1.一种金属凸块的制造方法,其特征在于,包括:
提供一具有导电件的衬底,并在所述衬底的表面上形成钝化层,所述钝化层中具有暴露出所述导电件的至少部分表面的接触窗口;
至少在所述接触窗口的表面上覆盖凸块下金属层;
在所述凸块下金属层上形成图案化的掩膜层,所述图案化的掩膜层具有对准并连通所述接触窗口的镀金属窗口,所述镀金属窗口的底部开口大于所述接触窗口的顶部开口,并小于所述镀金属窗口的顶部开口,使得所述镀金属窗口和所述接触窗口的内壁形成阶梯型内壁;
在所述镀金属窗口和所述接触窗口中依次镀第一焊料层、金属阻挡层以及第二焊料层,且所述阶梯型内壁使得第一焊料层的顶部外边缘在周向上均短于所述金属阻挡层的顶部外边缘,所述第二焊料层中含有能与所述第一焊料层中的金属发生共晶反应的金属;
去除所述图案化的掩膜层,以形成金属凸块。
2.如权利要求1所述的金属凸块的制造方法,其特征在于,所述导电件包括以下导电结构中的至少一种:通过后段制程的金属互连工艺形成的金属互连线;通过再布线工艺形成的再布线层;通过焊盘工艺形成的金属焊盘;通过硅通孔工艺形成的导电插塞;通过硅通孔工艺以外的接触插塞工艺形成的导电插塞。
3.如权利要求1所述的金属凸块的制造方法,其特征在于,在所述凸块下金属层上形成具有所述镀金属窗口的所述图案化的掩膜层的步骤包括:
在所述凸块下金属层上形成第一掩膜层,并对所述第一掩膜层光刻和/或刻蚀,以在所述第一掩膜层中形成对准并连通所述接触窗口的第一窗口,所述第一窗口的底部开口大于所述接触窗口的顶部开口;
在所述第一掩膜层和所述第一窗口上形成第二掩膜层,并对所述第二掩膜层光刻和/或刻蚀,在所述第二掩膜层中形成对准并连通所述第一窗口的第二窗口,所述第二窗口的底部开口大于所述第一窗口的顶部开口,所述第二窗口和所述第一窗口组合形成所述镀金属窗口。
4.如权利要求3所述的金属凸块的制造方法,其特征在于,在所述镀金属窗口和所述接触窗口中依次镀第一焊料层、金属阻挡层以及第二焊料层的步骤包括:在形成所述第二窗口之后,先镀第一焊料层,且所镀的所述第一焊料层在所述第一窗口中不超过所述第一掩膜层的顶面;然后,再依次镀金属阻挡层以及第二焊料层,且所述金属阻挡层在所述第二窗口中覆盖所述第一掩膜层被所述第二掩膜层暴露的顶部;
或者,在所述镀金属窗口和所述接触窗口中依次镀第一焊料层、金属阻挡层以及第二焊料层的步骤包括:在形成所述第一窗口之后且在形成所述第二掩膜层之前,先在所述第一窗口和所述接触窗口中镀所述第一焊料层,且所镀的所述第一焊料层在所述第一窗口中不超过所述第一掩膜层的顶面;在形成所述第二窗口之后,再依次镀金属阻挡层以及第二焊料层,且所述金属阻挡层在所述第二窗口中覆盖所述第一掩膜层被所述第二掩膜层暴露的顶部。
5.如权利要求1所述的金属凸块的制造方法,其特征在于,所述阶梯型内壁使得所述第二焊料层的底部边缘与所述金属阻挡层的顶部边缘对齐。
6.如权利要求1所述的金属凸块的制造方法,其特征在于,所述凸块下金属层为单层结构或者多层膜堆叠的结构,其材料包括:钛、氮化钛、钽、氮化钽、钨、铜、金中的至少一种;所述图案化的掩膜层的材料包括光刻胶、二氧化硅、氮化硅、氮氧化硅和正硅酸乙酯中的至少一种;所述第一焊料层的材料为铜或者铜合金;所述金属阻挡层的材料包括铂、钯、镍中的至少一种;所述第二焊料层的材料为锡或者锡合金。
7.如权利要求1-6中任一项所述的金属凸块的制造方法,其特征在于,在形成所述图案化的掩膜层之前,所述凸块下金属层还覆盖所述接触窗口外围的所述钝化层的表面;在形成所述金属凸块之后,还以所述金属凸块为掩膜,湿法去除所述金属凸块暴露出的所述凸块下金属层。
8.如权利要求7所述的金属凸块的制造方法,其特征在于,在形成所述金属凸块之后,且在湿法去除所述金属凸块外围的所述凸块下金属层之前或之后,对所述金属凸块进行回流焊,以使得所述第二焊料层转变为球状。
9.如权利要求7所述的金属凸块的制造方法,其特征在于,所述衬底为MEMS器件衬底,所述衬底还具有电极层、覆盖在所述电极层上的连接层以及贯穿所述连接层的通孔,所述通孔暴露出所述电极层的部分表面,且所述导电件覆盖所述通孔的内表面,并从所述通孔的内表面上延伸到所述通孔外围的连接层表面上;所述接触窗口形成在所述通孔外围,且所述钝化层不仅在所述接触窗口处打开,还在所述通孔处打开。
10.一种金属凸块,其特征在于,采用权利要求1至9中任一项所述的金属凸块的制造方法形成,所述金属凸块通过凸块下金属层与相应的导电件电性连接,所述金属凸块包括依次堆叠的第一焊料层、金属阻挡层以及第二焊料层;所述第二焊料层中含有能与所述第一焊料层中的金属发生共晶反应的金属;第一焊料层的顶部外边缘在周向上均短于所述金属阻挡层的顶部外边缘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110186640.6A CN112530819A (zh) | 2021-02-18 | 2021-02-18 | 金属凸块及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110186640.6A CN112530819A (zh) | 2021-02-18 | 2021-02-18 | 金属凸块及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112530819A true CN112530819A (zh) | 2021-03-19 |
Family
ID=74975672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110186640.6A Withdrawn CN112530819A (zh) | 2021-02-18 | 2021-02-18 | 金属凸块及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112530819A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113691233A (zh) * | 2021-08-27 | 2021-11-23 | 中国电子科技集团公司第二十六研究所 | 一种高可靠性晶圆级封装的声表滤波器结构及其制备方法 |
| CN114824023A (zh) * | 2022-04-25 | 2022-07-29 | 錼创显示科技股份有限公司 | 微型发光二极管结构与微型发光二极管显示装置 |
| TWI834048B (zh) * | 2021-04-29 | 2024-03-01 | 台灣積體電路製造股份有限公司 | 半導體結構及其製造方法 |
| US12336339B2 (en) | 2022-04-25 | 2025-06-17 | PlayNitride Display Co., Ltd. | Micro light emitting diode structure and micro light emitting diode display device |
| US12402444B2 (en) | 2022-04-25 | 2025-08-26 | PlayNitride Display Co., Ltd. | Micro light emitting diode structure and micro light emitting diode display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100527358C (zh) * | 2005-09-06 | 2009-08-12 | 日月光半导体制造股份有限公司 | 凸块制程及其结构 |
| CN103681562A (zh) * | 2012-09-18 | 2014-03-26 | 台湾积体电路制造股份有限公司 | 梯状凸块结构及其制造方法 |
| US20200258855A1 (en) * | 2019-02-11 | 2020-08-13 | Infineon Technologies Ag | Semiconductor Device Having a Copper Pillar Interconnect Structure |
-
2021
- 2021-02-18 CN CN202110186640.6A patent/CN112530819A/zh not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100527358C (zh) * | 2005-09-06 | 2009-08-12 | 日月光半导体制造股份有限公司 | 凸块制程及其结构 |
| CN103681562A (zh) * | 2012-09-18 | 2014-03-26 | 台湾积体电路制造股份有限公司 | 梯状凸块结构及其制造方法 |
| US20200258855A1 (en) * | 2019-02-11 | 2020-08-13 | Infineon Technologies Ag | Semiconductor Device Having a Copper Pillar Interconnect Structure |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI834048B (zh) * | 2021-04-29 | 2024-03-01 | 台灣積體電路製造股份有限公司 | 半導體結構及其製造方法 |
| CN113691233A (zh) * | 2021-08-27 | 2021-11-23 | 中国电子科技集团公司第二十六研究所 | 一种高可靠性晶圆级封装的声表滤波器结构及其制备方法 |
| CN114824023A (zh) * | 2022-04-25 | 2022-07-29 | 錼创显示科技股份有限公司 | 微型发光二极管结构与微型发光二极管显示装置 |
| US12336339B2 (en) | 2022-04-25 | 2025-06-17 | PlayNitride Display Co., Ltd. | Micro light emitting diode structure and micro light emitting diode display device |
| US12402444B2 (en) | 2022-04-25 | 2025-08-26 | PlayNitride Display Co., Ltd. | Micro light emitting diode structure and micro light emitting diode display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11756883B2 (en) | Through via structure and method | |
| US12074127B2 (en) | Semiconductor die contact structure and method | |
| US7932608B2 (en) | Through-silicon via formed with a post passivation interconnect structure | |
| CN112530819A (zh) | 金属凸块及其制造方法 | |
| TWI552297B (zh) | 半導體裝置及其製造方法 | |
| CN102347298B (zh) | 基板上的凸块结构与其形成方法 | |
| KR101167441B1 (ko) | Ubm 에칭 방법 | |
| US11908790B2 (en) | Chip structure with conductive via structure and method for forming the same | |
| CN103199027B (zh) | 用于集成电路的ubm的形成 | |
| CN102005417A (zh) | 用于铜柱结构的自对准保护层 | |
| TWI595577B (zh) | 半導體裝置、應用其之積體電路結構、及其製造方法 | |
| CN106298716A (zh) | 封装件结构及其形成方法 | |
| TWI705527B (zh) | 形成積體電路結構之方法、積體電路裝置、和積體電路結構 | |
| US20240332235A1 (en) | Chip structure and method for forming the same | |
| KR20190038427A (ko) | 반도체 소자 및 그 형성 방법 | |
| US20150194398A1 (en) | Conductive Lines and Pads and Method of Manufacturing Thereof | |
| US9281234B2 (en) | WLCSP interconnect apparatus and method | |
| US12237219B2 (en) | Contact with bronze material to mitigate undercut | |
| US20240395741A1 (en) | Method of forming opening in passivation layer and structures thereof | |
| CN115249678A (zh) | 半导体封装结构及封装方法 | |
| JP2024500407A (ja) | Fet直上の銅ピラー又は又はバンプを備えるfet構造 | |
| US20250385202A1 (en) | Semiconductor device and a manufacturing method of the semiconductor device | |
| US20250210415A1 (en) | Manufacturing method of semiconductor structure | |
| TWI858637B (zh) | 半導體結構及其製造方法 | |
| TW202147434A (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210319 |
|
| WW01 | Invention patent application withdrawn after publication |