[go: up one dir, main page]

TWI841270B - 記憶體裝置及其製造方法 - Google Patents

記憶體裝置及其製造方法 Download PDF

Info

Publication number
TWI841270B
TWI841270B TW112107811A TW112107811A TWI841270B TW I841270 B TWI841270 B TW I841270B TW 112107811 A TW112107811 A TW 112107811A TW 112107811 A TW112107811 A TW 112107811A TW I841270 B TWI841270 B TW I841270B
Authority
TW
Taiwan
Prior art keywords
selection gate
sub
memory device
gate
pattern
Prior art date
Application number
TW112107811A
Other languages
English (en)
Other versions
TW202437881A (zh
Inventor
蔡文傑
楊政達
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW112107811A priority Critical patent/TWI841270B/zh
Priority to CN202310379441.6A priority patent/CN118591182A/zh
Priority to US18/410,202 priority patent/US20240298440A1/en
Application granted granted Critical
Publication of TWI841270B publication Critical patent/TWI841270B/zh
Publication of TW202437881A publication Critical patent/TW202437881A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6892—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種記憶體裝置，包含基板以及複數個字元線，字元線設置於基板上，其中字元線沿著第一方向延伸且沿第二方向排列，且第一方向與第二方向相交。記憶體裝置更包含第一子選擇閘，沿著第一方向延伸，且在第二方向與最外側的字元線相鄰且分隔設置。第一子選擇閘的端部在第二方向上具有第一寬度，第一子選擇閘的主要部分在第二方向上具有第二寬度，且第二寬度大於第一寬度。

Description

記憶體裝置及其製造方法
本發明實施例是關於半導體製程技術，特別是關於記憶體裝置的製造方法。
記憶體元件的關鍵尺寸隨著發展逐漸縮小，進而使得微影製程變得越來越困難。常規的微影製程的解析度逐漸接近理論極限，製造商已開始轉向諸如雙重圖案化的方法來克服光學極限，進而提升記憶體元件的積集度。然而，在目前的圖案化方法中，由於字元線與選擇閘之微影製程所需的精密度的差異及後續製程的考量，選擇閘將藉由多次的圖案化步驟來定義，這可能會影響到記憶體裝置的字元線之間產生不必要的影響並造成電性上的問題。因此，為了追求更低的成本並維持產品的性能，業界仍需要改善記憶體裝置的製造方法，來達到維持記憶體裝置的良率的目標。
本發明實施例提供了一種記憶體裝置的製造方法，包含了提供基板；依序形成堆疊層以及硬遮罩層於基板上；形成複數個字元線圖案及第一選擇閘圖案於硬遮罩層上，其中第一選擇閘圖案在第一方向的端部具有開孔，使第一選擇閘圖案在第一方向的端部呈U形；以所述字元線圖案及第一選擇閘圖案作為遮罩，依序圖案化硬遮罩層以及堆疊層，以形成彼此分隔的複數個字元線及具有U形端部的第一選擇閘於基板上；以及沿著U形端部的中心線對第一選擇閘執行切分製程，以形成彼此分隔的第一子選擇閘及第二子選擇閘，其中第一子選擇閘用於控制所述字元線，第二子選擇閘用於控制另外的複數個字元線。
本發明實施例提供了一種記憶體裝置，包含了基板；複數個字元線，設置於基板上，其中所述字元線沿著第一方向延伸且沿第二方向排列，且第一方向與第二方向相交；以及第一子選擇閘，沿著第一方向延伸，且在第二方向與最外側的字元線相鄰且分隔設置，其中第一子選擇閘的端部在第二方向上具有第一寬度，第一子選擇閘的主要部分在第二方向上具有第二寬度，且第二寬度大於第一寬度。
10:記憶體裝置
100:基板
105:堆疊層
105a:穿隧介電層
105b:浮置閘極層
105c:閘間介電層
105d:控制閘極層
105e:金屬層
105f:頂蓋層
110:犧牲層
115:硬遮罩層
120:字元線圖案
120a:字元線圖案
120b:字元線圖案
125:第一選擇閘圖案
125a:端部
130:第二選擇閘圖案
130a:端部
135:虛置結構圖案
140:著陸墊圖案
145:開孔
150:介電材料
155:氣隙
160:開口
200:字元線
200’:字元線
200”:字元線
300:第一選擇閘
300a:U形端部
310:第一子選擇閘
310a:端部
310b:主要部分
320:第二子選擇閘
320a:端部
320b:主要部分
400:第二選擇閘
500:虛置結構
600:著陸墊
A-A:剖線
B-B:剖線
D1:間距
D2:間距
L1:中心線
P:虛線路徑
P’:實線路徑
R1:區域
R2:區域
W:寬度
W1:寬度
W2:寬度
X:坐標軸
Y:坐標軸
Z:坐標軸
第1、3、6圖以及第7圖是根據本發明實施例，繪示出製造記憶體裝置的中間階段的上視示意圖。
第2A、2B、4A、4B、5A、5B、8A圖以及第8B圖是根據本發明實施例，繪示出製造記憶體裝置的中間階段的剖面示意圖。
參見第1圖的上視示意圖，並搭配第2A圖以及第2B圖的剖面示意圖，說明形成字元線圖案120以及第一選擇閘圖案125與第二選擇閘圖案130的步驟。第2A圖以及第2B圖分別繪示出對應第1圖中的剖線A-A以及剖線B-B的剖面示意圖。提供基板100，在基板100上依序形成堆疊層105、犧牲層110、以及硬遮罩層115。首先，形成堆疊層105於基板100上。在一些實施例中，堆疊層105在第三方向(例如，坐標軸Z方向)由下往上可依序包含：穿隧介電層105a、浮置閘極層105b(floating gate)、閘間介電層105c、控制閘極層105d(control gate)、金屬層105e、以及頂蓋層105f。為簡化圖式起見，上述各層僅於第2A圖中的區域R1部分地繪出，第2B圖中僅用堆疊層105示意繪出。在一些實施例中，穿隧介電層105a的材料可為氧化矽，浮置閘極層105b的材料可為導體材料，諸如摻雜的多晶矽、未摻雜的多晶矽、或上述之組合，閘間介電層105c可為諸如由氧化物/氮化物/氧化物(oxide/nitride/oxide；ONO)所構成的複合層，控制閘極層105d的材料可為導體材料，諸如摻雜的多晶矽、未摻雜的多晶矽、或上述之組合，金屬層105e的材料可為諸如W、TiN、或上述之 組合，頂蓋層105f的材料可為介電材料，諸如氮化矽、氮氧化矽、或上述之組合。
堆疊層105對應至形成字元線圖案120的部分在隨後會形成為字元線200(如第3圖所繪示)，堆疊層105對應至形成第一選擇閘圖案125的部分在隨後會形成為第一選擇閘300(如第3圖所繪示)，堆疊層105對應至形成第二選擇閘圖案130的部分在隨後會形成為第二選擇閘400(如第3圖所繪示)，後文將詳細描述。
依序形成犧牲層110以及硬遮罩層115於堆疊層105上。犧牲層110可以在後續的圖案化硬遮罩層115的製程步驟中，保護堆疊層105不受蝕刻製程所影響。硬遮罩層115可以在後續的製程步驟中作為堆疊層105的圖案化遮罩，以形成諸如字元線200、第一選擇閘300以及第二選擇閘400。在一些實施例中，犧牲層110的材料包含氧化矽，硬遮罩層115可為單層或多層結構，硬遮罩層115的材料包含多晶矽。
繼續形成字元線圖案120、第一選擇閘圖案125、第二選擇閘圖案130、虛置(dummy)結構圖案135、以及著陸墊(landing pad)圖案140於硬遮罩層115上。為了避免後續執行的選擇閘的切分製程產生可能使清洗製程所使用之化學品流入字元線200之間的路徑，在本發明實施例中，藉由將第一選擇閘圖案125在第一方向(例如，坐標軸X方向)的端部125a設計為具有開孔 145，亦即第一選擇閘圖案125在第一方向的端部125a呈U形，可使後續執行的切分製程能以較小的圖案化開口來進行。
字元線圖案120及第一選擇閘圖案125沿著第一方向(例如，坐標軸X方向)延伸，第一選擇閘圖案125在第二方向(例如，坐標軸Y方向)與最外側的字元線圖案120a相鄰且分隔設置，第一方向與第二方向相交。第二選擇閘圖案130形成於字元線圖案120在第二方向相對於第一選擇閘圖案125的另一側，換句話說，第二選擇閘圖案130在第二方向與最外側的字元線圖案120b相鄰且分隔設置。在一些實施例中，第二選擇閘圖案130在第一方向的端部130a為實心。在其他實施例中，第二選擇閘圖案130近似於第一選擇閘圖案125，其同樣具有U形的端部。在一些實施例中，開孔145在第一方向的寬度W為約100奈米至約150奈米。
形成字元線圖案120以及虛置結構圖案135的製程可包含自對準多重圖案化製程，諸如自對準雙重圖案化(self-aligned double patterning；SADP)製程或自對準四重圖案化(self-aligned quadruple patterning；SAQP)製程。
參見第3圖的上視示意圖，並搭配第4A圖以及第4B圖的剖面示意圖，說明形成字元線200以及第一選擇閘300與第二選擇閘400的步驟。第4A圖以及第4B圖分別繪示出對應第3圖中的剖線A-A以及剖線B-B的剖面示意圖。以字元線圖案120、第一選擇閘圖案125、第二選擇閘圖案130、虛置結構圖案135、 以及著陸墊圖案140作為遮罩，依序圖案化硬遮罩層115、犧牲層110、以及堆疊層105，以分別形成字元線200、第一選擇閘300、第二選擇閘400、虛置結構500、以及著陸墊600於基板100上。虛置結構500可降低對字元線200的蝕刻負載。在一些實施例中，由於虛置結構圖案135原為字元線圖案120的端部相連部分，因此在前述圖案化製程分隔了字元線圖案120與虛置結構圖案135之後，虛置結構500呈梳狀。著陸墊600可作為字元線200的接點(pick up)，著陸墊600沿著第二方向延伸(例如，沿著坐標軸Y方向延伸)且沿第一方向排列(例如，沿坐標軸X方向排列)，並分別與另外的字元線200’或字元線200”連接。在一些實施例中，第一選擇閘300具有U形端部300a，且第一選擇閘300與字元線200在第二方向彼此分隔。
參見第5A圖以及第5B圖，並搭配第6圖的上視示意圖，說明形成介電材料150的步驟。第5A圖以及第5B圖分別繪示出對應第6圖中的剖線A-A以及剖線B-B的剖面示意圖。第6圖繪示出記憶體裝置10在形成介電材料150之後的上視示意圖。形成介電材料150於基板100上且填入第一選擇閘300的U形端部300a中，且在字元線200之間形成複數個氣隙155。形成氣隙155能有效抑制字元線200之間的寄生電容(parasitic capacitance)。在一些實施例中，氣隙155的形成可藉由階梯覆蓋率較差的製程或材料來形成，從而在介電材料150填充字元線200之間的空隙之前先以介電材料150封住空隙的開口並形成氣隙 155。應理解的是，在形成介電材料150之後，會接著形成另外的介電層以進一步覆蓋介電材料150以及氣隙155，且進一步填充第一選擇閘300與字元線200之間的空間，而為了方便起見，並未另外繪示於圖示中。在一些實施例中，可使用諸如化學氣相沉積(CVD)來形成介電材料150。在一些實施例中，介電材料150可為矽烷(silane)或四乙氧基矽烷(tetraethylorthosilicate；TEOS)所形成的氧化物。
繼續參見第6圖，沿著U形端部300a的中心線L1對第一選擇閘300執行切分製程(cutting process)。執行切分製程是先形成圖案化光阻層覆蓋整個基板100(例如形成於介電材料150的頂表面上方)，而圖案化光阻層單獨露出了第一開口O1以及第二開口O2。隨後，以圖案化光阻層作為遮罩，執行適當的蝕刻製程，以移除第一開口O1以及第二開口O2所露出的第一選擇閘300、第二選擇閘400的部分。應理解的是，為了方便起見，第6圖僅單獨繪示出第一開口O1以及第二開口O2的相對位置，並省略了圖案化光阻層。如同上方所描述，為了將第一選擇閘300完整地切分為兩個子選擇閘，切分製程需要將第一選擇閘300的端部以內的部分移除，亦即第一開口O1在第一方向(例如，坐標軸X方向)上的邊界需要超出第一選擇閘300沿著中心線L1的部分的邊界。而本發明實施例藉由形成U形端部300a，實質上縮減了第一選擇閘300在第一方向上的寬度，因此可將第一開口O1在第一方向上的邊界控制於U形端部300a之內，避免切分製程損害第 一選擇閘300的外側邊界之外的介電材料150。在一些實施例中，切分製程所使用的蝕刻製程可包含非等向性蝕刻製程，諸如反應離子蝕刻(RIE)製程、電漿蝕刻、電感耦合電漿(ICP)蝕刻、或上述之組合的乾式蝕刻。
值得注意的是，上方參見第1圖描述了開孔145的寬度W的範圍，若開孔145的寬度W小於上述範圍，可能無法有效縮減切分製程的圖案化開口在第一方向上的邊界(例如，第7圖所繪示的第一開口O1在第一方向上的邊界)，並使得圖案化開口的邊界仍超出先前定義的選擇閘在第一方向上最外側的邊界且影響其周圍的介電材料150。若開孔145的寬度W大於上述範圍，可能會使介電材料150覆蓋後續將形成接觸件或進行佈植的區域，且可能需要額外的蝕刻製程來移除覆蓋上述區域的介電材料150。
參見第7圖的上視示意圖，並搭配第8A圖以及第8B圖的剖面示意圖，說明形成彼此分隔的第一子選擇閘310及第二子選擇閘320的步驟。第8A圖以及第8B圖分別繪示出對應第7圖中的剖線A-A以及剖線B-B的剖面示意圖。切分製程移除了第6圖的第一開口O1以及第二開口O2所露出的第一選擇閘300以及第二選擇閘400的部分，且進一步移除了第一開口O1所露出的介電材料150，從而露出基板100。在一些實施例中，在執行切分製程之後，第一子選擇閘310與第二子選擇閘320沿著U形端部300a的中心線L1呈鏡像對稱，亦即第一子選擇閘310在第二方向(例如，坐標軸Y方向)與第二子選擇閘320相對設置。在一些實施例 中，第一子選擇閘310用於控制字元線200，第二子選擇閘320則用於控制另外的複數個字元線200’。在一些實施例中，第二選擇閘400的端部為實心，而第二選擇閘400的中心則具有沿著第一方向延伸的開口160。換句話說，第二選擇閘400可為設置於基板100上的連體(merged)選擇閘(端部彼此短路的兩個子選擇閘的連體)，且字元線200與字元線200”共用第二選擇閘400。在其他實施例中，第二選擇閘400可近似於第一選擇閘300，先形成U形端部，再進行切分製程，從而形成兩個彼此分隔的子選擇閘。
在一些實施例中，第一子選擇閘310的端部310a在第二方向上具有第一寬度W1，第一子選擇閘310的主要部分310b在第二方向上具有第二寬度W2，且第二寬度W2大於第一寬度W1。在一些實施例中，第一寬度W1的範圍可為約60奈米至約100奈米。在一些實施例中，第二寬度W2的範圍可為約110奈米至約150奈米。在一些實施例中，第一子選擇閘310的端部310a與第二子選擇閘320的端部320a之間的間距D1大於第一子選擇閘310的主要部分310b與第二子選擇閘320的主要部分320b之間的間距D2。在一些實施例中，間距D1的範圍可為約340奈米至約420奈米。在一些實施例中，間距D2的範圍可為約240奈米至約320奈米。若間距D1小於上述範圍，在第5A圖形成介電材料150的步驟中，可能不利地在第一選擇閘300的U形端部300a形成氣隙而非完全地填充U形端部300a，這可能產生後續清洗製程所使用之化學品的流動路徑。
在執行切分製程之後，可接著執行清洗製程以去除殘留於基板上的製程殘留物。雖然切分製程移除了介電材料150位於U形端部300a中的一部分，但U形端部300a中介電材料150的剩餘部分仍可用於阻隔清洗製程所使用的化學品，並保護氣隙155免於受到化學品的侵蝕。虛線路徑P代表了化學品的可能流動路徑。一般而言，常規的選擇閘製程會移除第一選擇閘300的外側邊界之外的介電材料150，產生能令化學品流入字元線200之間的路徑。而在本發明實施例中，化學品的流動路徑將如實線路徑P’所示，受限於填入第一選擇閘300的U形端部300a中的介電材料150，亦即切分製程不會產生超出第一選擇閘300的最外側邊界之外的路徑，並仍以介電材料150阻隔清洗製程所使用之化學品，有效避免了化學品損害字元線200。若化學品透過路徑P流入字元線200，可能會殘留於字元線200的氣隙155中，而清洗製程通常會使用具有高黏滯性的化學品(諸如，硫酸(H2SO4))，因此殘留於氣隙155的化學品可能會因為毛細現象布滿整個氣隙155，且其表面張力可能導致字元線200的彎曲，或其他化學品如DHF、SC1對字元線200造成不必要的蝕刻。
第8A圖繪示出在執行切分製程之後，填充U形端部300a(例如，填充第一子選擇閘310以及第二子選擇閘320之間)的介電材料150仍保持未蝕刻。第8B圖的區域R2部分繪示出第一子選擇閘310的剖面。第一子選擇閘310以及第二子選擇閘320各自具有浮置閘極105b以及位於浮置閘極105b上方的控制閘 極105d。在執行切分製程之後，記憶體裝置10可以繼續進行其他的半導體製程從而形成記憶體裝置的各種部件以及元件，例如可接著形成間隔物及接觸件結構於第一子選擇閘310與第二子選擇閘320之間。
綜上所述，本發明實施例藉由兩個步驟來定義並形成控制特定字元線之開關功能的子選擇閘，亦即在初步定義選擇閘的步驟中，先將選擇閘的端部形成為U形，使得後續的選擇閘切分製程不會損害到選擇閘外圍的介電結構，阻絕了後續清洗製程之化學品可能流入字元線之間的路徑，從而維持記憶體裝置的良率。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:記憶體裝置
150:介電材料
160:開口
200:字元線
200’:字元線
200”:字元線
310:第一子選擇閘
310a:端部
310b:主要部分
320:第二子選擇閘
320a:端部
320b:主要部分
400:第二選擇閘
500:虛置結構
600:著陸墊
A-A:剖線
B-B:剖線
D1:間距
D2:間距
L1:中心線
P:虛線路徑
P’:實線路徑
W1:寬度
W2:寬度
X:坐標軸
Y:坐標軸

Claims (13)

  1. 一種記憶體裝置的製造方法，包括：提供一基板；依序形成一堆疊層以及一硬遮罩層於該基板上；形成複數個字元線圖案及一第一選擇閘圖案於該硬遮罩層上，其中該第一選擇閘圖案在一第一方向的端部具有一開孔，使該第一選擇閘圖案在該第一方向的端部呈U形；以該些字元線圖案及該第一選擇閘圖案作為遮罩，依序圖案化該硬遮罩層以及該堆疊層，以形成彼此分隔的複數個字元線及具有一U形端部的一第一選擇閘於該基板上；以及沿著該U形端部的中心線對該第一選擇閘執行一切分製程，以形成彼此分隔的一第一子選擇閘及一第二子選擇閘，其中該第一子選擇閘用於控制該些字元線，該第二子選擇閘用於控制另外的複數個字元線。
  2. 如請求項1之記憶體裝置的製造方法，其中該第一子選擇閘與該第二子選擇閘沿著該U形端部的中心線呈鏡像對稱。
  3. 如請求項1之記憶體裝置的製造方法，其中該些字元線圖案及該第一選擇閘圖案沿著該第一方向延伸，該第一選擇閘圖案在一第二方向與最外側的字元線圖案相鄰且分隔設置，且該第一方向與該第二方向相交。
  4. 如請求項3之記憶體裝置的製造方法，其中在執行該切分製程之後，該第一子選擇閘的端部與該第二子選擇閘的端部之間的間距大於該第一子選擇閘的主要部分與該第二子選擇閘的主 要部分之間的間距。
  5. 如請求項3之記憶體裝置的製造方法，更包括：形成一第二選擇閘圖案於該些字元線圖案在該第二方向相對於該第一選擇閘圖案的另一側，其中該第二選擇閘圖案在該第一方向的端部為實心。
  6. 如請求項1之記憶體裝置的製造方法，其中在形成該些字元線及該第一選擇閘的步驟之後，形成一介電材料於該基板上且填入該第一選擇閘的該U形端部中，且在該些字元線之間形成複數個氣隙。
  7. 如請求項6之記憶體裝置的製造方法，其中該切分製程移除該介電材料的一部分，且其中在執行該切分製程的步驟之後，更包括：執行一清洗製程，其中該U形端部中的該介電材料保護該些氣隙免於受到該清洗製程的化學品的侵蝕。
  8. 如請求項1之記憶體裝置的製造方法，其中該第一子選擇閘具有一浮置閘極以及位於該浮置閘極上方的一控制閘極。
  9. 一種記憶體裝置，包括：一基板；複數個字元線，設置於該基板上，其中該些字元線沿著一第一方向延伸且沿一第二方向排列，且該第一方向與該第二方向相交；以及一第一子選擇閘，沿著該第一方向延伸，且在該第二方向與最外側的字元線相鄰且分隔設置，其中該第一子選擇閘的端部在該第二方向上具有一第一寬度，該第一子選擇閘的主要部分在該第二方 向上具有一第二寬度，且該第二寬度大於該第一寬度，其中該第一子選擇閘在該第二方向與一第二子選擇閘相對設置，該第一子選擇閘及該第二子選擇閘共同形成一U形端部。
  10. 如請求項9之記憶體裝置，其中該第一子選擇閘包括一浮置閘極以及設置於該浮置閘極上方的一控制閘極。
  11. 如請求項9之記憶體裝置，其中該第一子選擇閘與該第二子選擇閘沿著該第一方向呈鏡像對稱，且該第一子選擇閘與該第二子選擇閘位於該些字元線的同一側。
  12. 如請求項11之記憶體裝置，其中該第二子選擇閘用於控制另外的複數個字元線。
  13. 如請求項9之記憶體裝置，更包括：一連體選擇閘，設置於該基板上，且設置於該些字元線在該第二方向相對於該第一子選擇閘的另一側，該連體選擇閘的中心具有沿著該第一方向延伸的一開口。
TW112107811A 2023-03-03 2023-03-03 記憶體裝置及其製造方法 TWI841270B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112107811A TWI841270B (zh) 2023-03-03 2023-03-03 記憶體裝置及其製造方法
CN202310379441.6A CN118591182A (zh) 2023-03-03 2023-04-11 存储器装置及其制造方法
US18/410,202 US20240298440A1 (en) 2023-03-03 2024-01-11 Memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112107811A TWI841270B (zh) 2023-03-03 2023-03-03 記憶體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TWI841270B true TWI841270B (zh) 2024-05-01
TW202437881A TW202437881A (zh) 2024-09-16

Family

ID=92076820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107811A TWI841270B (zh) 2023-03-03 2023-03-03 記憶體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20240298440A1 (zh)
CN (1) CN118591182A (zh)
TW (1) TWI841270B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202201735A (zh) * 2020-06-17 2022-01-01 華邦電子股份有限公司 半導體結構及其形成方法
TW202301644A (zh) * 2021-06-25 2023-01-01 華邦電子股份有限公司 半導體元件及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202201735A (zh) * 2020-06-17 2022-01-01 華邦電子股份有限公司 半導體結構及其形成方法
TW202301644A (zh) * 2021-06-25 2023-01-01 華邦電子股份有限公司 半導體元件及其形成方法

Also Published As

Publication number Publication date
US20240298440A1 (en) 2024-09-05
CN118591182A (zh) 2024-09-03
TW202437881A (zh) 2024-09-16

Similar Documents

Publication Publication Date Title
KR100784860B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR101192359B1 (ko) Ｎａｎｄ 플래시 메모리 소자 및 그 제조 방법
US7442607B2 (en) Method of manufacturing transistor having recessed channel
KR101920536B1 (ko) 반도체 디바이스 및 그 제조 방법
US10847612B2 (en) Method of manufacturing memory structure
US20090029523A1 (en) Method of Fabricating Flash Memory Device
CN111386610B (zh) 具有双量子点的电子组件的制造方法
KR100271566B1 (ko) 반도체장치의제조방법
TWI841270B (zh) 記憶體裝置及其製造方法
US20220415783A1 (en) Semiconductor device and method forming the same
TWI447814B (zh) 半導體裝置中凹入閘極之製造方法
US7678689B2 (en) Method of fabricating memory device
TWI825776B (zh) 半導體裝置及其製造方法
TWI804360B (zh) 記憶體裝置及其製造方法
CN111463167A (zh) 半导体元件及其制造方法
TWI853576B (zh) 記憶體裝置的製造方法
TWI479609B (zh) 快閃記憶體之製作方法
TWI874071B (zh) 半導體記憶體裝置及其形成方法
TWI900243B (zh) 半導體結構及其形成方法
US20240387328A1 (en) Semiconductor device and method of forming the same
TWI869245B (zh) 半導體結構的形成方法
TWI548064B (zh) 非揮發性記憶體及其製作方法
US20250089245A1 (en) Semiconductor structure and methods for forming the same
CN114156344B (zh) 半导体结构及其制作方法
KR20070051967A (ko) 비휘발성 메모리 장치의 제조 방법