[go: up one dir, main page]

TWI739811B - 半導體裝置的佈局、半導體裝置及其運行方法 - Google Patents

半導體裝置的佈局、半導體裝置及其運行方法 Download PDF

Info

Publication number
TWI739811B
TWI739811B TW106107740A TW106107740A TWI739811B TW I739811 B TWI739811 B TW I739811B TW 106107740 A TW106107740 A TW 106107740A TW 106107740 A TW106107740 A TW 106107740A TW I739811 B TWI739811 B TW I739811B
Authority
TW
Taiwan
Prior art keywords
pair
source
transistor
voltage
unit
Prior art date
Application number
TW106107740A
Other languages
English (en)
Other versions
TW201824498A (zh
Inventor
范妮婉
陳勝雄
黃正儀
楊榮展
曾祥仁
盧麒友
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201824498A publication Critical patent/TW201824498A/zh
Application granted granted Critical
Publication of TWI739811B publication Critical patent/TWI739811B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H10W20/42—
    • H10W20/43—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83125—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having shared source or drain regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置包括第一電晶體及第二電晶體、一對第 一源極/汲極區、一對第二源極/汲極區以及單元。第一源極/汲極區中的每一者對應於第一電晶體及第二電晶體中相應一者的第一源極/汲極端子。第二源極/汲極區中的每一者對應於第一電晶體及第二電晶體中相應一者的第二源極/汲極端子。單元包括第一電壓軌、一對第二電壓軌以及單元電路。第一電壓軌耦接至第一源極/汲極區。第二電壓軌中的每一者耦接至第二源極/汲極區中相應的一者且用以耦接至第一電壓軌。單元電路耦接至第二電壓軌中的一者。

Description

半導體裝置的佈局、半導體裝置及其運行方法
本發明的實施例是有關於一種半導體裝置。
傳統的標準單元庫(standard cell library)包括多個標準單元的佈局，多個標準單元的佈局中的每一者分別包括一或多個邏輯閘，且多個標準單元的佈局在設計例如專用積體電路(application specific integrated circuit，ASIC)等半導體裝置的佈局期間被使用。從佈局製作的半導體裝置易受電致遷移(electromigration)的影響。
本發明的實施例提供一種半導體裝置包括：基材；第一電晶體及第二電晶體，第一電晶體及第二電晶體中的每一者分別包括第一源極/汲極端子及第二源極/汲極端子；一對第一源極/汲極區，形成於基材之上，第一源極/汲極區中的每一者對應於第一電晶體及第二電晶體中相應一者的第一源極/汲極端子；一對第二 源極/汲極區，形成於基材之上，第二源極/汲極區中的每一者對應於第一電晶體及第二電晶體中相應一者的第二源極/汲極端子；以及單元。所述單元包括：第一電壓軌，耦接至第一源極/汲極區且用以耦接至外部電源，一對第二電壓軌，第二電壓軌中的每一者耦接至第二源極/汲極區中相應的一者，且第二電壓軌中的每一者用以耦接至第一電壓軌並提供與外部電源的第一電壓對應的單元電壓；以及單元電路，耦接至第二電壓軌中的一者。
100:半導體裝置
110:頭部
120:腳部
130、930:單元電路
210:第一源電壓軌
220a、220b:第二源電壓軌
230、240、270、280、910、920:電晶體單元
250:第一參考電壓軌
260a、260b:第二參考電壓軌
300、600、700、800、900:結構/佈局
310、320、330、340、350、360、370、380:介層孔單元
410:基材
420:源極/汲極區
430:通道區
440:多晶矽閘極區
450:源極/汲極接觸區
460:介層孔區
500:方法
510、520、530、540、550、560:操作
810、820:條帶
VDD:源電壓
VSS:參考電壓
SLP CTRL:睡眠控制節點
圖1是說明根據某些實施例的半導體裝置的示例性單元的方塊示意圖。
圖2是說明根據某些實施例的半導體裝置的單元的頭部及腳部的電路示意圖。
圖3是說明根據某些實施例的單元的示例性結構/佈局的示意圖。
圖4是說明根據某些實施例的半導體裝置的剖視示意圖。
圖5是說明製造根據某些實施例的半導體裝置的示例性方法的流程圖。
圖6是說明根據某些實施例的單元的另一示例性結構/佈局的示意圖。
圖7是說明根據某些實施例的單元的另一示例性結構/佈局的 示意圖。
圖8是說明根據某些實施例的單元的另一示例性結構/佈局的示意圖。
圖9是說明根據某些實施例的單元的另一示例性結構/佈局的示意圖。
以下揭露內容提供用於實施所提供標的物的不同特徵的許多不同實施例或實例。下文描述組件以及配置的特定實例以簡化本發明。當然，此等組件以及配置僅僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵以及第二特徵直接接觸地形成的實施例，且還可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本發明可在各種實例中重複圖式元件符號以及/或字母。此重複是出於簡化以及清楚的目的，且本身並不指示所論述的各種實施例以及/或組態之間的關係。
另外，為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及其類似者的空間相對術語，以描述如諸圖中所說明的一個元件或特徵相對於另一元件或特徵的關係。除了諸圖中所描繪的定向之外，空間相對術語意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向(旋 轉90度或處於其他定向)，且本文中所使用的空間相對描述詞同樣可相應地進行解釋。
電致遷移是一種半導體裝置的金屬線的離子/原子從金屬線的第一區遷移至第二區的現象，且涉及在金屬線的第一區處形成空隙(voids)以及在金屬線的第二區處累積離子/原子，其中在金屬線的第一區處形成空隙可在半導體裝置中造成開路(open circuit)，在金屬線的第二區處累積離子/原子可在半導體裝置中造成短路(short circuit)。
本發明中的各種實施例提供包括例如標準單元等單元的半導體裝置(即，例如專用積體電路(ASIC)等積體電路(integrated circuit，IC))，半導體裝置減輕電致遷移影響的方式將在之後詳細地闡述。在示例性實施例中，所述單元包括頭部，且頭部具有一對虛擬源電壓軌而不是一個虛擬源電壓軌，以提高半導體裝置的承受電致遷移的能力。
圖1是說明根據某些實施例的半導體裝置100的示例性單元(例如，標準單元)的方塊示意圖。單元包括頭部110、腳部120以及單元電路130。單元電路130連接於頭部110與腳部120之間，且用以執行預定的電路函數，電路函數在某些實施例中為布林邏輯函數(Boolean logic function)。在這種某些實施例中，單元電路130包括反閘(NOT gate)、及閘(AND gate)、反及閘(NAND gate)、或閘(OR gate)、反或閘(NOR gate)、異或閘(XOR gate)、同或閘(XNOR gate)、另一邏輯閘、上述組合或其他類似 電路。在其他實施例中，單元電路130包括邏輯閘以及主動/被動裝置，例如電阻器、電容器、電感器、電晶體、二極體等。
頭部110用以連接至半導體裝置100外部的電源(圖中未示出)並從外部電源接收第一電壓，藉由此方式，與第一電壓對應的第一單元電壓(即，源電壓(VDD))可被提供至單元電路130。腳部120用以連接至外部電源並從外部電源接收第二電壓，藉由此方式，與第二電壓對應的第二單元電壓(即，參考電壓(VSS)，例如，接地電壓)可被提供至單元電路130。
圖2是說明根據某些實施例的頭部110及腳部120的電路示意圖。頭部110包括第一源電壓軌210，第一源電壓軌210用以連接至外部電源且因此被稱作真實源電壓軌。頭部110還包括第二源電壓軌220a、220b，第二源電壓軌220a、220b用以提供源電壓(VDD)且因此被稱作虛擬源電壓軌。頭部110還包括電晶體單元230、240，電晶體單元230、240中的每一者用以將虛擬源電壓軌220a、220b中相應的一者電連接至真實源電壓軌210，且包括多個n型通道場效電晶體(field-effect transistor，FET)。如圖2中所示，電晶體單元230的電晶體中的每一者具有連接至真實源電壓軌210的第一源極/汲極端子以及連接至虛擬源電壓軌220a的第二源極/汲極端子。電晶體單元240的電晶體中的每一者具有連接至真實源電壓軌210的第一源極/汲極端子以及連接至虛擬源電壓軌220b的第二源極/汲極端子。在替代實施例中，電晶體單元230、240中的每一者分別包括單個電晶體。
腳部120包括第一參考電壓軌250，第一參考電壓軌250用以連接至外部電源且因此被稱作真實參考電壓軌。腳部120還包括第二參考電壓軌260a、260b，第二參考電壓軌260a、260b用以提供參考電壓(VSS)且因此被稱作虛擬參考電壓軌。腳部120還包括電晶體單元270、280，電晶體單元270、280中的每一者用以將虛擬參考電壓軌260a、260b中相應的一者電連接至真實參考電壓軌250且包括多個n型通道場效電晶體。如圖2中所示，電晶體單元270的電晶體中的每一者具有連接至真實參考電壓軌250的第一源極/汲極端子以及連接至虛擬參考電壓軌260a的第二源極/汲極端子。電晶體單元280的電晶體中的每一者具有連接至真實參考電壓軌250的第一源極/汲極端子以及連接至虛擬參考電壓軌260b的第二源極/汲極端子。在某些實施例中，電晶體單元270、280中的每一者分別包括單個電晶體。在其他實施例中，腳部120不包括(即，省略了)第二參考電壓軌260a以及電晶體單元270。
電晶體單元230、240、270、280的電晶體中的每一者還具有連接至睡眠控制節點(SLP CTRL)的閘極端子，在睡眠控制節點處施加有電壓信號以導通/關閉電晶體。在某些實施例中，電晶體單元230、240、270、280的電晶體中的每一者為p型通道場效電晶體。在其他實施例中，電晶體單元230、240、270、280的電晶體中的每一者可為任何類型的電晶體。
單元電路130連接於虛擬源電壓軌220b與虛擬參考電壓 軌260b之間。應理解，單元電路130可進一步連接至虛擬源電壓軌220a及虛擬參考電壓軌260a中的至少一者。
在操作中，當位於睡眠控制節點(SLP CTRL)處的電壓信號自低電壓準位電平過渡至高電壓準位時，電晶體單元230將虛擬源電壓軌220a電連接至真實源電壓軌210，電晶體單元240將虛擬源電壓軌220b電連接至真實源電壓軌210，電晶體單元270將虛擬參考電壓軌260a電連接至真實參考電壓軌250，且電晶體單元280將虛擬參考電壓軌260b電連接至真實參考電壓軌250。這將源電壓及參考電壓(VDD，VSS)施加至單元電路130，而使單元電路130能夠執行預定的電路函數。
圖3是說明根據某些實施例的半導體裝置100的單元的示例性結構/示例性佈局300的示意圖。結構/佈局300包括頭部、腳部以及單元電路，且頭部、腳部以及單元電路分別對應於前述的頭部110、腳部120以及單元電路130。
頭部110包括對應於真實源電壓軌210的真實源電壓軌、對應於虛擬源電壓軌220a、220b的虛擬源電壓軌、對應於電晶體單元230、240的電晶體單元以及介層孔單元310、320、330、340。如圖3中所示，真實源電壓軌210與虛擬源電壓軌220a、220b實質上相互平行且具有實質上相同的寬度。在某些實施例中，真實源電壓軌210及虛擬源電壓軌220a、220b中的至少一者沿著另一方向上延伸，例如，真實源電壓軌210實質上垂直於虛擬源電壓軌220a、220b。在其他實施例中，真實源電壓軌210及虛擬源 電壓軌220a、220b中的至少兩者具有不同的寬度。
儘管頭部110被示例成真實源電壓軌210位於虛擬源電壓軌220a與虛擬源電壓軌220b之間，但在閱讀此公開內容之後可知，真實源電壓軌210與虛擬源電壓軌220a、220b可在任何位置上相對於彼此排列。
介層孔單元310、320、330、340中的每一者分別包括多個介層孔。介層孔單元310的介層孔中的每一者使真實源電壓軌210與電晶體單元230的電晶體中相應一者的第一源極/汲極端子互連。介層孔單元320的介層孔中的每一者使虛擬源電壓軌220a與電晶體單元230的電晶體中相應一者的第二源極/汲極端子互連。介層孔單元330的介層孔中的每一者使真實源電壓軌210與電晶體單元240的電晶體中相應一者的第一源極/汲極端子互連。介層孔單元340的介層孔中的每一者使虛擬源電壓軌220b與電晶體單元240的電晶體中相應一者的第二源極/汲極端子互連。
在此示例性實施例中，電晶體單元230、240中的電晶體的數目是相同的。在替代實施例中，電晶體單元230中的電晶體的數目不同於(即，多於/少於)電晶體單元240中的電晶體的數目。
腳部120包括對應於真實參考電壓軌250的真實參考電壓軌、對應於虛擬參考電壓軌260a、260b的虛擬參考電壓軌、對應於電晶體單元270、280的電晶體單元以及介層孔單元350、360、370、380。如圖3中所示，真實參考電壓軌250與虛擬參考 電壓軌260a、260b實質上相互平行且具有相同的寬度。在某些實施例中，真實參考電壓軌250及虛擬參考電壓軌260a、260b中的至少一者沿著另一方向延伸，例如，真實參考電壓軌250實質上垂直於虛擬參考電壓軌260a、260b。在其他實施例中，真實參考電壓軌250及虛擬參考電壓軌260a、260b中的至少兩者具有不同的寬度。
儘管腳部120被示例成真實參考電壓軌250位於虛擬參考電壓軌260a與虛擬參考電壓軌260b之間，但在閱讀此公開內容之後可知，真實參考電壓軌250與虛擬參考電壓軌260a、260b可在任何位置上相對於彼此而排列。
介層孔單元350、360、370、380中的每一者分別包括多個介層孔。介層孔單元350的介層孔中的每一者使真實參考電壓軌250與電晶體單元270的電晶體中相應一者的第一源極/汲極端子互連。介層孔單元360的介層孔中的每一者使虛擬參考電壓軌260a與電晶體單元270的電晶體中相應一者的第二源極/汲極端子互連。介層孔單元370的介層孔中的每一者使真實參考電壓軌250與電晶體單元280的電晶體中相應一者的第一源極/汲極端子互連。介層孔單元380的介層孔中的每一者使虛擬參考電壓軌260b與電晶體單元280的電晶體中相應一者的第二源極/汲極端子互連。
在某些實施例中，電晶體單元270、280中的電晶體的數目是相同的。在替代實施例中，電晶體單元270中的電晶體的數 目不同於(即，多於/少於)電晶體單元280中的電晶體的數目。在其他實施例中，腳部120省略了虛擬參考電壓軌260a及電晶體單元270。
現在將進一步參照圖4及圖5以闡述使用佈局300來製造半導體裝置100的方法。圖4是說明根據某些實施例的半導體裝置100的剖視示意圖。圖5是說明製造根據某些實施例的半導體裝置100的示例性方法500的流程圖。由於形成頭部110及腳部120的操作是相似的，因此，此處將僅闡述頭部110的操作。
在操作510中，設置基材410。在某些實施例中，基材410是塊狀基材且包含矽、鍺、如Ⅲ-V材料等另一種半導體材料或其組合。在其他實施例中，基材410是絕緣體上半導體(semiconductor-on-insulator，SOI)基材且包含矽、鍺、如Ⅲ-V材料等另一種半導體材料或其組合。
在操作520中，在基材410之上形成電晶體單元230、240的電晶體。在某些實施例中，操作520包括在基材410中植入第一離子，以形成第一組、第二組、第三組及第四組源極/汲極區420。第一組中的源極/汲極區420中的每一者對應於電晶體單元230的電晶體中相應一者的第一源極/汲極端子。第二組中的源極/汲極區420中的每一者對應於電晶體單元240的電晶體中相應一者的第一源極/汲極端子。第三組中的源極/汲極區420中的每一者對應於電晶體單元230的電晶體中相應一者的第二源極/汲極端子。第四組中的源極/汲極區420中的每一者對應於電晶體單元240 的電晶體中相應一者的第二源極/汲極端子。操作520還包括在基材410中植入第二離子，以形成第一組及第二組通道區430。第一組中的通道區430中的每一者對應於電晶體單元230的電晶體中相應一者的通道。第二組中的通道區430中的每一者對應於電晶體單元240的電晶體中相應一者的通道。操作520還包括在通道區430之上沉積多晶矽材料，以形成第一組及第二組多晶矽閘極區440。第一組中的多晶矽閘極區440中的每一者對應於電晶體單元230的電晶體中相應一者的閘極端子。第二組中的多晶矽閘極區440中的每一者對應於電晶體單元240的電晶體中相應一者的閘極端子。在此示例性實施例中，如圖4中所示，電晶體單元230、240的電晶體是平面型場效電晶體(planar FETs)。
在替代實施例中，電晶體為鰭型場效電晶體(FinFETs)。在這種替代實施例中，方法500還包括：在操作520之前，在基材410的表面之上將微影遮罩圖案化；利用圖案化微影遮罩蝕刻基材410的上部部分，以在基材410的下部部分上方形成鰭狀結構；以及剝除圖案化微影遮罩。之後，在鰭狀結構上執行操作520。在某些實施例中，多晶矽閘極區440是擬(dummy)閘極區。在這種某些實施例中，操作520還包括利用閘極區替換第一組及第二組中的多晶矽閘極區440中的每一者，閘極區包含例如但不限於銅、鋁、鈦、鉭、其合金等金屬。
在操作530中，在圖4中的多個源極/汲極接觸區450，在源極/汲極區420中相應的一者之上形成多個源極/汲極接觸區 450。在此示例性實施例中，操作530包括：在源極/汲極區420之上沉積例如氧化矽等第一介電材料(圖中未示出)；形成多個開孔，多個開孔中的每一者延伸穿過第一介電層並延伸至源極/汲極區420中相應的一者；利用例如但不限於銅、鋁、鈦、鉭、其合金等金屬填充開孔；以及對金屬及源極/汲極區420進行退火。
在操作540中，在圖4中多個介層孔區460，在源極/汲極接觸區450中相應的一者之上形成介層孔區460，且多個介層孔區460中的每一者對應于介層孔單元310、320、330、340的介層孔中相應的一者。在此示例性實施例中，操作540包括：在源極/汲極接觸區450之上沉積例如氧化矽等第二介電材料(圖中未示出)；形成多個開孔，開孔中的每一者延伸穿過第二介電層且延伸至源極/汲極接觸區450中相應的一者；以及利用例如但不僅限於銅、鋁、鈦、鉭、其合金等金屬填充開孔。
在操作550中，在介層孔區460之上形成包括對應於真實源電壓軌210的真實源電壓軌以及對應於虛擬源電壓軌220a、220b的虛擬源電壓軌的軌區，進而使得第一組介層孔區460中的每一者能夠讓真實源電壓軌210與第一組源極/汲極接觸區450中相應的一者互連，進而使得第二組介層孔區460中的每一者能夠讓虛擬源電壓軌220a與第二組源極/汲極接觸區450中相應的一者互連，進而使得第三組介層孔區460中的每一者能夠讓真實源電壓軌210與第三組源極/汲極接觸區450中相應的一者互連，以及進而使得第四組介層孔區460中的每一者能夠讓虛擬源電壓軌 220b與第四組源極/汲極接觸區中相應的一者互連。在此示例性實施例中，操作550包括：在介層孔區460之上沉積例如氧化矽等第三介電材料(圖中未示出)；形成多個開孔，開孔中的每一者延伸穿過第三介電層並延伸至介層孔區460中相應的一者；以及利用例如但不限於銅、鋁、鈦、鉭、其合金等金屬填充開孔。
在操作560中，在基材410之上形成包括單元電路130的電路區(圖中未示出)。
圖6是說明根據某些實施例的半導體裝置100的單元的另一示例性結構/示例性佈局600的示意圖。儘管頭部110被示例成電晶體單元230的電晶體位於左側上且電晶體單元240的電晶體位於右側上，但在閱讀此公開內容之後可知，此公開內容的電晶體可在任何位置上相對於彼此而排列。舉例來說，如圖6中所示，電晶體單元230中的電晶體位於電晶體單元240中的一對相鄰的電晶體之間。在某些實施例中，腳部120具有與佈局/結構600相似的佈局/結構。也就是說，在這種某些實施例中，電晶體單元270中的電晶體位於電晶體單元280中的一對相鄰的電晶體之間。在其他實施例中，腳部120具有不同於佈局/結構600的佈局/結構，例如，佈局/結構300。
圖7是說明根據某些實施例的半導體裝置100的單元的另一示例性結構/示例性佈局700的示意圖。不同於結構/佈局300，此實施例的結構/佈局700省略了介層孔單元330。結構/佈局700的電晶體單元230、240共用介層孔單元310。具體來說， 如圖7中所示，介層孔單元310的介層孔中的每一者使電晶體單元230的電晶體中相應一者的第一源極/汲極端子、電晶體單元240的電晶體中相應一者的第一源極/汲極端子及真實源電壓軌210互連。在某些實施例中，腳部120具有與佈局/結構700相似的佈局/結構。也就是說，在這種某些實施例中，介層孔單元370被省略。電晶體單元270、280共用介層孔單元350。具體來說，介層孔單元350的介層孔中的每一者使電晶體單元270的電晶體中相應一者的第一源極/汲極端子、電晶體單元280的電晶體中相應一者的第一源極/汲極端子及真實參考電壓軌250互連。在其他實施例中，腳部120具有不同於佈局/結構700的佈局/結構，例如，佈局/結構300。
圖8是說明根據某些實施例的半導體裝置100的單元的另一示例性結構/示例性佈局800的示意圖。不同於結構/佈局300，此實施例的結構/佈局800的真實源電壓軌210包括一對條帶(strips)810、820。介層孔單元310的介層孔中的每一者使電晶體單元230的電晶體中相應一者的第一源極/汲極端子與條帶810互連。介層孔單元330的介層孔中的每一者讓電晶體單元240的電晶體中相應一者的第一源極/汲極端子與條帶820互連。在此示例性實施例中，條帶810的寬度與條帶820的寬度的和實質上等於虛擬源電壓軌220a/220b的寬度。在實施例中，條帶810的寬度與條帶820的寬度實質上相同。在另一實施例中，條帶810的寬度與條帶820的寬度不同。在某些實施例中，腳部120具有與佈 局/結構800相似的佈局/結構。舉例來說，在這種某些實施例中，真實參考電壓軌250包括一對條帶。介層孔單元350的介層孔中的每一者使電晶體單元270的電晶體中相應一者的第一源極/汲極端子與真實參考電壓軌250的條帶中的一者互連。介層孔單元370的介層孔中的每一者使電晶體單元280的電晶體中相應一者的第一源極/汲極端子與真實參考電壓軌250的條帶中的另一者互連。在其他實施例中，腳部120具有不同於佈局/結構800的佈局/結構，例如，佈局/結構300。
圖9是說明根據某些實施例的半導體裝置100的單元的另一示例性結構/示例性佈局900的示意圖。不同於結構/佈局300，此實施例的結構/佈局900還包括電晶體單元910、920以及單元電路930。電晶體單元910、920中的每一者用以將虛擬源電壓軌220a、220b中相應的一者電連接至真實源電壓軌210。單元電路930耦接於虛擬源電壓軌220b與虛擬參考電壓軌260b之間。在實施例中，單元電路130、930用以執行相同的電路函數。在另一實施例中，單元電路130、930用以執行不同的電路函數。在某些實施例中，腳部120具有與佈局/結構900相似的佈局/結構。也就是說，在這種某些實施例中，結構/佈局900還包括電晶體單元，電晶體單元中的每一者用以將虛擬參考電壓軌260a、260b中相應的一者電連接至真實參考電壓軌250。在其他實施例中，腳部120具有不同的佈局/結構，例如，佈局/結構300。
藉由以上說明，本發明實施例中的半導體裝置100包括 單元，而此單元具有頭部110、腳部120以及連接於頭部110與腳部120之間的單元電路130。頭部110包括真實源電壓軌210、一對虛擬源電壓軌220a、220b以及一對電晶體單元，電晶體單元中的每一者用以將虛擬源電壓軌220a、220b中相應的一者電連接至真實源電壓軌210。這種構造允許半導體裝置100的電流在第一方向(即，從真實源電壓軌210到虛擬源電壓軌220a)上以及在第二方向(即，從真實源電壓軌210到虛擬源電壓軌220b)上分散，從而降低半導體裝置100的電流密度，由此來減輕電致遷移所造成的負面影響，從而延長半導體裝置100的電致遷移壽命。
本發明的一實施例提出一種半導體裝置包括基材、第一電晶體及第二電晶體、一對第一源極/汲極區、一對第二源極/汲極區以及單元。所述第一電晶體及所述第二電晶體中的每一者分別包括第一源極/汲極端子及第二源極/汲極端子。所述第一源極/汲極區及所述第二源極/汲極區形成於所述基材之上。所述第一源極/汲極區中的每一者對應於所述第一電晶體及所述第二電晶體中相應一者的所述第一源極/汲極端子。所述第二源極/汲極區中的每一者對應於所述第一電晶體及所述第二電晶體中相應一者的所述第二源極/汲極端子。所述單元包括第一電壓軌、一對第二電壓軌以及單元電路。所述第一電壓軌耦接至所述第一源極/汲極區且用以耦接至外部電源。所述第二電壓軌中的每一者耦接至所述第二源極/汲極區中相應的一者且用以耦接至所述第一電壓軌並提供與所述外部電源的電壓對應的單元電壓。所述單元電路耦接至所述第 二電壓軌中的一者。
所述的半導體裝置進一步包括：一對通道區，形成於所述基材之上，所述一對通道區中的每一者對應於所述第一電晶體及所述第二電晶體中相應一者的通道；以及一對閘極區，所述一對閘極區中的每一者形成於所述一對通道區中相應的一者之上，且所述一對閘極區中的每一者對應於所述第一電晶體及所述第二電晶體中相應一者的閘極端子。
所述的半導體裝置中進一步包括：一對第一源極/汲極接觸區，所述一對第一源極/汲極接觸區中的每一者形成於所述一對第一源極/汲極區中相應的一者之上；一對第二源極/汲極接觸區，所述一對第二源極/汲極接觸區中的每一者形成於所述一對第二源極/汲極區中相應的一者之上；一對第一介層孔區，所述一對第一介層孔區中的每一者使所述第一電壓軌與所述一對第一源極/汲極接觸區中相應的一者互連；以及一對第二介層孔區，所述一對第二介層孔區中的每一者使所述一對第二電壓軌中相應的一者與所述一對第二源極/汲極接觸區中相應的一者互連。
在所述的半導體裝置中，所述第一電壓軌與所述一對第二電壓軌實質上相互平行。
在所述的半導體裝置中，所述第一電壓軌及所述一對第二電壓軌構成所述單元的頭部，且所述半導體裝置進一步包括：第三電晶體，具有第一源極/汲極端子及第二源極/汲極端子；以及一對第三源極/汲極區，形成於所述基材之上，所述一對第三源極/ 汲極區中的每一者對應於所述第三電晶體的所述第一源極/汲極端子及所述第二源極/汲極端子中相應的一者，其中所述單元進一步包括腳部，所述腳部包括：第一參考電壓軌，耦接至所述一對第三源極/汲極區中的一者並用以耦接至所述外部電源，以及第二參考電壓軌，耦接至所述一對第三源極/汲極區中的另一者，並用以耦接至所述第一參考電壓軌以及提供與所述外部電源的第二電壓對應的參考電壓，其中所述單元電路進一步耦接至所述第二參考電壓軌。
所述的半導體裝置進一步包括：通道區，形成於所述基材之上且對應於所述第三電晶體的通道；以及閘極區，形成於所述通道區之上且對應於所述第三電晶體的閘極端子。
所述的半導體裝置進一步包括：一對源極/汲極接觸區，所述一對源極/汲極接觸區中的每一者形成於所述一對第三源極/汲極區中相應的一者之上；以及一對介層孔區，所述一對介層孔區中的每一者使所述第一參考電壓軌及所述第二參考電壓軌中相應的一者與所述一對源極/汲極接觸區中相應的一者互連。
在所述的半導體裝置中，所述第一電壓軌及所述一對第二電壓軌構成所述單元的頭部，且所述半導體裝置進一步包括：第三電晶體及第四電晶體，所述第三電晶體及所述第四電晶體中的每一者具有第一源極/汲極端子及第二源極/汲極端子；一對第三源極/汲極區，形成於所述基材之上，所述一對第三源極/汲極區中的每一者對應於所述第三電晶體及所述第四電晶體中相應一者的 所述第一源極/汲極端子；一對第四源極/汲極區，形成於所述基材之上，所述一對第四源極/汲極區中的每一者對應於所述第三電晶體及所述第四電晶體中相應一者的所述第二源極/汲極端子，其中所述單元進一步包括腳部，所述腳部包括：第一參考電壓軌，耦接至所述一對第三源極/汲極區並用以耦接至所述外部電源，以及一對第二參考電壓軌，所述一對第二參考電壓軌中的每一者耦接至所述一對第四源極/汲極區中相應的一者，且所述一對第二參考電壓軌中的每一者用以耦接至所述第一參考電壓軌以及提供與所述外部電源的第二電壓對應的單元電壓，其中所述單元電路進一步耦接至所述第二參考電壓軌中的一者。
所述的半導體裝置進一步包括：一對通道區，形成於所述基材之上，所述一對通道區中的每一者對應於所述第三電晶體及所述第四電晶體中相應一者的通道；以及一對閘極區，所述一對閘極區中的每一者形成於所述一對通道區中相應的一者之上且所述一對閘極區中的每一者對應於所述第三電晶體及所述第四電晶體中相應一者的閘極端子。
所述的半導體裝置進一步包括：一對第三源極/汲極接觸區，所述一對第三源極/汲極接觸區中的每一者形成於所述一對第三源極/汲極區中相應的一者之上；一對第四源極/汲極接觸區，所述一對第四源極/汲極接觸區中的每一者形成於所述一對第四源極/汲極區中相應的一者之上；一對第三介層孔區，所述一對第三介層孔區中的每一者使所述第一參考電壓軌與所述一對第三源極/汲 極接觸區中相應的一者互連；以及一對第四介層孔區，所述一對第四介層孔區中的每一者使所述一對第二參考電壓軌中相應的一者與所述一對第四源極/汲極接觸區中相應的一者互連。
本發明的另一實施例提出一種方法，包括：半導體裝置的單元的第一電壓軌從所述半導體裝置外部的電源接收電壓；將一對第二電壓軌耦接至所述第一電壓軌；所述第二電壓軌提供與所述電壓對應的單元電壓；以及所述單元的單元電路以所述單元電壓運行。
在所述的方法中，將所述一對第二電壓軌耦接至所述第一電壓軌包括導通一對電晶體，所述一對電晶體中的每一者耦接於所述第一電壓軌與所述一對第二電壓軌中相應的一者之間。
在所述的方法中，所述第一電壓軌及所述一對第二電壓軌構成所述單元的頭部，所述方法進一步包括：所述單元的腳部的第一參考電壓軌從所述電源接收第二電壓；將所述腳部的第二參考電壓軌耦接至所述第一參考電壓軌；以及所述第二參考電壓軌向所述單元電路提供與所述第二電壓對應的參考電壓。
所述的方法進一步包括將一對所述第二參考電壓軌耦接至所述第一參考電壓軌。
本發明的又一實施例提出一種半導體裝置的佈局，其包括單元，而所述單元包括第一電壓軌、一對第二電壓軌、第一電晶體單元及第二電晶體單元以及單元電路。所述第一電晶體單元耦接於所述第一電壓軌與所述第二電壓軌中的一者之間。所述第 二電晶體單元耦接於所述第一電壓軌與所述第二電壓軌中的另一者之間。所述單元電路耦接至所述第二電壓軌中的一者。
在所述的佈局中，所述第一電晶體單元與所述第二電晶體單元具有不同數目的電晶體。
在所述的佈局中，所述第一電晶體單元的電晶體安置於所述第二電晶體單元的一對相鄰電晶體之間。
所述的佈局進一步包括介層孔，所述介層孔使所述第一電晶體單元的電晶體、所述第二電晶體單元的電晶體及所述第一電壓軌互連。
在所述的佈局中，所述第一電壓軌包括一對條帶，所述第一電晶體單元及所述第二電晶體單元中的每一者耦接至所述一對條帶中相應的一者。
所述的佈局進一步包括：第三電晶體單元及第四電晶體單元，所述第三電晶體單元及所述第四電晶體單元中的每一者分別耦接於所述第一電壓軌與所述一對第二電壓軌中相應的一者之間；以及第二單元電路，耦接至所述一對第二電壓軌中的一者。
前文概述若干實施例的特徵，使得所屬領域中具通常知識者可較好地理解本發明的態樣。所屬領域中具通常知識者應瞭解，其可易於使用本發明作為設計或修改用於進行本文中所引入的實施例的相同目的以及/或達成相同優勢的其他製程以及結構的基礎。所屬領域中具通常知識者亦應認識到，此類等效構造並不脫離本發明的精神以及範疇，且其可在不脫離本發明的精神以及 範疇的情況下在本文中進行各種改變、替代以及更改。
100:半導體裝置
110:頭部
120:腳部
130:單元電路
210:第一源電壓軌
220a、220b:第二源電壓軌
230、240、270、280:電晶體單元
250:第一參考電壓軌
260a、260b:第二參考電壓軌
VDD:源電壓
VSS:參考電壓
SLP CTRL:睡眠控制節點

Claims (10)

  1. 一種半導體裝置，包括：基材；第一電晶體單元的第一電晶體及第二電晶體單元的一對相鄰第二電晶體，所述第一電晶體配置在所述一對相鄰第二電晶體之間，所述第一電晶體及所述一對相鄰第二電晶體中的每一者分別包括第一源極/汲極端子及第二源極/汲極端子；一對第一源極/汲極區，形成於所述基材之上，所述一對第一源極/汲極區中的每一者對應於所述第一電晶體及所述一對相鄰第二電晶體中相應一者的所述第一源極/汲極端子；一對第二源極/汲極區，形成於所述基材之上，所述一對第二源極/汲極區中的每一者對應於所述第一電晶體及所述一對相鄰第二電晶體中相應一者的所述第二源極/汲極端子；以及單元，包括：第一電壓軌，耦接至所述一對第一源極/汲極區且用以耦接至外部電源，一對第二電壓軌，所述一對第二電壓軌中的每一者耦接至所述一對第二源極/汲極區中相應的一者，且所述一對第二電壓軌中的每一者用以耦接至所述第一電壓軌並提供與所述外部電源的第一電壓對應的單元電壓；以及單元電路，耦接至所述一對第二電壓軌中的一者。
  2. 如申請專利範圍第1項所述之半導體裝置，更包括： 一對通道區，形成於所述基材之上，所述一對通道區中的每一者對應於所述第一電晶體及所述一對相鄰第二電晶體中相應一者的通道；以及一對閘極區，所述一對閘極區中的每一者形成於所述一對通道區中相應的一者之上，且所述一對閘極區中的每一者對應於所述第一電晶體及所述一對相鄰第二電晶體中相應一者的閘極端子。
  3. 如申請專利範圍第1項所述之半導體裝置，更包括：一對第一源極/汲極接觸區，所述一對第一源極/汲極接觸區中的每一者形成於所述一對第一源極/汲極區中相應的一者之上；一對第二源極/汲極接觸區，所述一對第二源極/汲極接觸區中的每一者形成於所述一對第二源極/汲極區中相應的一者之上；一對第一介層孔區，所述一對第一介層孔區中的每一者使所述第一電壓軌與所述一對第一源極/汲極接觸區中相應的一者互連；以及一對第二介層孔區，所述一對第二介層孔區中的每一者使所述一對第二電壓軌中相應的一者與所述一對第二源極/汲極接觸區中相應的一者互連。
  4. 如申請專利範圍第1項所述之半導體裝置，其中所述第一電壓軌及所述一對第二電壓軌構成所述單元的頭部，且所述半導體裝置進一步包括：第三電晶體，具有第一源極/汲極端子及第二源極/汲極端 子；以及一對第三源極/汲極區，形成於所述基材之上，所述一對第三源極/汲極區中的每一者對應於所述第三電晶體的所述第一源極/汲極端子及所述第二源極/汲極端子中相應的一者，其中所述單元進一步包括腳部，所述腳部包括：第一參考電壓軌，耦接至所述一對第三源極/汲極區中的一者並用以耦接至所述外部電源，以及第二參考電壓軌，耦接至所述一對第三源極/汲極區中的另一者，並用以耦接至所述第一參考電壓軌以及提供與所述外部電源的第二電壓對應的參考電壓，其中所述單元電路進一步耦接至所述第二參考電壓軌。
  5. 如申請專利範圍第1項所述之半導體裝置，其中所述第一電壓軌及所述一對第二電壓軌構成所述單元的頭部，且所述半導體裝置進一步包括：第三電晶體及第四電晶體，所述第三電晶體及所述第四電晶體中的每一者具有第一源極/汲極端子及第二源極/汲極端子；一對第三源極/汲極區，形成於所述基材之上，所述一對第三源極/汲極區中的每一者對應於所述第三電晶體及所述第四電晶體中相應一者的所述第一源極/汲極端子；一對第四源極/汲極區，形成於所述基材之上，所述一對第四源極/汲極區中的每一者對應於所述第三電晶體及所述第四電晶體中相應一者的所述第二源極/汲極端子，其中所述單元進一步包括 腳部，所述腳部包括：第一參考電壓軌，耦接至所述一對第三源極/汲極區並用以耦接至所述外部電源，以及一對第二參考電壓軌，所述一對第二參考電壓軌中的每一者耦接至所述一對第四源極/汲極區中相應的一者，且所述一對第二參考電壓軌中的每一者用以耦接至所述第一參考電壓軌以及提供與所述外部電源的第二電壓對應的單元電壓，其中所述單元電路進一步耦接至所述第二參考電壓軌中的一者。
  6. 一種半導體裝置的運行方法，包括：半導體裝置的單元的第一電壓軌從所述半導體裝置外部的電源接收第一電壓；通過開啟一對相鄰電晶體將所述單元的一對第二電壓軌耦接至所述第一電壓軌，所述一對相鄰電晶體中的每一者耦接於所述第一電壓軌及所述一對第二電壓軌中的其中一者之間；所述一對第二電壓軌提供與所述第一電壓對應的單元電壓，其中所述一對第二電壓軌中的其中一者與另一者提供相同的單元電壓；以及所述單元的單元電路以所述單元電壓運行。
  7. 如申請專利範圍第6項所述之半導體裝置的運行方法，其中所述第一電壓軌及所述一對第二電壓軌構成所述單元的頭部，所述方法進一步包括： 所述單元的腳部的第一參考電壓軌從所述電源接收第二電壓；將所述腳部的第二參考電壓軌耦接至所述第一參考電壓軌；以及所述第二參考電壓軌向所述單元電路提供與所述第二電壓對應的參考電壓。
  8. 一種半導體裝置的佈局，包括：單元，包括：第一電壓軌；一對第二電壓軌；第一電晶體單元，耦接於所述第一電壓軌與所述一對第二電壓軌中的一者之間；第二電晶體單元，耦接於所述第一電壓軌與所述一對第二電壓軌中的另一者之間；以及單元電路，耦接至所述一對第二電壓軌中的一者，所述第一電晶體單元的第一電晶體配置在所述第二電晶體單元的一對相鄰第二電晶體之間。
  9. 如申請專利範圍第8項所述之半導體裝置的佈局，更包括介層孔，所述介層孔使所述第一電晶體單元的電晶體、所述第二電晶體單元的電晶體及所述第一電壓軌互連。
  10. 如申請專利範圍第8項所述之半導體裝置的佈局，更包括：第三電晶體單元及第四電晶體單元，所述第三電晶體單元及 所述第四電晶體單元中的每一者分別耦接於所述第一電壓軌與所述一對第二電壓軌中相應的一者之間；以及第二單元電路，耦接至所述一對第二電壓軌中的一者。
TW106107740A 2016-11-18 2017-03-09 半導體裝置的佈局、半導體裝置及其運行方法 TWI739811B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/355,137 US10128234B2 (en) 2016-11-18 2016-11-18 Electromigration resistant semiconductor device
US15/355,137 2016-11-18

Publications (2)

Publication Number Publication Date
TW201824498A TW201824498A (zh) 2018-07-01
TWI739811B true TWI739811B (zh) 2021-09-21

Family

ID=62147876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107740A TWI739811B (zh) 2016-11-18 2017-03-09 半導體裝置的佈局、半導體裝置及其運行方法

Country Status (3)

Country Link
US (1) US10128234B2 (zh)
CN (1) CN108074920B (zh)
TW (1) TWI739811B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12199609B2 (en) 2022-07-26 2025-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple supply voltage tracks and standard cells

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7947601B2 (en) 2009-03-24 2011-05-24 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
US9691695B2 (en) * 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
US11862620B2 (en) * 2020-09-15 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating cell structure
US11948886B2 (en) * 2020-10-23 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacturing same
US12272694B2 (en) * 2021-05-20 2025-04-08 Samsung Electronics Co., Ltd. Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200840016A (en) * 2007-03-28 2008-10-01 Ememory Technology Inc Electrostatic discharge protection device
TW200908276A (en) * 2007-08-14 2009-02-16 Winbond Electronics Corp Electrostatic discharge protection circuit
US20120182079A1 (en) * 2011-01-19 2012-07-19 International Business Machines Corporation Monitoring negative bias temperature instability (nbti) and/or positive bias temperature instability (pbti)
US20130235498A1 (en) * 2012-03-09 2013-09-12 Globalfoundries Singapore Pte. Ltd. Cross-domain esd protection scheme
US20130314826A1 (en) * 2010-02-12 2013-11-28 National Chiao Tung University Electrostatic discharge protection circuit
TW201621327A (zh) * 2014-08-26 2016-06-16 英特希爾美國公司 遠端差動電壓感測

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931776B2 (ja) * 1995-08-21 1999-08-09 三菱電機株式会社 半導体集積回路
US6013931A (en) * 1997-03-25 2000-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for producing the same
JP2005116969A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 半導体装置及びその製造方法
US7276932B2 (en) * 2004-08-26 2007-10-02 International Business Machines Corporation Power-gating cell for virtual power rail control
EP1902471A4 (en) * 2005-07-08 2009-05-13 Zmos Technology Inc CONFIGURATIONS OF A SOURCE TRANSISTOR AND CONTROL PROCEDURE
JP4492736B2 (ja) * 2008-06-12 2010-06-30 ソニー株式会社 半導体集積回路
US20110102072A1 (en) * 2009-11-04 2011-05-05 Arm Limited Power management of an integrated circuit
US8484497B2 (en) * 2010-07-27 2013-07-09 Arm Limited Power supply control within an integrated circuit
TW201533880A (zh) * 2014-02-24 2015-09-01 Nuvoton Technology Corp 靜電放電保護電路及半導體元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200840016A (en) * 2007-03-28 2008-10-01 Ememory Technology Inc Electrostatic discharge protection device
TW200908276A (en) * 2007-08-14 2009-02-16 Winbond Electronics Corp Electrostatic discharge protection circuit
US20130314826A1 (en) * 2010-02-12 2013-11-28 National Chiao Tung University Electrostatic discharge protection circuit
US20120182079A1 (en) * 2011-01-19 2012-07-19 International Business Machines Corporation Monitoring negative bias temperature instability (nbti) and/or positive bias temperature instability (pbti)
US20130235498A1 (en) * 2012-03-09 2013-09-12 Globalfoundries Singapore Pte. Ltd. Cross-domain esd protection scheme
TW201621327A (zh) * 2014-08-26 2016-06-16 英特希爾美國公司 遠端差動電壓感測

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12199609B2 (en) 2022-07-26 2025-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple supply voltage tracks and standard cells
TWI870931B (zh) * 2022-07-26 2025-01-21 台灣積體電路製造股份有限公司 半導體裝置及積體電路之製造方法

Also Published As

Publication number Publication date
CN108074920B (zh) 2022-11-11
US20180145070A1 (en) 2018-05-24
US10128234B2 (en) 2018-11-13
TW201824498A (zh) 2018-07-01
CN108074920A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
TWI739811B (zh) 半導體裝置的佈局、半導體裝置及其運行方法
TWI743566B (zh) 半導體裝置
US9911697B2 (en) Power strap structure for high performance and low current density
TWI646646B (zh) 半導體元件及其製造方法
US9323881B2 (en) Method and layout of an integrated circuit
US20170154848A1 (en) Standard-cell layout structure with horn power and smart metal cut
US9929087B2 (en) Enhancing integrated circuit density with active atomic reservoir
TWI630720B (zh) 半導體裝置
US12237322B2 (en) Semiconductor device having fin structure
TW202021134A (zh) 半導體裝置和積體電路佈局設計修改方法
US9941159B2 (en) Method of manufacturing a semiconductor device
CN103928458A (zh) 金属可编程集成电路
CN102376356B (zh) 带有减小的栅极电阻的字线驱动器器件及其制造方法
TWI499036B (zh) 半導體設備
CN105720057A (zh) 半导体器件
US9806019B2 (en) Integrated circuit with power saving feature
US10855282B2 (en) Buffer circuit
TWI808832B (zh) 半導體裝置
US11705450B2 (en) Semiconductor structures and methods of forming the same