TWI870931B - 半導體裝置及積體電路之製造方法 - Google Patents

Abstract

一種裝置包含第一供應電壓軌、第二供應電壓軌、第一參考電壓軌、第一標準單元以及第二標準單元。第一供應電壓軌用以供給第一電壓。第二供應電壓軌用以供給第二電壓，其中第二電壓高於第一電壓。第一標準單元電性連接第一供應電壓軌以接收第一電壓，以及電性連接第一參考電壓軌。第二標準單元電性連接第二供應電壓軌以接收第二電壓，以及電性連接第一參考電壓軌。

Description

半導體裝置及積體電路之製造方法

本揭露有關於一種半導體裝置，特別是有關於一種具有多個供應電壓軌及多個標準單元之半導體裝置。

一般而言，積體電路(integrated circuit；IC)供給一供應電壓以及一參考電壓，例如：供應電壓VDD及參考電壓VSS，至積體電路中的邏輯電路以供應其電源。有些積體電路包含標準單元邏輯電路，像是執行及(AND)、或(OR)、反(NOT)、反及(NAND)、非或(NOR)邏輯運算之標準單元(standard cell)。這些標準單元電性連接供應電壓以及參考電壓，並且彼此互相連接以執行積體電路之功能。隨著積體電路技術的演進，電路設計工程師持續開發可精進積體電路性能、功耗以及面積(performance,power,area；PPA)之方法，即降低積體電路功耗、提升積體電路速度、減少積體電路面積。

本揭露提供一種半導體裝置，包含第一供應電壓軌、第二供應電壓軌、第一參考電壓軌、第一標準單元以及第二標準單元。第一供應電壓軌用以供給第一電壓。第二供應電壓軌用以供給第二電壓，其中第二電壓高於第一電壓。第一標準單元電性連接第一供應電壓軌以接收第一電壓，以及電性連接第一參考電壓軌。第二標準單元電性連接第二供應電壓軌以接收第二電壓，以及電性連接第一參考電壓軌。

本揭露還提供一種半導體裝置，包含複數個圖塊。圖塊包含高速圖塊以及低功耗圖塊。高速圖塊包含至少二第一供應電壓軌以及至少一第二供應電壓軌。第一供應電壓軌用以供給第一電壓。第二供應電壓軌用以供給第二電壓，其中第二電壓低於第一電壓，並且高速圖塊所包含之第一供應電壓軌數量多於第二供應電壓軌。低功耗圖塊包含至少一第一供應電壓軌以及至少二第二供應電壓軌。第一供應電壓軌用以供給該第一電壓。第二供應電壓軌用以供給第二電壓，其中低功耗圖塊所包含之第一供應電壓軌數量少於第二供應電壓軌。

本揭露還提供一種積體電路製造方法包含以下步驟：產生複數個標準單元庫版本，其中標準單元庫版本各者用於不同的供應電壓；產生供應電壓佈局，供應電壓佈局包含複數個圖塊，其中圖塊各者包含複數個供應電壓軌；放置標準單元庫版本中的複數個標準單元於圖塊上；於積 體電路之標準單元之間形成複數個導電網；以及提供積體電路之佈線結果。

30:半導體裝置

32,34,36:供應電壓軌

38,40,42,44:標準單元

46,48:參考電壓軌

60:半導體裝置

62,64,66:供應電壓軌

68,70,72,74:標準單元

76,78:參考電壓軌

80,82,84,86,88:供應電壓

100:電腦系統

102:處理器

104:儲存媒體

106:指令

108:製造工具

110:匯流排

112:I/O介面

114:網路介面

116:網路

118:資料庫

120:使用者介面

122:半導體裝置製造系統

124:設計公司

126:遮罩公司

128:半導體裝置製造公司

130:設計佈局圖

132:資料預備流程

134:遮罩製造流程

136:遮罩

138:晶圓

140:晶圓製造流程

142:半導體裝置

200:半導體裝置

202,204,206:供應電壓軌

208,210,212,214:標準單元

216,218:參考電壓軌

230:半導體裝置

232,234,236,238:標準單元

240,242,244:供應電壓軌

246,248:參考電壓軌

260:半導體裝置

262,264,266:供應電壓軌

268,270,272,274:標準單元

276,278:參考電壓軌

280,282,284,286,288:供應電壓

290,292,294,296:元件

300,302,304,306,308,310,312,314,316,318:元 件

320,322,324,326:元件

400:半導體裝置

402,404,406,408,410,412,414,416,418,420,422:供應電壓軌

424,426:參考電壓軌

428,430,432,434:標準單元

440,442,444,446:元件

450,452,454,456,458,460,462,464,466,468:元件

480,482,484,486:元件

500,502,504,506,508,510,512,514,516:步驟

520:反相器標準單元群組

522,524,526,528:反相器標準單元

540:緩衝器標準單元群組

542,544,546,548:緩衝器標準單元

600:高速佈局圖塊

602,604,606,608:供應電壓軌

610,612,614,616:參考電壓軌

H:高度

L1:長度

620:高速佈局圖塊

622,624,626,628:供應電壓軌

630,632,634,636:參考電壓軌

L2:長度

640:低功耗佈局圖塊

642,644,646,648:供應電壓軌

650,652,654,656:參考電壓軌

660:半導體裝置

662:高速佈局圖塊

664:普通佈局圖塊

666:低功耗佈局圖塊

700:高速佈局圖塊

702,704,706,708:水平供應電壓軌

710,712,714,716:水平參考電壓軌

718,720,722,724:垂直供應電壓軌

726:垂直參考電壓軌

730:低功耗佈局圖塊

732,734,736,738:水平供應電壓軌

740,742,744,746:水平參考電壓軌

748,750,752,754:垂直供應電壓軌

756:垂直參考電壓軌

800:半導體裝置

802,804,806,808:元件列

810,812,814:供應電壓軌

816,818:參考電壓軌

820,822,824,826:標準單元

828,830:供應電壓

832,834,836,838:標準單元庫

850:半導體裝置

852,854,856:標準單元

858,860,862:供應電壓

864,866,868:標準單元庫

900,902,904,906,908:步驟

當結合隨附圖式閱讀時，將自下文的詳細描述最佳地理解本揭露的態樣。應注意，根據工業中的標準實務，並未按比例繪製各特徵。事實上，為了論述清楚，可任意增加或減小各特徵的尺寸。此外，圖式係作為本揭露實施例之示例而不欲為限制：第1圖為本揭露部分實施例中半導體裝置的示意圖，其中半導體裝置具有複數個供應電壓軌及複數個標準單元；第2圖為本揭露部分實施例中半導體裝置的示意圖，其中半導體裝置具有供給超過一個供應電壓之複數個供應電壓軌；第3圖為本揭露部分實施例中電腦系統之一示例的示意圖，其中電腦系統用以提供半導體裝置及其製造方法；第4圖為本揭露部分實施例中半導體裝置製造系統及製造流程的示意圖；第5圖為本揭露部分實施例中半導體裝置的示意圖，其中半導體裝置具有供給相同供應電壓之複數個供應電壓軌；第6圖為本揭露部分實施例中半導體裝置的示意圖，其中半導體裝置具有標準單元庫中不同版本之複數個標準單元；第7圖為本揭露部分實施例中半導體裝置的示意圖，其中 半導體裝置具有供給超過一個供應電壓的供應電壓軌以及接收超過一個供應電壓的標準單元；第8圖為本揭露部分實施例中標準單元Cell9電性連接供應電壓軌以及參考電壓軌的示意圖；第9圖為本揭露部分實施例中標準單元Cell11電性連接複數個供應電壓軌以及參考電壓軌的示意圖；第10圖為本揭露部分實施例中標準單元Cell12電性連接供應電壓軌以及參考電壓軌的示意圖；第11圖為本揭露部分實施例中半導體裝置的示意圖，半導體裝置具有設置於其中不同列的供應電壓軌；第12圖為本揭露部分實施例中標準單元Cell9電性連接複數個供應電壓軌以及參考電壓軌的示意圖；第13圖為本揭露部分實施例中標準單元Cell11電性連接複數個供應電壓軌以及參考電壓軌的示意圖；第14圖為本揭露部分實施例中標準單元Cell12電性連接供應電壓軌以及參考電壓軌的示意圖；第15圖為本揭露部分實施例中半導體裝置製造方法的示意圖；第16圖為本揭露部分實施例中反相器標準單元群組的示意圖；第17圖為本揭露部分實施例中緩衝器標準單元群組的示意圖；第18圖為本揭露部分實施例中高速佈局圖塊的示意圖，其中高速佈局圖塊為半導體裝置的至少一部份； 第19圖為本揭露部分實施例中高速佈局圖塊的示意圖，其中高速佈局圖塊具有和第18圖所繪示的高速佈局圖塊相同的高度以及不同的長度；第20圖為本揭露部分實施例中低功耗佈局圖塊的示意圖，其中低功耗佈局圖塊為半導體裝置的至少一部份；第21圖為本揭露部分實施例中半導體裝置的示意圖，其中半導體裝置包含高速佈局圖塊、普通佈局圖塊以及低功耗佈局圖塊；第22圖為本揭露部分實施例中高速佈局圖塊的示意圖，其中高速佈局圖塊包含電源輸送網路，電源輸送網路包含電性連接其他圖塊之供應電壓軌；第23圖為本揭露部分實施例中低功耗佈局圖塊的示意圖，低功耗佈局圖塊包含電源輸送網路，電源輸送網路包含電性連接其他圖塊之供應電壓軌；第24圖為本揭露部分實施例中半導體裝置的示意圖，其中半導體裝置的四個元件列各者皆設有標準單元；第25圖為本揭露部分實施例中半導體裝置的示意圖，其中半導體裝置為經過最佳化時序延遲、時序變異及功耗，以滿足半導體裝置的限制條件後之結果；以及第26圖為本揭露部分實施例中半導體裝置製造方法的示意圖。

以下揭示之實施例內容提供了用於實施所提供的 標的之不同特徵的許多不同實施例或示例。下文描述了部件、材料、值、步驟、操作、佈置或其類似者之特定實施例以簡化本揭露。當然，該些實施例並不意欲作為限制。可預期其他部件、值、操作、材料、佈置或其類似者之特定實施例。例如在以下描述中之第一特徵在第二特徵之上或上方之形式可包含其中第一特徵與第二特徵直接接觸形成之實施例，且亦可包含其中可於第一特徵與第二特徵之間形成額外特徵，以使得第一特徵與第二特徵可不直接接觸之實施例。此外，本揭露可在各個實施例中重複元件符號及/或字母。此重複係用於簡便與清晰的目的，且其本身不表示所論述之各種實施例及/或配置之間的關係。這種重複是為了簡化圖式中的說明並減少說明書中相應描述的重複；通過查看不同實施例中共同元素和不同元素之間的語境差異可推知所討論的各種實施例和/或配置之間的共同元素在任何關係下的範圍。例如，這些語境差異包括由不同元素的功能導致的差異、其他常見元素之間互相連結的差異、其他常見元素的時序關係差異、因不同元素的操作產生其他常見元素之間互相連結和時序關係的變化，和/或其他類似的差異。

進一步地，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所圖示一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)的關係。除了諸圖所描繪的定向外，空間相對性術語意欲包含使用 或操作中元件的不同定向。設備可經其他方式定向(旋轉90度或處於其他定向上)且因此可類似解讀本文所使用的空間相對性描述詞。在一些實施例中，「標準單元結構」的用語係指包括在各種標準單元結構集中的標準化構件。在一些實施例中，從標準單元結構集中選擇各種標準單元結構並用作表示電路佈局圖中的構件。

當積體電路演進至包含低電壓或超低電壓電路時，電路中的供應電壓變得更低以降低功耗。然而，降低供應電壓導致電路的變異增加，例如：時序變異(timing variation)。以標準單元而言，降低供應電壓將使標準單元整體的時序延遲(timing delay)呈指數增長，並且增加時序延遲的變異量，進而使其成為影響標準單元整體延遲時間的主要因素。在這種標準單元電路中，時序延遲的變異量(即，時序延遲的標準差)遠大於時序延遲的平均值。

時序變異可以降低門檻電壓Vt和/或增加標準單元尺寸的方式改善。然而，降低門檻電壓Vt和/或增加標準單元尺寸的方式增加了標準單元的動態(dynamic)及功耗滲漏，還增加了標準單元在積體電路上所占用的面積，在功耗及面積方面有待改進。因此，在供應電壓較低的情況下，難以在滿足功耗和面積限制的同時實現時序收斂。在時序延遲和變異與功耗和面積限制之間的取捨下，要改善低電壓和超低電壓電路在性能、功耗以及面積的表現有一定的難度。

因此，本揭露提供一種半導體裝置，諸如積體電路，積體電路包含複數個供應電壓軌，其中供應電壓軌各者用以供給至少一種不同的供應電壓。本揭露進一步提供複數個標準單元，電性連接供應電壓軌以接收至少一供應電壓，並且電性連接參考電壓軌以接收參考電壓，例如接地。在一些實施例中，供應電壓軌其中至少一用以供給至少二個不同的供應電壓。在一些實施例中，標準單元電性連接供應電壓軌以接收供應電壓。在一些實施例中，標準單元電性連接供應電壓軌以接收至少二個供應電壓。

本揭露實施例之優點包含供給標準單元複數個不同的供應電壓以最佳化時序延遲和變異與功耗和面積限制之間的權衡。當標準單元及其中的元件接收更高的供應電壓時，時序延遲和變異減少，但功耗和/或漏電流增加；而當標準單元及其中的元件接收更低的供應電壓時，時序延遲和變異增加，但功耗和/或漏電流減少。

本揭露實施例還包含複數個標準單元庫(standard cell library)，標準單元庫各者用於不同的供應電壓。標準單元庫其中之一標準單元庫中的標準單元，係用於其所屬之標準單元庫所對應的供應電壓。此外，在不同標準單元庫中執行相同功能的複數個標準單元被標記為用於所屬之標準單元庫所對應的供應電壓。

本揭露實施例所述之裝置進一步包含複數個圖塊(tile)，圖塊各者包含複數個不同的供應電壓軌。在一些實施例中，第一圖塊包含第一組供應電壓軌，第二圖塊 包含第二組供應電壓軌，第二組供應電壓軌不同於第一組供應電壓軌。在一些實施例中，裝置包含高速圖塊(higher speed tile)，高速圖塊包含至少二第一供應電壓軌及至少一第二供應電壓軌，至少二第一供應電壓軌各者供給第一電壓，至少一第二供應電壓軌各者供給第二電壓，且第二電壓低於第一電壓，其中高速圖塊所包含之至少二第一供應電壓軌數量多於至少一第二供應電壓軌。在一些實施例中，裝置包含低功耗圖塊(lower power tile)，低功耗圖塊包含至少一第一供應電壓軌及至少二第二供應電壓軌，第一供應電壓軌各者供給第一電壓，第二供應電壓軌各者供給第二電壓，且第二電壓低於第一電壓，其中低功耗圖塊所包含之第一供應電壓軌數量少於第二供應電壓軌。

本揭露實施例進一步包含積體電路之製造方法，包含產生複數個標準單元庫版本，其中標準單元庫版本各者用於不同的供應電壓；產生供應電壓佈局，供應電壓佈局包含複數個圖塊，其中圖塊各者包含複數個供應電壓軌；放置標準單元庫版本中的複數個標準單元於圖塊上；於標準單元之間形成複數個導電網；以及提供積體電路之佈線結果。

第1圖為本揭露部分實施例中包含供應電壓軌32、34及36及標準單元38、40、42及44之半導體裝置30的示意圖。在一些實施例中，標準單元38、40、42及44為執行邏輯運算之複數個邏輯閘，諸如及、或、反、反及 以及反或邏輯運算。在一些實施例中，半導體裝置30為積體電路。

半導體裝置30包含供應電壓軌32、34及36和參考電壓軌46及48。供應電壓軌32、34及36各者用以供給不同的供應電壓。供應電壓軌32用以供給供應電壓VDD1，供應電壓軌34用以供給供應電壓VDD2，以及供應電壓軌36用以供給供應電壓VDD3。參考電壓軌46及48各者供給參考電壓VSS，例如接地。在一些實施例中，供應電壓VDD1高於供應電壓VDD2，供應電壓VDD2高於供應電壓VDD3。在一些實施例中，供應電壓VDD1低於供應電壓VDD2，供應電壓VDD2低於供應電壓VDD3。在其他實施例中，供應電壓VDD1、VDD2及VDD3之間的大小關係可為其他不同之組合，諸如供應電壓VDD2高於供應電壓VDD1，供應電壓VDD1高於供應電壓VDD3；或供應電壓VDD2低於供應電壓VDD1，供應電壓VDD1低於供應電壓VDD3。在其他實施例中，供應電壓軌32、34及36各者用以供給至少一其他或與第1圖所繪示之供應電壓不同的供應電壓。

標準單元38、40、42及44電性連接供應電壓軌32、34及36。標準單元38、40、42及44各者電性連接供應電壓軌32、34及36其中之一以及參考電壓軌46及48其中之一。標準單元Cell1 38電性連接供應電壓軌32以接收供應電壓VDD1，以及電性連接第一參考電壓軌46。標準單元Cell2 40電性連接供應電壓軌34以接收 供應電壓VDD2，以及電性連接第一參考電壓軌46。標準單元Cell3 42電性連接供應電壓軌34以接收供應電壓VDD2，以及電性連接第二參考電壓軌48。標準單元Cell4 44電性連接供應電壓軌36以接收供應電壓VDD3，以及電性連接第二參考電壓軌48。

標準單元38、40、42及44分別電性連接不同的供應電壓軌32、34及36以接收不同的供應電壓VDD1、VDD2及VDD3並最佳化半導體裝置30中時序延遲和變異與功耗和面積限制之間的權衡。當標準單元及其中的元件接收更高的供應電壓時，時序延遲和變異減少，但功耗和/或漏電流增加；而當標準單元及其中的元件接收更低的供應電壓時，時序延遲和變異增加，但功耗和/或漏電流減少。

第2圖為本揭露部分實施例中半導體裝置60的示意圖。半導體裝置60包含供應電壓軌62、64及66，其中供應電壓軌62及64供給超過一個供應電壓。半導體裝置60進一步包含執行邏輯運算之標準單元68、70、72及74，諸如及、或、反、反及以及反或邏輯運算。標準單元68、70、72及74其中的標準單元68、70及72用以接收超過一個供應電壓。在一些實施例中，半導體裝置60為積體電路。

半導體裝置60包含供應電壓軌62、64及66以及參考電壓軌76及78。供應電壓軌62、64及66各者用以供給至少一供應電壓。供應電壓軌62用以供給供應電 壓VDD1 80及供應電壓VDD2 82。供應電壓軌64用以供給供應電壓VDD2 84、供應電壓VDD1 86及供應電壓VDD3 88。供應電壓軌66用以供給供應電壓VDD3。參考電壓軌76及78各者供給參考電壓VSS，例如接地。在一些實施例中，供應電壓VDD1高於供應電壓VDD2，供應電壓VDD2高於供應電壓VDD3。在一些實施例中，供應電壓VDD1低於供應電壓VDD2，供應電壓VDD2低於供應電壓VDD3。在其他實施例中，供應電壓VDD1、VDD2及VDD3之間的大小關係可為其他不同之組合，諸如供應電壓VDD2高於供應電壓VDD1，供應電壓VDD1高於供應電壓VDD3；或供應電壓VDD2低於供應電壓VDD1，供應電壓VDD1低於供應電壓VDD3。在其他實施例中，供應電壓軌62、64及66各者用以供給至少一其他或與第2圖所繪示之供應電壓不同的供應電壓。

標準單元68、70、72及74電性連接供應電壓軌62、64及66。標準單元68、70及72電性連接供應電壓軌62及64以接收至少二供應電壓。標準單元Cell9 68電性連接供應電壓軌62以接收供應電壓VDD1 80及供應電壓VDD2 82，以及電性連接第一參考電壓軌76。標準單元Cell10 70電性連接供應電壓軌64以接收供應電壓VDD2 84及供應電壓VDD1 86，以及電性連接第一參考電壓軌76。標準單元Cell11 72電性連接供應電壓軌64以接收供應電壓VDD2 84、供應電壓VDD1 86及供應電壓VDD3 88，以及電性連接第二參考電壓軌78。 標準單元Cell12 74電性連接供應電壓軌66以接收供應電壓VDD3，以及電性連接第二參考電壓軌78。在其他實施例中，標準單元68、70、72及74各者電性連接以接收至少一其他或與第2圖所繪示之供應電壓不同的供應電壓。

標準單元68、70、72及74分別電性連接不同的供應電壓軌62、64及66以接收不同的供應電壓VDD1、VDD2及VDD3並最佳化半導體裝置60中時序延遲和變異與功耗和面積限制之間的權衡。當標準單元及其中的元件接收更高的供應電壓時，時序延遲和變異減少，但功耗和/或漏電流增加；而當標準單元及其中的元件接收更低的供應電壓時，時序延遲和變異增加，但功耗和/或漏電流減少。

第3圖為本揭露部分實施例中電腦系統100之一示例的示意圖，電腦系統100用以提供半導體裝置及其製造方法，包含提供第1圖所繪示之半導體裝置30及第2圖所繪示之半導體裝置60。電腦系統100可執行全部或部分之半導體裝置設計和製造作業。在一些實施例中，電腦系統100包含一電子設計自動化(electronic design automation，EDA)系統。在一些實施例中，半導體裝置為積體電路。

在一些實施例中，系統100為通用電腦裝置，包含處理器102以及非暫態電腦可讀儲存媒體104。非暫態電腦可讀儲存媒體104可儲存例如電腦程式碼，像是可執 行之指令106。處理器102執行指令106時，提供至少一部分的設計工具，設計工具實現了系統100的部分或全部功能，諸如佈局前模擬(pre-layout simulation)、佈局後模擬(post-layout simulation)、佈線(routing)、重佈線(rerouting)以及用作製造的最後佈局。進一步地，系統100包含製造工具108，用以設計半導體裝置佈局，並且實現佈局設計及製造半導體裝置。在一些實施例中，系統100包含商業路由器(commercial router)。在一些實施例中，系統100包含自動佈局佈線系統(automatic placement & routing system，APR system)。

處理器102透過匯流排110電性耦接非暫態電腦可讀儲存媒體104和I/O介面112。處理器102亦透過匯流排110電性連接網路介面114。網路介面114連接至網路116，以使處理器102和非暫態電腦可讀儲存媒體104得以透過網路116連接至外部元件。處理器102被配置為執行非暫態電腦可讀儲存媒體104中的電腦程式碼或指令106以使系統100執行其部分或全部之功能，諸如提供半導體裝置、本揭露所述之方法及其他系統100之功能。在一些實施例中，處理器102係中央處理單元(central processing unit，CPU)、多重處理器、分散式處理系統、特殊應用積體電路(application specific integrated circuit，ASIC)和/或合適的處理單元。

在一些實施例中，非暫態電腦可讀儲存媒體104 係電子、磁性、光學、電磁、紅外及/或半導體系統、儀器或裝置。舉例而言，非暫態電腦可讀儲存媒體104可包含半導體或固態記憶體、磁帶、可移式電腦磁片、隨機存取記憶體(random access memory，RAM)、唯讀記憶體(read-only memory，ROM)、硬磁碟和/或光碟。在使用光碟的部分實施例中，非暫態電腦可讀儲存媒體104包括緊密光碟唯讀記憶體(compact disk-read only memory，CD-ROM)、緊密光碟讀取/寫入(compact disk-read/write，CD-R/W)及/或數位視訊光碟(digital video disc，DVD)。

在一些實施例中，非暫態電腦可讀儲存媒體104儲存的電腦程式碼或指令106用以使系統100執行其部分或全部之功能。在一些實施例中，非暫態電腦可讀儲存媒體104亦儲存系統100部分或全部之功能所需的資訊。在一些實施例中，非暫態電腦可讀儲存媒體104儲存資料庫118包含一或多個元件庫、數位電路單元庫以及資料庫。

EDA系統100包含I/O介面112，I/O介面112耦接外部電路。在一些實施例中，I/O介面112包含鍵盤、數字鍵盤(keypad)、滑鼠、軌跡球(trackball)、觸控螢幕和/或方向鍵盤(cursor direction keys)，用以傳輸資訊和指令至處理器102。

網路介面114耦接處理器102使系統100得以透過網路116和其他一或多個電腦系統通訊。網路介面114可包含：無線網路介面，諸如藍芽(BLUETOOTH)、 WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如乙太網、USB或IEEE-1364。在一些實施例中，系統100的部分或全部功能可被兩個或更多類似於系統100的系統執行。

系統100被配置為自I/O介面112接收資訊。自I/O介面112接收之資訊包含一或多個指令、資料、設計規則、單元和元件庫和/或其他處理器102執行時所需之參數。資訊透過匯流排110轉送至處理器102，此外，系統100用以自I/O介面112接收有關於使用者介面(user interface)之使用者介面資訊。使用者介面資訊可被儲存在非暫態電腦可讀儲存媒體104，為使用者介面120。

在一些實施例中，系統100的部分或全部功能係透過處理器執行獨立軟體應用程式所實施。在一些實施例中，系統100的部分或全部功能係透過軟體應用程式之部分所實施。在一些實施例中，系統100的部分或全部功能係透過軟體應用程式之外掛程式(plug-in)所實施。在一些實施例中，系統100的部分或全部功能係透過EDA工具中的軟體應用程式所實施。在一些實施例中，系統100的部分或全部功能係透過系統100所使用的軟體應用程式所實施。在一些實施例中，使用例如可購自鏗騰電子科技有限公司(CADENCE DESIGN SYSTEMS,Inc.)的VIRTUOSO®或另一合適的佈局產生工具來產生佈局圖。

在一些實施例中，基於可變動軌的非預設規則 (non default rule，NDR)佈線、佈局及其他流程係以非暫態電腦可讀儲存媒體所儲存之程式的功能所實現。非暫態電腦可讀儲存媒體可包含但不限於外接可移除式和/或內建的儲存或記憶體單元，例如：一或多個光碟，例如DVD；磁碟，例如硬碟；半導體記憶體，例如ROM和RAM；記憶卡；以及類似的裝置。

如前述，系統100之實施例包含製造工具108，其用以實施系統100的製造流程。舉例而言，製造工具108利用基於最終佈局設計產生的光刻遮罩製造半導體裝置。

在裝置製造的方面，請進一步參考第4圖，其為本揭露部分實施例中半導體裝置製造系統122及與之相關的半導體裝置製造流程方塊圖。在一些實施例中，一或多個半導體遮罩和/或半導體裝置中一層的至少一元件係由半導體裝置製造系統122製造。

第4圖中，半導體裝置製造系統122包含複數個實體，諸如設計公司124、遮罩公司126以及半導體裝置製造公司128，該些實體彼此在製造如本文所述之半導體裝置的設計、開發和製造周期和/或服務中互動。半導體裝置製造系統122中的實體透過通訊網路連接。在一些實施例中，通訊網路為單一網路(single network)。在一些實施例中，通訊網路係多種不同網路的結合，例如內部網路(intranet)和網際網路(internet)。通訊網路包含無線和有線通訊頻道。該些實體中的每一實體和其他一或多個實體互動、提供服務和/或自其他一或多個實體接收 服務。在一些實施例中，設計公司124、遮罩公司126以及半導體裝置製造公司128中的兩個或更多實體皆屬於同一間規模更大的公司所有。在一些實施例中，設計公司124、遮罩公司126以及半導體裝置製造公司128中的兩個或更多實體共存於一個共用設施並使用共用資源。

設計公司(或設計團隊)124產出半導體裝置設計佈局圖130。半導體裝置設計佈局圖130包含複數個幾何圖樣或用作設計半導體裝置裝置之半導體裝置佈局圖。幾何圖樣對應於被製造的半導體結構中組成多種元件的複數個金屬、氧化物或半導體層。該些不同的層結合後，組成多種半導體裝置特徵。舉例而言，半導體裝置設計佈局圖130之部分包含多種半導體裝置特徵，諸如對角通孔(diagonal vias)、主動區(active areas)或主動區(active regions)、閘極、源極、汲極、金屬線、本地通孔(local vias)以及用於焊孔的開口，組成半導體基板(例如矽晶圓)以及設於半導體基板上的多種材質層。設計公司124實作設計程序以產出半導體裝置設計佈局圖130。半導體裝置設計佈局圖130以一或多個記錄幾何圖樣資訊的檔案呈現。舉例而言，半導體裝置設計佈局圖130可被壓縮為GDSII或DFII檔案格式。在一些實施例中，設計程序包含一或多個類比電路設計、數位電路設計、標準單元電路設計、供應電壓軌設計、參考電壓軌設計、佈局和佈線程序(place and route routines)以及實體佈局設計。

遮罩公司126執行包含資料預備流程132以及遮罩製造流程134。遮罩公司126利用半導體裝置設計佈局圖130製造一或多個用以製造半導體裝置或半導體結構各層的遮罩136。遮罩公司126執行遮罩資料預備流程132，以將半導體裝置設計佈局圖130轉化為代表性資料檔案(representative data file，RDF)。遮罩資料預備流程132提供代表性資料檔案進入遮罩製造流程134。遮罩製造流程134包含遮罩寫入器，其將代表性資料檔案轉化為基板上的圖像，基板為例如遮罩(光罩)136或半導體晶圓138。遮罩資料預備流程132調整半導體裝置設計佈局圖130以符合遮罩寫入器的特徵和/或半導體裝置製造公司128的標準。在第4圖中，遮罩資料預備流程132以及遮罩製造流程134被繪示為個別的單位。在一些實施例中，遮罩資料預備流程132以及遮罩製造流程134可以被統稱為一遮罩資料預備流程。

在一些實施例中，遮罩資料預備流程132包含光學鄰近修正(optical proximity correction，OPC)作業，其利用光刻加強技術修正諸如繞射、干涉或其他製程效應造成的圖像偏差。光學鄰近修正作業調整半導體裝置設計佈局圖130。在一些實施例中，遮罩資料預備流程132進一步包含解析度加強技術(resolution enhancement techniques，RET)，諸如偏軸照明(off-axis illumination)、次級解析輔助特徵圖案(sub-resolution assist features)、移相遮罩 (phase-shifting mask)、其他合適之技術手段、或以上技術手段之組合。在一些實施例中，亦使用逆光刻技術(inverse lithography technology，ILT)，並將光學鄰近修正作業視為逆圖像問題(inverse imaging problem)。

在一些實施例中，遮罩資料預備流程132包含遮罩規則檢查(mask rule checker，MRC)作業，其以一組遮罩產生規則檢查正在進行光學鄰近修正作業之半導體裝置設計佈局圖130，遮罩產生規則包含某些幾何和/或連接限制以確保足夠的邊距，以應對半導體製程中的變數。在一些實施例中，遮罩規則檢查作業修改半導體裝置設計佈局圖130以彌補遮罩製造流程134中的侷限性，為了符合遮罩產生規則，此舉可能會撤銷光學鄰近修正作業對半導體裝置設計佈局圖130所做的修正。

在一些實施例中，遮罩資料預備流程132包含模擬半導體裝置製造公司128將實作於製程的光刻製程檢查(lithography process checking，LPC)作業。光刻製程檢查作業根據半導體裝置設計佈局圖130模擬製程以產生模擬製造裝置。光刻製程檢查作業模擬中的參數可包含相關於半導體裝置製造週期中多種製程的參數、半導體裝置製造工具相關的參數和/或相關於半導體裝置製程中其他方面的參數。光刻製程檢查作業考量了許多因素，像是天線影像對比(aerial image contrast)、焦點深度(depth of focus，DOF)、遮罩誤差增強因子(mask error enhancement factor，MEEF)、其他合適的因素以及以上因素之組合。在一些實施例中，光刻製程檢查作業產生模擬製造裝置後，若模擬製造裝置不夠具體以滿足設計規則，則重複進行光學鄰近修正作業和/或遮罩規則檢查作業以再改進半導體裝置設計佈局圖130。

為使簡潔，以上有關遮罩資料預備流程132的描述經過簡化。在一些實施例中，資料預備流程132包含額外的技術特徵例如邏輯運算(logic operation，LOP)以根據製造規則修改半導體裝置設計佈局圖130。另外，資料預備流程132中對半導體裝置設計佈局圖130進行的處理可依多種不同的順序進行。

在遮罩資料預備流程132之後的遮罩製造流程134中，根據半導體裝置設計佈局圖130製造出一個或一組遮罩136。在一些實施例中，遮罩製造流程134包含按照半導體裝置設計佈局圖130進行一或多個光刻曝光(lithographic exposure)。在一些實施例中，按照半導體裝置設計佈局圖130利用一或多個電子束(electron-beam，e-beam)的機構在遮罩(光罩)136上形成圖樣。遮罩136可以不同的技術產生。在一些實施例中，遮罩136以二元技術產生。在一些實施例中，遮罩圖樣包含複數個不透明區域與複數個透明區域。包覆於晶圓上的光敏層(例如光阻劑)在透明區域下曝露於輻射光束，例如紫外光(ultraviolet，UV)束下，而不透明區域則阻隔掉了輻射光束。在一實施例中，二元形式的遮罩 136包含透明基板(例如熔融石英)以及包覆於其不透明區域的不透明材料(例如鉻)。在另一實施例中，利用相移技術(phase shift technology)產生遮罩136。相移遮罩(phase shift mask，PSM)形式的遮罩136上具有多種不同特徵的圖樣，相移遮罩以適當的相位差加強解析度和圖像品質。在多個實施例中，相移遮罩可為衰減式相移遮罩(attenuated PSM)或交替式相移遮罩(alternating PSM)。遮罩製造流程134產生的一或多個遮罩用於多個製程中。舉例而言，遮罩用於像是：離子佈植製程(ion implantation process)以在半導體晶圓138中產生多種摻雜區域(doped regions)；蝕刻製程(etching process)以在半導體晶圓138中產生多種蝕刻區域(etching regions)和/或其他合適的製程。

半導體裝置製造公司128包含晶圓製造流程140。半導體裝置製造公司128為具有一或多個製造設備以製造多種不同半導體裝置產品的半導體裝置製造公司。在一些實施例中，半導體裝置製造公司128為半導體代工廠。舉例而言，半導體裝置製造公司128可具有第一製造設備用於多種不同半導體裝置產品的前段製程(front end of line，FEOL)；另具有第二製造設備用於半導體裝置產品後段製程(back end of line，BEOL)的連線(interconnection)和封裝(packaging)；以及第三製造設備可提供代工業務中的其他服務。

半導體裝置製造公司128利用遮罩公司126產出的遮罩136製造本揭露所描述的半導體結構或半導體裝置142。因此，半導體裝置製造公司128至少間接利用半導體裝置設計佈局圖130製造本揭露描述的半導體結構或半導體裝置142。此外，半導體晶圓138包含矽基板或其他具有合適材質層的基板，半導體晶圓138進一步包含一或多個不同的摻雜區域、介電特徵(dielectric features)、多層互接(multilevel interconnects)以及其他類似的特徵(在隨後的製造步驟中形成)。在一些實施例中，半導體裝置製造公司128利用遮罩136製造出半導體晶圓138並形成本揭露描述的半導體結構或半導體裝置142。在一些實施例中，半導體裝置的製程包含根據半導體裝置設計佈局圖130執行的一或多個光刻曝光。

如前述，第1圖所繪示之半導體裝置30包含供應電壓軌32、34及36、參考電壓軌46及48以及標準單元38、40、42及44，其中供應電壓軌32、34及36分別用以供給不同的供應電壓。

第5圖為本揭露部分實施例中半導體裝置200的示意圖，半導體裝置200包含供應電壓軌202、204及206，其中供應電壓軌202及206供給相同的供應電壓VDD1。此外，半導體裝置200包含標準單元208、210、212及214。在一些實施例中，標準單元208、210、212及214分別與第1圖所繪示之標準單元38、40、42及44相似，其中標準單元214用以接收供應電壓VDD1而 非供應電壓VDD3。在一些實施例中，標準單元208、210、212及214為執行像是及、或、反、反及以及反或邏輯運算之邏輯閘。在一些實施例中，半導體裝置200為積體電路。

半導體裝置200包含供應電壓軌202、204及206以及參考電壓軌216及218。供應電壓軌202用以供給供應電壓VDD1，供應電壓軌204用以供給供應電壓VDD2，以及供應電壓軌206用以供給供應電壓VDD1。參考電壓軌216及218各者供給參考電壓VSS，例如接地。在一些實施例中，供應電壓VDD1高於供應電壓VDD2。在一些實施例中，供應電壓VDD1低於供應電壓VDD2。在一些實施例中，供應電壓VDD1較供應電壓VDD2大10毫伏特。在一些實施例中，供應電壓VDD1較供應電壓VDD2小10毫伏特。在其他實施例中，供應電壓軌202、204及206其中至少一用以供給至少一其他或與第5圖所繪示之供應電壓不同的供應電壓。

標準單元208、210、212及214電性連接供應電壓軌202、204及206。標準單元208、210、212及214各者電性連接供應電壓軌202、204及206其中之一以及參考電壓軌216及218其中之一。標準單元Cell1 208電性連接供應電壓軌202以接收供應電壓VDD1，以及電性連接第一參考電壓軌216。標準單元Cell2 210電性連接供應電壓軌204以接收供應電壓VDD2，以及電性連接第一參考電壓軌216。標準單元Cell3 212電性連 接供應電壓軌204以接收供應電壓VDD2，以及電性連接第二參考電壓軌218。標準單元Cell4 214電性連接供應電壓軌206以接收供應電壓VDD1，以及電性連接第二參考電壓軌218。在一些實施例中，標準單元Cell4 214為第1圖所繪示之標準單元Cell4 44之另一版本，標準單元Cell4 214用以接收供應電壓VDD1，而標準單元Cell4 44用以接收供應電壓VDD3。在一些實施例中，標準單元208、210、212及214其中至少一用以接收和其他標準單元不同的供應電壓。

標準單元208、210、212及214電性連接不同的供應電壓軌202、204及206以接收不同的供應電壓VDD1及VDD2並最佳化半導體裝置200中時序延遲和變異與功耗和面積限制之間的權衡。在一些實施例中，在時序延遲、時序變異及功耗之間的權衡下，標準單元具有複數個版本，諸如標準單元208、210、212及214。在一些實施例中，標準單元具有複數個版本用以接收不同的供應電壓，諸如標準單元208、210、212及214。舉例而言，在一些實施例中，供應電壓VDD2較供應電壓VDD1大10毫伏特時，在超低電壓裝置內則會選用相較於接收供應電壓VDD1，接收供應電壓VDD2具有更小的時序變異，但僅小幅增加功耗之版本的標準單元。

第6圖為本揭露部分實施例中半導體裝置230的示意圖，半導體裝置230包含標準單元庫中不同版本之標準單元232、234、236及238。標準單元庫中不同的標 準單元版本各者所屬的標準單元用以接收特定的供應電壓。標準單元庫中標準單元版本所屬的標準單元各者皆具有名稱，名稱包含標準單元版本所對應的供應電壓。在一些實施例中，標準單元232、234、236及238為執行像是及、或、反、反及以及反或邏輯運算之邏輯閘。在一些實施例中，半導體裝置230為積體電路。

標準單元232、234、236及238各者係用以執行其名稱所描述之標準單元功能及接收其名稱所描述之供應電壓。標準單元232為標準單元Cell1_VDD1，執行Cell1功能並且用以接收供應電壓VDD1；以及標準單元234為標準單元Cell1_VDD2，執行Cell1功能並且用以接收供應電壓VDD2。因此，標準單元232及234執行相同的Cell1功能，然而標準單元232係屬於用以接收供應電壓VDD1之標準單元版本，而標準單元234係屬於用以接收供應電壓VDD2之標準單元版本。

標準單元236為標準單元Cell2_VDD2，執行Cell2功能並且用以接收供應電壓VDD2；以及標準單元238為標準單元Cell2_VDD3，執行Cell2功能並且用以接收供應電壓VDD3。因此，標準單元236及238執行相同的Cell2功能，然而標準單元236係屬於用以接收供應電壓VDD2之標準單元版本，而標準單元238係屬於用以接收供應電壓VDD3之標準單元版本。標準單元234及236係同屬於用以接收供應電壓VDD2之標準單元版本。

半導體裝置230包含供應電壓軌240、242及244以及參考電壓軌246及248。供應電壓軌240用以供給供應電壓VDD1，供應電壓軌242用以供給供應電壓VDD2，以及供應電壓軌244用以供給供應電壓VDD3。參考電壓軌246及248各者用以供給參考電壓VSS，例如接地。在一些實施例中，供應電壓VDD1低於供應電壓VDD2，供應電壓VDD2低於供應電壓VDD3。在其他實施例中，供應電壓VDD1、VDD2及VDD3之間的大小關係可為其他不同之組合，諸如供應電壓VDD2高於供應電壓VDD1，供應電壓VDD1高於供應電壓VDD3；或供應電壓VDD2低於供應電壓VDD1，供應電壓VDD1低於供應電壓VDD3。在其他實施例中，供應電壓軌240、242及244各者用以供給至少一其他或與第6圖所繪示之供應電壓不同的供應電壓。

標準單元232、234、236及238電性連接供應電壓軌240、242及244。標準單元232、234、236及238各者電性連接供應電壓軌240、242及244其中之一以及參考電壓軌246及248其中之一。標準單元232電性連接供應電壓軌240以接收供應電壓VDD1，以及電性連接第一參考電壓軌246。標準單元234電性連接供應電壓軌242以接收供應電壓VDD2，以及電性連接第一參考電壓軌246。標準單元236電性連接供應電壓軌242以接收供應電壓VDD2，以及電性連接第二參考電壓軌248。標準單元238電性連接供應電壓軌244以接收供應電壓 VDD3，以及電性連接第二參考電壓軌248。

標準單元232、234、236及238屬於標準單元庫中特定的標準單元版本，並且電性連接不同的供應電壓軌240、242及244以接收不同的供應電壓VDD1、VDD2及VDD3並最佳化半導體裝置230中時序延遲和變異與功耗和面積限制之間的權衡。標準單元232及234為分別屬於不同供應電壓版本但執行相同Cell1功能之標準單元，而標準單元236及238為分別屬於不同版本但執行相同Cell2功能之標準單元。這些不同供應電壓版本但執行相同功能的標準單元可用於權衡時序延遲、時序變異以及功耗。

第7圖為本揭露部分實施例中半導體裝置260的示意圖，半導體裝置260包含供應電壓軌262、264及266以及標準單元268、270、272及274，其中供應電壓軌262及264供給超過一個供應電壓，標準單元268、270及272接收超過一個供應電壓。在一些實施例中，標準單元268、270、272及274執行像是及、或、反、反及以及反或之邏輯運算。在一些實施例中，半導體裝置260為積體電路。

半導體裝置260包含供應電壓軌262、264及266以及參考電壓軌276及278。供應電壓軌262、264及266各者用以供給至少一供應電壓。供應電壓軌262用以供給供應電壓VDD1 280及供應電壓VDD2 282。供應電壓軌264用以供給供應電壓VDD2 284、供應電壓 VDD1 286及供應電壓VDD3 288。供應電壓軌266用以供給供應電壓VDD3。參考電壓軌276及278各者供給參考電壓VSS，例如接地。在一些實施例中，供應電壓VDD1高於供應電壓VDD2，供應電壓VDD2高於供應電壓VDD3。在一些實施例中，供應電壓VDD1低於供應電壓VDD2，供應電壓VDD2低於供應電壓VDD3。在其他實施例中，供應電壓VDD1、VDD2及VDD3之間的大小關係可為其他不同之組合，諸如供應電壓VDD2高於供應電壓VDD1，供應電壓VDD1高於供應電壓VDD3；或供應電壓VDD2低於供應電壓VDD1，供應電壓VDD1低於供應電壓VDD3。在其他實施例中，供應電壓軌262、264及266各者用以供給至少一其他或與第7圖所繪示之供應電壓不同的供應電壓。

標準單元268、270、272及274電性連接供應電壓軌262、264及266。標準單元Cell9 268電性連接供應電壓軌262以接收供應電壓VDD1 280及供應電壓VDD2 282，以及電性連接第一參考電壓軌276。標準單元Cell10 270電性連接供應電壓軌264以接收供應電壓VDD2 284及供應電壓VDD1 286，以及電性連接第一參考電壓軌276。標準單元Cell11 272電性連接供應電壓軌264以接收供應電壓VDD2 284、供應電壓VDD1 286及供應電壓VDD3 288，電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連接第二參考電壓軌278。標準單元Cell12 274電性連接供應電壓軌266以 接收供應電壓VDD3，以及電性連接第二參考電壓軌278。在一些實施例中，標準單元268、270、272及274各者電性連接以接收至少一其他或與第7圖所繪示之供應電壓不同的供應電壓。

在一些實施例中，標準單元例如標準單元268、270、272及274其中之一包含複數個元件，諸如複數個電晶體，分別電性連接以接收不同的供應電壓。透過將標準單元中不同的元件連接至不同的電壓源，可提升元件及標準單元的性能。舉例而言，將標準單元中的至少一元件連接至較高的電壓源，可降低時序延遲和變異，並且僅小幅增加功耗。

標準單元268、270、272及274分別電性連接不同的供應電壓軌262、264及266以接收不同的供應電壓VDD1、VDD2及VDD3並最佳化半導體裝置260中時序延遲和變異與功耗和面積限制之間的權衡。

第8圖為本揭露部分實施例中標準單元Cell9 268電性連接供應電壓軌262以及參考電壓軌276的示意圖。標準單元Cell9 268包含四個元件290、292、294及296。在一些實施例中，諸如元件290、292、294及296的元件為電晶體。在一些實施例中，諸如元件290、292、294及296的元件為電晶體和/或其他元件(例如：電阻)之組合，並用以執行功能。

元件290、292、294及296電性連接供應電壓軌262。元件Device1 290電性連接供應電壓軌262以 接收供應電壓VDD1 280，以及電性連接參考電壓軌276。元件Device2 292電性連接供應電壓軌262以接收供應電壓VDD2 282，以及電性連接參考電壓軌276。元件Device3 294電性連接供應電壓軌262以接收供應電壓VDD2 282，以及電性連接參考電壓軌276。元件Device4 296電性連接供應電壓軌262以接收供應電壓VDD2 282，以及電性連接參考電壓軌276。

透過將標準單元268中不同的元件290、292、294及296電性連接至不同的供應電壓，可提升和/或最佳化元件290、292、294及296以及標準單元268的性能。舉例而言，若供應電壓VDD2高於供應電壓VDD1，將元件292、294及296接收供應電壓VDD2則會降低時序延遲和變異，並且有機會增加功耗。如此一來，得以最佳化半導體裝置260中時序延遲和變異與功耗和面積限制之間的權衡。

第9圖為本揭露部分實施例中標準單元Cell11 272電性連接供應電壓軌264及266以及參考電壓軌278的示意圖。標準單元Cell11 272包含十個元件300、302、304、306、308、310、312、314、316及318。標準單元Cell11 272包含位於參考電壓軌278之一側的五個元件300、302、304、306及308，以及位於參考電壓軌278之另一側的五個元件310、312、314、316及318。在一些實施例中，諸如元件300、302、304、306、308、310、312、314、316及318的元件為電晶體。在一些 實施例中，諸如元件300、302、304、306、308、310、312、314、316及318的元件為電晶體和/或其他元件(例如：電阻)之組合，並用以執行功能。

元件300、302、304、306及308電性連接供應電壓軌264。元件Device1 300電性連接供應電壓軌264以接收供應電壓VDD2 284，以及電性連接參考電壓軌278。元件Device2 302電性連接供應電壓軌264以接收供應電壓VDD2 284，以及電性連接參考電壓軌278。元件Device3 304電性連接供應電壓軌264以接收供應電壓VDD1 286，以及電性連接參考電壓軌278。元件Device4 306電性連接供應電壓軌264以接收供應電壓VDD1 286，以及電性連接參考電壓軌278。元件Device5 308電性連接供應電壓軌264以接收供應電壓VDD3 288，以及電性連接參考電壓軌278。

元件310、312、314、316及318電性連接供應電壓軌266。元件Device6 310電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連接參考電壓軌278。元件Device7 312電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連接參考電壓軌278。元件Device8 314電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連接參考電壓軌278。元件Device9 316電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連接參考電壓軌278。元件Device10 318電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連 接參考電壓軌278。

透過將標準單元272中不同的元件300、302、304、306、308、310、312、314、316及318電性連接至不同的供應電壓，可提升和/或最佳化元件300、302、304、306、308、310、312、314、316及318以及標準單元272的性能。舉例而言，若供應電壓VDD2高於供應電壓VDD1，將元件300及302接收供應電壓VDD2而非供應電壓VDD1，則會降低元件300及302之時序延遲和變異，並且有機會增加功耗。此外，若供應電壓VDD3高於供應電壓VDD2及VDD1，將元件308、310、312、314、316及318接收供應電壓VDD3而非供應電壓VDD2或VDD1，則會降低元件308、310、312、314、316及318之時序延遲和變異，並且有機會增加功耗。另外，若供應電壓VDD1低於供應電壓VDD2及VDD3，將元件304及306接收供應電壓VDD1而非供應電壓VDD2或VDD3，則會降低半導體裝置260之功耗。如此一來，得以最佳化半導體裝置260中時序延遲和變異與功耗和面積限制之間的權衡。

第10圖為本揭露部分實施例中標準單元Cell12 274電性連接供應電壓軌266以及參考電壓軌278的示意圖。標準單元Cell12 274包含四個元件320、322、324及326。在一些實施例中，諸如元件320、322、324及326的元件為一電晶體。在一些實施例中，諸如元件320、322、324及326的元件為電晶體和/或其他元件(例如： 電阻)之組合，並用以執行功能。

元件320、322、324及326電性連接供應電壓軌266。元件Device1 320電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連接參考電壓軌278。元件Device2 322電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連接參考電壓軌278。元件Device3 324電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連接參考電壓軌278。元件Device4 326電性連接供應電壓軌266以接收供應電壓VDD3，以及電性連接參考電壓軌278。

透過將標準單元274中的元件320、322、324及326電性連接複數個供應電壓，可提升和/或最佳化元件320、322、324及326以及標準單元274的性能。舉例而言，若供應電壓VDD3高於供應電壓VDD2及VDD1，將元件320、322、324及326接收供應電壓VDD3，則會降低元件320、322、324及326之時序延遲和變異，並且有機會增加功耗。如此一來，得以最佳化半導體裝置260中時序延遲和變異與功耗和面積限制之間的權衡。

第11圖為本揭露部分實施例中半導體裝置400的示意圖，半導體裝置400包含設置於半導體裝置400中不同列(row)的供應電壓軌402、404、406、408、410、412、414、416、418、420及422。供應電壓軌402、404、406、408、410、412、414、416、418、420及422各者設於半導體裝置400的不同的列中，即， 設於不同的垂直高度上，以在半導體裝置400中提供電源輸送網路(power delivery network，PDN)。半導體裝置400進一步包含兩個參考電壓軌424及426以及四個標準單元428、430、432及434執行像是及、或、反、反及以及反或之邏輯運算。在一些實施例中，半導體裝置400為積體電路。

供應電壓軌402、404、406、408、410、412、414、416、418、420及422各者用以供給一供應電壓。供應電壓軌402、412及422各者用以供給供應電壓VDD1。供應電壓軌404、410、414及420各者用以供給供應電壓VDD2。供應電壓軌406、408、416及418各者用以供給供應電壓VDD3。此外，參考電壓軌424及426各者供給參考電壓VSS，例如接地。在一些實施例中，供應電壓VDD1高於供應電壓VDD2，供應電壓VDD2高於供應電壓VDD3。在一些實施例中，供應電壓VDD1低於供應電壓VDD2，供應電壓VDD2低於供應電壓VDD3。在其他實施例中，供應電壓VDD1、VDD2及VDD3之間的大小關係可為其他不同之組合，諸如供應電壓VDD2高於供應電壓VDD1，供應電壓VDD1高於供應電壓VDD3；或供應電壓VDD2低於供應電壓VDD1，供應電壓VDD1低於供應電壓VDD3。在其他實施例中，供應電壓軌402、404、406、408、410、412、414、416、418、420及422可用以供給至少一其他或與第11圖所繪示之供應電壓不同的供應電壓。

標準單元428、430、432及434電性連接供應電壓軌402、404、406、408、410、412、414、416、418、420及422。標準單元Cell9 428電性連接供應電壓軌402以接收供應電壓VDD1，電性連接供應電壓軌404以接收供應電壓VDD2，以及電性連接參考電壓軌424。標準單元Cell10 430電性連接供應電壓軌410以接收供應電壓VDD2，電性連接供應電壓軌412以接收供應電壓VDD1，以及電性連接參考電壓軌424。標準單元Cell11 432電性連接供應電壓軌414以接收供應電壓VDD2，電性連接供應電壓軌412以接收供應電壓VDD1，以及電性連接供應電壓軌416以接收供應電壓VDD3。標準單元Cell11 432進一步電性連接供應電壓軌418以接收供應電壓VDD3以及電性連接參考電壓軌426。標準單元Cell12 434電性連接供應電壓軌418以接收供應電壓VDD3以及電性連接參考電壓軌426。在其他實施例中，標準單元428、430、432及434各者電性連接以接收至少一其他或不同的供應電壓。

在一些實施例中，標準單元428、430、432及434各者包含複數個元件，諸如複數個電晶體，分別電性連接以接收不同的供應電壓。元件各者於對應的供應電壓軌所設置之列的垂直高度電性連接供應電壓軌402、404、406、408、410、412、414、416、418、420及422其中之一，並且元件在其所連接的供應電壓軌所設於之列的垂直高度電性連接對應的供應電壓軌。透過分別連接標 準單元中不同的元件至不同的供應電壓，可提升和/或最佳化元件以及標準單元的性能。舉例而言，將標準單元中的至少一元件連接至較高的電壓源，可降低時序延遲和變異，並且僅小幅增加功耗。

標準單元428、430、432、434電性連接不同的供應電壓軌402、404、406、408、410、412、414、416、418、420及422以接收不同的供應電壓VDD1、VDD2及VDD3並最佳化半導體裝置400中時序延遲和變異與功耗和面積限制之間的權衡。

第12圖為本揭露部分實施例中標準單元Cell9 428電性連接供應電壓軌402及404以及參考電壓軌424的示意圖。標準單元Cell9 428包含四個元件440、442、444及446。在一些實施例中，諸如元件440、442、444及446的元件為電晶體。在一些實施例中，諸如元件440、442、444及446的元件為電晶體和/或其他元件(例如：電阻)之組合，並用以執行功能。

元件440、442、444及446各者於對應的供應電壓軌所設置之列的垂直高度電性連接半導體裝置400的供應電壓軌402及404其中之一。元件440電性連接供應電壓軌402，元件442、444及446則電性連接供應電壓軌404。

元件Device1 440電性連接供應電壓軌402以接收供應電壓VDD1，以及電性連接參考電壓軌424。元件Device2 442電性連接供應電壓軌404以接收供應電 壓VDD2，以及電性連接參考電壓軌424。元件Device3 444電性連接供應電壓軌404以接收供應電壓VDD2，以及電性連接參考電壓軌424。元件Device4 446電性連接供應電壓軌404以接收供應電壓VDD2，以及電性連接參考電壓軌424。

透過將標準單元428中不同的元件440、442、444及446電性連接不同的供應電壓，可提升和/或最佳化元件440、442、444及446以及標準單元428的性能。舉例而言，若供應電壓VDD2高於供應電壓VDD1，將元件442、444及446接收供應電壓VDD2，則會降低元件442、444及446之時序延遲和變異，並且有機會增加功耗。如此一來，得以最佳化半導體裝置400中時序延遲和變異與功耗和面積限制之間的權衡。

第13圖為本揭露部分實施例中標準單元Cell11 432電性連接供應電壓軌412、414、416及418以及參考電壓軌426的示意圖。標準單元Cell11 432包含十個元件450、452、454、456、458、460、462、464、466及468。標準單元Cell11 432包含位於參考電壓軌426之一側的五個元件450、452、454、456及458，以及位於參考電壓軌426之另一側的五個元件460、462、464、466及468。在一些實施例中，諸如元件450、452、454、456、458、460、462、464、466及468的元件為電晶體。在一些實施例中，諸如元件450、452、454、456、458、460、462、464、466及468的元件為電 晶體和/或其他元件(例如：電阻)之組合，並用以執行功能。

元件450、452、454、456、458、460、462、464、466及468各者於對應的供應電壓軌所設置之列的垂直高度電性連接半導體裝置400的供應電壓軌412、414、416及418其中之一。元件450及452各者電性連接供應電壓軌414，元件454及456各者電性連接供應電壓軌412，元件458電性連接供應電壓軌416，元件460、462、464、466及468各者電性連接供應電壓軌418。

元件450、452、454、456及458電性連接供應電壓軌412、414及416。元件Device1 450電性連接供應電壓軌414以接收供應電壓VDD2，以及電性連接參考電壓軌426。元件Device2 452電性連接供應電壓軌414以接收供應電壓VDD2，以及電性連接參考電壓軌426。元件Device3 454電性連接供應電壓軌412以接收供應電壓VDD1，以及電性連接參考電壓軌426。元件Device4 456電性連接供應電壓軌412以接收供應電壓VDD1，以及電性連接參考電壓軌426。元件Device5 458電性連接供應電壓軌416以接收供應電壓VDD3，以及電性連接參考電壓軌426。

元件460、462、464、466及468電性連接供應電壓軌418。元件Device6 460電性連接供應電壓軌418以接收供應電壓VDD3，以及電性連接參考電壓軌 426。元件Device7 462電性連接供應電壓軌418以接收供應電壓VDD3，以及電性連接參考電壓軌426。元件Device8 464電性連接供應電壓軌418以接收供應電壓VDD3，以及電性連接參考電壓軌426。元件Device9 466電性連接供應電壓軌418以接收供應電壓VDD3，以及電性連接參考電壓軌426。元件Device10 468電性連接供應電壓軌418以接收供應電壓VDD3，以及電性連接參考電壓軌426。

透過將標準單元432中不同的元件450、452、454、456、458、460、462、464、466及468電性連接不同的供應電壓，可提升和/或最佳化元件450、452、454、456、458、460、462、464、466及468以及標準單元432的性能。舉例而言，若供應電壓VDD2高於供應電壓VDD1，將元件450及452接收供應電壓VDD2而非供應電壓VDD1，則會降低元件450及452之時序延遲和變異，並且有機會增加功耗。此外，若供應電壓VDD3高於供應電壓VDD2及供應電壓VDD1，則將元件458、460、462、464、466及468接收供應電壓VDD3而非供應電壓VDD2或供應電壓VDD1，則會降低元件458、460、462、464、466及468之時序延遲和變異，並且有機會增加功耗。又，若供應電壓VDD1低於供應電壓VDD2及供應電壓VDD3，則將元件454及456接收供應電壓VDD1而非供應電壓VDD2或供應電壓VDD3，則會降低半導體裝置400之功耗。如此一來，得以最佳化 半導體裝置400中時序延遲和變異與功耗和面積限制之間的權衡。

第14圖為本揭露部分實施例中標準單元Cell12 434電性連接供應電壓軌418以及參考電壓軌426的示意圖。標準單元Cell12 434包含四個元件480、482、484及486。在一些實施例中，諸如元件480、482、484及486的元件為電晶體。在一些實施例中，諸如元件480、482、484及486的元件為電晶體和/或其他元件(例如：電阻)之組合，並用以執行功能。

元件480、482、484及486各者於供應電壓軌418所設置之列的垂直高度電性連接半導體裝置400的供應電壓軌418。元件Device1 480電性連接供應電壓軌418以接收供應電壓VDD3，以及電性連接參考電壓軌426。元件Device2 482電性連接供應電壓軌418以接收供應電壓VDD3，以及電性連接參考電壓軌426。元件Device3 484電性連接供應電壓軌418以接收供應電壓VDD3，以及電性連接參考電壓軌426。元件Device4 486電性連接供應電壓軌418以接收供應電壓VDD3，以及電性連接參考電壓軌426。

透過將標準單元434中元件480、482、484及486電性連接複數個供應電壓，可提升和/或最佳化元件480、482、484及486以及標準單元434的性能。舉例而言，若供應電壓VDD3高於供應電壓VDD2及供應電壓VDD1，將元件480、482、484及486接收供應電壓 VDD3而非供應電壓VDD2或供應電壓VDD1，則會降低元件480、482、484及486之時序延遲和變異，並且有機會增加功耗。如此一來，得以最佳化半導體裝置400中時序延遲和變異與功耗和面積限制之間的權衡。

第15圖為本揭露部分實施例中半導體裝置製造方法的示意圖。半導體裝置之製造包含半導體裝置的設計、佈局及生產，諸如透過第3圖所繪示的電腦系統100之電腦系統以及第4圖所繪示的半導體裝置製造系統122實現。半導體裝置可為本揭露所描述之任一半導體裝置或其他半導體裝置。在一些實施例中，半導體裝置為第1圖所繪示的半導體裝置30、第2圖所繪示的半導體裝置60、第5圖所繪示的半導體裝置200、第6圖所繪示的半導體裝置230、第7圖所繪示的半導體裝置260、第11圖所繪示的半導體裝置400。在一些實施例中，半導體裝置為積體電路。

步驟500中，方法包含預備複數個供應電壓集。在本步驟中，建立了複數個版本的標準單元庫，其中不同版本的標準單元庫係用於不同的供應電壓。不同版本的標準單元庫各者之特點在於提供特定的時序延遲、時序變異以及功耗資訊。在一些實施例中，至少一標準單元在不同版本的標準單元庫中的佈局經過修改。在一些實施例中，不同版本的標準單元庫之間的標準單元佈局並未經過修改，以減少標準單元庫預備工作。

步驟502中，方法包含儲存不同版本的標準單元 庫至諸如第3圖所繪示之電腦系統100的系統之記憶體。在一些實施例中，方法包含儲存不同版本的標準單元庫至第3圖所繪示之電腦系統100中的電腦可讀儲存媒體104的資料庫118。

步驟504中，方法包含執行自動佈局佈線流程。自動佈局佈線流程可由諸如第1圖所繪示之電腦系統100的電腦系統所執行。

步驟506中，方法包含產生半導體裝置之佈局(floorplan)，其中半導體裝置包含提供複數個供應電壓軌。在一些實施例中，產生佈局的作業包含提供供給單一供應電壓的複數個供應電壓軌，諸如第1、5及6圖所繪示之供應電壓軌。在一些實施例中，產生佈局的作業包含提供分別供給至少一供應電壓的複數個供應電壓軌，諸如第2及7圖所繪示之供應電壓軌。在一些實施例中，產生佈局的作業包含提供設於半導體裝置的複數個列中不同垂直高度複數個供應電壓軌，諸如第11圖所繪示之供應電壓軌。在一些實施例中，產生佈局的作業包含提供複數個供應電壓軌圖塊，其中供應電壓軌圖塊各者具有預設計(pre-designed)之供應電壓軌的圖樣。

步驟508中，方法包含將半導體裝置的功能合成(synthesis)到來自複數個標準單元庫的標準單元中。在一些實施例中，在合成的過程中產生執行半導體裝置功能之標準單元的網表(netlist)。在一些實施例中，合成的過程中在給定所有的指定條件和最佳化設定下，將硬體 描述語言(hardware design language，HDL)轉換為閘層級網表(gate-level netlist)。在一些實施例中，合成的過程中將硬體描述語言中所寫入的暫存器傳輸級(register transfer level，RTL)程式碼轉換和映射為特定技術的閘層級表示方式。

步驟510中，方法包含在半導體裝置的佈局中放置執行半導體裝置功能之標準單元。標準單元放置於佈局的複數個元件列(cell row)中，並且電性連接供應電壓軌和供應電壓。基於時序延遲、時序變異及功耗的最佳化的考量，標準單元係選自不同版本的標準單元庫以滿足半導體裝置的限制條件。

在一些實施例中，佈局中的元件列各者具有供給一供應電壓或一組供應電壓之供應電壓軌，像是設置在其中一元件列中的標準單元，皆屬於對應元件列的該供應電壓或該組供應電壓的標準單元庫。在最佳化的過程中，方法包含自元件列中的標準單元所屬的標準單元庫取得像是時序延遲、時序變異以及功耗資訊。此外，自動佈局佈線工具(automatic placement & routing tool，APR tool)可透過分割或合併，修改元件列的該供應電壓或該組供應電壓，以最佳化時序延遲、時序變異及功耗，以及滿足半導體裝置的限制條件。如此一來可為自動佈局佈線工具在不同供應電壓的最佳化設計上提供彈性，諸如降低半導體裝置的時序延遲、時序變異和/或功耗。

在步驟512中，方法包含時脈樹合成(clock tree synthesis，CTS)，其為由反向器和/或緩衝器(buffer)連接時鐘和順序電路(sequential circuit)的時脈接腳(clock pin)，以平衡時脈訊號偏差(clock signal skew)以及最小化反向器和/或暫存器的插入延遲(insertion delay)之流程。時脈平衡在滿足設計限制條件上，是相當重要的的一環。時脈樹合成包含建立時脈樹以及平衡時脈樹。

在步驟514中，方法包含在標準單元的輸入端及輸出端之間佈導電線以提供半導體裝置之功能。在步驟516中，方法包含靜態時序分析(static timing analysis，STA)以及佈局簽核(signoff of the layout)作業。在佈局簽核作業後，以諸如第3圖所繪示之電腦系統100及第4圖所繪示之半導體裝置製造系統122製造出半導體裝置。在一些實施例中，以手動或非手動操作之方式重複步驟504之自動佈局佈線流程中的至少一步驟，使製造出的半導體裝置滿足設計限制。

第16圖及第17圖為本揭露部分實施例中第15圖所繪示之製造半導體裝置之方法中，步驟500建構之複數個標準單元的示意圖。在步驟500中，方法包含預備複數個供應電壓集，諸如複數個版本的標準單元庫，其中不同版本的標準單元庫係用於不同的供應電壓。在一些實施例中，至少一標準單元在不同版本的標準單元庫中的佈局經過修改。

第16圖為本揭露部分實施例中反相器標準單元群 組520的示意圖。反相器標準單元群組520包含四個反相器標準單元522、524、526及528。在一些實施例中，反相器標準單元522、524、526及528各者來自於或屬於不同的標準單元庫。在一些實施例中，反相器標準單元522、524、526及528各者來自於或屬於至少一標準單元庫中不同版本的標準單元庫。在一些實施例中，反相器標準單元522、524、526及528各者來自於或屬於用於不同供應電壓的至少一標準單元庫中不同版本的標準單元庫。

反相器標準單元522、524、526及528具有名稱或索引以指示所屬的標準單元庫或標準單元庫版本。反相器標準單元Cell1 522被命名為INV_v1，用以指示反相器標準單元Cell1 522屬於v1版本的標準單元庫，用於第一供應電壓或第一組供應電壓。反相器標準單元Cell2 524被命名為INV_v2，用以指示反相器標準單元Cell2 524屬於v2版本的標準單元庫，用於第二供應電壓或第二組供應電壓，第二供應電壓或第二組供應電壓不同於第一供應電壓或第一組供應電壓。反相器標準單元522及524具有相同的結構，但用於不同的供應電壓。

反相器標準單元Cell3 526被命名為INV_m3，用以指示反相器標準單元Cell3 526屬於m3版本的標準單元庫，反相器標準單元Cell3 526具有與其他反相器標準單元不同的標準單元結構，並且用於一供應電壓或一組供應電壓。反相器標準單元Cell4 528被命名為INV_m4， 用以指示反相器標準單元Cell4 528屬於m4版本的標準單元庫，反相器標準單元Cell4 528具有與其他反相器標準單元不同的標準單元結構，並且用於一供應電壓或一組供應電壓。反相器標準單元526及528彼此之間係用於不同的供應電壓、具有不同的標準單元結構以及具有和反相器標準單元522及524不同的標準單元結構。

第17圖為本揭露部分實施例中緩衝器標準單元群組540的示意圖。緩衝器標準單元群組540包含四個緩衝器標準單元542、544、546及548。在一些實施例中，緩衝器標準單元542、544、546及548各者來自於或屬於不同的標準單元庫。在一些實施例中，緩衝器標準單元542、544、546及548各者來自於或屬於至少一標準單元庫中不同版本的標準單元庫。在一些實施例中，緩衝器標準單元542、544、546及548各者來自於或屬於用於不同供應電壓的至少一標準單元庫中不同版本的標準單元庫。

緩衝器標準單元542、544、546及548具有名稱或索引以指示所屬的標準單元庫或標準單元庫版本。緩衝器標準單元Cell5 542被命名為BUF_v1，用以指示緩衝器標準單元Cell5 542屬於v1版本的標準單元庫，用於第一供應電壓或第一組供應電壓。緩衝器標準單元Cell6 544被命名為BUF_v2，用以指示緩衝器標準單元Cell6 544屬於v2版本的標準單元庫，用於第二供應電壓或第二組供應電壓，第二供應電壓或第二組供應電壓不 同於第一供應電壓或第一組供應電壓。緩衝器標準單元542及544具有相同的結構，但用於不同的供應電壓。

緩衝器標準單元Cell7 546被命名為BUF_m3，用以指示緩衝器標準單元Cell7 546屬於m3版本的標準單元庫，緩衝器標準單元Cell7 546具有與其他緩衝器標準單元不同的標準單元結構，並且用於一供應電壓或一組供應電壓。緩衝器標準單元Cell8 548被命名為BUF_m4，用以指示緩衝器標準單元Cell8 548屬於m4版本的標準單元庫，緩衝器標準單元Cell8 548具有與其他緩衝器標準單元不同的標準單元結構，並且用於一供應電壓或一組供應電壓。緩衝器標準單元546及548彼此之間係用於不同的供應電壓、具有不同的標準單元結構以及具有和緩衝器標準單元542及544不同的標準單元結構。

第18、19、20、21、22、23圖為自動佈局佈線流程中步驟506產生的半導體裝置佈局的示意圖。在步驟506中，方法包含產生半導體裝置之佈局，其中半導體裝置包含提供複數個供應電壓軌。在一些實施例中，佈局包含複數個佈局圖塊，其中佈局圖塊各者包含預設供應電壓軌圖樣。在一些實施例中，佈局包含至少三個不同的佈局圖塊，佈局圖塊包含：第一佈局圖塊為高速佈局圖塊；第二佈局圖塊為普通佈局圖塊；以及第三佈局圖塊為低功耗佈局圖塊。佈局圖塊可包含不同的尺寸，諸如不同的高度和長度尺寸。

在一些實施例中，不同的佈局之佈局圖塊具有不同 的組合，佈局圖塊各者不同的相對數量係基於半導體裝置之性能、功耗以及面積目標而定。高速之設計佈局具有較多的高速佈局圖塊以容納更多接收較高供給電壓的標準單元，以及低功耗之設計佈局(或是功耗密集設計)具有較多的低功耗佈局圖塊以容納更多接收較低供給電壓的標準單元。在一些實施例中，半導體裝置的電源輸送網路包含將半導體裝置中不同的佈局圖塊電性連接構成。

第18圖為本揭露部分實施例中高速佈局圖塊600的示意圖，高速佈局圖塊600為半導體裝置的至少一部份。高速佈局圖塊600包含複數個供應電壓軌602、604、606及608以及供給參考電壓VSS(例如接地)的複數個參考電壓軌610、612、614及616。在一些實施例中，半導體裝置為積體電路。

高速佈局圖塊600包含供應電壓軌602及608供給供應電壓VDD1，供應電壓軌604供給供應電壓VDD2，以及供應電壓軌606供給供應電壓VDD3。在本實施例中，供應電壓VDD1高於供應電壓VDD2，並且供應電壓VDD2高於供應電壓VDD3。因此，高速佈局圖塊600包含50%的供應電壓軌供給最高的供應電壓VDD1，25%的供應電壓軌供給供應電壓VDD2，以及25%的供應電壓軌供給最低的供應電壓VDD3。利用這個供應電壓軌組合，高速佈局圖塊600可容納更多接收較高供給電壓的標準單元。

標準單元電性連接供應電壓軌602、604、606 及608以接收供應電壓VDD1、VDD2及VDD3，以及電性連接至少一參考電壓軌610、612、614及616以接收參考電壓VSS。

此外，佈局圖塊可具有不同的尺寸，像是不同的高度及長度尺寸。高速佈局圖塊600具有高度H及長度L1。在其他實施例中，高速佈局圖塊600和其他任何圖塊可具有不同的高度和/或長度尺寸。

第19圖為本揭露部分實施例中高速佈局圖塊620的示意圖，高速佈局圖塊620具有和第18圖所繪示的高速佈局圖塊600相同的高度H，但長度不同。高速佈局圖塊620的長度L2大於高速佈局圖塊600的長度L1，如此一來高速佈局圖塊620可容納比高速佈局圖塊600更多的標準單元。高速佈局圖塊620為半導體裝置的至少一部份，並且包含供應電壓軌622、624、626及628以及參考電壓軌630、632、634及636。參考電壓軌630、632、634及636各者供給參考電壓VSS，例如接地。在一些實施例中，半導體裝置為積體電路。

高速佈局圖塊620包含供應電壓軌622及628以供給供應電壓VDD1，供應電壓軌624以供給供應電壓VDD2，以及供應電壓軌626以供給供應電壓VDD3。在本實施例中，供應電壓VDD1高於供應電壓VDD2，以及供應電壓VDD2高於供應電壓VDD3。因此，高速佈局圖塊620包含50%的供應電壓軌供給最高的供應電壓VDD1，25%的供應電壓軌供給供應電壓VDD2，以及 25%的供應電壓軌供給最低的供應電壓VDD3。利用這個供應電壓軌組合，高速佈局圖塊600可容納更多接收較高供給電壓的標準單元。

標準單元電性連接供應電壓軌622、624、626及628以接收供應電壓VDD1、VDD2及VDD3，以及電性連接至少一參考電壓軌630、632、634及636以接收參考電壓VSS。此外，對比於高速佈局圖塊600及620，一般的佈局圖塊(未繪示於圖中)可能包含33.33...%供應電壓軌以供給最高的供應電壓VDD1，33.33...%的供應電壓軌供給供應電壓VDD2，以及33.33...%的供應電壓軌供給最低的供應電壓VDD3。

第20圖為本揭露部分實施例中低功耗佈局圖塊640的示意圖，低功耗佈局圖塊640為半導體裝置的至少一部份。低功耗佈局圖塊640包含供應電壓軌642、644、646及648以及參考電壓軌650、652、654及656。參考電壓軌650、652、654及656各者供給參考電壓VSS，例如接地。在一些實施例中，半導體裝置為積體電路。

低功耗佈局圖塊640包含供應電壓軌642及648以供給供應電壓VDD3，供應電壓軌644以供給供應電壓VDD2，以及供應電壓軌646以供給供應電壓VDD1。在本實施例中，供應電壓VDD1高於供應電壓VDD2，以及供應電壓VDD2高於供應電壓VDD3。因此，低功耗佈局圖塊640包含50%的供應電壓軌供給最低的供應電壓VDD3，25%的供應電壓軌供給供應電壓VDD2，以及 25%的供應電壓軌供給最高的供應電壓VDD1。利用這個供應電壓軌組合，低功耗佈局圖塊640可容納更多接收較低供給電壓的標準單元。

標準單元電性連接供應電壓軌642、644、646及648以接收供應電壓VDD1、VDD2及VDD3，以及電性連接至少一參考電壓軌650、652、654及656以接收參考電壓VSS。

此外，佈局圖塊可具有不同的尺寸，像是不同的高度及長度尺寸。低功耗佈局圖塊640具有如高速佈局圖塊600的高度H及長度L1。在其他實施例中，低功耗佈局圖塊640和其他任何圖塊可具有不同的高度和/或長度尺寸。

第21圖為本揭露部分實施例中半導體裝置660的示意圖，半導體裝置660包含高速佈局圖塊662、普通佈局圖塊664以及低功耗佈局圖塊666。半導體裝置諸如半導體裝置660可具有不同的組合，即，基於半導體裝置的性能、功耗以及面積，具有不同數量和/或尺寸的高速佈局圖塊662、普通佈局圖塊664以及低功耗佈局圖塊666。在一些實施例中，半導體裝置包含較大的高速佈局圖塊區域，如此一來半導體裝置可容納更多接收較高供給電壓的標準單元。在一些實施例中，半導體裝置包含較大的低功耗佈局圖塊區域，如此一來半導體裝置可容納更多接收較低供給電壓的標準單元。

半導體裝置660包含不同形狀及尺寸的六個高速 佈局圖塊662、不同形狀及尺寸的五個普通圖塊664以及不同形狀及尺寸的七個低功耗佈局圖塊666。半導體裝置660中低功耗佈局圖塊區域大於高速佈局圖塊區域，以及低功耗佈局圖塊區域大於普通圖塊區域。因此，相比於用於較高供應電壓的標準單元，半導體裝置660可容納更多用於較低供應電壓的標準單元。

第22圖為本揭露部分實施例中高速佈局圖塊700的示意圖，高速佈局圖塊700包含電源輸送網路，電源輸送網路包含電性連接其他圖塊之供應電壓軌。高速佈局圖塊700包含水平供應電壓軌702、704、706及708，水平參考電壓軌710、712、714及716，垂直供應電壓軌718、720、722及724，以及垂直參考電壓軌726。參考電壓軌710、712、714、716及726各者供給參考電壓VSS，例如接地。高速佈局圖塊700為半導體裝置之一部分。在一些實施例中，半導體裝置為積體電路。

高速佈局圖塊700之電源輸送網路可在不同的圖塊之間連接或連接至不同的圖塊，包含不同的高速佈局圖塊、普通圖塊以及低功耗圖塊。水平供應電壓軌702、704、706及708以及水平參考電壓軌710、712、714及716設於半導體裝置中的下導電層(lower conductive layer)，並且彼此交錯排列以最小化耗用資源，諸如行及列資源。垂直供應電壓軌718、720、722及724以及垂直參考電壓軌726設於半導體裝置中的上導電層(upper conductive layer)，並且彼此交錯排列以最小化耗用 資源，諸如行及列資源。在一些實施例中，垂直供應電壓軌718、720、722及724設於半導體裝置中的公共層(common layer)以連接自下導電層的供應電壓至其他圖塊。在一些實施例中，垂直供應電壓軌718、720、722及724以及垂直參考電壓軌726設於半導體裝置中的公共層以連接自下導電層的供應電壓至其他圖塊。

高速佈局圖塊700包含供應電壓軌702及708以供給供應電壓VDD1，供應電壓軌704以供給供應電壓VDD2，以及供應電壓軌706以供給供應電壓VDD3。在本實施例中，供應電壓VDD1高於供應電壓VDD2，以及供應電壓VDD2高於供應電壓VDD3。因此，高速佈局圖塊700包含50%的供應電壓軌供給最高的供應電壓VDD1，25%的供應電壓軌供給供應電壓VDD2，以及25%的供應電壓軌供給最低的供應電壓VDD3。利用這個供應電壓軌組合，高速佈局圖塊700可容納更多接收較高供給電壓的標準單元。

垂直供應電壓軌718、720、722及724各者電性連接水平供應電壓軌702、704、706及708其中之一。垂直供應電壓軌718電性連接水平供應電壓軌702，垂直供應電壓軌720電性連接水平供應電壓軌704，垂直供應電壓軌722電性連接水平供應電壓軌706，垂直供應電壓軌724電性連接水平供應電壓軌708。此外，垂直參考電壓軌726電性連接水平參考電壓軌710、712、714及716各者。垂直供應電壓軌718、720、722及724以及 垂直參考電壓軌726可在不同的圖塊之間連接或連接至不同的圖塊，包含不同的高速佈局圖塊、普通圖塊以及低功耗圖塊。

標準單元電性連接供應電壓軌702、704、706及708以接收供應電壓VDD1、VDD2及VDD3，以及電性連接參考電壓軌710、712、714及716其中至少一以接收參考電壓VSS。

第23圖為本揭露部分實施例中低功耗佈局圖塊730的示意圖，低功耗佈局圖塊730包含電源輸送網路，電源輸送網路包含電性連接其他圖塊之供應電壓軌。低功耗佈局圖塊730包含水平供應電壓軌732、734、736及738，水平參考電壓軌740、742、744及746，垂直供應電壓軌748、750、752及754，以及垂直參考電壓軌756。參考電壓軌740、742、744、746及756供給參考電壓VSS，例如接地。低功耗佈局圖塊730為半導體裝置的一部份。在一些實施例中，半導體裝置為積體電路。

低功耗佈局圖塊730的電力輸送網路可在不同的圖塊之間連接或連接至不同的圖塊，包含不同的高速佈局圖塊、普通圖塊以及低功耗圖塊。水平供應電壓軌732、734、736及738以及水平參考電壓軌740、742、744及746設於半導體裝置的下導電層資源，並且彼此交錯排列以最小化耗用資源，諸如行及列資源。垂直供應電壓軌748、750、752及754以及垂直參考電壓軌756設於半導體裝置的上導電層資源，並且彼此交錯排列以最小化耗 用資源，諸如行及列資源。在一些實施例中，垂直供應電壓軌748、750、752及754設於半導體裝置中的公共層以連接自下導電層的供應電壓至其他圖塊。在一些實施例中，垂直供應電壓軌748、750、752及754以及垂直參考電壓軌756設於半導體裝置中的公共層以連接自下導電層的供應電壓至其他圖塊。

低功耗佈局圖塊730包含供應電壓軌732及738以供給供應電壓VDD3，供應電壓軌734以供給供應電壓VDD2，以及供應電壓軌736以供給供應電壓VDD1。在本實施例中，供應電壓VDD1高於供應電壓VDD2，以及供應電壓VDD2高於供應電壓VDD3。因此，低功耗佈局圖塊730包含50%的供應電壓軌供給最低的供應電壓VDD3，25%的供應電壓軌供給供應電壓VDD2，以及25%的供應電壓軌供給最高的供應電壓VDD1。利用這個供應電壓軌組合，低功耗佈局圖塊730可容納更多接收較低供給電壓的標準單元。

垂直供應電壓軌748、750、752及754各者電性連接水平供應電壓軌732、734、736及738其中至少一。垂直供應電壓軌748電性連接水平供應電壓軌736，垂直供應電壓軌750電性連接水平供應電壓軌734，垂直供應電壓軌752電性連接水平供應電壓軌732，垂直供應電壓軌754電性連接水平供應電壓軌738。此外，垂直參考電壓軌756電性連接水平參考電壓軌740、742、744及746各者。垂直供應電壓軌748、750、752及754 以及垂直參考電壓軌746可在不同的圖塊之間連接或連接至不同的圖塊，包含不同的高速佈局圖塊、普通圖塊以及低功耗圖塊。在一些實施例中，垂直供應電壓軌752及754彼此之間電性連接。

標準單元電性連接供應電壓軌732、734、736及738以接收供應電壓VDD1、VDD2及VDD3，以及電性連接參考電壓軌740、742、744及746其中至少一以接收參考電壓VSS。此外，如第22圖所繪示之高速佈局圖塊700及第23圖所繪示之低功耗佈局圖塊730相同的，普通圖塊可包含垂直供應電壓軌用以電性連接其他圖塊。

第24及25圖為自動佈局佈線流程中步驟510將標準單元放置於佈局中的示意圖。在步驟510中，方法包含在半導體裝置的佈局中放置執行半導體裝置功能之標準單元。標準單元設於佈局中的元件列中，並且最終電性連接供應電壓軌以接收供給元件列的供應電壓。佈局中的元件列各者皆包含供應電壓軌以供給一供應電壓或一組供應電壓，即，設於元件列中的標準單元，其所屬的標準單元庫所對應的該供應電壓或該組供應電壓。在最佳化的過程中，自元件列中的標準單元所屬的標準單元庫取得像是時序延遲、時序變異以及功耗資訊以決定元件列的該供應電壓或該組供應電壓。此外在最佳化的過程中，自動佈局佈線工具可透過分割或合併，修改元件列的該供應電壓或該組供應電壓，以最佳化時序延遲、時序變異及功耗，以及 滿足半導體裝置的限制條件。如此一來可為自動佈局佈線工具在不同供應電壓的最佳化設計上提供彈性，諸如降低半導體裝置的時序延遲、時序變異和/或功耗。

第24圖為本揭露部分實施例中半導體裝置800的示意圖，其中半導體裝置800的四個元件列802、804、806及808各者皆設有標準單元Cell1。元件列根據其所供給的該供應電壓或該組供應電壓，對應標準單元庫，而設於元件列中的標準單元Cell1即對應標準單元庫。半導體裝置800包含三個供應電壓軌810、812及814及兩個參考電壓軌816及818。此外，半導體裝置800包含四個標準單元820、822、824及826，標準單元820、822、824及826可執行相同的功能，像是及、或、反、反及以及反或之邏輯運算。在一些實施例中，半導體裝置800為積體電路。

元件列802、804、806及808各者包含供應電壓軌810、812及814其中之一以提供至少一供應電壓。元件列802包含供應電壓軌810以供給供應電壓VDD1。元件列804及806包含供應電壓軌812以供給供應電壓VDD2 828及供應電壓VDD3 830。元件列808包含供應電壓軌814以供給供應電壓VDD3。此外，參考電壓軌816及818各者供給參考電壓，例如接地。在一些實施例中，供應電壓VDD1高於供應電壓VDD2，供應電壓VDD2高於供應電壓VDD3。在一些實施例中，供應電壓VDD1低於供應電壓VDD2，供應電壓VDD2低於供應 電壓VDD3。在其他實施例中，供應電壓VDD1、VDD2及VDD3之間的大小關係可為其他不同之組合，諸如供應電壓VDD2高於供應電壓VDD1，供應電壓VDD1高於供應電壓VDD3；或供應電壓VDD2低於供應電壓VDD1，供應電壓VDD1低於供應電壓VDD3。在其他實施例中，供應電壓軌810、812及814各者用以供給與第24圖中所描述的供應電壓不同或其他的至少一供應電壓。

標準單元820、822、824及826各者設於元件列802、804、806及808其中之一，對應地電性連接元件列802、804、806及808中的供應電壓軌810、812或814。此外，標準單元820、822、824及826屬於標準單元庫832、834、836及838，對應地，元件列802、804、806及808包含供應電壓軌810、812或814的該供應電壓或該組供應電壓。

標準單元Cell1 820設於元件列802以及電性連接供應電壓軌810以接收供應電壓VDD1。標準單元Cell1 820屬於標準單元庫832並且用於供應電壓VDD1。標準單元Cell1 822設於元件列804以及電性連接供應電壓軌812以接收供應電壓VDD2及VDD3。標準單元Cell1 822屬於標準單元庫834並且用於供應電壓VDD2及VDD3。標準單元Cell1 824設於元件列806以及電性連接供應電壓軌812以接收供應電壓VDD2及VDD3。標準單元Cell1 824屬於標準單元庫836並且用於供應電壓VDD2及VDD3。標準單元Cell1 826 設於元件列808以及電性連接供應電壓軌814以接收供應電壓VDD3。標準單元Cell1 826屬於標準單元庫838並且用於供應電壓VDD3。在一些實施例中，標準單元庫834和標準單元庫836相同。在其他實施例中，標準單元820、822、824及826各者電性連接以接收與第24圖中所描述的供應電壓其他或不同的至少一供應電壓。

第25圖為本揭露部分實施例中半導體裝置850的示意圖，半導體裝置850為半導體裝置800經過最佳化時序延遲、時序變異及功耗，以滿足半導體裝置的限制條件後之結果。半導體裝置850包含四個元件列802、804、806及808，三個供應電壓軌810、812及814，以及兩個參考電壓軌816及818。此外，半導體裝置850中的標準單元可執行相同的功能，像是及、或、反、反及以及反或之邏輯運算。在一些實施例中，半導體裝置850為積體電路。

最佳化作業係由自動佈局佈線工具所執行，其中自動佈局佈線工具為諸如第3圖所繪示之電腦系統100的電腦系統的一部分。在最佳化的過程中，自動佈局佈線工具修改供應電壓軌810及812各者，並且對應地將不同的標準單元852、854及856設於元件列802、804及806，以對應供應電壓軌810及812之修改。自動佈局佈線工具分割供應電壓軌810以供給供應電壓VDD1 858及VDD2 860。此外，自動佈局佈線工具合併或修改供應電壓軌812以只供給供應電壓VDD2 862。供應電壓軌814 則沒有被修改。

半導體裝置850中的標準單元Cell1 852設於元件列802以及電性連接供應電壓軌810以接收供應電壓VDD1 858及VDD2 860。標準單元Cell1 852屬於標準單元庫864，其用於供應電壓VDD1及VDD2。標準單元Cell1 854設於元件列804以及電性連接供應電壓軌812以接收供應電壓VDD2 862。標準單元Cell1 854屬於標準單元庫866，其用於供應電壓VDD2。標準單元Cell1 856設於元件列806以及電性連接供應電壓軌812以接收供應電壓VDD2 862。標準單元Cell1 856屬於標準單元庫868，其用於供應電壓VDD2 862。標準單元Cell1 826設於元件列808以及電性連接供應電壓軌814以接收供應電壓VDD3。標準單元Cell1 826屬於標準單元庫838，其用於供應電壓VDD3。在一些實施例中，標準單元庫866和標準單元庫868相同。

因此，在最佳化的過程中，包含自元件列中的標準單元所屬的標準單元庫取得像是時序延遲、時序變異以及功耗資訊；以及自動佈局佈線工具修改元件列的該供應電壓或該組供應電壓，以滿足半導體裝置的限制條件。如此一來可為自動佈局佈線工具在不同供應電壓及標準單元的最佳化設計上提供彈性，諸如降低半導體裝置的時序延遲、時序變異和/或功耗。

第26圖為本揭露部分實施例中半導體裝置的製造方法的示意圖。半導體裝置的製程包含以諸如第3圖所繪 示的電腦系統100及第4圖所繪示的半導體裝置製造系統122進行設計、佈局及製造半導體裝置。半導體裝置可以是本揭露所描述的任何一種半導體裝置或其他半導體裝置。在一些實施例中，半導體裝置為以下其中一者：第1圖所繪示的半導體裝置30、第2圖所繪示的半導體裝置60、第5圖所繪示的半導體裝置200、第6圖所繪示的半導體裝置230、第7圖所繪示的半導體裝置260以及第11圖所繪示的半導體裝置400。在一些實施例中，半導體裝置為積體電路。

在步驟900中，方法包含產生複數個標準單元庫版本，其中標準單元庫版本各者用於不同的一供應電壓或一組供應電壓。在一些實施例中，產生複數個標準單元庫版本的步驟還包含產生複數個標準單元版本，其中標準單元版本各者具有索引，用以指示對應的標準單元版本屬於標準單元庫版本其中之一者。在一些實施例中，產生複數個標準單元庫版本的步驟還包含產生複數個標準單元版本，其中標準單元版本各者用於在不同的電壓下執行相同的功能，並且具有不同的佈局和/或結構。

在步驟902中，方法包含產生供應電壓佈局，供應電壓佈局包含複數個圖塊，其中圖塊各者包含複數個供應電壓軌。在一些實施例中，產生供應電壓佈局的步驟還包含產生具有不同數量的至少一供應電壓軌的圖塊。在一些實施例中，產生供應電壓佈局的步驟還包含在圖塊中產生至少一高速圖塊以及至少一低功耗圖塊。

在步驟904中，方法包含放置標準單元庫版本中的複數個標準單元於圖塊上。在一些實施例中，方法包含放置可執行半導體裝置功能的標準單元於半導體裝置的佈局中。標準單元被放置於佈局中的元件列內，並且電性連接供應電壓軌及供應電壓。在最佳化時序延遲、時序變異及功耗的過程中，標準單元係選自不同的標準單元庫版本，以滿足半導體裝置的限制條件。

在步驟906中，方法包含於標準單元之間形成複數個導電網，以及在步驟908中，方法包含提供積體電路之佈線結果。

本揭露實施例提供包含複數個供應電壓軌的半導體裝置，供應電壓軌供給複數個供應電壓，其中供應電壓軌各者用以供給至少一供應電壓。本揭露實施例進一步提供標準單元，標準單元電性連接供應電壓軌以接收至少一供應電壓，以及電性連接參考電壓軌以接收參考電壓，例如接地。

本揭露實施例進一步包含複數個標準單元庫，標準單元庫各者用於不同的一供應電壓或一組供應電壓。標準單元庫的標準單元被識別為用於對應其所屬之標準單元庫的該供應電壓或該組供應電壓。此外，執行相同功能的標準單元在不同標準單元庫中，被標記為用於對應其所屬之標準單元庫的該供應電壓或該組供應電壓。

本揭露實施例進一步包含具有複數個圖塊的裝置，其中圖塊各者包含複數個不同的供應電壓軌。在一些實施 例中，第一圖塊包含供應電壓軌的第一組合，以及第二圖塊包含供應電壓軌的第二組合，其中第二組合與第一組合不同。在一些實施例中，裝置中包含高速圖塊，高速圖塊包含至少二第一供應電壓軌以及至少一第二供應電壓軌，第一供應電壓軌各者供給第一電壓，第二供應電壓軌供給低於第一電壓的第二電壓，其中高速圖塊包含的第一供應電壓軌較第二供應電壓軌多。在一些實施例中，裝置中包含低功耗圖塊，低功耗圖塊包含至少一第一供應電壓軌以及至少二第二供應電壓軌，第一供應電壓軌各者供給第一電壓，第二供應電壓軌供給低於第一電壓的第二電壓，其中低功耗圖塊包含的第一供應電壓軌較第二供應電壓軌少。在一些實施例中，半導體裝置各自包含不同的組合，換句話說，半導體裝置各自包含不同數量的高速圖塊及低功耗圖塊。

本揭露實施例進一步包含半導體裝置的製造方法，諸如積體電路的製造方法。在一些實施例中，方法包含產生複數個標準單元庫版本，其中標準單元庫版本各者用於不同的一供應電壓或一組供應電壓；產生供應電壓佈局，供應電壓佈局包含複數個圖塊，其中圖塊各者包含複數個供應電壓軌；放置標準單元庫版本中的複數個標準單元於圖塊上；於標準單元之間形成複數個導電網；以及提供積體電路之佈線結果。

本揭露實施例的優點在於供給複數個不同的供應電壓至標準單元，以最佳化時序延遲、時序變異及功耗限 制；以最小的自動佈局佈線設計流程修正，降低對時序變異的影響；增加較高的電壓Vt單元使用率，在未修改佈局的情況下節省功耗；以及降低超低電壓半導體裝置的功耗。

根據部分實施例，半導體裝置包含第一供應電壓軌、第二供應電壓軌、第一參考電壓軌、第一標準單元以及第二標準單元。第一供應電壓軌用以供給第一電壓。第二供應電壓軌用以供給第二電壓，其中第二電壓高於第一電壓。第一標準單元電性連接第一供應電壓軌以接收第一電壓，以及電性連接第一參考電壓軌。第二標準單元電性連接第二供應電壓軌以接收第二電壓，以及電性連接第一參考電壓軌。

在一些實施例中，半導體裝置更包含第三供應電壓軌、第二參考電壓軌以及第三標準單元。第三供應電壓軌用以供給第三電壓，其中第三電壓高於第二電壓。第三標準單元電性連接第二供應電壓軌以接收第二電壓，以及電性連接第二參考電壓軌。

在一些實施例中，半導體裝置更包含第四標準單元。第四標準單元電性連接第三供應電壓軌以接收第三電壓，以及電性連接第二參考電壓軌。

在一些實施例中，第一供應電壓軌用以供給第一電壓以及第二電壓。

在一些實施例中，半導體裝置更包含第三標準單元。第三標準單元電性連接第一供應電壓軌以接收第一電壓及 第二電壓，以及電性連接第一參考電壓軌。

在一些實施例中，第二供應電壓軌用以供給第一電壓、第二電壓以及第三電壓。

在一些實施例中，半導體裝置更包含第三標準單元。第三標準單元電性連接第二供應電壓軌以接收第一電壓、第二電壓以及第三電壓，以及電性連接第一參考電壓軌。

在一些實施例中，半導體裝置更包含第三供應電壓軌、第二參考電壓軌以及第三標準單元。第三供應電壓軌用以供給第一電壓或第三電壓，其中第三電壓高於第二電壓。第三標準單元電性連接第三供應電壓軌以接收第一電壓或第三電壓，以及電性連接第二參考電壓軌。

在一些實施例中，半導體裝置更包含第一元件庫以及第二元件庫。第一元件庫包含第一標準單元，其中第一標準單元電性連接第一供應電壓軌以接收第一電壓，以及電性連接第一參考電壓軌。第二元件庫包含第一標準單元，其中第一標準單元電性連接第二供應電壓軌以接收第二電壓，以及電性連接第一參考電壓軌。

在一些實施例中，第一標準單元進一步包含複數個元件。第一供應電壓軌與第一標準單元相交於第一高度。第二供應電壓軌與第一標準單元相交於第二高度，其中第二高度不同於第一高度。元件中至少一者電性連接第一供應電壓軌以接收第一電壓，以及電性連接第一參考電壓軌。元件中其他至少一者電性連接第二供應電壓軌以接收第二電壓，以及電性連接第一參考電壓軌。

進一步根據部分實施例，半導體裝置包含複數個圖塊。圖塊包含高速圖塊以及低功耗圖塊。高速圖塊包含至少二第一供應電壓軌用以供給第一電壓，以及至少一第二供應電壓軌用以供給第二電壓，其中第二電壓低於第一電壓，並且高速圖塊所包含之第一供應電壓軌數量多於第二供應電壓軌。低功耗圖塊包含至少一該第一供應電壓軌用以供給第一電壓，以及至少二第二供應電壓軌用以供給第二電壓，並且低功耗圖塊所包含之第一供應電壓軌數量少於第二供應電壓軌。

在一些實施例中，高速圖塊進一步包含至少一第三供應電壓軌。第三供應電壓軌用以供給第三電壓，其中第三電壓低於第一電壓，並且高速圖塊所包含之第一供應電壓軌數量多於第三供應電壓軌。

在一些實施例中，低功耗圖塊進一步包含至少一第三供應電壓軌。第三供應電壓軌用以供給第三電壓，其中第三電壓高於第二電壓，並且低功耗圖塊所包含之第三供應電壓軌數量少於第二供應電壓軌。

在一些實施例中，半導體裝置更包含普通圖塊。普通圖塊包含第一數量的該高速圖塊以及第二數量的低功耗圖塊，其中第一數量與第二數量相同。

在一些實施例中，圖塊包含較多的高速圖塊或較多的低功耗圖塊。

進一步根據部分實施例，積體電路製造方法包含：產生複數個標準單元庫版本，其中標準單元庫版本各者用 於不同的供應電壓；產生供應電壓佈局，供應電壓佈局包含複數個圖塊，其中圖塊各者包含複數個供應電壓軌；放置標準單元庫版本中的複數個標準單元於圖塊上；於積體電路之標準單元之間形成複數個導電網；以及提供積體電路之佈線結果。

在一些實施例中，產生標準單元庫版本之步驟進一步包含產生複數個標準單元版本，其中標準單元版本各者具有索引，索引用以指示對應的標準單元版本屬於標準單元庫版本其中之一者。

在一些實施例中，產生標準單元庫版本之步驟進一步包含產生複數個標準單元版本，標準單元版本各者具有不同的佈局和架構，並且標準單元版本各者在不同的電壓下執行相同的功能。

在一些實施例中，產生供應電壓佈局之步驟進一步包含產生與供應電壓軌不同數量的該些圖塊。

在一些實施例中，產生供應電壓佈局之步驟進一步包含在圖塊中產生高速圖塊以及低功耗圖塊。

前文概述了數個實施例的特徵，使得熟習此項技術者可更好地理解本揭露的態樣。熟習此項技術者應瞭解，可易於使用本揭露作為設計或修改其他製程及結構的基礎以便實施本文所介紹的實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露的精神及範疇，並且可在不脫離本揭露的精神及範疇的情況下在本文中實施各種變化、取代及修改。

60:半導體裝置

62,64,66:供應電壓軌

68,70,72,74:標準單元

76,78:參考電壓軌

80,82,84,86,88:供應電壓

Claims (10)

1. 一種半導體裝置，包含：一第一供應電壓軌，用以供給一第一電壓；一第二供應電壓軌，用以供給一第二電壓，其中該第二電壓高於該第一電壓；一第一參考電壓軌；一第一標準單元，電性連接該第一供應電壓軌以接收該第一電壓，以及電性連接該第一參考電壓軌；一第二標準單元，電性連接該第二供應電壓軌以接收該第二電壓，以及電性連接該第一參考電壓軌；一第一元件庫，包含該第一標準單元，其中該第一標準單元電性連接該第一供應電壓軌以接收該第一電壓，以及電性連接該第一參考電壓軌；以及一第二元件庫，包含該第一標準單元，其中該第一標準單元電性連接該第二供應電壓軌以接收該第二電壓，以及電性連接該第一參考電壓軌。
2. 如請求項1所述之半導體裝置，進一步包含：一第三供應電壓軌，用以供給一第三電壓，其中該第三電壓高於該第二電壓；一第二參考電壓軌；以及一第三標準單元，電性連接該第二供應電壓軌以接收該第二電壓，以及電性連接該第二參考電壓軌。
3. 如請求項2所述之半導體裝置，進一步包含：一第四標準單元，電性連接該第三供應電壓軌以接收該第三電壓，以及電性連接該第二參考電壓軌。
4. 如請求項1所述之半導體裝置，其中該第一供應電壓軌用以供給該第一電壓以及該第二電壓，並且該半導體裝置進一步包含：一第三標準單元，電性連接該第一供應電壓軌以接收該第一電壓及該第二電壓，以及電性連接該第一參考電壓軌。
5. 如請求項1所述之半導體裝置，其中該第二供應電壓軌用以供給該第一電壓、該第二電壓以及一第三電壓，並且該半導體裝置進一步包含：一第三標準單元，電性連接該第二供應電壓軌以接收該第一電壓、該第二電壓以及該第三電壓，以及電性連接該第一參考電壓軌。
6. 如請求項1所述之半導體裝置，進一步包含：一第三供應電壓軌，用以供給該第一電壓或一第三電壓，其中該第三電壓高於該第二電壓；一第二參考電壓軌；以及一第三標準單元，電性連接該第三供應電壓軌以接收該第一電壓或該第三電壓，以及電性連接該第二參考電壓 軌。
7. 如請求項1所述之半導體裝置，其中：該第一供應電壓軌與該第一標準單元相交於一第一高度；以及該第二供應電壓軌與該第一標準單元相交於一第二高度，其中該第二高度不同於該第一高度。
8. 如請求項1所述之半導體裝置，其中該第一標準單元進一步包含複數個元件，其中：該第一供應電壓軌與該第一標準單元相交於一第一高度；該第二供應電壓軌與該第一標準單元相交於一第二高度，其中該第二高度不同於該第一高度；該些元件中至少一者電性連接該第一供應電壓軌以接收該第一電壓，以及電性連接該第一參考電壓軌；以及該些元件中其他至少一者電性連接該第二供應電壓軌以接收該第二電壓，以及電性連接該第一參考電壓軌。
9. 一種半導體裝置，包含：複數個圖塊，包含：一高速圖塊，包含：至少二第一供應電壓軌，用以供給一第一電壓；以及至少一第二供應電壓軌，用以供給一第二電壓，其 中該第二電壓低於該第一電壓，並且該高速圖塊所包含之該至少二第一供應電壓軌數量多於該至少一第二供應電壓軌；以及一低功耗圖塊，包含：至少一該第一供應電壓軌，用以供給該第一電壓；以及至少二該第二供應電壓軌，用以供給該第二電壓，其中該低功耗圖塊所包含之該至少一第一供應電壓軌數量少於該至少二第二供應電壓軌，其中該高速圖塊進一步包含至少一第三供應電壓軌，用以供給一第三電壓，其中該第三電壓低於該第一電壓，並且該高速圖塊所包含之該至少二第一供應電壓軌數量多於該至少一第三供應電壓軌。
10. 一種積體電路製造方法，包含以下步驟：產生複數個標準單元庫版本，其中該些標準單元庫版本各者用於不同的一供應電壓；產生一供應電壓佈局，該供應電壓佈局包含複數個圖塊，其中該些圖塊各者包含複數個供應電壓軌；放置該些標準單元庫版本中的複數個標準單元於該些圖塊上；於該積體電路之該些標準單元之間形成複數個導電網；以及提供該積體電路之一佈線結果。

Images