[go: up one dir, main page]

DE102020130401B4 - Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben - Google Patents

Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben

Info

Publication number
DE102020130401B4
DE102020130401B4 DE102020130401.3A DE102020130401A DE102020130401B4 DE 102020130401 B4 DE102020130401 B4 DE 102020130401B4 DE 102020130401 A DE102020130401 A DE 102020130401A DE 102020130401 B4 DE102020130401 B4 DE 102020130401B4
Authority
DE
Germany
Prior art keywords
dielectric layer
dipol
dielectric
dipole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020130401.3A
Other languages
English (en)
Other versions
DE102020130401A1 (de
Inventor
Te-Yang Lai
Chun-Yen Peng
Sai-Hooi Yeong
Chi On Chui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/094,241 external-priority patent/US11784052B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020130401A1 publication Critical patent/DE102020130401A1/de
Application granted granted Critical
Publication of DE102020130401B4 publication Critical patent/DE102020130401B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/0134—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D64/01342—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P14/6339—
    • H10P14/662—
    • H10P32/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren, umfassend:
Bilden einer ersten Oxidschicht (164) auf einem ersten Halbleitergebiet (100);
Abscheiden einer ersten High-k-Dielektrikum-Schicht (166) über der ersten Oxidschicht (164), wobei die erste High-k-Dielektrikum-Schicht (166) aus einem ersten High-k-Dielektrikum-Material gebildet ist;
Abscheiden eines ersten Dipolfilms (168) über und in Kontakt mit der ersten High-k-Dielektrikum-Schicht (166);
Durchführen eines ersten Temperprozesses (72), um einen ersten Dipoldotierstoff in dem ersten Dipolfilm (168) in die erste High-k-Dielektrikum-Schicht (166) zu treiben;
Entfernen des ersten Dipolfilms (168);
Abscheiden einer zweiten High-k-Dielektrikum-Schicht (174) über der ersten High-k-Dielektrikum-Schicht (166), wobei die zweite High-k-Dielektrikum-Schicht aus einem zweiten High-k-Dielektrikum-Material gebildet ist, das sich von dem ersten High-k-Dielektrikum-Material unterscheidet;
Abscheiden eines zweiten Dipolfilms (176) über und in Kontakt mit der zweiten High-k-Dielektrikum-Schicht (174);
Durchführen eines zweiten Temperprozesses (80), um einen zweiten Dipoldotierstoff in dem zweiten Dipolfilm (176) in die zweite High-k-Dielektrikum-Schicht (174) zu treiben;
Entfernen des zweiten Dipolfilms (176); und
Bilden einer ersten Gate-Elektrode (186) über der zweiten High-k-Dielektrikum-Schicht (174),
wobei der erste Dipoldotierstoff eine erste Spitzenkonzentration bei einer ersten Oberseitenoberfläche der ersten High-k-Dielektrikum-Schicht (166) in einem Bereich unter der Gate-Elektrode (186) aufweist und wobei der zweite Dipoldotierstoff eine zweite Spitzenkonzentration bei der zweiten Oberseitenoberfläche in einem Bereich unter der Gate-Elektrode (186) aufweist, wobei einer des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs ein Lanthan-basierter erläuternden ist und der andere des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs ein Aluminium-basierter Dipoldotierstoff ist und sowohl der erste Dipoldotierstoff als auch der zweite Dipoldotierstoff in sowohl die erste High-k-Dielektrikum-Schicht (166) als auch die zweite High-k-Dielektrikum-Schicht (174) diffundiert sind.

Description

  • HINTERGRUND
  • Metalloxidhalbleiterbauelemente (MOS-Bauelemente) sind grundlegende Aufbauelemente in ICs (Integrated Circuits). Die aktuelle Entwicklung der MOS-Bauelemente umfasst die Bildung von Ersatzgates, die High-k-Gate-Dielektrika und Metallgate-Elektroden über den High-k-Gate-Dielektrika aufweisen. Die Bildung eines Ersatzgates involviert typischerweise, eine High-k-Gate-Dielektrikum-Schicht und Metallschichten über der High-k-Gate-Dielektrikum-Schicht abzuscheiden und dann chemisch-mechanisches Polieren (CMP) durchzuführen, um überschüssige Abschnitte der High-k-Gate-Dielektrikum-Schicht und der Metallschichten zu entfernen. Die restlichen Abschnitte der Metallschichten bilden die Metallgates
  • In herkömmlichen Bildungsverfahren der MOS-Bauelemente können die Schwellenspannungen der MOS-Bauelemente angepasst werden, indem ein Wärmetemperprozess durchgeführt wird, wenn Ammoniak zugeleitet wird, um die High-k-Dielektrikum-Schichten zu behandeln. Obwohl die Schwellenspannung geändert werden kann, war es schwer, die Schwellenspannungen auf angedachte Werte anzupassen und weitere Einstellung musste erzielt werden, indem unterschiedliche Austrittsarbeitsmetalle übernommen wurden und die Dicke der Austrittsarbeitsmetalle angepasst wurde.
  • Aus der DE 10 2013 204 614 A1 ist bekannt, dass für ein Gate-Dielektrikum eine erste High-k-Schicht über einer Oxidschicht gebildet wird, eine Metall-aufweisende Deckschicht enthaltend z.B. La oder Al auf der ersten High-k-Schicht gebildet wird, mit einem Temperprozess das La bzw. Al in die erste High-k-Schicht getrieben wird, die Deckschicht entfernt wird und dann eine zweite High-k-Schicht auf der ersten High-k-Schicht gebildet wird. Die US 2011/0127616 A1 offenbart ein Gate-Dielektrikum mit mehreren high-k-Materialschichten, die jeweils Dipolladungen aufweisen, die jeweils durch Diffusion von Metall-Elementen aus einer Deckschicht erzeugt werden, welche dann wieder entfernt wird. Die US 2014/0 124 872 A1 lehrt, unmittelbar auf einen Rest einer oberen von zwei high-k-Schichten eine LaO-Schicht aufzubringen und La-Atome aus dieser Schicht einzudiffundieren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1-6, 7A, 7B, 7C, 8A, 8B, 9A, 9B und 10-20 veranschaulichen die perspektivischen Ansichten und Querschnittansichten von Zwischenstufen in der Bildung von Finnenfeldeffekttransistoren (FinFETs) in Übereinstimmung mit manchen Ausführungsformen.
    • 21, 22 bis 23 veranschaulichen die Verteilungen von Dipoldotierstoffen in Übereinstimmung mit manchen Ausführungsformen.
    • 24 veranschaulicht einen Prozessablauf zum Bilden von FinFETs in Übereinstimmung mit manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der beanspruchten Erfindung oder ergänzend erläuternden Beispielen hierzu bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Zum Beispiel kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Element in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in denen zusätzliche Element zwischen dem ersten und dem zweiten Element gebildet sein können, sodass das erste und das zweite Element nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen), und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
  • Transistoren mit dipoligen High-k-Dielektrikum-Schichten und das Verfahren zum Eingliedern der Dipoldotierstoffe in die High-k-Dielektrikum-Schichten sind in Übereinstimmung mit verschiedenen Ausführungsformen bereitgestellt. Dipoldotierstoffe sind in die High-k-Dielektrikum-Schichten durch Wärmediffusion diffundiert. Die Schwellenspannungen der entsprechenden Transistoren sind angepasst. Die Magnitude der Einstellung hängt von dem Material von High-k-Dielektrikum-Schicht und der Position des Dotierstoffs ab. Dementsprechend sind mehr als eine High-k-Dielektrikum-Schicht gebildet, die unterschiedliche Dielektrizitätskonstanten-Werte (k-Werte) aufweisen können. Die Dipoldotierstoffe können selektiv in eine oder mehrere der High-k-Dielektrikum-Schichten dotiert werden, um unterschiedliche Schwellenspannungseinstellungsfähigkeit bereitzustellen. Darüber hinaus wird Bauelementarbeitsleistung durch Dotierung der Dipoldotierstoffe verbessert. Die Kapazitätsäquivalenzdicke (CET) der High-k-Dielektrikum-Schichten ist verringert. Die Zwischenstufen zum Bilden der Transistoren sind in Übereinstimmung mit manchen Ausführungsformen veranschaulicht. Manche Variationen mancher Ausführungsformen werden besprochen. Über die verschiedenen Ansichten und veranschaulichenden Ausführungsformen hinweg, werden ähnliche Referenznummern verwendet, um ähnliche Elemente auszuweisen. In Übereinstimmung mit manchen Ausführungsformen wird die Bildung von Finnenfeldeffekttransistoren (FinFETs) als ein Beispiel verwendet, um das Konzept der vorliegenden Offenbarung zu erklären. Andere Typen von Transistoren, wie planare Transistoren und Gate-All-Around-Transistoren (GAA-Transistoren) können auch das Konzept der vorliegenden Offenbarung annehmen.
  • 1-6, 7A, 7B, 7C, 8A, 8B, 9A, 9B und 10-20 veranschaulichen die Querschnittansichten und perspektivischen Ansichten von Zwischenstufen in der Bildung von Finnenfeldeffekttransistoren (FinFETs) in Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung. Die in diesen Figuren gezeigten Prozesse sind auch schematisch in dem in 24 gezeigten Prozessablauf 400 reflektiert.
  • In 1 ist Substrat 20 bereitgestellt. Das Substrat 20 kann ein Halbleitersubstrat sein, wie ein Massenhalbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen, das dotiert (z.B. mit einem p- oder n-Dotierstoff) oder undotiert sein kann. Das Halbleitersubstrat 20 kann ein Teil von Wafer 10 sein, wie ein Siliziumwafer. Im Allgemeinen ist ein SOI-Substrat eine Schicht eines Halbleitermaterials, das auf einer Isolatorschicht gebildet ist. Die Isolatorschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht ist auf einem Substrat bereitgestellt, typischerweise einem Siliziumsubstrat oder einem Glassubstrat. Andere Substrate, wie ein mehrschichtiges oder abgestuftes Substrat, können auch verwendet werden. In manchen Ausführungsformen kann das Halbleitermaterial von Halbleitersubstrat 20 Silizium; Germanium; einen Verbindungshalbleiter, enthaltend Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, enthaltend SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon enthalten.
  • Weiter in Bezug auf 1 ist Wannengebiet 22 in Substrat 20 gebildet. Der entsprechende Prozess ist als Prozess 402 im Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung ist ein Wannengebiet 22 ein n-Wannengebiet, das durch Implantieren einer n-Störstelle, die Phosphor, Arsen, Antimon oder dergleichen sein kann, in Substrat 20, gebildet ist. In Übereinstimmung mit anderen Ausführungsformen der vorliegenden Offenbarung ist Wannengebiet 22 ein p-Wannengebiet, das durch Implantieren einer p-Störstelle, die Bor, Indium oder dergleichen sein kann, in Substrat 20, gebildet ist. Das resultierende Wannengebiet 22 kann sich zu der Oberseitenoberfläche von Substrat 20 erstrecken. Die n- oder p-Störstellenkonzentration kann gleich oder niedriger als 1018 cm-3 sein, wie etwa in der Spanne zwischen etwa 1017 cm-3 und etwa 1018 cm-3.
  • In Bezug auf 2 sind Isolationsgebiete 24 gebildet, um sich von einer Oberseitenoberfläche des das Substrats 20 hinein in Substrat 20 zu erstrecken. Isolationsgebiete 24 sind hierin nachfolgend alternativ als Grabenisolationsgebiete (STI-Gebiete) bezeichnet. Der jeweilige Prozess ist als Prozess 404 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. Die Abschnitte von Substrat 20 zwischen benachbarten STI-Gebieten 24 sind als Halbleiterstreifen 26 bezeichnet. Um STI-Gebiete 24 zu bilden, werden Pad-Oxidschicht 28 und Hartmaskenschicht 30 auf Halbleitersubstrat 20 gebildet und dann strukturiert. Pad-Oxidschicht 28 kann ein aus Siliziumoxid gebildeter Dünnfilm sein. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung wird Pad-Oxidschicht 28 in einem Wärmeoxidationsprozess gebildet, wobei eine Oberseitenoberflächenschicht von Halbleitersubstrat 20 oxidiert wird. Pad-Oxidschicht 28 agiert als eine Kleberschicht zwischen Halbleitersubstrat 20 und Hartmaskenschicht 30. Pad-Oxidschicht 28 kann auch als eine Ätzstoppschicht zum Ätzen von Hartmaskenschicht 30 agieren. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung ist Hartmaskenschicht 30 aus Siliziumnitrid zum Beispiel unter Verwendung von chemischer Niederdruckgasphasenabscheidung (LPCVD) gebildet. In Übereinstimmung mit anderen Ausführungsformen der vorliegenden Offenbarung wird Hartmaskenschicht 30 durch Wärmenitrierung von Silizium oder plasmaverstärkte chemische Gasphasenabscheidung (PECVD) gebildet. Ein Fotolack (nicht gezeigt) wird auf Hartmaskenschicht 30 gebildet und dann strukturiert. Hartmaskenschicht 30 wird dann unter Verwendung des strukturierten Fotolacks als eine Ätzmaske strukturiert, um Hartmasken 30 wie in 2 gezeigt zu bilden.
  • Als nächstes wird die strukturierte Hartmaskenschicht 30 als eine Ätzmaske verwendet, um Pad-Oxidschicht 28 und Substrat 20 zu ätzen, gefolgt vom Füllen der resultierenden Gräben in Substrat 20 mit (einem) dielektrischen Material(ien). Ein Planarisierungsprozess, wie ein chemisch-mechanischer Polierprozess (CMP-Prozess) oder ein mechanischer Schleifprozess, wird durchgeführt, um überschüssige Abschnitte der dielektrischen Materialien zu entfernen und die restlichen Abschnitte des (der) dielektrischen Materials (Materialien) sind STI-Gebiete 24. STI-Gebiete 24 können ein Auskleidungsdielektrikum (nicht gezeigt) aufweisen, das ein Wärmeoxid sein kann, das durch eine Wärmeoxidation einer Oberflächenschicht von Substrat 20 gebildet ist. Das Auskleidungsdielektrikum kann auch eine abgeschiedene Siliziumoxidschicht, Siliziumnitridschicht oder dergleichen sein, die unter Verwendung von zum Beispiel Atomschichtabscheidung (ALD), Hochdichteplasmagasphasenabscheidung (HDPCVD) oder chemischer Gasphasenabscheidung (CVD) gebildet ist. STI-Gebiete 24 können auch ein dielektrisches Material über dem Auskleidungsoxid aufweisen, wobei das dielektrische Material unter Verwendung von fließbarer chemischer Gasphasenabscheidung (FVCD), Spin-On-Beschichtung oder dergleichen gebildet werden kann. Das dielektrische Material über dem Auskleidungsdielektrikum kann in Übereinstimmung mit manchen Ausführungsformen Siliziumoxid enthalten.
  • Die Oberseitenoberflächen von Hartmasken 30 und die Oberseitenoberflächen von STI-Gebieten 24 können im Wesentlichen eben miteinander sein. Halbleiterstreifen 26 sind zwischen benachbarten STI-Gebieten 24. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung sind Halbleiterstreifen 26 Teile des ursprünglichen Substrats 20 und daher ist das Material von Halbleiterstreifen 26 dasselbe wie das von Substrat 20. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung sind Halbleiterstreifen 26 Ersatzstreifen, die gebildet werden, indem die Abschnitte von Substrat 20 zwischen STI-Gebieten 24 geätzt werden, um Vertiefungen zu bilden, und eine Epitaxie durchgeführt wird, um ein anderes Halbleitermaterial in den Vertiefungen nachwachsen zu lassen. Dementsprechend sind Halbleiterstreifen 26 aus einem von dem von Substrat 20 unterschiedlichen Halbleitermaterial gebildet. In Übereinstimmung mit manchen Ausführungsformen sind Halbleiterstreifen 26 aus Siliziumgermanium, Siliziumkohlenstoff oder einem III-V-Verbindung-Halbleitermaterial gebildet.
  • In Bezug auf 3 werden STI-Gebiete 24 vertieft, sodass die Oberseitenabschnitte von Halbleiterstreifen 26 höher als die Oberseitenoberflächen 24A der restlichen Abschnitte von STI-Gebieten 24 vorragen, um vorragende Finnen 36 zu bilden. Der entsprechende Prozess ist als Prozess 406 in dem Prozessablauf 400, der in 24 gezeigt ist, veranschaulicht. Das Ätzen kann unter Verwendung eines Trockenätzprozesses durchgeführt werden, wobei das Gemisch von HF3 und NH3 zum Beispiel als das Ätzgas verwendet wird. Während des Ätzprozesses kann Plasma erzeugt werden. Argon kann auch enthalten sein. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung wird das Vertiefen von STI-Gebieten 24 unter Verwendung eines Nassätzprozesses durchgeführt. Die Ätzchemikalie kann zum Beispiel HF enthalten.
  • In zuvor veranschaulichten Ausführungsformen können die Finnen durch ein beliebiges geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnen unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert werden, umfassend Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse. Im Allgemeinen kombinieren Doppelstrukturierungs- und Mehrfachstrukturierungsprozesse Fotolithografie und selbstausgerichtete Prozesse, was erlaubt Strukturen zu erzeugen, die zum Beispiel kleinere Abstände aufweisen als ansonsten unter Verwendung eines einzelnen direkten Fotolithografieprozesses zu erhalten wären. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandhalter sind entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter, oder Stützdorne, werden verwendet, um die Finnen zu strukturieren.
  • In Bezug auf 4 werden Dummy-Gate-Stapel 38 gebildet, um sich an den Oberseitenoberflächen und den Seitenwänden von (vorragenden) Finnen 36 zu erstrecken. Der jeweilige Prozess ist als Prozess 408 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. Dummy-Gate-Stapel 38 können Dummy-Gate-Dielektrika 40 (in 7B und 7C gezeigt) und Dummy-Gate-Elektroden 42 über Dummy-Gate-Dielektrika 40 aufweisen. Dummy-Gate-Elektroden 42 können zum Beispiel unter Verwendung von Polysilizium oder amorphem Silizium gebildet werden und andere Materialien können auch verwendet werden. Jeder der Dummy-Gate-Stapel 38 kann auch eine (oder eine Vielzahl von) Hartmaskenschicht(en) 44 über Dummy-Gate-Elektroden 42 aufweisen. Hartmaskenschichten 44 können aus Siliziumnitrid, Siliziumoxid, Siliziumcarbonitrid oder Mehrfachschichten davon gebildet werden. Dummy-Gate-Stapel 38 können eine einzelne oder eine Vielzahl von vorragenden Finnen 36 und/oder STI-Gebieten 24 überqueren. Dummy-Gate-Stapel 38 weisen auch Längsrichtungen senkrecht zu den Längsrichtungen von vorragenden Finnen 36 auf.
  • Als nächstes werden Gate-Abstandhalter 46 an den Seitenwänden von Dummy-Gate-Stapeln 38 gebildet. Der jeweilige Prozess ist auch als Prozess 408 in dem Prozessablauf 400, wie in 24 gezeigt, gezeigt. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung sind Gate-Abstandhalter 46 aus (einem) dielektrischen Material(ien), wie Siliziumnitrid, Siliziumcarbonitrid oder dergleichen, gebildet und können eine Einzelschichtstruktur oder eine Mehrfachschichtstruktur, die eine Vielzahl von dielektrischen Schichten aufweist, aufweisen.
  • Die Abschnitte vorragender Finnen 36, die nicht von Dummy-Gate-Stapeln 38 und Gate-Abstandhaltern 46 abgedeckt sind, werden dann geätzt, was in der in 5 gezeigten Struktur resultiert. Der entsprechende Prozess ist als Prozess 410 in dem Prozessablauf 400, der in 24 gezeigt ist, veranschaulicht. Die Vertiefung kann anisotrop sein und daher sind die Abschnitte von Finnen 36, die direkt unter Dummy-Gate-Stapeln 38 liegen, und Gate-Abstandhalter 46 geschützt und werden nicht geätzt. Die Oberseitenoberflächen der vertieften Halbleiterstreifen 26 können niedriger als die Oberseitenoberflächen 24A von STI-Gebieten 24 in Übereinstimmung mit manchen Ausführungsformen sein. Vertiefungen 50 sind dementsprechend gebildet. Vertiefungen 50 weisen Abschnitte, die an den gegenüberliegenden Seiten von Dummy-Gate-Stapeln 38 liegen, und Abschnitte zwischen verbleibenden Abschnitten von vorragenden Finnen 36 auf.
  • Als nächstes werden epitaktische Gebiete (Source/Drain-Gebiete) 52 durch selektives Wachsen-lassen (durch Epitaxie) eines Halbleitermaterials in Vertiefungen 50 gebildet, was in der Struktur in 6 resultiert. Der jeweilige Prozess ist als Prozess 412 in dem Prozessablauf 400, der in 24 gezeigt ist, veranschaulicht. Abhängig davon, ob der resultierende FinFET ein p-FinFET oder n-FinFET ist, kann eine p- oder eine n-Störstelle in-situ mit dem Fortschritt der Epitaxie dotiert werden. Zum Beispiel, wenn der resultierende FinFET ein p-FinFET ist, kann Siliziumgermaniumbor (SiGeB), Siliziumbor (SiB) oder dergleichen wachsen gelassen werden. Umgekehrt, wenn der resultierende FinFET ein n-FinFET ist, kann Siliziumphosphor (SiP), Siliziumkohlenstoffphosphor (SiCP) oder dergleichen wachsen gelassen werden. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung weisen epitaktische Gebiete 52 III-V-Verbindung-Halbleiter auf, wie GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlAs, AlP, GaP, Kombinationen davon oder Mehrfachschichten davon. Nachdem Vertiefungen 50 mit epitaktischen Gebieten 52 gefüllt sind, verursacht das weitere epitaktische Wachstum von epitaktischen Gebieten 52 epitaktische Gebiete 52, sich horizontal auszuweiten, und Facetten können gebildet werden. Das weitere Wachstum epitaktischer Gebiete 52 kann auch benachbarte epitaktische Gebiete 52 veranlassen, zusammenzulaufen. Leerräume (Luftspalte) 53 können erzeugt werden.
  • Nach dem epitaktischen Prozess können epitaktische Gebiete 52 weiter mit einer p- oder einer n-Störstelle implantiert werden, um Source- und Drain-Gebiete zu bilden, die auch unter Verwendung von Bezugszeichen 52 markiert sind. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung wird der Implantationsprozess übersprungen, wenn epitaktische Gebiete 52 in-situ mit der p- oder n-Störstelle während der Epitaxie dotiert werden.
  • 7A veranschaulicht eine perspektivische Ansicht der Struktur nach der Bildung von Kontaktätzstoppschicht (CESL) 58 und Zwischenschichtdielektrikum (ILD) 60. Der entsprechende Prozess ist als Prozess 414 in dem Prozessablauf 400, der in 24 gezeigt ist, veranschaulicht. CESL 58 kann aus Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid oder dergleichen gebildet werden und kann unter Verwendung von CVD, ALD oder dergleichen gebildet werden. ILD 60 kann ein dielektrisches Material aufweisen, das unter Verwendung von zum Beispiel FCVD, Spin-On-Beschichtung, CVD oder einem anderen Abscheidungsverfahren gebildet ist. ILD 60 kann aus einem sauerstoffhaltigen dielektrischen Material gebildet sein, das ein siliziumoxidbasiertes Material ist, das unter Verwendung von Tetraethylorthosilikat (TEOS) als ein Vorprodukt, Phosphosilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphosilikatglas (BPSG) oder dergleichen gebildet ist. Ein Planarisierungsprozess wie ein CMP-Prozess oder ein mechanischer Schleifprozess kann durchgeführt werden, um die Oberseitenoberflächen von ILD 60, Dummy-Gate-Stapeln 38 und Gate-Abstandhaltern 46 miteinander zu ebnen.
  • 7B und 7C veranschaulichen die Querschnittansichten einer Zwischenstruktur in der Bildung eines ersten FinFET und eines zweiten FinFET auf demselben Substrat 20 (und in demselben Die und demselben Wafer). Die Querschnittansichten sowohl des ersten FinFET als auch des zweiten FinFET, die in 7B gezeigt sind, können der Querschnittansicht entsprechen, die von der vertikalen Ebene erhalten wird, die Line A-A in 7A beinhaltet. Die Querschnittansichten sowohl des ersten FinFET als auch des zweiten FinFET, die in 7C gezeigt sind können der Querschnittansicht entsprechen, die von der vertikalen Ebene erhalten wird, die Linie B-B in 7A beinhaltet. In Übereinstimmung mit manchen Ausführungsformen ist der erste FinFET ein Logikbauelement (manchmal als ein Kernbauelement bezeichnet) und ist in Bauelementgebiet 12-LG gebildet. Der zweite FinFET ist ein Input-Output-Bauelement (IO-Bauelement), das in Bauelementgebiet 12-IO gebildet ist.
  • Nachdem die in 7A, 7B und 7C gezeigte Struktur gebildet ist, werden Hartmaskenschichten 44 und Dummy-Gate-Elektroden 42 entfernt, wodurch Öffnungen 61 wie in 8A gezeigt gebildet werden. Der entsprechende Prozess ist als Prozess 416 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. Die Oberseitenoberflächen und die Seitenwände vorragender Finnen 36 in Bauelementgebiet 12-LG und 12-IO werden beide freigelegt. Als nächstes wird eine Ätzmaske wie ein Fotolack 62 in Bauelementgebiet 12-IO gebildet, um das Dummy-Gate-Dielektrikum 40 in Bauelementgebiet 12-IO zu schützen. 8B veranschaulicht die Struktur in einem anderen Querschnitt.
  • In einem nachfolgenden Prozess wird das Dummy-Gate-Dielektrikum 40 in Bauelementgebiet 12-LG zum Beispiel durch einen isotropen Ätzprozess entfernt, der ein Trockenätzprozess oder ein Nassätzprozess sein kann. Ätzmaske 62 (8B und 8C) wird dann entfernt. Die resultierende Struktur ist in 9A und 9B gezeigt. Der entsprechende Prozess ist als Prozess 418 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht.
  • 10, 11, 12, 13, 14, 15, 16, 17, 18, 19 bis 20 veranschaulichen die Bildung von Gate-Stapeln eines FinFET in Bauelementgebiet 100 und eines FinFET in Bauelementgebiet 200 und den Dipolfertigungsprozess in Übereinstimmung mit manchen Ausführungsformen. In Übereinstimmung mit manchen Ausführungsformen können sowohl Bauelementgebiet 100 als auch 200 aus einem Kernbauelementgebiet, einem IO-Bauelementgebiet, einem Speicherbauelementgebiet oder dergleichen in einer beliebigen Kombination ausgewählt sein. Zum Beispiel kann Bauelementgebiet 100 ein Kernbauelementgebiet sein (wie Gebiet 12-LG in 9A und 9B), während Bauelementgebiet 200 ein IO-Bauelementgebiet sein kann (wie Gebiet 12-IO in 9A und 9B). Bauelementgebiet 100 und 200 können beide Kernbauelementgebiete sein, beide IO-Gebiete sein, beide Speichergebiete sein oder dergleichen. Darüber hinaus können sowohl der erste FinFET als auch der zweite FinFET ein n-FinFET oder ein p-FinFET in beliebiger Kombination sein. Zum Beispiel können beide der FinFETs in Bauelementgebiet 100 und 200 n-FinFETs oder p-FinFETs in Übereinstimmung mit manchen Ausführungsformen sein. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung ist der FinFET in Bauelementgebiet 100 ein n-FinFET und der FinFET in Bauelementgebiet 200 ist ein p-FinFET. Alternativ ist der FinFET in Bauelement 100 ein p-FinFET und der FinFET in Bauelement 200 ist ein n-FinFET. In dem nachfolgenden veranschaulichten Beispiel wird angenommen, dass sowohl Bauelementgebiet 100 als auch 200 Logik-FinFETs sind und die entsprechenden Gate-Dielektrika 40 durch Grenzflächenschichten ersetzt sind. In Übereinstimmung mit alternativen Ausführungsformen ist eines oder sind beide des Bauelementgebiets 100 und 200 IO-Bauelementgebiete. Die Bildung von Ersatz-Gate-Stapeln für die IO-Bauelemente sind im Wesentlichen dieselben wie die in 10, 11, 12, 13, 14, 15, 16, 17, 18, 19 bis 20 gezeigten, außer dass Gate-Dielektrikum 40 nicht durch Grenzflächenschichten ersetzt ist.
  • Um die Elemente in Bauelementgebiet 100 von den Elementen in Bauelementgebiet 200 zu unterscheiden, können die Elemente in Bauelementgebiet 100 unter Verwendung der Bezugszeichen der entsprechenden Elemente in 7A plus die Zahl 100 dargestellt sein, und die Elemente in Bauelementgebiet 200 können unter Verwendung der Bezugszeichen der entsprechenden Elemente in 7A plus die Zahl 200 dargestellt sein. Zum Beispiel entsprechen die Source/Drain-Gebiete 152 und 252 in 10 Source/Drain-Gebiet 52 in 7A, und Gate-Abstandhalter 146 und 246 in 10 entsprechen den Gate-Abstandhaltern 46 in 7A.
  • In Bezug auf 10 sind Grenzflächenschichten (ILs) 164 und 264 gebildet. Der entsprechende Prozess ist als Prozess 420 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. ILs 164 und 264 sind auf den Oberseitenoberflächen und den Seitenwänden vorragender Finnen 136 und 236 gebildet, wobei 10 die Abschnitte von ILs 164 und 264 an den Oberseitenoberflächen vorragender Finnen 136 und 236 veranschaulicht. In Übereinstimmung mit alternativen Ausführungsformen, in denen ein Bauelementgebiet ein IO-Gebiet ist, verbleibt das ursprüngliche Gate-Dielektrikum 40 (9B) und die nachfolgend abgeschiedene High-k-Dielektrikum-Schicht wird über dem ursprünglichen Gate-Dielektrikum 40 gebildet. IL 164 und 264 können Oxidschichten wie Siliziumoxidschichten aufweisen, die durch einen Wärmeoxidationsprozess oder einen chemischen Oxidationsprozess gebildet werden, um die Oberflächenabschnitte vorragender Finnen 136 und 236 zu oxidieren. ILs 164 und 264 können auch durch einen Abscheidungsprozess gebildet werden. Der chemische Oxidationsprozess kann unter Verwendung einer chemischen Lösung (manchmal als Standardreinigung 1 Lösung (SC1 Lösung) bezeichnet) durchgeführt werden, die NH4OH, H2O2 und H2O enthält. Der chemische Oxidationsprozess kann auch unter Verwendung einer Schwefelperoxidgemischlösung (SPM-Lösung) durchgeführt werden, die die Lösung von Schwefelsäure und Wasserstoffperoxid ist. Alternativ kann der chemische Oxidationsprozess unter Verwendung einer chemischen Lösung durchgeführt werden, die in Wasser gelöstes Ozon (O3) enthält.
  • In Übereinstimmung mit alternativen Ausführungsformen sind ILs 164 und 264 durch Wärmeoxidation gebildet, die in Prozessgasen durchgeführt werden kann, wie N2O, O2, Das Gemisch von N2O und H2, das Gemisch von H2 und O2 oder dergleichen. Die Oxidationstemperatur kann in der Spanne zwischen etwa 500 °C und etwa 1.000 °C sein. In Übereinstimmung mit manchen Ausführungsformen weist Gate-Dielektrikum 40 des IO-Bauelements eine Dicke T1 (9B) größer als etwa 1,5 nm (etwa 15 Å) auf und kann in der Spanne zwischen etwa 1,5 nm und etwa 5 nm (zwischen etwa 15 Ä und etwa 50 Å) sein. Die Dicke T2 der Ersatz-ILs (wie die ILs 164 und 264 in 10) ist kleiner als Dicke T1. In Übereinstimmung mit manchen Ausführungsformen ist Dicke T2 in der Spanne zwischen etwa 0,5 nm und etwa 1,5 nm (zwischen etwa 5 Å und etwa 15 Å).
  • Als nächstes, in Bezug auf 11, werden erste High-k-Dielektrikum-Schichten 166 und 266 über den entsprechenden Ils 164 und 264 abgeschieden. Der entsprechende Prozess ist als Prozess 422 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. High-k-Dielektrikum-Schichten 166 und 266 können aus einem High-k-Dielektrikum-Material gebildet werden, wie Hafniumoxid (HfO2), Zirconiumoxid (ZrO2), Titanoxid (TiO2) oder dergleichen oder den Kombinationen davon, wie HfZrO, HfTiO oder dergleichen. Das High-k-Dielektrikum-Material kann rein (wie reines HfO2, reines ZrO2 oder reines TiO2) oder im Wesentlichen rein (zum Beispiel mit höherem Atomprozentsatz als etwa 90 oder 95 Prozent) sein. Die Dielektrizitätskonstante (k-Wert) des High-k-Dielektrikum-Materials ist höher als 3,9 und kann höher als etwa 7,0 sein. High-k-Dielektrikum-Schicht 166 und 266 liegen über und können in physischem Kontakt mit den jeweils darunter liegenden Ils 164 und 264 (oder Gate-Dielektrikum-Schichten 40) sein. High-k-Dielektrikum-Schichten 166 und 266 sind als konforme Schichten gebildet und erstrecken sich an den Seitenwänden vorragender Finnen 136 und 236 und den Oberseitenoberflächen und den Seitenwänden von Gate-Abstandhaltern 146 beziehungsweise 246. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung sind High-k-Dielektrikum-Schichten 166 und 266 unter Verwendung von ALD oder CVD gebildet. Die Abscheidungstemperatur kann in der Spanne zwischen etwa 200 °C und etwa 400 °C sein. Die Dicke T3 kann in der Spanne zwischen etwa 0,6 nm und etwa 2 nm (zwischen etwa 6 Å und etwa 20 Å) sein. Erste High-k-Dielektrikum-Schichten 166 und 266 können in einem gemeinsamen Prozess abgeschieden werden und werden daher aus demselben Material gebildet, oder können in unterschiedlichen Prozessen abgeschieden werden und können aus unterschiedlichen Materialien gebildet werden.
  • Weiter in Bezug auf 11 wird ein erster Dipolfilm in einem Abscheidungsprozess abgeschieden. Der entsprechende Prozess ist als Prozess 424 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. Der Dipolfilm weist Dipolfilm (Abschnitt) 168 in Bauelementgebiet 100 und Dipolfilm (Abschnitt) 268 in Bauelementgebiet 200 auf. Dipolfilm 168 und 268 sind durch einen konformen Abscheidungsprozess gebildet, wie ein ALD-Prozess oder ein CVD-Prozess, sodass die horizontale Dicke der horizontalen Abschnitte und die vertikale Dicke der vertikalen Abschnitte von Dipolfilm 168 und 268 im Wesentlichen gleich sind, wobei zum Beispiel die Variation der Dicke einen kleineren Unterschied als etwa 20 Prozent oder 10 Prozent aufweist. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung erstrecken sich Dipolfilm 168 und 268 in Öffnung 161 und 261 und weisen manche Abschnitte über ILD 60 auf.
  • Dipolfilme 168 und 268 enthalten einen Dipol-Technik-Dotierstoff (hierin nachfolgend als Dipoldotierstoff bezeichnet), wie Lanthan, Aluminium, Yttrium, Titan, Magnesium, Niobium, Gallium, Indium oder dergleichen. Diese Elemente, wenn in High-k-Dielektrikum-Schichten diffundiert, können die Zahl an Dipolen erhöhen und resultieren in der Änderung von Schwellenspannungen (Vts) der jeweiligen FinFETs. Der Effekt unterschiedlicher Dipoldotierstoffe auf p-Transistoren und n-Transistoren kann unterschiedlich sein. Zum Beispiel wird La-basierter Dipoldotierstoff in der Reduktion der Vt der n-Transistoren resultieren und wird die Vt von p-Transistoren erhöhen. Umgekehrt wird Al-basierter Dipoldotierstoff in der Erhöhung der Vt der n-Transistoren und die Reduktion der Vt von p-Transistoren resultieren. Jeder Dipoldotierstoff kann sowohl in einem n-Transistor als auch einem p-Transistor gleichzeitig bestehen und beliebige Kombinationen unterschiedlicher Dotierstoffe (wie zuvor erwähnt) können in einem n-FinFET oder einem p-Transistor oder sowohl in einem p-Transistor als auch einem n-Transistor gleichzeitig bestehen.
  • Die Dipolfilme 168 und 268 können Oxide und/oder Nitride des Dipoldotierstoffs sein. Zum Beispiel können die La-haltigen Dipolfilme 168 und 268 in der Form von Lanthanoxid (La2O3), Lanthannitrid (LaN) oder dergleichen oder Kombinationen davon sein. Die Al-haltigen Dipolfilme 168 und 268 können in der Form von Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN) oder dergleichen oder Kombinationen davon sein. Die Dicke T4 von Dipolfilm 168 und 268 können in der Spanne zwischen 0,03 nm und etwa 3 nm (zwischen etwa 0,3 Å und etwa 30 Å) sein. Es wird realisiert, dass die Dicke T4 von Dipolfilm 168 und 268 im Allgemeinen auf die Magnitude der angedachten Schwellenspannungseinstellung bezogen sind, wobei die Dicke T4 umso größer ist, desto größer die angedachte Schwellenspannungseinstellung ist.
  • In Bezug auf 12 wird Ätzmaske 70 gebildet und strukturiert. In Übereinstimmung mit manchen Ausführungsformen weist Ätzmaske 70 Antireflex-Grundbeschichtung (BARC) 70A und Fotolack 70B über BARC 70A auf. Eine Hartmaske (nicht gezeigt) kann auch unter BARC 70A liegend hinzugefügt werden, um den Ätzprozess zu unterstützen. Die Hartmaske kann aus einem Metalloxid, wie Titanoxid oder Bornitrid, einem Metallnitrid, wie einem Titannitrid, gebildet sein oder kann eine Metallnitridschicht über einer Metalloxidschicht aufweisen.
  • Als nächstes wird ein Ätzprozess durchgeführt, in dem Ätzmaske 70 verwendet wird, um Dipolfilm 168 zu entfernen. Der entsprechende Prozess ist als Prozess 426 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. Als ein Resultat wird High-k-Dielektrikum-Schicht 166 freigelegt. Die resultierende Struktur ist in 13 gezeigt. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung wird der Ätzprozess durch Nassätzen durchgeführt. Zum Beispiel, wenn Dipolfilm 168 als das La-basierte Material gebildet ist, kann eine saure Nassätzchemikalienlösung übernommen werden. Zum Beispiel kann die Nassätzchemikalie eine Säure wie HCl, H2SO, H2CO3, HF oder dergleichen enthalten und die Säure kann mit Wasserstoffperoxid (H2O2) und Wasser und/oder dergleichen gemischt sein. Wenn Dipolfilm 168 als das Al-basierte Material gebildet ist, kann eine alkalische Nassätzchemikalienlösung übernommen werden. Zum Beispiel kann die Nassätzchemikalie Ammoniak (NH3), Wasserstoffperoxid (H2O2) und Wasser und/oder dergleichen enthalten.
  • Ätzmaske 70 wird dann entfernt, was in der in 14 gezeigten Struktur resultiert, in der Dipolfilm 268 über High-k-Dielektrikum-Schicht 266 verbleibt, während kein Dipolfilm über High-k-Dielektrikum-Schicht 166 ist. Weiter in Bezug auf 14 wird Drive-In-Temperprozess 72 durchgeführt. Der entsprechende Prozess ist als Prozess 428 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. In Übereinstimmung mit manchen Ausführungsformen wird Temperprozess 72 durch Einweichtempern, schnelles Wärmespitzentempern oder dergleichen durchgeführt. Wenn das Einweichtempern übernommen wird, kann die Temperdauer in der Spanne zwischen etwa 5 Sekunden und etwa 5 Minuten sein. Die Tempertemperatur kann in der Spanne zwischen etwa 500 °C und etwa 950 °C sein. Der Temperprozess kann in einem Prozessgas durchgeführt werden, wie N2, H2, NH3 oder dem Gemisch davon. Wenn der schnelle Temperaturspitzentemperprozess übernommen wird, kann die Temperdauer in der Spanne zwischen etwa 0,5 Sekunden und etwa 3,5 Sekunden sein. Die Tempertemperatur kann in der Spanne zwischen etwa 700 °C und etwa 950 °C sein. Der Temperprozess kann auch in einem Prozessgas durchgeführt werden, wie N2, H2, NH3 oder dem Gemisch davon. Das Tempern resultiert darin, dass der Dipoldotierstoff in High-k-Dielektrikum-Schicht 266 getrieben wird. Über die Beschreibung hinweg wird die High-k-Dielektrikum-Schicht 266, die mit dem Dipoldotierstoff dotiert ist, als (dipoldotierstoffhaltige) High-k-Dielektrikum-Schicht 266' bezeichnet. Aufgrund der Beschaffenheit von Diffusion ist die höchste Konzentration des Dipoldotierstoffs bei der Grenzfläche zwischen Schicht 266' und 268 und die Dotierstoffkonzentration verringert sich schrittweise in den Richtungen der Pfeile 73. In Übereinstimmung mit manchen Ausführungsformen ist die Dosierung des Dipoldotierstoffs in High-k-Dielektrikum-Schicht und der unterliegenden Schichten in der Spanne zwischen etwa 0 Atom/cm2 und etwa 1E17 Atome/cm2.
  • Nach dem Drive-In-Temperprozess 72 wird Dipolfilm 268 in einem Ätzprozess entfernt. Der entsprechende Prozess ist als Prozess 430 in dem Prozessablauf 400, der in 24 gezeigt ist, veranschaulicht. Der Ätzprozess kann aus derselben Gruppe von Kandidatenprozessen ausgewählt werden und dieselbe Gruppe von Ätzchemikalien verwenden, wie der in 12 gezeigte Ätzprozess. Die Details werden hier deswegen nicht wiederholt. Die resultierende Struktur ist in 15 gezeigt.
  • In Übereinstimmung mit Ausführungsformen der Erfindung und/oder in einem anderen Bauelementgebiet gemäß der beanspruchten Erfindung wird der Prozess zum Entfernen von Dipolfilm 168 vor dem Drive-In-Temperprozess 72 ausgelassen. Dementsprechend wird auch der Dipoldotierstoff in Dipolfilm 168 in High-k-Dielektrikum 166 diffundiert. In Übereinstimmung mit diesen Ausführungsformen werden sowohl High-k-Dielektrikum-Schicht 166 als auch 266 mit Dipoldotierstoffen dotiert.
  • 16, 17, 18, 19 bis 20 veranschaulichen die Abscheidung einer zweiten High-k-Dielektrikum-Schicht und einen zweiten Drive-In-Temperprozess in Übereinstimmung mit manchen Ausführungsformen. Es wird begrüßt, dass manche der Materialien und die Prozessdetails dieselben wie die vorangehenden Prozesse sein können, die in 11, 12, 13, 14 bis 15 gezeigt sind. Diese Details werden nicht wiederholt und können in Bezug auf die Beschreibung der vorangehenden Prozesse gefunden werden.
  • In Bezug auf 16 werden High-k-Dielektrikum-Schicht 174 und 274 abgeschieden. Der jeweilige Prozess ist als Prozess 432 in dem Prozessablauf 400, der in 24 gezeigt ist, veranschaulicht. Das Material von High-k-Dielektrikum-Schicht 174 und 274 kann aus derselben Gruppe von Kandidatenmaterialien zum Bilden von High-k-Dielektrikum-Schicht 166 und 266 (11) ausgewählt werden und kann HfO2, ZrO2, TiO2 oder dergleichen oder die Kombinationen davon, wie HfZrO, HfTiO oder dergleichen, enthalten. High-k-Dielektrikum-Schicht 174 und 274 liegen über und sind können in Kontakt sein mit der jeweiligen darunter liegenden High-k-Dielektrikum-Schicht 166 und 266. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung werden High-k-Dielektrikum-Schicht 174 und 274 unter Verwendung von ALD oder CVD gebildet. Die Abscheidungstemperatur kann in derselben Spanne zwischen etwa 200 °C und etwa 400 °C sein. Die Dicke T5 kann gleich oder kleiner als die Dicke der darunter liegenden High-k-Dielektrikum-Schicht 166 und 266' sein. Zum Beispiel kann Dicke T5 in der Spanne zwischen etwa 0,1 nm und etwa 2 nm (zwischen etwa 1 Å und etwa 20 Å) sein.
  • In Übereinstimmung mit manchen Ausführungsformen sind High-k-Dielektrikum-Schicht 174 und 274 aus einem Material gebildet, das einen niedrigeren k-Wert als den k-Wert von High-k-Dielektrikum-Schicht 166 aufweist. Zum Beispiel können High-k-Dielektrikum-Schicht 174 und 274 aus HfO2 gebildet werden, während High-k-Dielektrikum-Schicht 166 und 266 aus ZrO2 oder TiO2 gebildet werden können. In Übereinstimmung mit alternativen Ausführungsformen weisen High-k-Dielektrikum-Schicht 174 und 274 einen selben k-Wert auf und sind aus einem selben Material gebildet wie High-k-Dielektrikum-Schicht 166 und 266. In Übereinstimmung mit noch alternativen Ausführungsformen weisen High-k-Dielektrikum-Schicht 164 und 274 einen größeren k-Wert als High-k-Dielektrikum-Schicht 166 und 266 auf. Zum Beispiel können High-k-Dielektrikum-Schicht 174 und 274 aus ZrO2 oder TiO2 gebildet werden, während High-k-Dielektrikum-Schicht 166 und 266 aus HfO2 gebildet werden können.
  • Weiter in Bezug auf 16 werden Dipolfilme 176 und 276 durch einen konformen Abscheidungsprozess gebildet, wie einen LAD-Prozess oder einen CVD-Prozess. Der entsprechende Prozess ist als Prozess 434 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. Dipolfilm 176 und 276 enthalten einen Dipoldotierstoff, wie Lanthan (wie La2O3 oder LaN), Aluminium (wie Al2O3 oder AlN) oder dergleichen. Die Dicke T6 von Dipolfilm 176 und 276 kann in der Spanne zwischen etwa 0,03 nm und etwa 3 nm (zwischen etwa 0,3 Å und etwa 30 Å) sein.
  • 16 veranschaulicht weiter die Bildung von Ätzmaske 78, die eine ähnliche Struktur wie die von Ätzmaske 70 aufweisen kann. Die Details werden hier deshalb nicht wiederholt. In einem nachfolgenden Prozess wird ein Ätzprozess durchgeführt, um Dipolfilm 276 zu entfernen und damit wird High-k-Dielektrikum-Schicht 274 freigelegt, wie in 17 gezeigt. Der entsprechende Prozess ist als Prozess 436 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. Der Ätzprozess kann derselbe wie der in 12 und 13 gezeigte sein. Ätzmaske 78 (in 16 gezeigt) wird dann entfernt, was Dipolfilm 176 freilegt.
  • Weiter in Bezug auf 17 wird Drive-In-Ausglühprozess 80 durchgeführt. Der entsprechende Prozess wird als Prozess 438 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. der Drive-In-Temperprozess 80 ist ähnlich dem Drive-In-Temperprozess 72 in 14 und die Details werden hier daher nicht wiederholt. Der Dipoldotierstoff in Dipolfilm 176 wird in High-k-Dielektrikum-Schicht 174 und möglicherweise High-k-Dielektrikum-Schicht 166 mit einer niedrigeren Dotierungskonzentration als in High-k-Dielektrikum-Schicht 174 dotiert. In nachfolgenden Absätzen wird die High-k-Dielektrikum-Schicht 174, die den Dipoldotierstoff eingliedert, als (dipoldotierstoffhaltige) High-k-Dielektrikum-Schicht 174' bezeichnet.
  • Nach dem Drive-In-Temperprozess wird Dipolfilm 176 in einem Ätzprozess entfernt. Der entsprechende Prozess ist als Prozess 440 in dem Prozessablauf 400, wie in 24 gezeigt, veranschaulicht. Der Ätzprozess kann aus derselben Gruppe von Kandidatenprozessen ausgewählt werden und dieselbe Gruppe von Kandidatenätzchemikalien verwenden, wie der in 12 gezeigte Ätzprozess. Die Details werden hier daher nicht wiederholt. Die resultierende Struktur ist in 18 gezeigt.
  • In Übereinstimmung mit alternativen Ausführungsformen und/oder in einem anderen Bauelementgebiet wird der Prozess zum Entfernen von Dipolfilm 276 vor Drive-In-Temperprozess 80 ausgelassen. Dementsprechend wird der Dipoldotierstoff in Dipolfilm 276 auch in High-k-Dielektrikum-Schicht 274 diffundiert. In Übereinstimmung mit diesen Ausführungsformen werden sowohl High-k-Dielektrikum-Schicht 174 als auch 274 mit Dipoldotierstoffen dotiert.
  • Wie zuvor erwähnt, können der k-Wert der unteren High-k-Dielektrikum-Schicht 166/266 kleiner als, gleich, oder größer als der k-Wert der oberen High-k-Dielektrikum-Schicht 174/274 sein. Darüber hinaus kann Dipoldotierstoffdotierung an der unteren High-k-Dielektrikum-Schicht (wie 266) oder oberen High-k-Dielektrikum-Schicht (wie 174) durchgeführt werden. Dotierung von unterer High-k-Dielektrikum-Schicht weist einen anderen Effekt beim Einstellen von Vt auf als Dotierung einer oberen High-k-Dielektrikum-Schicht. Zum Beispiel kann Dotierung einer unteren High-k-Dielektrikum-Schicht Vt mehr ändern als Dotierung einer oberen High-k-Dielektrikum-Schicht. Zusätzlich hat Dotierung einer High-k-Dielektrikum-Schicht mit einem niedrigeren k-Wert einen anderen Effekt bei Einstellen von Vt als Dotierung einer High-k-Dielektrikum-Schicht mit einem höheren k-Wert. Zum Beispiel kann Dotierung einer unteren High-k-Dielektrikum-Schicht, die einen höheren k-Wert aufweist, Vt mehr ändern als Dotierung einer High-k-Dielektrikum-Schicht, die einen niedrigeren k-Wert aufweist. Deshalb werden, indem ausgewählt wird, ob die obere High-k-Dielektrikum-Schicht einen höheren, gleichen oder niedrigeren k-Wert (mit drei Möglichkeiten) als die untere High-k-Dielektrikum-Schicht aufweist, und ausgewählt wird, ob die obere High-k-Dielektrikum-Schicht, die untere High-k-Dielektrikum-Schicht oder beide (mit drei Möglichkeiten) dotiert wird, 9 (3x3) potenzielle Vt-Einstellungsstufen erzielt. In Übereinstimmung mit manchen Ausführungsformen werden auf einem selben Chip die FinFETs mit diesen unterschiedlichen Vt-Einstellungsstufen entsprechend der Designanforderung gebildet. Zusätzlich, da unterschiedliche Dipoldotierstoffe, wie La und Al, auch voneinander unterschiedliche Vt-Einstellungsfähigkeit aufweisen, werden die Vt-Einstellungsstufen weiter vervielfacht, indem unterschiedliche Dipoldotierstoffe für unterschiedliche FinFETs übernommen werden.
  • 19 veranschaulicht die Bildung von Gate-Elektrode 186 und 286, die gestapelte Schichten 182 und 282 beziehungsweise mögliche Metallfüllungsgebiete 184 und 284 aufweist. Der entsprechende Prozess ist als Prozess 442 in dem Prozessablauf 400, der in 24 gezeigt ist, veranschaulicht. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung weist jede der gestapelten Schichten 182 und 282 eine Kleberschicht (auch als Barriereschicht bekannt, nicht gezeigt) auf, die aus TiN, TiSiN oder dergleichen gebildet werden kann. Die gestapelten Schichten 182 und 282 weisen auch Arbeitsaustrittsschichten auf, die TiN-Schicht, TaN und/oder eine Al-basierte Schicht (aus zum Beispiel TiAlN, TiAlC, TaAlN oder TaAlC gebildet) enthalten kann, abhängig davon, ob die jeweiligen FinFETs p-FinFETs oder n-FinFETs sind. Eine Sperrschicht (nicht gezeigt) und ein Füllmetall, die durch Schicht 184 und 284 dargestellt sind, werden dann abgeschieden, falls Schicht 182 und 282 Gräben nicht vollständig aufgefüllt haben. Ansonsten werden Schicht 184 und 284 nicht benötigt. Ein Planarisierungsprozess, wie ein CMP-Prozess oder ein mechanischer Schleifprozess, wird dann durchgeführt, der Gate-Elektrode 186 und 286 bildet. Ersatz-Gate-Stapel 188 und 288, die die entsprechende Gate-Elektrode 186 und 286 und die entsprechenden Gate-Dielektrika 164/166/174' und 264/266'/274 aufweisen, werden auch gebildet. FinFET 190 und 290 werden daher gebildet.
  • In Bezug auf 20 werden Gate-Stapel 188 und 288 vertieft und mit einem dielektrischen Material (wie SiN) gefüllt, um Hartmaske 192 und 292 zu bilden. Ätzstoppschicht 93 wird über Hartmaske 192 und 292 und ILD 60 gebildet. Ätzstoppschicht 93 wird aus einem dielektrischen Material gebildet, das Siliziumcarbid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten kann. ILD 94 wird über Ätzstoppschicht 78 gebildet und Gate-Kontaktstecker 195 und 295 werden gebildet.
  • 21 veranschaulicht die Verteilung von Dipoldotierstoffen in manchen Abschnitten der Gate-Stapel, die in 20 gezeigt sind. Eine vergrößerte Ansicht von Gebiet 502 in Gate-Stapel 188 (20) und eine vergrößerte Ansicht von Gebiet 504 (20) in Gate-Stapel 288 sind in 21 gezeigt. Die schematischen Dotierstoffkonzentrationen sind auf der linken Seite der entsprechenden vergrößerten Ansichten von Gebiet 502 und 504 gezeigt. In Gebiet 502, vor der Bildung von gestapelten Metallschichten 182, tritt die Spitzenkonzentration von Dipolkonzentration bei der Oberseitenoberfläche der High-k-Dielektrikum-Schicht 174' auf. In nachfolgenden Wärmeprozessen diffundiert der Dipoldotierstoff nach oben und unten und resultiert daher in dem Dotierstoffprofil, wie in 21 gezeigt, in dem das Spitzendipolkonzentrationsprofil 506 bei (oder knapp unter) der Oberseitenoberfläche von High-k-Dielektrikum-Schicht 174' ist. Die Dipoldotierstoffkonzentration nimmt in Aufwärts- und Abwärtsrichtung schrittweise ab. In Gebiet 504 ist das Spitzendipoldotierstoffkonzentrationsprofil 508 bei (oder knapp unter) der Oberseitenoberfläche von High-k-Dielektrikum-Schicht 266' und nimmt in Aufwärts- und Abwärtsrichtung schrittweise ab.
  • 22 veranschaulicht die Dotierstoffkonzentration gemäß einem der Ausführungsbeispiel der beanspruchten Erfindung, angenommen, dass wenn der Drive-In-Temperprozess 72 wie in 14 durchgeführt wird, der Dotierstofffilm 168 (12) nicht entfernt wird. Dementsprechend werden in Gebiet 502 High-k-Dielektrikum-Schichten 166 auch mit Dipoldotierstoff diffundiert, und daher werden die High-k-Dielektrikum-Schichten 166' gebildet. Die resultierenden Dipoldotierstoffkonzentrationsprofile 510 und 512 sind schematisch veranschaulicht, wobei Dipoldotierstoffkonzentrationsprofil 510 den Dotierstoff von Dipolfilm 168 darstellt, der die Spitze bei (oder knapp unter) der Oberseitenoberfläche von High-k-Dielektrikum-Schicht 166' aufweist. Dipoldotierstoffkonzentrationsprofil 512 stellt den Dotierstoff von Dipolfilm 176 dar, der die Spitze bei (oder knapp unter) der Oberseitenoberfläche von High-k-Dielektrikum-Schichten 174' aufweist. Die Gesamtdipoldotierstoffkonzentration ist daher die Summe von Dipoldotierstoffkonzentrationsprofil 510 und 512. Zum Beispiel kann eines vom Dotierstoffprofil 510 aus La sein, während das andere Al sein kann. Obwohl La und Al entgegengesetzte Effekte aufweisen (wobei einer Vt erhöht und der andere Vt reduziert), resultiert die Kombination in einer zusätzlichen Vt-Stufe.
  • 23 veranschaulicht eine Beispielausführungsform, in der jede von High-k-Dielektrikum-Schicht 166 und 174 durch eine Vielzahl von Abscheidungsprozessen gebildet wird, um eine Vielzahl von Teilschichten zu bilden. Eine Vielzahl von Dipolfilmabscheidungsprozessen, Drive-In-Temperprozessen und Dotierstofffilmentfernprozessen werden zwischen der Vielzahl von Abscheidungsprozessen für jede Teilschicht der High-k-Dielektrikum-Schicht 166 und 174 eingesetzt. In Übereinstimmung mit diesen Ausführungsformen werden die Teilschichten der High-k-Dielektrikum-Schicht 166 aus demselben High-k-Dielektrikum-Material gebildet und weisen denselben k-Wert auf. Die ersten Dipoldotierstoffe der Teilschichten von High-k-Dielektrikum-Schicht 166 sind auch dieselben. Ähnlich werden die Teilschichten von High-k-Dielektrikum-Schicht 174 aus demselben High-k-Dielektrikum-Material gebildet und weisen denselben k-Wert auf. Die zweiten Dipoldotierstoffe der Teilschichten von High-k-Dielektrikum-Schicht 174 sind auch dieselben. Das Profil der ersten Dipoldotierstoffe ist als 514 gezeigt und das Profil der zweiten Dipoldotierstoffe ist als 516 gezeigt. Die abwechselnden Abscheidungs- und Drive-In-Temperprozesse können in einer einheitlicheren Dipoldotierstoffverteilung resultieren.
  • Es versteht sich, dass die zuvor erwähnten Ausführungsformen, umfassend 21, 22 und 23, in demselben Chip und auf demselben Halbleitersubstrat 20 koexistieren können. Darüber hinaus können mehr (wie 1, 2 oder 3) High-k-Dielektrikum-Schichten über den in 20 gezeigten Dielektrikum-Schichten gebildet werden, wobei jede der High-k-Dielektrikum-Schichten durch eine entsprechende nachfolgende Dipoldotierstoffabscheidung und einen Drive-In-Temperprozess dotiert oder nicht dotiert sein kann. Dies erzeugt mehr Einstellungsstufen von Vt für unterschiedliche FinFETs auf demselben Chip.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen manche vorteilhafte Merkmale auf. Indem mehrere High-k-Dielektrikum-Schichten gebildet werden, die dieselben k-Werte oder unterschiedliche k-Werte aufweisen, und weiter indem Dotierungsdipoldotierstoffe für bestimmte der High-k-Dielektrikum-Schichten ausgewählt werden, können mehrere Stufen von Vt-Einstellung für unterschiedliche Schaltungsanforderungen erzielt werden. Durch die Dotierung von Dipolen werden die CET-Werte der Transistoren verbessert und die CET-Skalierungsmöglichkeit wird verbessert.
  • Die Erfindung wird durch den Hauptanspruch und die nebengeordneten Patentansprüche definiert. Weitere Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche wiedergegeben.

Claims (20)

  1. Verfahren, umfassend: Bilden einer ersten Oxidschicht (164) auf einem ersten Halbleitergebiet (100); Abscheiden einer ersten High-k-Dielektrikum-Schicht (166) über der ersten Oxidschicht (164), wobei die erste High-k-Dielektrikum-Schicht (166) aus einem ersten High-k-Dielektrikum-Material gebildet ist; Abscheiden eines ersten Dipolfilms (168) über und in Kontakt mit der ersten High-k-Dielektrikum-Schicht (166); Durchführen eines ersten Temperprozesses (72), um einen ersten Dipoldotierstoff in dem ersten Dipolfilm (168) in die erste High-k-Dielektrikum-Schicht (166) zu treiben; Entfernen des ersten Dipolfilms (168); Abscheiden einer zweiten High-k-Dielektrikum-Schicht (174) über der ersten High-k-Dielektrikum-Schicht (166), wobei die zweite High-k-Dielektrikum-Schicht aus einem zweiten High-k-Dielektrikum-Material gebildet ist, das sich von dem ersten High-k-Dielektrikum-Material unterscheidet; Abscheiden eines zweiten Dipolfilms (176) über und in Kontakt mit der zweiten High-k-Dielektrikum-Schicht (174); Durchführen eines zweiten Temperprozesses (80), um einen zweiten Dipoldotierstoff in dem zweiten Dipolfilm (176) in die zweite High-k-Dielektrikum-Schicht (174) zu treiben; Entfernen des zweiten Dipolfilms (176); und Bilden einer ersten Gate-Elektrode (186) über der zweiten High-k-Dielektrikum-Schicht (174), wobei der erste Dipoldotierstoff eine erste Spitzenkonzentration bei einer ersten Oberseitenoberfläche der ersten High-k-Dielektrikum-Schicht (166) in einem Bereich unter der Gate-Elektrode (186) aufweist und wobei der zweite Dipoldotierstoff eine zweite Spitzenkonzentration bei der zweiten Oberseitenoberfläche in einem Bereich unter der Gate-Elektrode (186) aufweist, wobei einer des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs ein Lanthan-basierter erläuternden ist und der andere des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs ein Aluminium-basierter Dipoldotierstoff ist und sowohl der erste Dipoldotierstoff als auch der zweite Dipoldotierstoff in sowohl die erste High-k-Dielektrikum-Schicht (166) als auch die zweite High-k-Dielektrikum-Schicht (174) diffundiert sind.
  2. Verfahren nach Anspruch 1, wobei eine Dicke (T3) der ersten High-k-Dielektrikum-Schicht (166) zwischen 0,6 nm und 2 nm beträgt.
  3. Verfahren nach Anspruch 1, wobei eine Dicke (T5) der zweiten High-k-Dielektrikum-Schicht (174) zwischen 0,1 nm und 2 nm beträgt.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei die zweite High-k-Dielektrikum-Schicht (174) einen höheren k-Wert als die erste High-k-Dielektrikum-Schicht (166) aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die zweite High-k-Dielektrikum-Schicht (174) einen niedrigeren k-Wert als die erste High-k-Dielektrikum-Schicht (166) aufweist.
  6. Verfahren nach einem der vorangehenden Ansprüche, weiter umfassend: Bilden einer zweiten Oxidschicht (264) auf einem zweiten Halbleitergebiet (200), wobei sowohl die erste High-k-Dielektrikum-Schicht (166, 266) als auch die zweite High-k-Dielektrikum-Schicht (174, 274) sich weiter auf der zweiten Oxidschicht (266) erstrecken, wobei beim Abscheiden des zweiten Dipolfilms (276) der zweite Dipolfilm über und in Kontakt mit der zweiten High-k-Dielektrikum-Schicht (274) abgeschieden wird, wobei der zweite Dipolfilm (276) das zweite Halbleitergebiet (200) überlappt, wobei beim Durchführen des zweiten Temperprozesses (80) der zweite Dipoldotierstoff in dem zweiten Dipolfilm (276) in die zweite Schicht (274) getrieben wird; und Bilden einer zweiten Gate-Elektrode (286) über der zweiten High-k-Dielektrikum-Schicht (276), wobei die zweite Gate-Elektrode (286) das zweite Halbleitergebiet (200) überlappt.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei eine Dicke (T2) der ersten Oxidschicht (164) zwischen 0,5 nm und 1,5 nm beträgt.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei der erste Dipolfilm (168) ein Material enthält, das aus Lanthanoxid, Lanthannitrid, Aluminiumoxid, Aluminiumnitrid oder Kombinationen davon ausgewählt ist.
  9. Vorrichtung, aufweisend: eine erste Oxidschicht (164) auf einem ersten Halbleitergebiet (100); eine erste High-k-Dielektrikum-Schicht (166), die ein erstes High-k-Dielektrikum-Material enthält; eine zweite High-k-Dielektrikum-Schicht (174), die ein zweites High-k-Dielektrikum-Material enthält, das sich von dem ersten High-k-Dielektrikum-Material unterscheidet, wobei die zweite High-k-Dielektrikum-Schicht (174) über der ersten High-k-Dielektrikum-Schicht (166) liegt und in Kontakt mit dieser ist; einen ersten Dipoldotierstoff in der ersten High-k-Dielektrikum-Schicht (174) und der zweiten High-k-Dielektrikum-Schicht (176), wobei eine erste Spitzenkonzentration des ersten Dipoldotierstoffs bei einer ersten Oberseitenoberfläche der ersten High-k-Dielektrikum-Schicht (166) oder einer zweiten Oberseitenoberfläche der zweiten High-k-Dielektrikum-Schicht (174) ist; eine Gate-Elektrode (186) über der zweiten High-k-Dielektrikum-Schicht (174); und ein Source/Drain-Gebiet (52) an einer Seite der Gate-Elektrode (186), wobei die erste Spitzenkonzentration des ersten Dipoldotierstoffs bei der ersten Oberseitenoberfläche in einem Bereich unter der Gate-Elektrode (186) ist und die Vorrichtung weiter einen zweiten Dipoldotierstoff enthält, der sich von dem ersten Dipoldotierstoff unterscheidet, wobei der zweite Dipoldotierstoff eine zweite Spitzenkonzentration bei der zweiten Oberseitenoberfläche in einem Bereich unter der Gate-Elektrode (186) aufweist, wobei einer des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs ein Lanthan-basierter Dipoldotierstoff ist und der andere des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs ein Aluminium-basierter Dipoldotierstoff ist und sowohl der erste Dipoldotierstoff als auch der zweite Dipoldotierstoff in sowohl die erste High-k-Dielektrikum-Schicht (166) als auch die zweite High-k-Dielektrikum-Schicht (174) diffundiert sind.
  10. Vorrichtung nach Anspruch 9, wobei der erste Dipoldotierstoff Lanthan enthält.
  11. Vorrichtung nach Anspruch 9 oder 10, wobei der erste Dipoldotierstoff Aluminium enthält.
  12. Vorrichtung nach einem der Ansprüche 9 bis 11, wobei die zweite High-k-Dielektrikum-Schicht (174) einen höheren k-Wert als die erste High-k-Dielektrikum-Schicht (166) aufweist.
  13. Vorrichtung nach einem der Ansprüche 9 bis 12, wobei der eine des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Lanthan ist und der andere des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Aluminium ist.
  14. Vorrichtung nach einem der Ansprüche 9 bis 11, wobei die zweite High-k-Dielektrikum-Schicht (174) einen niedrigeren k-Wert als die erste High-k-Dielektrikum-Schicht (166) aufweist.
  15. Vorrichtung, aufweisend: einen ersten Transistor, aufweisend: einen ersten Abschnitt einer ersten High-k-Dielektrikum-Schicht (166); einen ersten Abschnitt einer zweiten High-k-Dielektrikum-Schicht (174), wobei die zweite High-k-Dielektrikum-Schicht (174) über der ersten High-k-Dielektrikum-Schicht (166) ist und wobei die erste High-k-Dielektrikum-Schicht (166) und die zweite High-k-Dielektrikum-Schicht unterschiedliche k-Werte aufweisen; einen ersten Dipoldotierstoff, der eine erste Spitzenkonzentration bei einer Grenzfläche zwischen dem ersten Abschnitt der ersten High-k-Dielektrikum-Schicht (166) und dem ersten Abschnitt der zweiten High-k-Dielektrikum-Schicht (174) aufweist; einen zweiten Dipoldotierstoff, der eine Spitzenkonzentration bei einer Oberseitenoberfläche des ersten Abschnitts der zweiten High-k-Dielektrikum-Schicht (174) aufweist, wobei einer des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs ein Lanthan-basierter Dipoldotierstoff ist und der andere des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Aluminium-basierter Dipoldotierstoff ist und sowohl der erste Dipoldotierstoff als auch der zweite Dipoldotierstoff in sowohl die erste High-k-Dielektrikum-Schicht (166) als auch die zweite High-k-Dielektrikum-Schicht (174) diffundiert sind; und einen zweiten Transistor, aufweisend: einen zweiten Abschnitt der ersten High-k-Dielektrikum-Schicht (266); einen zweiten Abschnitt der zweiten High-k-Dielektrikum-Schicht (274); und den ersten Dipoldotierstoff, der eine zweite Spitzenkonzentration bei einer Oberseitenoberfläche des zweiten Abschnitts der ersten High-k-Dielektrikum-Schicht (266) aufweist.
  16. Vorrichtung nach Anspruch 15, wobei die zweite High-k-Dielektrikum-Schicht (174) einen höheren k-Wert als die erste High-k-Dielektrikum-Schicht (166) aufweist.
  17. Vorrichtung nach Anspruch 15, wobei die zweite High-k-Dielektrikum-Schicht (174) einen niedrigeren k-Wert als die erste High-k-Dielektrikum-Schicht (166) aufweist.
  18. Vorrichtung nach einem der Ansprüche 15 bis 17, wobei der erste Dipoldotierstoff und der zweite Dipoldotierstoff aus Lanthan und Aluminium ausgewählt sind.
  19. Vorrichtung nach einem der Ansprüche 15 bis 17, wobei der eine des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Lanthan ist und der andere des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Aluminium ist.
  20. Vorrichtung nach einem der Ansprüche 15 bis 19, wobei der erste Transistor und der zweite Transistor von einem selben Leitfähigkeitstyp sind.
DE102020130401.3A 2020-05-28 2020-11-18 Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben Active DE102020130401B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063031099P 2020-05-28 2020-05-28
US63/031,099 2020-05-28
US17/094,241 2020-11-10
US17/094,241 US11784052B2 (en) 2020-05-28 2020-11-10 Dipole-engineered high-k gate dielectric and method forming same

Publications (2)

Publication Number Publication Date
DE102020130401A1 DE102020130401A1 (de) 2021-12-02
DE102020130401B4 true DE102020130401B4 (de) 2026-01-22

Family

ID=77180716

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020130401.3A Active DE102020130401B4 (de) 2020-05-28 2020-11-18 Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben

Country Status (5)

Country Link
US (3) US12020941B2 (de)
KR (1) KR102575947B1 (de)
CN (1) CN113257898B (de)
DE (1) DE102020130401B4 (de)
TW (1) TWI777390B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230352546A1 (en) * 2022-04-29 2023-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having improved gate stacks and methods of fabrication thereof
US12426309B2 (en) * 2022-05-24 2025-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US20240014256A1 (en) * 2022-07-08 2024-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Threshold voltage modulation by gate height variation
CN115799256A (zh) * 2022-12-05 2023-03-14 中国科学院微电子研究所 半导体器件及其制备方法
US20240355899A1 (en) * 2023-04-21 2024-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure with oxygen barrier and methods for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110127616A1 (en) * 2009-11-30 2011-06-02 Jan Hoentschel Work function adjustment in high-k gate stacks for devices of different threshold voltage
US20120049297A1 (en) * 2009-05-25 2012-03-01 Panasonic Corporation Semiconductor device
US20140124872A1 (en) * 2010-11-22 2014-05-08 Samsung Electronics Co., Ltd. Semiconductor devices employing high-k dielectric layers as a gate insulating layer
DE102013204614A1 (de) * 2013-03-15 2014-09-18 Globalfoundries Inc. Verfahren zum Bilden von einer Gateelektrode einer Halbleitervorrichtung, Gateelektrodenstruktur für eine Halbleitervorrichtung und entsprechende Halbleitervorrichtungsstruktur
US20170179252A1 (en) * 2015-12-17 2017-06-22 Applied Materials, Inc. Multi-threshold voltage structures with a lanthanum nitride film and methods of formation thereof

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009011084A1 (ja) * 2007-07-17 2009-01-22 Sharp Kabushiki Kaisha 薄膜トランジスタを備えた半導体装置およびその製造方法
US7888195B2 (en) 2008-08-26 2011-02-15 United Microelectronics Corp. Metal gate transistor and method for fabricating the same
WO2010058532A1 (ja) * 2008-11-20 2010-05-27 シャープ株式会社 半導体装置およびその製造方法、ならびに半導体装置を用いた表示装置
CN101752237B (zh) * 2008-12-16 2012-08-08 国际商业机器公司 在半导体器件中形成高k栅极叠层的方法
CN102349133A (zh) * 2009-01-12 2012-02-08 台湾积体电路制造股份有限公司 半导体器件及半导体器件的制造方法
CN101964345B (zh) 2009-07-22 2013-11-13 中国科学院微电子研究所 控制阈值电压特性的CMOSFETs器件结构及其制造方法
US8232148B2 (en) 2010-03-04 2012-07-31 International Business Machines Corporation Structure and method to make replacement metal gate and contact metal
US8481415B2 (en) 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
US20120280288A1 (en) 2011-05-04 2012-11-08 International Business Machines Corporation Inversion thickness reduction in high-k gate stacks formed by replacement gate processes
KR20130073673A (ko) * 2011-12-23 2013-07-03 에스케이하이닉스 주식회사 폴리게이트를 갖는 반도체소자 및 그 제조방법
KR20140047920A (ko) 2012-10-15 2014-04-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN103854983B (zh) 2012-11-30 2018-05-22 中国科学院微电子研究所 P型mosfet的制造方法
CN103855006A (zh) 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
KR20140086595A (ko) * 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
KR20140122585A (ko) * 2013-04-10 2014-10-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102056582B1 (ko) 2013-06-05 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9196546B2 (en) 2013-09-13 2015-11-24 United Microelectronics Corp. Metal gate transistor
KR102271003B1 (ko) 2014-07-11 2021-06-29 삼성전자주식회사 반도체 소자의 제조 방법
KR20160021564A (ko) 2014-08-18 2016-02-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10164050B2 (en) * 2014-12-24 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with gate stack
KR102211254B1 (ko) * 2015-02-03 2021-02-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9941376B2 (en) 2015-04-30 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate scheme for device and methods of forming
US9865546B2 (en) 2015-06-03 2018-01-09 Globalfoundries Inc. Contacts to semiconductor substrate and methods of forming same
US9947540B2 (en) * 2015-07-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby
KR102454894B1 (ko) 2015-11-06 2022-10-14 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
US9960053B2 (en) 2015-12-15 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET doping methods and structures thereof
US10068901B2 (en) 2016-01-25 2018-09-04 Samsung Electronics Co., Ltd. Semiconductor device including transistors with different threshold voltages
KR102392991B1 (ko) * 2016-03-10 2022-04-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10249501B2 (en) 2016-03-28 2019-04-02 International Business Machines Corporation Single process for liner and metal fill
CN107591437B (zh) 2016-07-07 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108010884B (zh) 2016-11-01 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10134873B2 (en) 2016-11-18 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate structure and method of fabricating thereof
US10269569B2 (en) 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US9922885B1 (en) * 2016-11-30 2018-03-20 Micron Technology, Inc. Semiconductor devices comprising nitrogen-doped gate dielectric
CN108281478B (zh) 2017-01-06 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102664033B1 (ko) * 2017-02-06 2024-05-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6996858B2 (ja) * 2017-03-29 2022-01-17 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法
US10269621B2 (en) 2017-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
US10297602B2 (en) 2017-05-18 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
US11121131B2 (en) * 2017-06-23 2021-09-14 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US10490452B2 (en) 2017-06-30 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor device
US10276690B2 (en) 2017-07-31 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10163657B1 (en) * 2017-08-25 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102438374B1 (ko) 2017-09-22 2022-08-30 삼성전자주식회사 반도체 장치
US10854459B2 (en) 2017-09-28 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure passivating species drive-in method and structure formed thereby
US10522344B2 (en) * 2017-11-06 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with doped gate dielectrics
US10770353B2 (en) * 2017-11-16 2020-09-08 Samsung Electronics Co., Ltd. Method of forming multi-threshold voltage devices using dipole-high dielectric constant combinations and devices so formed
US10510621B2 (en) * 2018-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for threshold voltage tuning and structures formed thereby
US10580703B2 (en) 2018-05-02 2020-03-03 International Business Machines Corporation Multivalent oxide cap for multiple work function gate stacks on high mobility channel materials
US10504789B1 (en) 2018-05-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-deposition treatment for FET technology and devices formed thereby
US10879392B2 (en) * 2018-07-05 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor device
US10304835B1 (en) * 2018-08-15 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10867860B2 (en) 2018-08-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming FinFET device
US10867861B2 (en) 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US10734447B2 (en) * 2018-10-22 2020-08-04 International Business Machines Corporation Field-effect transistor unit cells for neural networks with differential weights
US10985022B2 (en) 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
US11081584B2 (en) * 2018-10-30 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices using a capping layer in forming gate electrode and semiconductor devices
US11158719B2 (en) 2018-11-30 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US10811253B2 (en) 2019-02-21 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having crystalline high-K gate dielectric layer
KR102612404B1 (ko) 2019-03-08 2023-12-13 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102704119B1 (ko) 2019-06-17 2024-09-10 에스케이하이닉스 주식회사 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법
US20200411635A1 (en) * 2019-06-28 2020-12-31 Intel Corporation Air gaps and capacitors in dielectric layers
US11522085B2 (en) * 2019-10-18 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric semiconductor device and method
KR102821829B1 (ko) * 2019-10-25 2025-06-18 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11374090B2 (en) * 2019-10-31 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures for semiconductor devices
US11387344B2 (en) 2020-02-27 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device having a doped work-function layer
US11342434B2 (en) * 2020-05-29 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120049297A1 (en) * 2009-05-25 2012-03-01 Panasonic Corporation Semiconductor device
US20110127616A1 (en) * 2009-11-30 2011-06-02 Jan Hoentschel Work function adjustment in high-k gate stacks for devices of different threshold voltage
US20140124872A1 (en) * 2010-11-22 2014-05-08 Samsung Electronics Co., Ltd. Semiconductor devices employing high-k dielectric layers as a gate insulating layer
DE102013204614A1 (de) * 2013-03-15 2014-09-18 Globalfoundries Inc. Verfahren zum Bilden von einer Gateelektrode einer Halbleitervorrichtung, Gateelektrodenstruktur für eine Halbleitervorrichtung und entsprechende Halbleitervorrichtungsstruktur
US20170179252A1 (en) * 2015-12-17 2017-06-22 Applied Materials, Inc. Multi-threshold voltage structures with a lanthanum nitride film and methods of formation thereof

Also Published As

Publication number Publication date
TW202145346A (zh) 2021-12-01
US12020941B2 (en) 2024-06-25
DE102020130401A1 (de) 2021-12-02
US20240304449A1 (en) 2024-09-12
TWI777390B (zh) 2022-09-11
CN113257898B (zh) 2025-08-29
KR20210148845A (ko) 2021-12-08
US12387935B2 (en) 2025-08-12
US20230360918A1 (en) 2023-11-09
US20250308906A1 (en) 2025-10-02
KR102575947B1 (ko) 2023-09-06
CN113257898A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102020130401B4 (de) Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
DE102017113681B4 (de) Halbleiter-bauelement mit luft-abstandshalter und herstellungsverfahren
DE102019112394B4 (de) Selektive Ätzung zum Verbessern der Schwellenspannungsverteilung
DE102017118199B4 (de) Finfet-vorrichtung mit kohlenstoffdotierten bereichen unter gateabstandhaltern und ausbildungsverfahren
DE102019125922B3 (de) Verfahren zum dotieren von high-k/metall-gates zum einstellen von schwellspannungen
DE102017103419B4 (de) Halbleitervorrichtung mit getrennter source-drain-struktur und zugehöriges herstellungsverfahren
DE102017117942B4 (de) Herstellungsverfahren für eine Multi-Gate-Vorrichtung
DE102019107491B4 (de) Einstellen der Schwellenspannung durch metastabile Plasmabehandlung
DE102021102419A1 (de) Verfahren zur herstellung von halbleitervorrichtungen und deren strukturen
DE102018125392B4 (de) Verfahren zur bildung stickstoffhaltiger lagen als oxidationsblockadelagen und vorrichtung
DE102019129773B4 (de) Transistoren mit reduzierten defekten und verfahren zu deren herstellung
DE102015109820A1 (de) Metallgate-Schema für Bauelement und Verfahren zum Ausbilden
DE102019121152B4 (de) Sperrfreier ansatz zur bildung von kontaktstiften
DE102019109861A1 (de) Gatestapel-Behandlung
DE102019117322A1 (de) Silizium-mischschicht zur blockierung von diffusion
DE102020120265A1 (de) Bilden von Isolationsregionen zum Trennen von Finnen und Gate-Stapeln
DE102021102912A1 (de) Halbleiterstrukturen und verfahren dafür
DE102020120848A1 (de) Implementierung mehrerer schwellspannung durch einsatz von lanthan
DE102018122665B4 (de) Sockelentfernung in metallschnittverfahren
DE102019119716B4 (de) Isolation von source/drain-regionen zweier multi-gate-transistoren in dichter anordnung
DE102020131319A1 (de) Ausbildung einer zusammengesetzten Austrittsarbeitsschicht unter Verwendung des gleichen Austrittsarbeitsmaterials
DE102019110533B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102018110978B4 (de) Gatestruktur und Verfahren zu deren Herstellung
DE102021114139B4 (de) Verfahren zum bilden von mehrschichtigen photoätzmasken mit organischen undanorganischen materialien

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823400

Ipc: H10D0084830000

R016 Response to examination communication
R018 Grant decision by examination section/examining division