[go: up one dir, main page]

TWI739087B - 分離閘結構之製造方法及分離閘結構 - Google Patents

分離閘結構之製造方法及分離閘結構 Download PDF

Info

Publication number
TWI739087B
TWI739087B TW108112767A TW108112767A TWI739087B TW I739087 B TWI739087 B TW I739087B TW 108112767 A TW108112767 A TW 108112767A TW 108112767 A TW108112767 A TW 108112767A TW I739087 B TWI739087 B TW I739087B
Authority
TW
Taiwan
Prior art keywords
oxide layer
layer
gate
trench
polysilicon
Prior art date
Application number
TW108112767A
Other languages
English (en)
Other versions
TW202038313A (zh
Inventor
賴世麒
鍾宏治
鄭先益
郭家銘
Original Assignee
台灣茂矽電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣茂矽電子股份有限公司 filed Critical 台灣茂矽電子股份有限公司
Priority to TW108112767A priority Critical patent/TWI739087B/zh
Priority to US16/547,867 priority patent/US11094792B2/en
Publication of TW202038313A publication Critical patent/TW202038313A/zh
Application granted granted Critical
Publication of TWI739087B publication Critical patent/TWI739087B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/01326—
    • H10D64/0134—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種分離閘結構之製造方法，包括步驟：形成遮罩氧化層於基材，並對遮罩氧化層及基材進行微影與蝕刻且形成溝渠；移除遮罩氧化層；形成底氧化層於溝渠之底部及側壁以及基材之表面；形成氮矽化合物層於溝渠；移除部分之底氧化層，並形成閘氧化層於部分之側壁及表面；形成閘多晶矽層於溝渠；移除氮矽化合物層，並形成多晶矽間氧化層於閘多晶矽層；以及形成遮蔽多晶矽層於溝渠。藉此，可利於增加多晶矽間氧化層之厚度，形成厚度較厚之多晶矽間氧化層，進而達到改善分離閘結構之特性之功效。

Description

分離閘結構之製造方法及分離閘結構
本案係關於一種分離閘結構之製造方法，尤指一種分離閘結構之製造方法及分離閘結構。
隨著科技的發展，金氧半場效電晶體（Metal Oxide Semiconductor Field Effect Transistor, MOSFET）已成為積體電路中常見的半導體元件，其中又以溝渠式金氧半場效電晶體（Trench MOSFET）具有較佳的特性，而逐漸取代傳統的金氧半場效電晶體。
溝渠式金氧半場效電晶體的一種實施態樣為分離閘金氧半場效電晶體（Split gate MOSFET），其結構係將溝渠式金氧半場效電晶體內的閘極結構以多晶矽間氧化層（Inter-Poly Oxide, IPO）隔開，能有效降低閘極-汲極電容和改善電晶體的崩潰電壓。其中，多晶矽間氧化層之厚度會影響閘極漏電流以及電容值之大小，一般而言是望大的設計。
習知技術中，可透過化學氣相沉積法，於分離閘結構中製備出厚度較厚的多晶矽間氧化層，然此方式在無須形成多晶矽間氧化層的區域中，則較難以去除所生成的多晶矽間氧化層。於另一方式中，亦可在製備閘氧化層的同時一併生成多晶矽間氧化層，然於此情況下，兩個氧化層的製程參數相互影響，使得生成的多晶矽間氧化層較薄，造成元件性能較差。
故此，如何發展一種有別於往的分離閘結構之製造方法及分離閘結構，以改善習知技術中的問題與缺點，實為目前技術領域中的重點課題。
本案之目的為提供一種分離閘結構之製造方法及分離閘結構，俾解決並改善前述先前技術之問題與缺點。
本案之另一目的為提供一種分離閘結構之製造方法及分離閘結構，透過將閘氧化層與多晶矽間氧化層分步驟形成，藉此可各自調整其製程參數，以便增加多晶矽間氧化層之厚度，形成厚度較厚之多晶矽間氧化層，進而達到改善分離閘結構之特性之功效。
本案之另一目的為提供一種分離閘結構之製造方法及分離閘結構，透過熱氧化法將多晶矽間氧化層形成於閘多晶矽層，係可利於調整製程參數以改變分離閘結構中多晶矽間氧化層之厚度，進而可改變對閘極漏電流以及電容值之大小之影響。
為達上述目的，本案之一較佳實施態樣為提供一種分離閘結構之製造方法，包括步驟：(a) 形成一遮罩氧化層於一基材，並對該遮罩氧化層及該基材進行微影與蝕刻且形成一溝渠；(b) 移除該遮罩氧化層；(c) 形成一底氧化層於該溝渠之一底部及一側壁以及該基材之一表面；(d) 形成一氮矽化合物層於該溝渠；(e) 移除部分之該底氧化層，並形成一閘氧化層於部分之該側壁及該表面；(f) 形成一閘多晶矽層於該溝渠；(g) 移除該氮矽化合物層，並形成一多晶矽間氧化層於該閘多晶矽層；以及(h) 形成一遮蔽多晶矽層於該溝渠。
為達上述目的，本案之另一較佳實施態樣為提供一種分離閘結構，包括一基材、一底氧化層、一閘氧化層、一遮蔽多晶矽層、一閘多晶矽層以及一多晶矽間氧化層。基材具有一表面，且該基材上形成有一溝渠，其中該溝渠具有一底部及一側壁。底氧化層係設置於該底部及部分之該側壁。閘氧化層係設置於另一部分之該側壁及該表面。遮蔽多晶矽層係設置於該溝渠中且係設置於該底氧化層。閘多晶矽層係對稱於該遮蔽多晶矽層地設置於該底氧化層，且該閘多晶矽層係與該閘氧化層相連接。多晶矽間氧化層係對稱於該遮蔽多晶矽層地設置於該閘多晶矽層，且係與該底氧化層及該閘氧化層相連接，其中部分之該多晶矽間氧化層係設置於該遮蔽多晶矽層與該閘多晶矽層之間。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖示在本質上係當作說明之用，而非架構於限制本案。
請參閱第1A圖至第1H圖，其係為本案較佳實施例之分離閘結構之製造方法之流程結構示意圖。如第1A圖至第1H圖所示，本案較佳實施例之分離閘結構之製造方法，係包括步驟如下：首先，形成遮罩氧化層1於基材2，並對遮罩氧化層1及基材2進行微影與蝕刻且形成溝渠20，以形成如第1A圖所示之結構。其次，移除遮罩氧化層1，以形成如第1B圖所示之結構。然後，形成底氧化層3於溝渠20之底部200及側壁201以及基材2之表面21，以形成如第1C圖所示之結構。接著，形成氮矽化合物層4於溝渠20，以形成如第1D圖所示之結構。然後，移除部分之底氧化層3，並形成閘氧化層5於部分之側壁201及表面21，以形成如第1E圖所示之結構。然後，形成閘多晶矽層6於溝渠20，以形成如第1F圖所示之結構。接著，移除氮矽化合物層4，並形成多晶矽間氧化層7於閘多晶矽層6，以形成如第1G圖所示之結構。最後，形成遮蔽多晶矽層8於溝渠20，最終形成如第1H圖所示之分離閘結構。
換言之，本案提供之分離閘結構之製造方法，係透過將閘氧化層與多晶矽間氧化層分步驟形成，藉此可各自調整其製程參數，以便增加多晶矽間氧化層之厚度，形成厚度較厚之多晶矽間氧化層，進而達到改善分離閘結構之特性之功效。
於一些實施例中，在形成遮罩氧化層1於基材2，並對遮罩氧化層1及基材2進行微影與蝕刻且形成溝渠20之步驟中，係可進一步包括步驟：首先，透過化學氣相沉積法以形成遮罩氧化層1於基材2。其次，於基材2及氧遮罩氧化層1進行溝渠圖形佈建。接著，進行溝渠圖形佈建部分之微影製程（即黃光製程），以形成溝渠20。然後，對遮罩氧化層1進行蝕刻，例如濕蝕刻或化學蝕刻等。最後，對溝渠20進行蝕刻，例如乾蝕刻，以形成如第1A圖所示之結構。
於一些實施例中，在形成底氧化層3於溝渠20之底部200及側壁201以及基材2之表面21之步驟中，係可包括透過熱氧化法以形成底氧化層3於溝渠20之底部200、溝渠20之側壁201及基材2之表面21，藉此以形成如第1C圖所示之結構。
於一些實施例中，在形成氮矽化合物層4於溝渠20之步驟中，係可進一步包括步驟：透過化學氣相沉積法以形成氮矽化合物層4於溝渠20並填滿溝渠20，使氮矽化合物層4形成於底氧化層3上，接著對氮矽化合物層4進行回蝕刻（Etch back）以去除部分之氮矽化合物層4，以形成如第1D圖所示之結構。
於一些實施例中，在移除部分之底氧化層3，並形成閘氧化層5於部分之側壁201及基材2之表面21之步驟中，係移除位於側壁201之上端之底氧化層3，以及移除位於表面21之底氧化層3，並形成閘氧化層5於側壁201之上端及表面21，其中，係例如但不限於透過熱氧化法以形成閘氧化層5於側壁201之上端及表面21，藉此以形成如第1E圖所示之結構。
於一些實施例中，在形成閘多晶矽層6於溝渠20之步驟中，係包括步驟：透過化學氣相沉積法以形成閘多晶矽層6於溝渠20並填滿溝渠20，使得閘多晶矽層6係對稱於氮矽化合物層4地形成於底氧化層3上，接著對閘多晶矽層6進行回蝕刻以去除部分之閘多晶矽層6，以形成如第1F圖所示之結構。
於一些實施例中，在移除氮矽化合物層4，並形成多晶矽間氧化層7於閘多晶矽層6之步驟中，係可包括透過熱氧化法以形成多晶矽間氧化層7於閘多晶矽層6曝露之側表面60及頂面61，以形成如第1G圖所示之結構。
於一些實施例中，在形成遮蔽多晶矽層8於溝渠20之步驟中，係可進一步包括步驟：透過化學氣相沉積法以形成遮蔽多晶矽層8於溝渠20並填滿溝渠20，使得遮蔽多晶矽層8形成於底氧化層3，且遮蔽多晶矽層8係形成於對稱之多晶矽間氧化層7之間，接著對遮蔽多晶矽層8進行回蝕刻以去除部分之遮蔽多晶矽層8，最終所形成之分離閘結構即為第1H圖所示之結構。
換言之，本案提供之分離閘結構之製造方法，係透過熱氧化法將多晶矽間氧化層形成於閘多晶矽層，且係可利於調整製程參數以改變分離閘結構中多晶矽間氧化層之厚度，進而可改變對閘極漏電流以及電容值之大小之影響。
請參閱第2圖，第2圖係顯示本案較佳實施例之分離閘結構之結構示意圖。如第2圖所示，本案較佳實施例之分離閘結構10係可透過如前述之分離閘結構之製造方法所形成，分離閘結構10係包括基材2、底氧化層3、閘氧化層5、遮蔽多晶矽層8、閘多晶矽層6及多晶矽間氧化層7。其中，分離閘結構10係可適用於半導體元件，例如但不限於適用於分離閘金氧半場效電晶體。
基材2具有表面21，且基材2上形成有溝渠20，其中溝渠20具有底部200及側壁201。底氧化層3係設置於溝渠20之底部200及部分之側壁201，閘氧化層5係設置另一部分之側壁201及基材2之表面21。亦即，於溝渠中20，底氧化層3係設置於底部200及側壁201之下端，閘氧化層5係設置於側壁201之上端，藉此以覆蓋溝渠20之溝渠表面。遮蔽多晶矽層8係設置於溝渠20中且係設置於底氧化層3。閘多晶矽層6係對稱於遮蔽多晶矽層8地設置於底氧化層3，且閘多晶矽層6係與閘氧化層5相連接。
多晶矽間氧化層7係對稱於遮蔽多晶矽層8地設置於閘多晶矽層6，且係與底氧化層3及閘氧化層5相連接。其中，部分之多晶矽間氧化層7係設置於遮蔽多晶矽層8與閘多晶矽層6之間，且係與底氧化層3相連接，以將遮蔽多晶矽層8與閘多晶矽層6間隔開，而另一部分之多晶矽間氧化層7係設置於閘多晶矽層6之頂面，且係與閘氧化層5相連接，然並不以此為限。
於一些實施例中，多晶矽間氧化層6之厚度係大於閘氧化層5之厚度，且底氧化層3之厚度係大於閘氧化層5之厚度，藉此可達到提升半導體元件整體表現之功效，然亦不以此為限。
綜上所述，本案係提供一種分離閘結構之製造方法及分離閘結構，透過將閘氧化層與多晶矽間氧化層分步驟形成，藉此可各自調整其製程參數，以便增加多晶矽間氧化層之厚度，形成厚度較厚之多晶矽間氧化層，進而達到改善分離閘結構之特性之功效。同時，透過熱氧化法將多晶矽間氧化層形成於閘多晶矽層，係可利於調整製程參數以改變分離閘結構中多晶矽間氧化層之厚度，進而可改變對閘極漏電流以及電容值之大小之影響。
縱使本發明已由上述之實施例詳細敘述而可由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
1:遮罩氧化層10:分離閘結構2:基材20:溝渠200:底部201:側壁21:表面3:底氧化層4:氮矽化合物層5:閘氧化層6:閘多晶矽層60:側表面61:頂面7:多晶矽間氧化層8:遮蔽多晶矽層
第1A圖至第1H圖係為本案較佳實施例之分離閘結構之製造方法之流程結構示意圖。 第2圖係顯示本案較佳實施例之分離閘結構之結構示意圖。
10:分離閘結構
2:基材
20:溝渠
200:底部
201:側壁
21:表面
3:底氧化層
5:閘氧化層
6:閘多晶矽層
7:多晶矽間氧化層
8:遮蔽多晶矽層

Claims (10)

  1. 一種分離閘結構之製造方法，包括步驟： (a) 形成一遮罩氧化層於一基材，並對該遮罩氧化層及該基材進行微影與蝕刻且形成一溝渠； (b) 移除該遮罩氧化層； (c) 形成一底氧化層於該溝渠之一底部及一側壁以及該基材之一表面； (d) 形成一氮矽化合物層於該溝渠； (e) 移除部分之該底氧化層，並形成一閘氧化層於部分之該側壁及該表面； (f) 形成一閘多晶矽層於該溝渠； (g) 移除該氮矽化合物層，並形成一多晶矽間氧化層於該閘多晶矽層；以及 (h) 形成一遮蔽多晶矽層於該溝渠。
  2. 如申請專利範圍第1項所述之分離閘結構之製造方法，其中於該步驟(d)中，係包括步驟：透過化學氣相沉積法以形成該氮矽化合物層於該溝渠並填滿該溝渠，接著對該氮矽化合物層進行回蝕刻以去除部分之該氮矽化合物層。
  3. 如申請專利範圍第1項所述之分離閘結構之製造方法，其中於該步驟(e)中，係移除位於該側壁之上端以及位於該表面之該底氧化層，並形成該閘氧化層於該側壁之該上端及該表面。
  4. 如申請專利範圍第3項所述之分離閘結構之製造方法，其中於該步驟(e)中，係透過熱氧化法以形成該閘氧化層於該側壁之該上端及該表面。
  5. 如申請專利範圍第1項所述之分離閘結構之製造方法，其中於該步驟(f)中，係包括步驟：透過化學氣相沉積法以形成該閘多晶矽層於該溝渠並填滿該溝渠，接著對該閘多晶矽層進行回蝕刻以去除部分之該閘多晶矽層。
  6. 如申請專利範圍第1項所述之分離閘結構之製造方法，其中於該步驟(g)中，係透過熱氧化法以形成該多晶矽間氧化層於該閘多晶矽層曝露之一側表面及一頂面。
  7. 如申請專利範圍第1項所述之分離閘結構之製造方法，其中於該步驟(h)中，係包括步驟：透過化學氣相沉積法以形成該遮蔽多晶矽層於該溝渠並填滿該溝渠，接著對該遮蔽多晶矽層進行回蝕刻以去除部分之該遮蔽多晶矽層。
  8. 如申請專利範圍第1項所述之分離閘結構之製造方法，其中於該步驟(a)中，係透過化學氣相沉積法以形成該遮罩氧化層於該基材；以及於該步驟(c)中，係透過熱氧化法以形成該底氧化層於該底部、該側壁及該表面。
  9. 一種分離閘結構，包括： 一基材，具有一表面，且該基材上形成有一溝渠，其中該溝渠具有一底部及一側壁； 一底氧化層，係設置於該底部及部分之該側壁； 一閘氧化層，係設置於另一部分之該側壁及該表面； 一遮蔽多晶矽層，係設置於該溝渠中且係設置於該底氧化層； 一閘多晶矽層，係對稱於該遮蔽多晶矽層地設置於該底氧化層，且該閘多晶矽層係與該閘氧化層相連接；以及 一多晶矽間氧化層，係對稱於該遮蔽多晶矽層地設置於該閘多晶矽層，且係與該底氧化層及該閘氧化層相連接，其中部分之該多晶矽間氧化層係設置於該遮蔽多晶矽層與該閘多晶矽層之間。
  10. 如申請專利範圍第9項所述之分離閘結構，其中該多晶矽間氧化層之厚度係大於該閘氧化層之厚度，且該底氧化層之厚度係大於該閘氧化層之厚度。
TW108112767A 2019-04-11 2019-04-11 分離閘結構之製造方法及分離閘結構 TWI739087B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108112767A TWI739087B (zh) 2019-04-11 2019-04-11 分離閘結構之製造方法及分離閘結構
US16/547,867 US11094792B2 (en) 2019-04-11 2019-08-22 Manufacturing method of split gate structure and split gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108112767A TWI739087B (zh) 2019-04-11 2019-04-11 分離閘結構之製造方法及分離閘結構

Publications (2)

Publication Number Publication Date
TW202038313A TW202038313A (zh) 2020-10-16
TWI739087B true TWI739087B (zh) 2021-09-11

Family

ID=72748924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112767A TWI739087B (zh) 2019-04-11 2019-04-11 分離閘結構之製造方法及分離閘結構

Country Status (2)

Country Link
US (1) US11094792B2 (zh)
TW (1) TWI739087B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582260B (zh) * 2020-12-04 2023-08-22 杭州芯迈半导体技术有限公司 沟槽型mosfet及其制造方法
CN115497829B (zh) * 2022-10-26 2026-01-27 上海华虹宏力半导体制造有限公司 半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964213A (ja) * 1995-08-28 1997-03-07 Ricoh Co Ltd 不揮発性半導体記憶装置の製造方法
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
TW432504B (en) * 1999-01-30 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method of split gate with insulated sidewall and flash memory cell having the same
KR20050069114A (ko) * 2003-12-30 2005-07-05 동부아남반도체 주식회사 단일 분리게이트 구조의 메모리 소자 및 그제조방법
US20180269293A1 (en) * 2010-06-01 2018-09-20 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US20190109216A1 (en) * 2017-10-11 2019-04-11 Silergy Semiconductor Technology (Hangzhou) Ltd Method for manufacturing trench mosfet

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672410A (en) * 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
KR100823715B1 (ko) * 2006-10-04 2008-04-21 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
JP6406452B2 (ja) * 2015-06-30 2018-10-17 富士電機株式会社 半導体装置及びその製造方法
US10164074B2 (en) * 2016-11-25 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate electrode embedded in substrate
TW202038470A (zh) * 2019-04-10 2020-10-16 台灣茂矽電子股份有限公司 金氧半場效電晶體及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964213A (ja) * 1995-08-28 1997-03-07 Ricoh Co Ltd 不揮発性半導体記憶装置の製造方法
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
TW432504B (en) * 1999-01-30 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method of split gate with insulated sidewall and flash memory cell having the same
KR20050069114A (ko) * 2003-12-30 2005-07-05 동부아남반도체 주식회사 단일 분리게이트 구조의 메모리 소자 및 그제조방법
US20180269293A1 (en) * 2010-06-01 2018-09-20 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US20190109216A1 (en) * 2017-10-11 2019-04-11 Silergy Semiconductor Technology (Hangzhou) Ltd Method for manufacturing trench mosfet

Also Published As

Publication number Publication date
US11094792B2 (en) 2021-08-17
TW202038313A (zh) 2020-10-16
US20200328281A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
CN100472714C (zh) 用于制造硬掩模的方法
CN104485286B (zh) 包含中压sgt结构的mosfet及其制作方法
US11037788B2 (en) Integration of device regions
TWI739087B (zh) 分離閘結構之製造方法及分離閘結構
TWI694492B (zh) 半導體元件之精細互連的製備方法
KR100895943B1 (ko) 반도체 고전압 소자 제조 방법
TW201537675A (zh) 具有氣隙的結構的形成方法
TWI706452B (zh) 閘結構之製造方法及閘結構
TWI797941B (zh) 半導體裝置的製造方法
TWI715967B (zh) 半導體結構及其製造方法
TW202339267A (zh) 溝槽式功率半導體裝置及其製造方法
CN116741638A (zh) 一种ldmos器件及其制造方法
TW201507003A (zh) 於金氧半場效電晶體形成遮蔽閘之方法
US7595252B2 (en) Method of manufacturing a semiconductor memory device
US10777450B2 (en) Semiconductor substrate and method of processing the same
TWI704647B (zh) 積體電路及其製程
CN113764524B (zh) 半导体结构以及半导体结构的制造方法
TWI716055B (zh) 具有精細圖案的半導體元件結構及其製備方法
TWI532096B (zh) 於基底中形成狹縫的製程
CN111477590B (zh) 栅极制作方法
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
CN106057903A (zh) 屏蔽栅沟槽型mosfet及其制造方法
CN118943142A (zh) 半导体装置及其制造方法
CN116113240A (zh) 闪存存储器及其制造方法
JP2001196463A (ja) 半導体装置の製造方法