[go: up one dir, main page]

TWI736315B - 具有防護柱的半導體記憶裝置及其製造方法 - Google Patents

具有防護柱的半導體記憶裝置及其製造方法 Download PDF

Info

Publication number
TWI736315B
TWI736315B TW109119806A TW109119806A TWI736315B TW I736315 B TWI736315 B TW I736315B TW 109119806 A TW109119806 A TW 109119806A TW 109119806 A TW109119806 A TW 109119806A TW I736315 B TWI736315 B TW I736315B
Authority
TW
Taiwan
Prior art keywords
substrate
pillars
bit line
insulating
area
Prior art date
Application number
TW109119806A
Other languages
English (en)
Other versions
TW202147526A (zh
Inventor
林昶鴻
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW109119806A priority Critical patent/TWI736315B/zh
Priority to US17/340,073 priority patent/US11785765B2/en
Application granted granted Critical
Publication of TWI736315B publication Critical patent/TWI736315B/zh
Publication of TW202147526A publication Critical patent/TW202147526A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提出一種具有防護柱的半導體記憶裝置及其製造方法。半導體記憶裝置包括基底、多個位元線結構、多個接觸窗、多個防護柱以及多個電容器。所述基底具有記憶體區以及圍繞所述記憶體區的周邊區。所述多個位元線結構彼此平行地設置於所述記憶體區中的所述基底上。所述多個接觸窗設置於相鄰的所述位元線結構之間，且與所述基底電性連接。所述多個防護柱設置於所述基底上且位於所述記憶體區與所述周邊區的交界處的相鄰的所述位元線結構之間。所述多個電容器設置於所述多個接觸窗上而與所述多個接觸窗電性連接。

Description

具有防護柱的半導體記憶裝置及其製造方法
本發明是有關於一種半導體結構及其製造方法，特別是關於一種具有防護柱的半導體記憶裝置及其製造方法。
在目前的半導體記憶裝置(例如動態隨機存取記憶體dynamic random access memory，DRAM)的製程中，在基底上形成多個平行排列的位元線結構之後，會於相鄰的位元線結構之間形成與基底的主動區電性連接的接觸窗，且此接觸窗會與後續所形成的電容器電性連接。
在形成接觸窗的過程中，通常會先在相鄰的位元線結構之間定義出欲形成接觸窗的位置，然後進行濕蝕刻製程來移除所述位置處的介電層(通常為氧化物層)以形成接觸窗開孔，之後再於接觸窗開孔中形成導電層。在進行上述濕蝕刻製程期間，為避免周邊區中的介電層被移除，會於周邊區中的介電層上形成光 阻層來對其進行保護。然而，當濕蝕刻製程的時間過長時，記憶體區與周邊區的交界處的介電層(甚至周邊區中的介電層)仍會被部分移除而對後續製程造成影響。此外，若為了避免上述問題而使得上述光阻層覆蓋至記憶體區與周邊區的交界處(甚至覆蓋部分記憶體區)，則可能造成欲形成接觸窗開孔處的介電層無法被完全移除，因而無法形成接觸窗。
本發明提供一種具有防護柱的半導體記憶裝置及其製造方法，其中多個防護柱設置於記憶體區與周邊區的交界處的相鄰的具有導電材料的堆疊結構(例如位元線結構)之間。
本發明的具有防護柱的半導體記憶裝置包括基底、多個位元線結構、多個接觸窗、多個防護柱以及多個電容器。所述基底具有記憶體區以及圍繞所述記憶體區的周邊區。所述多個位元線結構彼此平行地設置於所述記憶體區中的所述基底上。所述多個接觸窗設置於相鄰的所述位元線結構之間，且與所述基底電性連接。所述多個防護柱設置於所述基底上且位於所述記憶體區與所述周邊區的交界處的相鄰的所述位元線結構之間。所述多個電容器設置於所述多個接觸窗上而與所述多個接觸窗電性連接。
本發明的具有防護柱的半導體記憶裝置的製造方法包括以下步驟：提供基底，其中所述基底具有記憶體區以及圍繞所述記憶體區的周邊區；於所述基底上形成多個位元線結構，其中所 述多個位元線結構彼此平行地設置於所述記憶體區中的所述基底上；於所述記憶體區以及所述周邊區中的所述基底上形成介電層；在所述記憶體區中，於相鄰的所述位元線結構之間的所述介電層中形成多個絕緣柱；在所述記憶體區與所述周邊區的交界處，於相鄰的所述位元線結構之間的所述介電層中形成多個防護柱；形成第一圖案化罩幕層，其中所述第一圖案化罩幕層至少覆蓋所述周邊區中的所述介電層；進行濕蝕刻製程，移除所述記憶體區中的所述介電層，以於相鄰的所述多個位元線結構之間形成多個接觸窗開孔；於所述多個接觸窗開孔中形成導電層而形成多個接觸窗；以及於所述多個接觸窗上形成與所述多個接觸窗電性連接的多個電容器。
基於上述，在形成本發明的半導體記憶裝置的過程中，在記憶體區與周邊區的交界處，將防護柱形成於相鄰的位元線結構之間，因此可使用濕蝕刻製程來快速且徹底地移除記憶體區中的介電層而形成接觸窗開孔，且同時可避免周邊區中的介電層受到蝕刻而影響到後續的製程。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100:基底
100a:記憶體區
100b:周邊區
102:位元線結構
102a:絕緣層
102b、126:導電層
102c、106:罩幕層
102d:間隙壁
104:介電層
108、110、122:圖案化罩 幕層
109:交界
112:絕緣柱開孔
114:防護柱開孔
116:絕緣材料
118:絕緣柱
120:防護柱
124:接觸窗開孔
128:接觸窗
500:層間介電層
502:電容器
502a:下電極
502b:電容介電層
502c:上電極
圖1A至圖1H為依照本發明實施例的半導體記憶裝置的製造 流程上視示意圖。
圖2A至圖2H為沿圖1A至圖1H中的A-A剖線所繪示的製造流程剖面示意圖。
圖3A至圖3H為沿圖1A至圖1H中的B-B剖線所繪示的製造流程剖面示意圖。
圖4A至圖4H為沿圖1A至圖1H中的C-C剖線所繪示的製造流程剖面示意圖。
圖5為沿圖1H中的D-D剖線所繪示的半導體記憶裝置的剖面示意圖。
圖1A至圖1H為依照本發明實施例的半導體記憶裝置的製造流程上視示意圖。圖2A至圖2H為沿圖1A至圖1H中的A-A剖線所繪示的製造流程剖面示意圖。圖3A至圖3H為沿圖1A至圖1H中的B-B剖線所繪示的製造流程剖面示意圖。圖4A至圖4H為沿圖1A至圖1H中的C-C剖線所繪示的製造流程剖面示意圖。本發明實施例的半導體記憶裝置例如為DRAM。
首先，請同時參照圖1A、圖2A、圖3A與圖4A，提供基底100。基底100例如是矽基底。基底100具有記憶體區100a以及圍繞記憶體區100a的周邊區100b。基底100中可形成有其他已知的元件，例如隔離結構、閘極結構(又稱為埋入式字元線)、源極區、汲極區等。閘極結構、源極區、汲極區等形成於基底100 的主動區(未繪示)中。然而，為了使圖式清楚，圖式中省略了上述已知的元件。然後，於基底100上形成多個位元線結構102。這些位元線結構102彼此平行地設置於記憶體區100a中的基底100上。在本實施例中，位元線結構102延伸至周邊區100b中，但本發明不限於此。
在本實施例中，每一個位元線結構102包括由依序設置於基底100上的絕緣層102a、導電層102b與罩幕層102c構成的堆疊結構以及位於所述堆疊結構的側壁上的間隙壁102d，但本發明不限於此。在其他實施例中，位元線結構可具有其他合適的架構。此外，為了使圖式清楚，圖1A中省略了位於所述堆疊結構的側壁上的間隙壁102d。在本實施例中，絕緣層102a例如為氮化物層，導電層102b例如為鎢層，罩幕層102c例如為氮化物層，間隙壁102d例如為氮化物間隙壁，但本發明不限於此。
接著，於記憶體區100a以及周邊區100b中的基底100上形成介電層104。介電層104覆蓋位於基底100上的位元線結構102。介電層104用以定義記憶體元件中用以連接基底100以及電容器的接觸窗。在本實施例中，介電層104例如為氧化物層。
然後，請同時參照圖1B、圖2B、圖3B與圖4B，於記憶體區100a以及周邊區100b中形成罩幕層106。罩幕層106覆蓋整個介電層104。在本實施例中，罩幕層106例如為氮氧化物層。接著，於罩幕層106上形成圖案化罩幕層108。圖案化罩幕層108的延伸方向與位元線結構102的延伸方向交錯。在本實施例中， 圖案化罩幕層108的延伸方向與位元線結構102的延伸方向垂直，但本發明不限於此。此外，圖案化罩幕層108暴露出記憶體區100a與周邊區的100b交界處以及部分的周邊區的100b。在本實施例中，圖案化罩幕層108例如為多晶矽層。
接著，請同時參照圖1C、圖2C、圖3C與圖4C，於記憶體區100a以及周邊區100b中形成圖案化罩幕層110。圖案化罩幕層110暴露出記憶體區100a中的部分圖案化罩幕層108以及位於圖案化罩幕層108之間的罩幕層106，且覆蓋部分周邊區100b並暴露出記憶體區100a與周邊區100b的交界109處。在本實施例中，圖案化罩幕層110例如為圖案化光阻層。
然後，請同時參照圖1D、圖2D、圖3D與圖4D，以圖案化罩幕層110、圖案化罩幕層108與罩幕層106作為蝕刻罩幕，進行蝕刻製程，移除部分介電層104，以在記憶體區100a中於相鄰的位元線結構102之間形成多個絕緣柱開孔112，以及在記憶體區100a與周邊區100b的交界109處於相鄰的位元線結構102之間的介電層104中形成多個防護柱開孔114。防護柱開孔114可露出基底100的主動區。
詳細地說，在形成圖案化罩幕層110之後，以圖案化罩幕層110與圖案化罩幕層108作為蝕刻罩幕，進行非等向性蝕刻製程，移除未被圖案化罩幕層110與圖案化罩幕層108覆蓋的罩幕層106，暴露出部分介電層104。然後，移除圖案化罩幕層110。接著，以圖案化罩幕層108與剩餘的罩幕層106作為蝕刻罩幕， 進行非等向性蝕刻製程，移除未被圖案化罩幕層108與剩餘的罩幕層106覆蓋的介電層104。此時，在記憶體區100a中，位於相鄰的位元線結構102之間的部分介電層104被移除而暴露出部分基底100，形成了絕緣柱開孔112。此外，在記憶體區100a中，位於相鄰的位元線結構102之間且被圖案化罩幕層108(延伸部分108a)覆蓋的介電層104保留於基底100上。也就是說，在記憶體區100a中，在相鄰的位元線結構102之間，保留於基底100上的介電層104中形成了多個絕緣柱開孔112。另外，在記憶體區100a與周邊區100b的交界109處，位於相鄰的位元線結構102之間的部分介電層104被移除而暴露出部分基底100，形成了防護柱開孔114。之後，移除圖案化罩幕層108與剩餘的罩幕層106。然後，移除部分介電層104，使得剩餘的介電層104的頂面與位元線結構102的頂面共平面。移除部分介電層104的方法例如是進行平坦化製程。
在本實施例中，使用圖案化罩幕層110、圖案化罩幕層108與罩幕層106來定義出絕緣柱開孔112與防護柱開孔114，但本發明不限於此。在其他實施例中，可視實際需求，以其他類型的罩幕層來定義出絕緣柱開孔112與防護柱開孔114，此為本領域技術人員所熟知，於此不再另行說明。
接著，請同時參照圖1E、圖2E、圖3E與圖4E，於絕緣柱開孔112與防護柱開孔114中形成絕緣材料116，以於絕緣柱開孔112中形成絕緣柱118以及於防護柱開孔114中形成防護柱 120。如此一來，在記憶體區100a中，於相鄰的位元線結構102之間形成了多個彼此間隔開的絕緣柱118。此外，在記憶體區100a與周邊區100b的交界109處，於相鄰的位元線結構102之間形成了防護柱120。在本實施例中，絕緣材料116與介電層104的材料不同(例如具有不同的蝕刻選擇比)，以在後續製程中能輕易移除介電層104。於絕緣柱開孔112與防護柱開孔114中形成絕緣材料116的方法例如是於基底100上形成絕緣材料116並填滿絕緣柱開孔112與防護柱開孔114，然後進行平坦化製程或回蝕刻製程，移除絕緣柱開孔112與防護柱開孔114外的絕緣材料116。因此，在本實施例中，絕緣柱118與防護柱120的頂面與位元線結構102的頂面共平面。
然後，請同時參照圖1F、圖2F、圖3F與圖4F，形成圖案化罩幕層122。在本實施例中，圖案化罩幕層122覆蓋周邊區100b以及記憶體區100a與周邊區100b的交界109處，且覆蓋整個防護柱120，但本發明不限於此。在其他實施例中，圖案化罩幕層122覆蓋周邊區100b以及記憶體區100a與周邊區100b的交界109處，但僅覆蓋部分的防護柱120。或者，圖案化罩幕層122僅覆蓋周邊區100b。也就是說，圖案化罩幕層122至少覆蓋周邊區100b中的介電層104。在本實施例中，圖案化罩幕層122例如為圖案化光阻層。
接著，請同時參照圖1G、圖2G、圖3G與圖4G，以圖案化罩幕層122作為蝕刻罩幕，進行濕蝕刻製程，移除暴露出來 的介電層104(即記憶體區100a中的介電層104)，以於相鄰的位元線結構102之間以及相鄰的絕緣柱118之間形成接觸窗開孔124。接觸窗開孔124暴露出部分的基底100。在本實施例中，由於在記憶體區100a與周邊區100b的交界109處，相鄰的位元線結構102之間已形成有防護柱120，因此在濕蝕刻製程期間，可全面性地移除記憶體區100a中的介電層104，且可防止蝕刻液擴散至周邊區100b中而移除周邊區100b中的介電層104。也就是說，在本實施例中，可使用濕蝕刻製程來快速且徹底地移除記憶體區100a中的介電層104而形成接觸窗開孔124，且同時可避免周邊區100b中的介電層104受到蝕刻而影響到後續的製程。此外，在進行上述濕蝕刻製程之後，除了移除相鄰的絕緣柱118之間的介電層104而形成接觸窗開孔124之外，還移除了最外側的絕緣柱118與防護柱120之間的區域中的介電層104。
在本實施例中，將防護柱120形成於基底100的主動區上可避免上述濕蝕刻製程傷害周邊區100b中的隔離結構，但本發明不為此限。於另一實施例中，於上述濕蝕刻製程前可在隔離結構上配置蝕刻停止層，且防護柱120可形成於隔離結構上。
之後，請同時參照圖1H、圖2H、圖3H與圖4H，於接觸窗開孔124中形成導電層126，以作為接觸窗128。接觸窗128連接至基底100以及後續所形成的電容器。此外，在本實施例中，導電層126除了形成於接觸窗開孔124中之外，還會形成於最外側的絕緣柱118與防護柱120之間的區域中的基底100上。由於 最外側的絕緣柱118與防護柱120之間的區域並非元件的操作區域，因此所述區域中的導電層126並不會對後續所形成的元件造成影響。
如圖1H、圖2H、圖3H與圖4H所示，在本實施例的半導體記憶裝置中，位元線結構102彼此平行地設置於記憶體區100a中的基底100上，接觸窗128設置於相鄰的位元線結構102之間且與基底100連接。絕緣柱118設置在相鄰的接觸窗128之間，以將這些接觸窗128彼此分隔開。防護柱120設置於基底100上，且位於記憶體區100a與周邊區100b的交界109處的相鄰的位元線結構102之間，亦即在位元線結構102的延伸方向上設置於記憶體區100a的一側。
此外，在本實施例中，僅繪示出將防護柱120設置於位元線結構102的右側的末端處，但本發明不限於此。在其他實施例中，可將防護柱120設置於位元線結構102的左側與右側的末端處，亦即可在位元線結構102的延伸方向上將防護柱120設置於記憶體區100a的相對二側處。
此外，在本實施例中，僅舉例將防護柱設置於記憶體區與周邊區的交界處的相鄰的位元線結構之間。然而，根據本發明的精神，亦可將防護柱設置於記憶體區與周邊區的交界處的相鄰的具有導電材料的堆疊結構之間，且在所述堆疊結構之間設置有與基底電性連接的接觸窗。藉此，可使用濕蝕刻製程來快速且徹底地移除記憶體區中的介電層而形成接觸窗開孔，且同時可避免 周邊區中的介電層受到蝕刻而影響到後續的製程，從而提升半導體記憶裝置的良率。
在形成上述結構之後，還可進行其他後續的製程。舉例來說，如圖5所示，在圖1H、圖2H、圖3H與圖4H所述的步驟之後，可形成層間介電層500以及於層間介電層500中形成電容器502。電容器502包括下電極502a、電容介電層502b以及上電極502c。電容器502的結構僅為示利用，本發明不限於此。電容器502的下電極502a與接觸窗128連接，使得電容器502可經由接觸窗128而與基底100電性連接。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a:記憶體區
100b:周邊區
102:位元線結構
104:介電層
118:絕緣柱
120:防護柱
126:導電層
128:接觸窗

Claims (10)

  1. 一種半導體記憶裝置，包括： 基底，具有記憶體區以及圍繞所述記憶體區的周邊區； 多個位元線結構，彼此平行地設置於所述記憶體區中的所述基底上； 多個接觸窗，設置於相鄰的所述位元線結構之間，且與所述基底電性連接； 多個防護柱，設置於所述基底上且位於所述記憶體區與所述周邊區的交界處的相鄰的所述位元線結構之間；以及 多個電容器，設置於所述多個接觸窗上而與所述多個接觸窗電性連接。
  2. 如請求項1所述的半導體記憶裝置，其中所述多個防護柱在所述位元線結構的延伸方向上位於所述記憶體區的至少一側。
  3. 如請求項1所述的半導體記憶裝置，更包括多個絕緣柱，設置在相鄰的所述接觸窗之間，其中所述多個防護柱的材料與所述多個絕緣柱的材料相同。
  4. 如請求項3所述的半導體記憶裝置，更包括導電層，位於所述多個絕緣柱與所述多個防護柱之間。
  5. 如請求項1所述的半導體記憶裝置，其中所述多個位元線結構中的每一者包括由依序設置於所述基底上的絕緣層、導電層與罩幕層構成的堆疊結構以及位於所述堆疊結構的側壁上的間隙壁，且所述多個防護柱位於所述基底的主動區上。
  6. 一種半導體記憶裝置的製造方法，包括： 提供基底，其中所述基底具有記憶體區以及圍繞所述記憶體區的周邊區； 於所述基底上形成多個位元線結構，其中所述多個位元線結構彼此平行地設置於所述記憶體區中的所述基底上； 於所述記憶體區以及所述周邊區中的所述基底上形成介電層； 在所述記憶體區中，於相鄰的所述位元線結構之間的所述介電層中形成多個絕緣柱； 在所述記憶體區與所述周邊區的交界處，於相鄰的所述位元線結構之間的所述介電層中形成多個防護柱； 形成第一圖案化罩幕層，其中所述第一圖案化罩幕層至少覆蓋所述周邊區中的所述介電層； 進行濕蝕刻製程，移除所述記憶體區中的所述介電層，以於相鄰的所述多個位元線結構之間形成多個接觸窗開孔； 於所述多個接觸窗開孔中形成導電層，而形成多個接觸窗；以及 於所述多個接觸窗上形成與所述多個接觸窗電性連接的多個電容器。
  7. 如請求項6所述的半導體記憶裝置的製造方法，其中所述多個防護柱在所述位元線的延伸方向上位於所述記憶體區的至少一側。
  8. 如請求項6所述的半導體記憶裝置的製造方法，其中所述多個防護柱的材料與所述多個絕緣柱的材料相同。
  9. 如請求項6所述的半導體記憶裝置的製造方法，其中所述多個防護柱與所述多個絕緣柱的形成方法包括： 於所述記憶體區以及所述周邊區中形成第二圖案化罩幕層，其中所述第二圖案化罩幕層暴露出對應所述多個絕緣柱與所述多個防護柱的區域； 進行非等向性蝕刻製程，移除部分所述介電層，以形成多個絕緣柱開孔與多個防護柱開孔； 移除所述第二圖案化罩幕層；以及 於所述多個絕緣柱開孔與所述多個防護柱開孔中形成絕緣材料，其中所述絕緣材料與所述介電層的材料不同。
  10. 如請求項6所述的半導體記憶裝置的製造方法，其中所述多個位元線結構中的每一者包括由依序設置於所述基底上的絕緣層、導電層與罩幕層構成的堆疊結構以及位於所述堆疊結構的側壁上的間隙壁，且所述多個防護柱位於所述基底的主動區上。
TW109119806A 2020-06-12 2020-06-12 具有防護柱的半導體記憶裝置及其製造方法 TWI736315B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109119806A TWI736315B (zh) 2020-06-12 2020-06-12 具有防護柱的半導體記憶裝置及其製造方法
US17/340,073 US11785765B2 (en) 2020-06-12 2021-06-06 Semiconductor memory device with guard pillar and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109119806A TWI736315B (zh) 2020-06-12 2020-06-12 具有防護柱的半導體記憶裝置及其製造方法

Publications (2)

Publication Number Publication Date
TWI736315B true TWI736315B (zh) 2021-08-11
TW202147526A TW202147526A (zh) 2021-12-16

Family

ID=78283125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109119806A TWI736315B (zh) 2020-06-12 2020-06-12 具有防護柱的半導體記憶裝置及其製造方法

Country Status (2)

Country Link
US (1) US11785765B2 (zh)
TW (1) TWI736315B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830489B (zh) * 2022-11-09 2024-01-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382814B (en) * 1998-10-30 2000-02-21 Vanguard Int Semiconduct Corp Method of making DRAM device having bitline top capacitor structure of linear bitline shape on substrate
TW200917418A (en) * 2007-10-01 2009-04-16 United Microelectronics Corp Interconnect structure and fabricating method of the same
US20090121318A1 (en) * 2002-12-27 2009-05-14 Fujitsu Limited Semiconductor device, DRAM integrated circuit device, and method of producing the same
US20090310415A1 (en) * 2008-06-11 2009-12-17 Jin Beom-Jun Non-volatile memory devices including vertical nand strings and methods of forming the same
US20180269203A1 (en) * 2017-03-17 2018-09-20 Toshiba Memory Corporation Storage device and capacitor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049250A (ja) 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置およびその製造方法
KR101137933B1 (ko) * 2009-10-30 2012-05-09 에스케이하이닉스 주식회사 가드링을 겸하는 부유막을 갖는 반도체장치 및 그 제조 방법
KR20110117988A (ko) 2010-04-22 2011-10-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8987796B2 (en) * 2012-08-17 2015-03-24 Ps4 Luxco S.A.R.L. Semiconductor device having semiconductor pillar
KR102154093B1 (ko) * 2014-02-14 2020-09-10 삼성전자주식회사 3차원 반도체 소자
CN108231769B (zh) 2016-12-22 2019-08-23 联华电子股份有限公司 半导体元件及其制作方法
CN108666311B (zh) 2017-03-28 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
CN109755243B (zh) 2017-11-02 2021-11-02 联华电子股份有限公司 半导体元件及其制作方法
KR102753885B1 (ko) * 2019-10-24 2025-01-15 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382814B (en) * 1998-10-30 2000-02-21 Vanguard Int Semiconduct Corp Method of making DRAM device having bitline top capacitor structure of linear bitline shape on substrate
US20090121318A1 (en) * 2002-12-27 2009-05-14 Fujitsu Limited Semiconductor device, DRAM integrated circuit device, and method of producing the same
TW200917418A (en) * 2007-10-01 2009-04-16 United Microelectronics Corp Interconnect structure and fabricating method of the same
US20090310415A1 (en) * 2008-06-11 2009-12-17 Jin Beom-Jun Non-volatile memory devices including vertical nand strings and methods of forming the same
US20180269203A1 (en) * 2017-03-17 2018-09-20 Toshiba Memory Corporation Storage device and capacitor

Also Published As

Publication number Publication date
US11785765B2 (en) 2023-10-10
US20210391338A1 (en) 2021-12-16
TW202147526A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
KR102761469B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
TWI777526B (zh) 半導體裝置及其製造方法
KR100746226B1 (ko) 콘택 스페이서를 구비하는 콘택 구조체를 갖는 반도체 소자및 그 제조방법
JP2008177573A (ja) 半導体素子及びこれを形成するための方法
TWI802997B (zh) 半導體結構及其製造方法
KR20100107548A (ko) 절연막 패턴 형성 방법
TWI678793B (zh) 記憶元件及其製造方法
KR100268447B1 (ko) 커패시터 및 그의 제조 방법
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
CN111755423A (zh) 埋入式字线结构
TWI736315B (zh) 具有防護柱的半導體記憶裝置及其製造方法
KR0126640B1 (ko) 반도체소자 및 그 제조방법
JP3287322B2 (ja) 半導体装置の製造方法
TWI447814B (zh) 半導體裝置中凹入閘極之製造方法
CN113823629B (zh) 具有防护柱的半导体存储装置及其制造方法
US7160816B2 (en) Method for fabricating semiconductor device
KR100699915B1 (ko) 반도체 장치 및 그 제조 방법
JP2007150083A5 (zh)
JP3209639B2 (ja) 半導体装置の製造方法
TWI892745B (zh) 半導體裝置及其形成方法
TWI897506B (zh) 半導體結構及其製造方法
US20090061592A1 (en) Semiconductor device and manufacturing method thereof
KR101097474B1 (ko) 콘택 형성 방법 및 이를 이용하는 수직 채널 트랜지스터를구비한 반도체 소자의 제조 방법
KR100349345B1 (ko) 반도체 장치의 비트라인 및 그 제조방법
KR100612554B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법