[go: up one dir, main page]

TWI734945B - 複合基板結構及其製作方法 - Google Patents

複合基板結構及其製作方法 Download PDF

Info

Publication number
TWI734945B
TWI734945B TW107144688A TW107144688A TWI734945B TW I734945 B TWI734945 B TW I734945B TW 107144688 A TW107144688 A TW 107144688A TW 107144688 A TW107144688 A TW 107144688A TW I734945 B TWI734945 B TW I734945B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
substrate
glass substrate
conductive
Prior art date
Application number
TW107144688A
Other languages
English (en)
Other versions
TW202023011A (zh
Inventor
曾子章
王佰偉
林伯誠
簡俊賢
陳建州
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW107144688A priority Critical patent/TWI734945B/zh
Priority to US16/283,670 priority patent/US10863618B2/en
Priority to US16/673,967 priority patent/US11201123B2/en
Publication of TW202023011A publication Critical patent/TW202023011A/zh
Application granted granted Critical
Publication of TWI734945B publication Critical patent/TWI734945B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種複合基板結構，包括線路基板、第一異方性導電膜、第一玻璃基板、介電層、圖案化線路層以及導電通孔。第一異方性導電膜配置於線路基板上。第一玻璃基板配置於第一異方性導電膜上，具有第一表面以及相對於第一表面的第二表面。第一玻璃基板包括第一線路層、第二線路層以及至少一第一導電通孔。第一線路層配置於第一表面。第二線路層配置於第二表面。第一導電通孔貫穿第一玻璃基板，且電性連接第一線路層與第二線路層。第一玻璃基板與線路基板分別位於第一異方性導電膜的相對兩側。

Description

複合基板結構及其製作方法
本發明是有關於一種基板結構及其製作方法，且特別是有關於一種複合基板結構及其製作方法。
目前，無論是何種厚度的多層印刷電路板，其都容易因為材料的熱膨脹係數(coefficient of Thermal Expansion, CTE)的不同，在後段封裝製程中出現翹曲(warpage)的現象，進而影響後段封裝製程的良率、多層印刷電路板的平整度以及元件的可靠度。
因此，若將上述的多層印刷電路板應用在5G天線的結構設計時，則有可能會因為多層印刷電路板的平整度不佳，而改變5G天線結構中的空氣腔(air cavity)的大小，進而降低5G天線的接收能力和頻寬。
本發明提供一種複合基板結構，具有較佳的平整度以及可靠度。
本發明提供一種複合基板結構的製作方法，用以製作上述的複合基板結構，具有較佳的良率。
本發明的複合基板結構，包括線路基板、第一異方性導電膜、第一玻璃基板、介電層、圖案化線路層以及導電通孔。第一異方性導電膜配置於線路基板上。第一玻璃基板配置於第一異方性導電膜上，具有第一表面以及相對於第一表面的第二表面。第一玻璃基板包括第一線路層、第二線路層以及至少一第一導電通孔。第一線路層配置於第一表面。第二線路層配置於第二表面。第一導電通孔貫穿第一玻璃基板，且電性連接第一線路層與第二線路層。介電層配置於第一玻璃基板的第一表面上，且覆蓋第一線路層。圖案化線路層配置於介電層上。導電通孔貫穿介電層，且電性連接圖案化線路層與第一線路層。第一玻璃基板與線路基板分別位於第一異方性導電膜的相對兩側。
在本發明的一實施例中，上述的線路基板包括第一介電層、第一導電層、第二導電層、第一導電孔、第二介電層、第三導電層以及第二導電孔。第一介電層具有彼此相對的上表面與下表面。第一導電層配置於第一介電層的上表面。第二導電層配置於第一介電層的下表面。第一導電孔貫穿第一介電層，且電性連接第一導電層與第二導電層。第二介電層配置於第一介電層上，且覆蓋第一導電層。第三導電層配置於第二介電層上。第二導電孔貫穿第二介電層，且電性連接第三導電層與第一導電層。
在本發明的一實施例中，上述的第一玻璃基板的第一導電通孔與線路基板的第二導電孔相對設置。
在本發明的一實施例中，上述的複合基板結構更包括至少一焊球以及晶片。焊球以及晶片分別配置於線路基板的第一介電層的下表面上，且使焊球以及晶片與第二導電層電性連接。
在本發明的一實施例中，上述的第一玻璃基板透過第一異方性導電膜與線路基板電性連接。
在本發明的一實施例中，上述的複合基板結構更包括第二異方性導電膜以及至少二第二玻璃基板。第二異方性導電膜配置於線路基板上。至少二第二玻璃基板分別配置於第二異方性導電膜上。第二玻璃基板具有彼此相對的第三表面與第四表面。第二玻璃基板包括第三線路層、第四線路層以及第二導電通孔。第三線路層配置於第三表面。第四線路層配置於第四表面。第二導電通孔貫穿第二玻璃基板，且電性連接第三線路層與第四線路層。第一玻璃基板與線路基板分別位於第二玻璃基板的相對兩側。第二玻璃基板與線路基板分別位於第二異方性導電膜的相對兩側。
在本發明的一實施例中，上述的第一玻璃基板透過第一異方性導電膜、第二玻璃基板以及第二異方性導電膜與線路基板電性連接。
在本發明的一實施例中，上述的線路基板更包括第一天線層，配置於線路基板上。上述的第一玻璃基板更包括第二天線層以及第三天線層，分別配置於第一玻璃基板的第一表面以及第二表面。上述的複合基板結構更包括電子元件，配置於介電層上且與導電通孔電性連接。
在本發明的一實施例中，上述的第一玻璃基板、至少二第二玻璃基板以及線路基板相互組立而形成一容置空間。第一天線層與第三天線層位於容置空間中且彼此分離。
本發明的複合基板結構的製作方法包括以下步驟。提供線路基板。壓合第一異方性導電膜於線路基板上。配置第一玻璃基板於第一異方性導電膜上。第一玻璃基板具有第一表面以及相對於第一表面的第二表面。第一玻璃基板包括第一線路層、第二線路層以及至少一第一導電通孔。第一線路層配置於第一表面。第二線路層配置於第二表面。第一導電通孔貫穿第一玻璃基板，且電性連接第一線路層與第二線路層。壓合介電層於第一玻璃基板的第一表面上，且覆蓋第一線路層。形成貫穿介電層的導電通孔。形成圖案化線路層於介電層上。導電通孔電性連接圖案化線路層與第一線路層。第一玻璃基板與線路基板分別位於第一異方性導電膜的相對兩側。
在本發明的一實施例中，形成上述第一玻璃基板的步驟包括以下步驟。提供玻璃基板。玻璃基板具有第一表面、相對於第一表面的第二表面以及貫穿玻璃基板的至少一通孔。形成晶種層於玻璃基板的第一表面、第二表面以及通孔內。形成圖案化光阻層於第一表面的晶種層上以及第二表面的晶種層上。形成導電材料層於圖案化光阻層所暴露出的晶種層上。移除圖案化光阻層、部分導電材料層以及部分晶種層，以形成第一線路層、第二線路層以及第一導電通孔。
在本發明的一實施例中，上述的複合基板結構的製作方法更包括：分別配置至少一焊球以及晶片於線路基板的第一介電層的下表面上，以使焊球以及晶片與第二導電層電性連接。
在本發明的一實施例中，上述在壓合第一異方性導電膜線路基板上之前，複合基板結構的製作方法更包括以下步驟。壓合第二異方性導電膜於線路基板上。分別配置至少二第二玻璃基板於第二異方性導電膜上。第二玻璃基板具有彼此相對的第三表面與第四表面。第二玻璃基板包括第三線路層、第四線路層以及第二導電通孔。第三線路層配置於第三表面。第四線路層配置於第四表面。第二導電通孔貫穿第二玻璃基板，且電性連接第三線路層與第四線路層。第一玻璃基板與線路基板分別位於第二玻璃基板的相對兩側。第二玻璃基板與線路基板分別位於第二異方性導電膜的相對兩側。
基於上述，在本發明的複合基板結構及其製作方法中，複合基板結構包括線路基板、第一異方性導電膜、第一玻璃基板、介電層、圖案化線路層以及導電通孔。其中，第一異方性導電膜配置於線路基板上，且第一玻璃基板配置於第一異方性導電膜上，以使第一玻璃基板與線路基板分別位於第一異方性導電膜的相對兩側。此外，第一玻璃基板包括第一線路層、第二線路層以及至少一第一導電通孔。第一線路層配置於第一玻璃基板的第一表面。第二線路層配置於第一玻璃基板的第二表面。第一導電通孔貫穿第一玻璃基板，且電性連接第一線路層與第二線路層。藉此設計，使得本發明的複合基板結構具有較佳的平整度以及可靠度，也使得本發明的複合基板結構的製作方法具有較佳的良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G繪示為本發明一實施例的一種複合基板結構的製作方法的剖面示意圖。
請參照圖1A至圖1E，在本實施例的複合基板結構100的製作方法中，先形成第一玻璃基板110。首先，請參照圖1A，提供一玻璃基板111。其中，玻璃基板111具有第一表面111a、相對於第一表面111a的第二表面111b以及貫穿玻璃基板的至少一通孔111c (圖1A示意地繪示為4個，但不以此為限)。通孔111c連通第一表面111a與第二表面111b。在本實施例中，形成通孔111c的方式例如是以雷射的方式對玻璃基板111進行鑽孔，但不以此為限。此處，玻璃基板111的厚度例如是介於100微米至200微米之間，但不以此為限。
接著，請參照圖1B，形成晶種層112於玻璃基板111的第一表面111a、第二表面111b以及通孔111c內。在一些實施例中，晶種層112可為金屬層，所述金屬層可為單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層112包括鈦層及位於所述鈦層之上的銅層。可使用例如濺鍍(sputter)或物理氣相沉積(physical vapor deposition，PVD)等方法來形成晶種層112。
接著，請參照圖1C，形成圖案化光阻層113於第一表面111a的晶種層112上以及第二表面111b的晶種層112上。詳細來說，在本實施例中，可先通過旋轉塗布(spin coating)、乾膜型感光介電材圖案化等方法，在第一表面111a以及第二表面111b的晶種層112上形成光阻層(未繪示)，再以曝光顯影的方式對光阻層進行圖案化，以形成圖案化光阻層113。
然後，請參照圖1D，形成導電材料層114於圖案化光阻層113所暴露出的晶種層112上。詳細來說，在本實施例中，可通過例如是電鍍(plating)等鍍覆製程，在圖案化光阻層113的開口中及暴露出的晶種層112上形成導電材料層114。在一些實施例中，導電材料層114可為金屬或金屬合金，例如銅、鈦、鎢、鋁等或其組合。
接著，請同時參照圖1D與圖1E，先移除圖案化光阻層113，再以蝕刻的方式移除部分導電材料層114以及部分晶種層112。所述部分晶種層112為在移除圖案化光阻層113之前，被圖案化光阻層113所覆蓋的晶種層112的部分。此時，再移除部分導電材料層114以及部分晶種層112之後，晶種層112的其餘部分及導電材料層114的其餘部分則會形成第一線路層115、第二線路層116以及第一導電通孔117。此時，已製作完成本實施例的第一玻璃基板110，如圖1E所示。其中，第一線路層115配置於第一玻璃基板110的第一表面110a。第二線路層116配置於第一玻璃基板110的第二表面110b。第一導電通孔117貫穿第一玻璃基板110，且電性連接第一線路層115與第二線路層116。
然後，請參照圖1F，提供線路基板120、壓合第一異方性導電膜130 (anisotropic conductive film，ACF)於線路基板120上、配置第一玻璃基板110於第一異方性導電膜130上。詳細來說，在本實施例中，線路基板120為多層的線路增層結構，且例如是包括第一介電層121、第一導電層122、第二導電層123、第一導電孔124、第二介電層125、第三導電層126以及第二導電孔127。其中，第一介電層121具有彼此相對的上表面121a與下表面121b。第一導電層122配置於第一介電層121的上表面121a。第二導電層123配置於第一介電層121的下表面121b。第一導電孔124貫穿第一介電層121，且電性連接第一導電層122與第二導電層123。此外，第二介電層125配置於第一介電層121上，且覆蓋第一導電層122。第三導電層126配置於第二介電層125上，且第三導電層126與第一導電層122分別位於第二介電層125的相對兩側。第二導電孔127貫穿第二介電層125，且電性連接第三導電層126與第一導電層122。
須要說明的是，雖然本實施例的線路基板120包括2層介電層以及3層導電層，但發明並不對介電層以及導電層的數量加以限制。也就是說，在其他實施例的線路基板中，介電層(或導電層)的數量也可以為1層或2層以上，只要能使介電層與導電層彼此交替堆疊而形成線路增層結構即可。
接著，將第一異方性導電膜130壓合在線路基板120的第二介電層125上，以使第一異方性導電膜130覆蓋第二介電層125以及第三導電層126。此處，由於異方性導電膜具有上下(Z軸)電流導通但左右平面(X,Y軸)絕緣的特性，因而適用於連接二種不同基材，例如是本實施例中的第一玻璃基板110與線路基板120，藉此形成複合基板結構。
然後，將第一玻璃基板110配置在第一異方性導電膜130上，並使第一玻璃基板110與線路基板120分別位於第一異方性導電膜130的相對兩側。此處，將第一玻璃基板110的第一導電通孔117與線路基板120的第二導電孔127相對設置。因此，雖然第一玻璃基板110的第一導電通孔117與線路基板120的第二導電孔127並未直接接觸，但第一玻璃基板110仍可透過第一異方性導電膜130中的導電粒子與線路基板120電性連接。
接著，請參照圖1G，形成介電層140、導電通孔142以及圖案化線路層144於第一玻璃基板110上，並分別將焊球150以及晶片152配置於線路基板120的第一介電層121上。詳細來說，將介電層140壓合於第一玻璃基板110的第一表面110a上，以使介電層140覆蓋第一玻璃基板110的第一表面110a以及第一線路層115。在介電層140中形成導電通孔142，以使導電通孔142貫穿介電層140並電性連接至第一線路層115。在介電層140上形成圖案化線路層144，以使圖案化線路層144與第一線路層115分別位於介電層140的相對兩側。圖案化線路層144可透過導電通孔142電性連接至第一線路層115。
而後，分別配置焊球150以及晶片152於線路基板120的第一介電層121的下表面121b上，以使焊球150以及晶片152與第二導電層123電性連接。此時，已製作完成本實施例的複合基板結構100。
須要說明的是，在本實施例的複合基板結構100中，由於第一玻璃基板110所使用的玻璃材料具有較低熱膨脹係數以及高平整性的優點，使得形成後的第一玻璃基板110具有較佳的平整度，且可避免在製作複合基板結構100的過程中出現翹曲的現象。此外，由於第一玻璃基板110具有較佳的平整度，因而可在其上實現線路細線化的製程，也就是說，本實施例中的圖案化線路層144以及導電通孔142可為細線路。
須要說明的是，在本實施例的複合基板結構100中，圖案化線路層144可作為天線，具有接收訊號的功能。此外，由於圖案化線路層144可透過導電通孔142電性連接至第一玻璃基板110，第一玻璃基板110可透過第一異方性導電膜130電性連接至線路基板120，線路基板120可透過第二導電層123電性連接至晶片152，因而使得作為天線的圖案化線路層144可將接收到的訊號傳送至晶片152中。
簡言之，本實施例的複合基板結構100包括線路基板120、第一異方性導電膜130、第一玻璃基板110、介電層140、圖案化線路層144以及導電通孔142。第一異方性導電膜130配置於線路基板120上，第一玻璃基板110配置於第一異方性導電膜130上。第一線路層115配置於第一玻璃基板110的第一表面110a。第二線路層116配置於第一玻璃基板110的第二表面110b。第一導電通孔117貫穿第一玻璃基板110，以電性連接第一線路層115與第二線路層116。介電層140配置於第一玻璃基板110的第一表面110a上，且覆蓋第一線路層115。圖案化線路層144配置於介電層140上。導電通孔142貫穿介電層140，且電性連接圖案化線路層144與第一線路層115。第一玻璃基板110與線路基板120分別位於第一異方性導電膜130的相對兩側。藉此設計，使得本發明的複合基板結構具有較佳的平整度以及可靠度，也使得本發明的複合基板結構的製作方法具有較佳的良率。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A至圖2C繪示為本發明另一實施例的一種複合基板結構的製作方法的剖面示意圖。請同時參考圖1G與圖2C，本實施例的複合基板結構100a與圖1G中的複合基板結構100相似，惟二者主要差異之處在於：本實施例的複合基板結構100a還包括第二異方性導電膜160、第二玻璃基板170、171、第一天線層180、第二天線層182、第三天線層184以及電子元件154。
具體來說，請參照圖2A，提供線路基板120a、壓合第二異方性導電膜160於線路基板120a上、分別配置第二玻璃基板170、171於第二異方性導電膜160上。詳細來說，本實施例的線路基板120a的製作方法與上述線路基板120的製作方法大致相似，惟二者主要差異之處在於：本實施例的線路基板120a還包括第一天線層180，且第一天線層180配置於線路基板120a上。
此外，本實施例的第二玻璃基板170、171的製作方法也與上述第一玻璃基板110的製作方法大致相似，故於此不再重複贅述。其中，第二玻璃基板170具有彼此相對的第三表面170a與第四表面170b。第二玻璃基板170包括第三線路層172、第四線路層174以及第二導電通孔176。第三線路層172配置於第三表面170a。第四線路層174配置於第四表面170b。第二導電通孔176貫穿第二玻璃基板170，且電性連接第三線路層172與第四線路層174。此外，第二玻璃基板171具有彼此相對的第三表面171a與第四表面171b。第二玻璃基板171包括第三線路層173、第四線路層175以及第二導電通孔177。第三線路層173配置於第三表面171a。第四線路層175配置於第四表面171b。第二導電通孔177貫穿第二玻璃基板171，且電性連接第三線路層173與第四線路層175。
接著，在提供線路基板120a之後，將第二異方性導電膜160壓合在線路基板120a的第二介電層125上，以使第二異方性導電膜160覆蓋部分第二介電層125、第三導電層126，且不覆蓋第一天線層180。然後，將第二玻璃基板170、171配置在第二異方性導電膜160上，並使第二玻璃基板170、171與線路基板120a分別位於第二異方性導電膜160的相對兩側。此處，將第二玻璃基板170、171的第二導電通孔176、177與線路基板120a的第二導電孔127相對設置。因此，雖然第二玻璃基板170、171的第二導電通孔176、177與線路基板120a的第二導電孔127並未直接接觸，但第二玻璃基板170、171仍可透過第二異方性導電膜160中的導電粒子與線路基板120a電性連接。
接著，請參照圖2B，壓合第一異方性導電膜130於第二玻璃基板170、171上並配置第一玻璃基板110c於第一異方性導電膜130上。詳細來說，本實施例的第一玻璃基板110c的製作方法與上述第一玻璃基板110的製作方法大致相似，惟二者主要差異之處在於：本實施例的第一玻璃基板110c還包括第二天線層182以及第三天線層184，且第二天線層182配置於第一玻璃基板110c的第一表面111a，第三天線層184配置於第一玻璃基板110c的第二表面111b。於是，將第一異方性導電膜130壓合在第二玻璃基板170、171上，以使第一異方性導電膜130覆蓋第三線路層172、173，且不覆蓋第一天線層180。然後，再將第一玻璃基板110c配置在第一異方性導電膜130上，並使第一玻璃基板110c與線路基板120a分別位於第二玻璃基板170、171的相對兩側。此時，第一玻璃基板110c可透過第一異方性導電膜130、第二玻璃基板170、171以及第二異方性導電膜160與線路基板120a電性連接。
接著，請參照圖2C，形成介電層140、導電通孔142以及圖案化線路層144於第一玻璃基板110c上。配置電子元件154於介電層140上，使電子元件154與導電通孔142電性連接。分別將焊球150以及晶片152配置於線路基板120a的第二介電層125上。此時，已製作完成本實施例的複合基板結構100a。
須要說明的是，本實施例的第一玻璃基板110c、第二玻璃基板170、171以及線路基板120a可相互組立而形成一容置空間190。其中，第一天線層180與第三天線層184位於容置空間190中且彼此分離。
須要說明的是，本實施例的複合基板結構100a可做為5G天線設計的一部分。此外，由於第一玻璃基板110以及第二玻璃基板170、171中的玻璃材料具有較好的機械特性，因而使得本實施例的複合基板結構100a可用來減緩因表面衝擊而造成的元件缺陷或失效的問題，甚至還可提升天線的接收能力和提高頻寬的功能。
綜上所述，在本發明的複合基板結構及其製作方法中，複合基板結構包括線路基板、第一異方性導電膜、第一玻璃基板、介電層、圖案化線路層以及導電通孔。其中，第一異方性導電膜配置於線路基板上，且第一玻璃基板配置於第一異方性導電膜上，以使第一玻璃基板與線路基板分別位於第一異方性導電膜的相對兩側。此外，第一玻璃基板包括第一線路層、第二線路層以及至少一第一導電通孔。第一線路層配置於第一玻璃基板的第一表面。第二線路層配置於第一玻璃基板的第二表面。第一導電通孔貫穿第一玻璃基板，且電性連接第一線路層與第二線路層。藉此設計，使得本發明的複合基板結構具有較佳的平整度以及可靠度，也使得本發明的複合基板結構的製作方法具有較佳的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a:複合基板結構110、110c:第一玻璃基板110a:第一表面110b:第二表面111:玻璃基板111a:第一表面111b:第二表面111c:通孔112:晶種層113:圖案化光阻層114:導電材料層115:第一線路層116:第二線路層117:第一導電通孔120、120a:線路基板121:第一介電層121a:上表面121b:下表面122:第一導電層123:第二導電層124:第一導電孔125:第二介電層126:第三導電層127:第二導電孔130:第一異方性導電膜140:介電層142:導電通孔144:圖案化線路層150:焊球152:晶片154:電子元件160:第二異方性導電膜170、171:第二玻璃基板170a、171a:第三表面170b、171b:第四表面172、173:第三線路層174、175:第四線路層176、177:第二導電通孔180:第一天線層182:第二天線層184:第三天線層190:容置空間
圖1A至圖1G繪示為本發明一實施例的一種複合基板結構的製作方法的剖面示意圖。 圖2A至圖2C繪示為本發明另一實施例的一種複合基板結構的製作方法的剖面示意圖。
100:複合基板結構
110:第一玻璃基板
110a:第一表面
110b:第二表面
115:第一線路層
117:第一導電通孔
120:線路基板
121:第一介電層
121a:上表面
121b:下表面
122:第一導電層
123:第二導電層
124:第一導電孔
125:第二介電層
126:第三導電層
127:第二導電孔
130:第一異方性導電膜
140:介電層
142:導電通孔
144:圖案化線路層
150:焊球
152:晶片

Claims (15)

  1. 一種複合基板結構，包括：一線路基板，其中該線路基板包括：一第一介電層，具有彼此相對的一上表面與一下表面；一第一導電層，配置於該第一介電層的該上表面；一第二導電層，配置於該第一介電層的該下表面；一第一導電孔，貫穿該第一介電層，且電性連接該第一導電層與該第二導電層；一第二介電層，配置於該第一介電層上，且覆蓋該第一導電層；一第三導電層，配置於該第二介電層上；以及一第二導電孔，貫穿該第二介電層，且電性連接該第三導電層與該第一導電層；一第一異方性導電膜，配置於該線路基板上；一第一玻璃基板，配置於該第一異方性導電膜上，具有一第一表面以及相對於該第一表面的一第二表面，該第一玻璃基板包括：一第一線路層，配置於該第一表面；一第二線路層，配置於該第二表面；以及至少一第一導電通孔，貫穿該第一玻璃基板，且電性連接該第一線路層與該第二線路層；一介電層，配置於該第一玻璃基板的該第一表面上，且覆蓋 該第一線路層；一圖案化線路層，配置於該介電層上；一導電通孔，貫穿該介電層，且電性連接該圖案化線路層與該第一線路層，其中該第一玻璃基板與該線路基板分別位於該第一異方性導電膜的相對兩側；以及至少一焊球以及一晶片，分別配置於該線路基板的該第一介電層的該下表面上，且使該焊球以及該晶片與該第二導電層電性連接。
  2. 如申請專利範圍第1項所述的複合基板結構，其中該第一玻璃基板的該第一導電通孔與該線路基板的該第二導電孔相對設置。
  3. 如申請專利範圍第1項所述的複合基板結構，其中該第一玻璃基板透過該第一異方性導電膜與該線路基板電性連接。
  4. 如申請專利範圍第1項所述的複合基板結構，更包括：一第二異方性導電膜，配置於該線路基板上；以及至少二第二玻璃基板，分別配置於該第二異方性導電膜上，該第二玻璃基板具有彼此相對的一第三表面與一第四表面，且包括：一第三線路層，配置於該第三表面；一第四線路層，配置於該第四表面；以及一第二導電通孔，貫穿該第二玻璃基板，且電性連接該第三線路層與該第四線路層， 其中該第一玻璃基板與該線路基板分別位於該第二玻璃基板的相對兩側，且該第二玻璃基板與該線路基板分別位於該第二異方性導電膜的相對兩側。
  5. 如申請專利範圍第4項所述的複合基板結構，其中該第一玻璃基板透過該第一異方性導電膜、該第二玻璃基板以及該第二異方性導電膜與該線路基板電性連接。
  6. 如申請專利範圍第4項所述的複合基板結構，其中該線路基板更包括一第一天線層，配置於該線路基板上，該第一玻璃基板更包括一第二天線層以及一第三天線層，分別配置於該第一玻璃基板的該第一表面以及該第二表面，該複合基板結構更包括一電子元件，配置於該介電層上，且與該導電通孔電性連接。
  7. 如申請專利範圍第6項所述的複合基板結構，其中該第一玻璃基板、該至少二第二玻璃基板以及該線路基板相互組立而形成一容置空間，該第一天線層與該第三天線層位於該容置空間中且彼此分離。
  8. 一種複合基板結構的製作方法，包括：提供一線路基板，其中該線路基板包括：一第一介電層，具有彼此相對的一上表面與一下表面；一第一導電層，配置於該第一介電層的該上表面；一第二導電層，配置於該第一介電層的該下表面； 一第一導電孔，貫穿該第一介電層，且電性連接該第一導電層與該第二導電層；一第二介電層，配置於該第一介電層上，且覆蓋該第一導電層；一第三導電層，配置於該第二介電層上；以及一第二導電孔，貫穿該第二介電層，且電性連接該第三導電層與該第一導電層；壓合一第一異方性導電膜於該線路基板上；配置一第一玻璃基板於該第一異方性導電膜上，該第一玻璃基板具有一第一表面以及相對於該第一表面的一第二表面，且該第一玻璃基板包括：一第一線路層，配置於該第一表面；一第二線路層，配置於該第二表面；以及至少一第一導電通孔，貫穿該第一玻璃基板，且電性連接該第一線路層與該第二線路層；壓合一介電層於該第一玻璃基板的該第一表面上，且覆蓋該第一線路層；形成一導電通孔，貫穿該介電層；形成一圖案化線路層於該介電層上，其中該導電通孔電性連接該圖案化線路層與該第一線路層，且該第一玻璃基板與該線路基板分別位於該第一異方性導電膜的相對兩側；以及分別配置至少一焊球以及一晶片於該線路基板的該第一介電 層的該下表面上，以使該焊球以及該晶片與該第二導電層電性連接。
  9. 如申請專利範圍第8項所述的複合基板結構的製作方法，其中形成該第一玻璃基板的步驟包括：提供一玻璃基板，該玻璃基板具有一第一表面、相對於該第一表面的一第二表面以及貫穿該玻璃基板的至少一通孔；形成一晶種層於該玻璃基板的該第一表面、該第二表面以及該通孔內；形成一圖案化光阻層於該第一表面的該晶種層上以及該第二表面的該晶種層上；形成一導電材料層於該圖案化光阻層所暴露出的該晶種層上；移除該圖案化光阻層、部分該導電材料層以及部分該晶種層，以形成該第一線路層、該第二線路層以及該至少一第一導電通孔。
  10. 如申請專利範圍第8項所述的複合基板結構的製作方法，其中該第一玻璃基板的該第一導電通孔與該線路基板的該第二導電孔相對設置。
  11. 如申請專利範圍第8項所述的複合基板結構的製作方法，其中該第一玻璃基板透過該第一異方性導電膜與該線路基板電性連接。
  12. 如申請專利範圍第8項所述的複合基板結構的製作方法，在壓合該第一異方性導電膜於該線路基板上之前，更包括：壓合一第二異方性導電膜於該線路基板上；以及分別配置至少二第二玻璃基板於該第二異方性導電膜上，該第二玻璃基板具有彼此相對的一第三表面與一第四表面，且包括：一第三線路層，配置於該第三表面；一第四線路層，配置於該第四表面；以及一第二導電通孔，貫穿該第二玻璃基板，且電性連接該第三線路層與該第四線路層，其中該第一玻璃基板與該線路基板分別位於該第二玻璃基板的相對兩側，且該第二玻璃基板與該線路基板分別位於該第二異方性導電膜的相對兩側。
  13. 如申請專利範圍第12項所述的複合基板結構的製作方法，其中該第一玻璃基板透過該第一異方性導電膜、該第二玻璃基板以及該第二異方性導電膜與該線路基板電性連接。
  14. 如申請專利範圍第12項所述的複合基板結構的製作方法，其中該線路基板更包括一第一天線層，配置於該線路基板上，該第一玻璃基板更包括一第二天線層以及一第三天線層，分別配置於該第一玻璃基板的該第一表面以及該第二表面，該複合基板結構更包括一電子元件，配置於該介電層上，且與該導電通孔電性連接。
  15. 如申請專利範圍第14項所述的複合基板結構的製作方法，其中該第一玻璃基板、該二個第二玻璃基板以及該線路基板相互組立而形成一容置空間，且該第一天線層與該第二天線層皆位於該容置空間中。
TW107144688A 2018-12-12 2018-12-12 複合基板結構及其製作方法 TWI734945B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107144688A TWI734945B (zh) 2018-12-12 2018-12-12 複合基板結構及其製作方法
US16/283,670 US10863618B2 (en) 2018-12-12 2019-02-22 Composite substrate structure and manufacturing method thereof
US16/673,967 US11201123B2 (en) 2018-12-12 2019-11-05 Substrate structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107144688A TWI734945B (zh) 2018-12-12 2018-12-12 複合基板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW202023011A TW202023011A (zh) 2020-06-16
TWI734945B true TWI734945B (zh) 2021-08-01

Family

ID=71071021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144688A TWI734945B (zh) 2018-12-12 2018-12-12 複合基板結構及其製作方法

Country Status (2)

Country Link
US (1) US10863618B2 (zh)
TW (1) TWI734945B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102663103B1 (ko) 2019-01-24 2024-05-07 삼성전자주식회사 복수의 인쇄 회로 기판들이 적층된 안테나 모듈 및 이를 포함하는 전자 장치
TWI840906B (zh) * 2021-11-26 2024-05-01 群創光電股份有限公司 電子裝置
US12368222B2 (en) 2021-11-26 2025-07-22 Innolux Corporation Electronic device comprising first and second metal patterns arranged with first and second insulating patterns in a specified configuration
US11997783B2 (en) * 2022-05-27 2024-05-28 Advanced Semiconductor Engineering, Inc. Electronic devices
CN117528896A (zh) * 2022-07-27 2024-02-06 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
TWI884561B (zh) * 2023-02-13 2025-05-21 胡迪群 半導體基板及其製造方法
US12148688B2 (en) 2023-02-13 2024-11-19 Dyi-chung Hu Semiconductor substrate and manufacturing method thereof
US20240421465A1 (en) * 2023-06-13 2024-12-19 Intel Corporation Wireless interconnects in integrated circuit package substrates with glass cores

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839997A (en) * 2007-03-23 2008-10-01 Phoenix Prec Technology Corp Flip-chip substrate using aluminum oxide as its core sunbstrate
TW201618241A (zh) * 2014-11-14 2016-05-16 景碩科技股份有限公司 改良覆晶晶片級封裝之複合式載板結構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
JP2015149451A (ja) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
JP6418757B2 (ja) * 2014-03-03 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
US9620464B2 (en) 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102333081B1 (ko) * 2015-06-18 2021-12-01 삼성전기주식회사 인쇄회로기판
US10594019B2 (en) 2016-12-03 2020-03-17 International Business Machines Corporation Wireless communications package with integrated antenna array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839997A (en) * 2007-03-23 2008-10-01 Phoenix Prec Technology Corp Flip-chip substrate using aluminum oxide as its core sunbstrate
TW201618241A (zh) * 2014-11-14 2016-05-16 景碩科技股份有限公司 改良覆晶晶片級封裝之複合式載板結構

Also Published As

Publication number Publication date
US10863618B2 (en) 2020-12-08
TW202023011A (zh) 2020-06-16
US20200196440A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
TWI734945B (zh) 複合基板結構及其製作方法
US5231751A (en) Process for thin film interconnect
JP4452222B2 (ja) 多層配線基板及びその製造方法
US20080041621A1 (en) Circuit board structure and method for fabricating the same
JP4558776B2 (ja) 回路基板の製造方法
US20110283535A1 (en) Wiring board and method of manufacturing the same
US9899235B2 (en) Fabrication method of packaging substrate
WO2020105633A1 (ja) 半導体パッケージ基板およびその製造方法
US20120210576A1 (en) Printed circuit board and method of manufacturing the same
TWI658761B (zh) 電路板及其製作方法
US20090250260A1 (en) High density circuit board and manufacturing method thereof
US20060112544A1 (en) Wiring board manufacturing method
US20150101857A1 (en) Printed circuit board and method for manufacturing the same
CN1751547B (zh) 多层基板及其制造方法
CN101325845B (zh) 多层印刷电路板及其制造方法
TWI651022B (zh) 多層線路結構及其製作方法
CN111315109B (zh) 复合基板结构及其制作方法
JP2007081157A (ja) 多層配線基板及びその製造方法
TW202042285A (zh) 線路載板結構及其製作方法與晶片封裝結構
TWI705536B (zh) 載板結構及其製作方法
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
CN117751448A (zh) 复合基板及其制备方法、电子设备
US20070186413A1 (en) Circuit board structure and method for fabricating the same
JP2022170153A (ja) 多層配線基板
TW202027568A (zh) 基板結構及其製作方法