TWI732221B - 上電重置電路及利用其之電子裝置 - Google Patents
上電重置電路及利用其之電子裝置 Download PDFInfo
- Publication number
- TWI732221B TWI732221B TW108118242A TW108118242A TWI732221B TW I732221 B TWI732221 B TW I732221B TW 108118242 A TW108118242 A TW 108118242A TW 108118242 A TW108118242 A TW 108118242A TW I732221 B TWI732221 B TW I732221B
- Authority
- TW
- Taiwan
- Prior art keywords
- potential
- reset
- circuit
- voltage
- signal
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
一種上電重置電路，具有：一電阻及一電容，串聯於一直流電壓與一參考地之間，並在該電阻和該電容之一連接點提供一第一輸出信號；一數位轉換電路，用以對該第一輸出信號進行一數位轉換操作以產生一重置信號；一電位偵測電路，用以依該直流電壓的電位產生一開關信號，該電位偵測電路在該直流電壓低於一第一電位時，會使該開關信號呈現高電位，在該直流電壓高於一第二電位時，會使該開關信號呈現低電位，且該第二電位大於或等於該第一電位；及一開關元件，具有一通道及一控制端，該通道係耦接於該連接點與該參考地之間，且該控制端係與該開關信號耦接。
Description
本發明係關於一種上電重置電路，尤指一種可在重複快速上、下電的情況下確保上電重置信號一致性的上電重置電路。
一般電子裝置在上電的重置過程中，其大部分的寄存器係由一外部 HWRESET信號重置，而一部分的寄存器則係由一內部的 POR ( power on reset；上電重置 )信號重置。然而，在重複上、下電的過程中， POR 信號卻有可能會失效。
請參照圖1，其繪示一習知電子裝置之一內部上電重置電路的電路圖。如圖1所示，該內部上電重置電路具有一電阻11、一電容12、一反相器13及一反相器14。
電阻11及電容12係串聯於一直流電壓VPP
與一參考地之間，並在電阻11和電容12之連接點提供一第一輸出信號VA
。
反相器13及反相器14係用以對第一輸出信號VA
進行一數位轉換操作以產生一重置信號POR。
然而，當該習知電子裝置被快速重複上、下電時，該重置信號POR很可能會失效。請參照圖2，其為圖1之內部上電重置電路在該習知電子裝置被快速重複上、下電時之一工作波形圖。如圖2所示，該習知電子裝置在t1
下電，並在直流電壓VPP
剛下降至零電位後馬上在t2
上電。由於電阻11和電容12提供了一延遲作用，第一輸出信號VA
在直流電壓VPP
下降至零電位時仍然維持在高邏輯電位，致使重置信號POR未能由高電位變為低電位，從而使重置信號POR無法在t2
後產生一上升沿以重置部分寄存器。
為解決上述問題，本領域亟需一種新穎的上電重置電路。
本發明之主要目的在於提供一種上電重置電路，其可藉由一電位偵測電路在使用者對一電子裝置重複進行快速上、下電操作時，確保一上電重置信號的一致性。
為達前述之目的，一種上電重置電路乃被提出，其具有：
一電阻及一電容，係串聯於一直流電壓與一參考地之間，並在該電阻和該電容之一連接點提供一第一輸出信號；
一數位轉換電路，用以對該第一輸出信號進行一數位轉換操作以產生一重置信號；
一電位偵測電路，用以依該直流電壓的電位產生一開關信號，其中，該電位偵測電路在該直流電壓低於一第一電位時，會使該開關信號呈現高電位，在該直流電壓高於一第二電位時，會使該開關信號呈現低電位，且該第二電位大於或等於該第一電位；以及
一開關元件，具有一通道及一控制端，該通道係耦接於該連接點與該參考地之間，且該控制端係與該開關信號耦接。
在一實施例中，該數位轉換電路係由兩個反相器串接而形成。
在一實施例中，該開關元件係一NMOS電晶體，該NMOS電晶體具有一汲極、一閘極和一源極，該汲極和該源極係該通道的兩端，且該閘極係該控制端。
為達前述之目的，本發明進一步提出一種電子裝置，其具有一上電重置電路及一處理器，該上電重置電路係用以在該電子裝置上電時產生一重置信號以重置該處理器內的至少一寄存器，其特徵在於，該上電重置電路具有：
一電阻及一電容，係串聯於一直流電壓與一參考地之間，並在該電阻和該電容之一連接點提供一第一輸出信號；
一數位轉換電路，用以對該第一輸出信號進行一數位轉換操作以產生該重置信號；
一電位偵測電路，用以依該直流電壓的電位產生一開關信號，其中，該電位偵測電路在該直流電壓低於一第一電位時，會使該開關信號呈現高電位，在該直流電壓高於一第二電位時，會使該開關信號呈現低電位，且該第二電位大於或等於該第一電位；以及
一開關元件，具有一通道及一控制端，該通道係耦接於該連接點與該參考地之間，且該控制端係與該開關信號耦接。
在一實施例中，該數位轉換電路係由兩個反相器串接而形成。
在一實施例中，該開關元件係一NMOS電晶體，該NMOS電晶體具有一汲極、一閘極和一源極，該汲極和該源極係該通道的兩端，且該閘極係該控制端。
在可能的實施例中，該電子裝置可為一智慧型手機或一可攜式電腦。
為使 貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。
請參照圖3，其繪示本發明之電子裝置之上電重置電路之一實施例的電路圖。如圖3所示，一上電重置電路100具有一電阻110、一電容120、一反相器130、一反相器140、一電位偵測電路150及一NMOS電晶體160。
電阻110及電容120係串聯於一直流電壓VPP
與一參考地之間，並在電阻110和電容120之連接點A提供一第一輸出信號VA
。
反相器130及反相器140係彼此串接以形成一數位轉換電路，以對第一輸出信號VA
進行一數位轉換操作以產生一重置信號POR。
電位偵測電路150係用以依直流電壓VPP
的電位產生一開關信號SW，其中，電位偵測電路150在直流電壓VPP
低於一第一電位時，會使開關信號SW呈現高電位，在直流電壓VPP
高於一第二電位時，會使開關信號SW呈現低電位，且該第二電位大於或等於該第一電位。
NMOS電晶體160具有一汲極、一閘極和一源極，係用以實現一開關元件，該汲極和該源極係該開關元件之一通道的兩端，該閘極係該開關元件之一控制端，該通道係耦接於該連接點A與該參考地之間，該控制端係與該開關信號SW耦接。
請參照圖4，其為圖3之上電重置電路在該電子裝置被快速重複上、下電時之一工作波形圖。如圖4所示，該電子裝置在t1
下電，並在直流電壓VPP
剛下降至零電位後馬上在t2
上電。當直流電壓VPP
下降至低於V1
時，重置信號POR會由高電位變為低電位；以及當直流電壓VPP
由零電位上升至高於V2
時，重置信號POR會由低電位變為高電位，從而使重置信號POR在t2
後能夠產生一上升沿以重置部分寄存器。
依上述之說明，本發明進一步提出一種電子裝置。請參照圖5，其繪示本發明之電子裝置之一實施例方塊圖。如圖5所示，一電子裝置200具有一上電重置電路210及一處理器220，其中，上電重置電路210係由圖3之上電重置電路100實現以在電子裝置200上電時重置處理器220內的至少一寄存器。
在可能的實施例中，該電子裝置200可為一智慧型手機或一可攜式電腦。
藉由前述所揭露的技術方案，本發明的上電重置電路乃可在使用者對一電子裝置重複進行快速上、下電操作時確保一上電重置信號的一致性。
本案所揭示者，乃較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論目的、手段或功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請 貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。
11:電阻
12:電容
13:反相器
14:反相器
100:上電重置電路
110:電阻
120:電容
130:反相器
140:反相器
150:電位偵測電路
160:NMOS電晶體
200:電子裝置
210:上電重置電路
220:處理器
圖1繪示一習知電子裝置之一內部上電重置電路的電路圖。 圖2為圖1之內部上電重置電路在該習知電子裝置被快速重複上、下電時之一工作波形圖。 圖3繪示本發明之電子裝置之上電重置電路之一實施例的電路圖。 圖4為圖3之上電重置電路在該電子裝置被快速重複上、下電時之一工作波形圖。 圖5繪示本發明之電子裝置之一實施例方塊圖。
100:上電重置電路
110:電阻
120:電容
130:反相器
140:反相器
150:電位偵測電路
160:NMOS電晶體
Claims (7)
- 一種上電重置電路，其具有：一電阻及一電容，係串聯於一直流電壓與一參考地之間，並在該電阻和該電容之一連接點提供一第一輸出信號；一數位轉換電路，用以對該第一輸出信號進行一數位轉換操作以產生一重置信號；一電位偵測電路，用以依該直流電壓的電位產生一開關信號，其中，該電位偵測電路在該直流電壓低於一第一電位時，會使該開關信號呈現高電位，在該直流電壓高於一第二電位時，會使該開關信號呈現低電位，且該第二電位大於或等於該第一電位；以及一開關元件，具有一連接端、一通道及一控制端，其中，該連接端耦接於該連接點與該數位轉換電路之間，該通道係經由該連接端而耦接於該連接點與該參考地之間，且該控制端係與該開關信號耦接。
- 如申請專利範圍第1項所述之上電重置電路，其中該數位轉換電路係由兩個反相器串接而形成。
- 如申請專利範圍第1項所述之上電重置電路，其中該開關元件係一NMOS電晶體，該NMOS電晶體具有一汲極、一閘極和一源極，該汲極和該源極係該通道的兩端，且該閘極與該汲極分別為該控制端和該連接端。
- 一種電子裝置，其具有一上電重置電路及一處理器，該上電重置電路係用以在該電子裝置上電時產生一重置信號以重置該處理器內的至少一寄存器，其特徵在於，該上電重置電路具有：一電阻及一電容，係串聯於一直流電壓與一參考地之間，並在該電阻和該電容之一連接點提供一第一輸出信號；一數位轉換電路，用以對該第一輸出信號進行一數位轉換操作以產生該重置信號；一電位偵測電路，用以依該直流電壓的電位產生一開關信號，其中，該電位偵測電路在該直流電壓低於一第一電位時，會使該開關信號呈現高電位，在 該直流電壓高於一第二電位時，會使該開關信號呈現低電位，且該第二電位大於或等於該第一電位；以及一開關元件，具有一連接端、一通道及一控制端，其中，該連接端耦接於該連接點與該數位轉換電路之間，該通道係經由該連接端而耦接於該連接點與該參考地之間，且該控制端係與該開關信號耦接。
- 如申請專利範圍第4項所述之電子裝置，其中該數位轉換電路係由兩個反相器串接而形成。
- 如申請專利範圍第4項所述之電子裝置，其中該開關元件係一NMOS電晶體，該NMOS電晶體具有一汲極、一閘極和一源極，該汲極和該源極係該通道的兩端，且該閘極與該汲極分別為該控制端和該連接端。
- 如申請專利範圍第4項所述之電子裝置，其係一智慧型手機或一可攜式電腦。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108118242A TWI732221B (zh) | 2019-05-27 | 2019-05-27 | 上電重置電路及利用其之電子裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108118242A TWI732221B (zh) | 2019-05-27 | 2019-05-27 | 上電重置電路及利用其之電子裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202044773A TW202044773A (zh) | 2020-12-01 |
| TWI732221B true TWI732221B (zh) | 2021-07-01 |
Family
ID=74668563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108118242A TWI732221B (zh) | 2019-05-27 | 2019-05-27 | 上電重置電路及利用其之電子裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI732221B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201206069A (en) * | 2010-07-30 | 2012-02-01 | Holtek Semiconductor Inc | Power on reset circuit |
| TWI379188B (en) * | 2008-09-09 | 2012-12-11 | Holtek Semiconductor Inc | A power on reset generating circuit and method thereof |
-
2019
- 2019-05-27 TW TW108118242A patent/TWI732221B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI379188B (en) * | 2008-09-09 | 2012-12-11 | Holtek Semiconductor Inc | A power on reset generating circuit and method thereof |
| TW201206069A (en) * | 2010-07-30 | 2012-02-01 | Holtek Semiconductor Inc | Power on reset circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202044773A (zh) | 2020-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101171558A (zh) | 能够对超过电源电压的输入进行采样的自举电路 | |
| JP2016105590A5 (ja) | 論理回路、半導体装置、電子部品 | |
| CN110545095B (zh) | 快速掉电信号检测电路及检测电源电压抖动的上电复位装置 | |
| CN103576816B (zh) | 开关机控制电路 | |
| JP2009500997A (ja) | Ｃｍｏｓ全波整流器 | |
| JP3927953B2 (ja) | 振幅変換回路 | |
| CN104076899A (zh) | 节能电路 | |
| TWI732221B (zh) | 上電重置電路及利用其之電子裝置 | |
| JPS6333734B2 (zh) | ||
| TW201340608A (zh) | 訊號處理電路 | |
| CN207039555U (zh) | 一种施密特触发器电路 | |
| CN103164008A (zh) | Cmos密码清除电路 | |
| TW201608778A (zh) | 電子式接觸偵測電路及其應用之可攜式電子系統 | |
| CN101470141B (zh) | 过电流侦测装置 | |
| CN206442359U (zh) | 不带锁开关的内部控制电路 | |
| JP2017175691A (ja) | 電源切換回路及び電子機器 | |
| TWI321275B (zh) | ||
| CN105991126B (zh) | 一种反相器 | |
| CN104465645A (zh) | 一种半导体开关芯片及其制造方法 | |
| CN105572603B (zh) | 电源管理系统及其电源模块的检测装置 | |
| CN110824230A (zh) | 一种滞回信号检测电路 | |
| CN103095274B (zh) | 重置/重启电路 | |
| CN119543898B (zh) | 一种具有迟滞效应的上电复位电路 | |
| CN221408662U (zh) | 应用于芯片的低功耗电源电路、芯片和电子设备 | |
| CN209400881U (zh) | 一种下电控制装置和电源电路 |