[go: up one dir, main page]

TWI730291B - 靜電放電(esd)保護元件 - Google Patents

靜電放電(esd)保護元件 Download PDF

Info

Publication number
TWI730291B
TWI730291B TW108104865A TW108104865A TWI730291B TW I730291 B TWI730291 B TW I730291B TW 108104865 A TW108104865 A TW 108104865A TW 108104865 A TW108104865 A TW 108104865A TW I730291 B TWI730291 B TW I730291B
Authority
TW
Taiwan
Prior art keywords
gallium nitride
nitride layer
gate
layer
drain
Prior art date
Application number
TW108104865A
Other languages
English (en)
Other versions
TW202030855A (zh
Inventor
吳祖儀
黃堯峯
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW108104865A priority Critical patent/TWI730291B/zh
Priority to CN201910841185.1A priority patent/CN111564494B/zh
Publication of TW202030855A publication Critical patent/TW202030855A/zh
Application granted granted Critical
Publication of TWI730291B publication Critical patent/TWI730291B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種靜電放電保護元件，包括氮化鎵層，設置在一基底 上。氮化鋁鎵層設置在該氮化鎵層上。閘極絕緣層設置在該氮化鋁鎵層上。閘極結構設置在該閘極絕緣層上。金屬場板層設置在該閘極結構上。源極結構在該閘極結構的第一邊設置該氮化鎵層上，穿過該氮化鋁鎵層與該閘極絕緣層。汲極結構在該閘極結構的第二邊設置該氮化鎵層上，穿過該氮化鋁鎵層與該閘極絕緣層。該金屬場板層延伸到與該汲極結構距離一長度，以提供相對該汲極結構之間的一寄生電容。該寄生電容還包括該金屬場板層與該氮化鎵層形成的電容。

Description

靜電放電(ESD)保護元件
本發明是有關於一種靜電放電(ESD)保護技術，且特別是有關於靜電放電(ESD)保護元件與電路及製造ESD保護元件的方法。
靜電放電(ESD)的現象對於半導體技術所製造的積體電路而言，是普遍需要面對的現象。特別是在電子電路的輸入/輸出端點，其會與外部的電子元件連接。如果靜電放電的現象發生，其瞬間所產生的高電壓或大電流如果由輸入/輸出端點進入電子電路，很可能會損壞電子元件。
電子電路中最常見的是電晶體。基於電晶體的研發，氮化鎵(GaN)電晶體已被提出，其具備高崩潰電壓、高輸出功率與低導通電阻等特性，可以取代一些以矽為基礎的電晶體。
關於GaN電晶體的靜電放電保護的考慮，以增強型(enhancement-mode，e-mode)的GaN場效電晶體為例，其閘極端的操作電壓通常在0~10V之間。當靜電放電作用於閘極端時，閘極端容易受到損傷。因此，為了保護閘極端，靜電放電保護設計 必須置於閘極端，以保護電晶體元件的閘極。
要達到靜電放電保護的功效，其保護電路配合半導體製造技術，可以有不同的設計。然而，不同的設計會對應不同的製造成本。如何簡化靜電放電保護元件及電路是靜電放電保護所需要考慮及繼續研發。
本發明提供針對GaN電晶體的靜電放電保護技術，可以簡化靜電放電保護元件，達成靜電放電保護電路的需求。
於一實施例，本發明提供一種靜電放電保護元件，包括氮化鎵層，設置在一基底上。氮化鋁鎵層設置在該氮化鎵層上。閘極絕緣層設置在該氮化鋁鎵層上。閘極結構設置在該閘極絕緣層上。金屬場板層設置在該閘極結構上。源極結構在該閘極結構的第一側且設置於該氮化鎵層上，並穿過該氮化鋁鎵層與該閘極絕緣層。汲極結構在該閘極結構的第二側且設置於該氮化鎵層上，並穿過該氮化鋁鎵層與該閘極絕緣層。該金屬場板層沿著源極結構至汲極結構的方向延伸，且該金屬場板層與該汲極結構的相距一長度以形成該金屬場板層與該汲極結構之間的一寄生電容，其中該金屬場板層與該氮化鎵層之間也形成寄生電容。
於一實施例，於所述的靜電放電保護元件，其更包括層間介電層(Inter-layer dielectric layer)，在該閘極絕緣層上，覆蓋該閘極結構、該金屬場板層、該源極結構以及該汲極結構。
於一實施例，於所述的靜電放電保護元件，該金屬場板層包含多個區塊，不連續地沿著源極結構至汲極結構的方向延伸到與該汲極結構的相距該長度，其中該寄生電容還包括相鄰兩個該區塊之間所構形成的電容。
於一實施例，於所述的靜電放電保護元件，其更包括一汲極金屬連接結構。該汲極金屬連接結構包含插塞，設置在該汲極結構上。於一實施例，該插塞具有一延伸部沿著該汲極結構向該閘極結構方向延伸，與該金屬場板層構成一重疊部分，如此該寄生電容再包括由該汲極金屬連接結構與該金屬場板層之間所形成的電容。
於一實施例，於所述的靜電放電保護元件，該汲極金屬連接結構的該延伸部與該金屬場板層之間包含層間介電層。
於一實施例，於所述的靜電放電保護元件，該閘極結構是條狀結構，該金屬場板層是包含多個金屬條層，由該閘極結構的一側延伸到距離該汲極結構一長度，其中該汲極結構包括汲極條狀結構以及多個汲極條層，由該汲極條狀結構向該閘極結構延伸，與該多個金屬條層交替配置，進一步地說，該汲極結構與該閘極結構為指叉狀結構。
於一實施例，本發明提供一種靜電放電保護電路，用於保護第一GaN電晶體。該第一GaN電晶體有閘極端、汲極端及源極端。該靜電放電保護電路包括第二GaN電晶體，其如前述的靜電放電保護元件的任一種。該第二GaN電晶體的該源極結構連接 到該第一GaN電晶體該源極端。該第二GaN電晶體的該汲極結構連接到該第一GaN電晶體的該閘極端。該第二GaN電晶體的該閘極結構通過該寄生電容也連接到該第一GaN電晶體的該閘極端。阻抗元件連接在該第二GaN電晶體的該閘極結構與該源極結構之間。
於一實施例，本發明提供一種製造靜電放電保護元件的方法。此方法包括：提供氮化鎵層，該氮化鎵層設置在一基底上。形成氮化鋁鎵層在該氮化鎵層上。形成閘極絕緣層在該氮化鋁鎵層上。形成閘極結構在該閘極絕緣層上。形成金屬場板層在該閘極結構上。形成源極結構在該閘極結構的第一側，穿過該氮化鋁鎵層與該閘極絕緣層，而座落在該氮化鎵層上。形成汲極結構在該閘極結構的第二側，穿過該氮化鋁鎵層與該閘極絕緣層，而座落該氮化鎵層上。該金屬場板層是單體或是分離的多體延伸到該汲極結構的一距離範圍內以提供相對該閘極結構之間的一寄生電容。該寄生電容還包括該金屬場板層與該氮化鎵層所構成的電容。
於一實施例，如所述製造靜電放電保護元件的方法，其更包括藉由使用層間介電層(Inter-layer dielectric layer)在該閘極絕緣層上，以形成該閘極結構、該金屬場板層、該源極結構以及該汲極結構。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100:被保護電晶體
102:保護電路
106:保護電晶體
108:阻抗元件
200:基底
202:氮化鎵層
204:氮化鎵鋁層
206:閘極絕緣層
208:閘極結構
210:金屬場板層
212:源極結構
214:汲極結構
214a:汲極條層
216:層間介電層
218、218a:金屬連接結構
300、302:金屬場板層
N:端點
圖1是依照本發明一實施例，一種對電晶體的閘極端的靜電放電保護電路示意圖。
圖2是依照本發明一實施例，要被保護的GaN電晶體的剖面結構示意圖。
圖3是依照本發明一實施例，靜電放電保護元件的剖面結構示意圖。
圖4是依照本發明一實施例，靜電放電保護電路示意圖。
圖5是依照本發明一實施例，靜電放電保護電路示意圖。
圖6是依照本發明一實施例，靜電放電保護電路示意圖。
圖7是依照本發明一實施例，靜電放電保護元件中的電容示意圖。
本發明針對GaN電晶體的靜電放電保護需求，提出靜電放電保護元件。此靜電放電保護元件可以與需要被保護的GaN電晶體的半導體製造流程相容，進一步地說，可以不用實質另外增加其它製造流程，就可以形成GaN的靜電放電保護元件。
以下舉一些實施來說明本發明，但是本發明不限於所舉的多個實施例。這些實施例之間有允許適當結合而構成另外的實施例。
先描述本發明對要被保護的半導體元件的整體電路。需 要被保護的半導體元件例如是GaN電晶體。圖1是依照本發明一實施例，一種對電晶體的閘極端的靜電放電保護電路示意圖。
參閱圖1，對於積體電路中以GaN電晶體為基礎的被保護電晶體100，其有閘極端G、汲極端D及源極端S。靜電放電保護電路102會設置在閘極端G與源極端S之間。靜電放電的保護電路102包括保護電晶體106。保護電晶體106的源極結構連接到被保護電晶體100的源極端S。保護電晶體106的汲極結構連接到被保護電晶體100的閘極端G。另外，一電容104連接於保護電晶體106閘極結構與汲極端D之間。一阻抗元件108連接於保護電晶體106閘極結構與源極端S之間。進一步地說，電容104與阻抗元件108經一端點N連接至保護電晶體106閘極結構。
於本發明，就靜電放電保護電路102而言，其電容104在本發明是由保護電晶體106的寄生電容提供。進一步地說，在製造上，不需要另外單獨形成電容104。由於被保護電晶體100是GaN電晶體，本發明的保護電晶體106同樣採用GaN電晶體，並藉由與閘極連接的金屬場板(Metal Field Plate)形成寄生的電容104。保護電晶體106與被保護電晶體100都是GaN電晶體，因此不會實質增加形成電容104的製程。以下描述靜電放電保護電路102的運作方式。
當靜電作用於閘極端G時，暫態之靜電作用將透過電容104耦合後，將提升端點N的電壓，使保護電晶體106導通，因此，將能箝制暫態之靜電電壓，避免被保護電晶體100受到暫態 之靜電作用而損傷。以下更描述GaN電晶體的結構。
圖2是依照本發明一實施例，需要被保護的GaN電晶體的剖面結構示意圖。參閱圖2，被保護電晶體100是GaN電晶體，其結構包括一氮化鎵層202，形成在一基底200上。基底200例如是矽基底。基底200是用於成長氮化鎵層202，但是不涉及GaN電晶體的操作性能。
以氮化鎵層202為GaN電晶體的基底，其上面會先形成氮化鎵鋁(AlGaN)層204。閘極絕緣層206形成在氮化鎵鋁層204。閘極絕緣層206例如是氮化矽層。閘極結構(G)208形成在閘極絕緣層206上。源極結構(S)212與汲極結構(D)214會形成在氮化鎵層202上，且位於閘極結構208的兩邊。另外，對於GaN電晶體的結構，其還會有金屬場板層210在閘極結構208上，將閘極結構208在水平方向延伸，對於電晶體的操作可以提升場效應。金屬場板層210實質上是與汲極結構214是處於隔離狀態。
另外如一般所知，在半導體製程要形成元件所需要的結構，其會配合層間介電層(inter-layer dielectric layer)216來完成，於此不予詳述。層間介電層216一般是氧化矽的材料，會覆蓋源極結構212、汲極結構214、閘極結構208等等，當作絕緣的作用。被保護電晶體100的源極結構212、汲極結構214、閘極結構208，也會通過金屬連接結構218與外部連接。金屬連接結構218例如是插塞結構。
圖3是依照本發明一實施例，靜電放電保護元件的剖面 結構示意圖。參閱圖3，本發明提出的靜電放電保護元件同樣為GaN型的電晶體結構，作為圖1中的保護電晶體106。保護電晶體106的製造流程與被保護電晶體100的製造流程相容，因此，可以同時製造。
以下描述保護電晶體106的結構。如前述，保護電晶體106也是GaN型的電晶體，因此與被保護電晶體100相似。相同的元件符號代表相同的元件構件，不再重複描述。
保護電晶體106與被保護電晶體100的差異是金屬場板層300與金屬場板層210的差異。如圖1的電路所示，其需要電容104來達成靜電放電保護。於一實施例，本發明利用金屬場板層300來形成寄生電容，當作電容104的作用。
於一實施例，在閘極結構208上面的金屬場板層300延伸到與汲極結構214距離的一長度，如此與汲極結構214構成寄生電容，其中該長度可為10至20微米。另外，由於金屬場板層300與氮化鎵層202之間同時也可以構成另一寄生電容，以電路觀點其為並聯，因此，可以將整體視為一個寄生電容，提供保護電路102所需要的電容104。
圖4是依照本發明一實施例，靜電放電保護電路示意圖。參閱圖4，使用被保護電晶體100與保護電晶體106來構成整體的電路。為方便了解，如圖1的電路示意圖也繪示在圖4的右下方。根據本發明的保護電路102，其中的保護電晶體106與電容104可以在製造被保護電晶體100時，一併製造完成。電容104是保 護電晶體106的寄生電容，因此不需要額外製程來完成。
在保護電晶體106同時形成寄生電容的技術概念下，寄生電容也可以有其它的實施例。圖5是依照本發明另一實施例，靜電放電保護電路示意圖。
參閱圖5，保護電晶體106的金屬場板層302是圖3或圖4中的金屬場板層300的改變。金屬場板層300的結構是以單體為例。然而於本實施例，金屬場板層302可以是多個區塊的結構，其中相鄰的兩區塊也會形成寄生電容。
於一實施例，在保護電晶體106同時形成寄生電容的技術概念下，寄生電容的形成也可以有其它的變化。圖6是依照本發明另一實施例，靜電放電保護電路示意圖。
參閱圖6，在汲極結構214上的金屬連接結構218也可以變化。於此實施例，以金屬場板層300為例，但是並不限制金屬場板層的變化。改變的金屬連接結構218a，除了前述如插塞結構的金屬連接結構218還包含在插塞結構上的延伸部，其是覆蓋在層間介電層216上，且與金屬場板層300有足夠的重疊，而形成另一個寄生電容。
圖7是依照本發明一實施例，靜電放電保護元件中的電容示意圖。參閱圖7，針對在閘極結構(G)208所延伸的金屬場板層300配合汲極結構214可以有二維的結構。閘極結構208是條狀結構，而金屬場板層300是包含多個金屬條層。這些金屬條層由閘極結構208的一側延伸到距離汲極結構214一長度。另外， 汲極結構214也包括汲極條狀結構以及多個汲極條層214a。由汲極結構214的條狀結構的一側向閘極結構208延伸，與金屬場板層300的多個金屬條層交替配置，進一步地說，該汲極結構與該閘極結構為指叉狀結構。如此，金屬場板層300的金屬條層與汲極條層214a在側邊也會構成多個寄生電容。
如上描述，金屬場板層300與汲極結構214之間可以形成多種寄生電容，其整合成為一個電容104。
根據圖3的保護電晶體106的結構，從製造上也可以如下的方式。於一實施例，本發明提供一種製造靜電放電保護元件的方法。此方法包括：提供氮化鎵層202，該氮化鎵層202設置在一基底200上。形成氮化鋁鎵層204在該氮化鎵層202上。形成閘極絕緣層206在該氮化鋁鎵層204上。形成閘極結構208在該閘極絕緣層206上。形成金屬場板層300在該閘極結構208上。形成源極結構212在該閘極結構208的第一邊，穿過該氮化鋁鎵層204與該閘極絕緣層206，而座落在該氮化鎵層202上。形成汲極結構214在該閘極結構208的第二邊，穿過該氮化鋁鎵層204與該閘極絕緣層206，而座落該氮化鎵層202上。該金屬場板層300是單體或是分離的區塊延伸到與該汲極結構214距離一長度，以提供相對該閘極結構之間的一寄生電容。該寄生電容還包括該金屬場板層300與該氮化鎵層202所構成的電容。
綜上所述，本發明的靜電放電保護元件可以與需要被保護的GaN電晶體的半導體製造流程相容，可以不用實質另外增加 其它製造流程，就可以形成GaN的靜電放電保護元件。保護電路中所需要的電容，可以由金屬場板層所構成的寄生電容來取代。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
106:保護電晶體
200:基底
202:氮化鎵層
204:氮化鎵鋁層
206:閘極絕緣層
208:閘極結構
212:源極結構
214:汲極結構
216:層間介電層
218:金屬連接結構
300:金屬場板層

Claims (6)

  1. 一種靜電放電保護元件，包括：氮化鎵層，設置在一基底上；氮化鋁鎵層，設置在該氮化鎵層上；閘極絕緣層，設置在該氮化鋁鎵層上；閘極結構，設置在該閘極絕緣層上；金屬場板層，設置在該閘極結構上；源極結構，在該閘極結構的第一邊設置該氮化鎵層上，穿過該氮化鋁鎵層與該閘極絕緣層；以及汲極結構，在該閘極結構的第二邊設置該氮化鎵層上，穿過該氮化鋁鎵層與該閘極絕緣層，其中該金屬場板層，延伸到與該汲極結構距離一長度，以提供相對該汲極結構之間的一寄生電容，其中該金屬場板層包含多個區塊，不連續地延伸到與該汲極結構距離一長度，其中該寄生電容還包括相鄰兩個該區塊之間所構成的電容。
  2. 一種靜電放電保護元件，包括：氮化鎵層，設置在一基底上；氮化鋁鎵層，設置在該氮化鎵層上；閘極絕緣層，設置在該氮化鋁鎵層上；閘極結構，設置在該閘極絕緣層上；金屬場板層，設置在該閘極結構上； 源極結構，在該閘極結構的第一邊設置該氮化鎵層上，穿過該氮化鋁鎵層與該閘極絕緣層；汲極結構，在該閘極結構的第二邊設置該氮化鎵層上，穿過該氮化鋁鎵層與該閘極絕緣層，其中該金屬場板層延伸到與該汲極結構距離一長度，以提供相對該汲極結構之間的一寄生電容；以及汲極金屬連接結構，該汲極金屬連接結構包含：插塞，設置在該汲極結構上；以及延伸部，設置在該插塞上，向該閘極結構方向延伸，與該金屬場板層構成一重疊部分，如此該寄生電容再包括由該汲極結構與該金屬場板層之間所構成的電容。
  3. 如申請專利範圍第2項所述的靜電放電保護元件，其中該金屬場板層包含多個區塊，各區塊彼此平行地設置且不連續地延伸到與該汲極結構距離一長度，其中該寄生電容還包括相鄰兩個該區塊之間所構成的電容。
  4. 如申請專利範圍第2項所述的靜電放電保護元件，其中該汲極金屬連接結構的該延伸部與該金屬場板層之間包含層間介電層。
  5. 一種靜電放電保護元件，包括：氮化鎵層，設置在一基底上；氮化鋁鎵層，設置在該氮化鎵層上；閘極絕緣層，設置在該氮化鋁鎵層上； 閘極結構，設置在該閘極絕緣層上；金屬場板層，設置在該閘極結構上；源極結構，在該閘極結構的第一邊設置該氮化鎵層上，穿過該氮化鋁鎵層與該閘極絕緣層；以及汲極結構，在該閘極結構的第二邊設置該氮化鎵層上，穿過該氮化鋁鎵層與該閘極絕緣層，其中該金屬場板層，延伸到與該汲極結構距離一長度，以提供相對該汲極結構之間的一寄生電容，其中該閘極結構是條狀結構，該金屬場板層是包含多個金屬條層，由該閘極結構的一側延伸到該汲極結構的該距離範圍內，其中該汲極結構包括：汲極條狀結構；以及多個汲極條層，由該汲極條狀結構向該閘極結構延伸，與該多個金屬條層交替配置。
  6. 一種靜電放電保護電路，用於保護第一GaN電晶體，該第一GaN電晶體有閘極端、汲極端及源極端，該靜電放電保護電路包括：第二GaN電晶體，如申請專利範圍第1至5項任其一所述的靜電放電保護元件，其中該第二GaN電晶體的該源極結構連接到該第一GaN電晶體該源極端，該第二GaN電晶體的該汲極結構連接到該第一GaN電晶體的該閘極端，該第二GaN電晶體的該閘極結構通過該寄生電容也連接到該第一GaN電晶體的該閘極端；以及 阻抗元件，連接在該第二GaN電晶體的該閘極結構與該源極結構之間。
TW108104865A 2019-02-13 2019-02-13 靜電放電(esd)保護元件 TWI730291B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108104865A TWI730291B (zh) 2019-02-13 2019-02-13 靜電放電(esd)保護元件
CN201910841185.1A CN111564494B (zh) 2019-02-13 2019-09-06 静电放电保护元件与电路及制造静电放电保护元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108104865A TWI730291B (zh) 2019-02-13 2019-02-13 靜電放電(esd)保護元件

Publications (2)

Publication Number Publication Date
TW202030855A TW202030855A (zh) 2020-08-16
TWI730291B true TWI730291B (zh) 2021-06-11

Family

ID=72074040

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104865A TWI730291B (zh) 2019-02-13 2019-02-13 靜電放電(esd)保護元件

Country Status (2)

Country Link
CN (1) CN111564494B (zh)
TW (1) TWI730291B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120300106A (zh) * 2021-12-07 2025-07-11 厦门市三安集成电路有限公司 一种半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1612866A2 (en) * 2004-06-30 2006-01-04 Interuniversitair Microelektronica Centrum ( Imec) ALGaN/GaN Hemt Devices
US20110254012A1 (en) * 2010-04-19 2011-10-20 National Semiconductor Corporation Ultra high voltage GaN ESD protection device
TWI638459B (zh) * 2016-03-03 2018-10-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US20180358352A1 (en) * 2017-06-08 2018-12-13 Silicet, LLC Structure, method, and circuit for electrostatic discharge protection utilizing a rectifying contact

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897029B (zh) * 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP5609083B2 (ja) * 2009-12-01 2014-10-22 日本電気株式会社 半導体装置、電子装置、半導体装置の製造方法および使用方法
US9761675B1 (en) * 2015-01-08 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Resistive field structures for semiconductor devices and uses therof
CN105633144B (zh) * 2015-06-26 2019-09-24 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US10541323B2 (en) * 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US20180026029A1 (en) * 2016-07-21 2018-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated ESD Protection Circuit for GaN Based Device
CN109004028B (zh) * 2018-06-22 2021-06-22 杭州电子科技大学 一种具有源极相连P埋层和漏场板的GaN场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1612866A2 (en) * 2004-06-30 2006-01-04 Interuniversitair Microelektronica Centrum ( Imec) ALGaN/GaN Hemt Devices
US20110254012A1 (en) * 2010-04-19 2011-10-20 National Semiconductor Corporation Ultra high voltage GaN ESD protection device
TWI638459B (zh) * 2016-03-03 2018-10-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US20180358352A1 (en) * 2017-06-08 2018-12-13 Silicet, LLC Structure, method, and circuit for electrostatic discharge protection utilizing a rectifying contact

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Al2O3-Dielectric InAlN/AlN/GaN Gamma-Gate MOS-HFETs With Composite Al2O3/TiO2 Passivation Oxides"， IEEE Journal of the Electron Devices Society, vol.6(1),pp.1142-1146 *
"Al2O3-Dielectric InAlN/AlN/GaN Gamma-Gate MOS-HFETs With Composite Al2O3/TiO2 Passivation Oxides"， IEEE Journal of the Electron Devices Society, vol.6(1),pp.1142-1146。

Also Published As

Publication number Publication date
TW202030855A (zh) 2020-08-16
CN111564494A (zh) 2020-08-21
CN111564494B (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
JP6483116B2 (ja) 追加の構成要素を創出するための、ポリシリコン層を有するＧａＮトランジスタ
JP4711061B2 (ja) 半導体装置
US9754932B2 (en) Semiconductor device
US12284825B2 (en) Semiconductor device including electrodes with identical potential
KR20110054321A (ko) 반도체 장치
CN111211120B (zh) 一种整合箝制电压箝位电路的碳化硅半导体组件
CN104183628A (zh) 半导体装置
US12062716B2 (en) Semiconductor device including source pad region and drain pad region configured to improve current uniformity and reduce resistance
CN107403801B (zh) 半导体结构
JP5210414B2 (ja) 半導体装置
TW201423949A (zh) 半導體設備之先進法拉第屏蔽
US9941357B2 (en) Power MOSFET
TW201806148A (zh) 半導體器件及其形成方法
TWI730291B (zh) 靜電放電(esd)保護元件
US10431655B2 (en) Transistor structure
US5698886A (en) Protection circuit against electrostatic discharges
US20100102379A1 (en) Lateral diffused metal oxide semiconductor device
KR20120004954A (ko) 반도체 장치
CN103779329B (zh) 用于mosfet噪声测试的半导体测试结构
TW201448161A (zh) 半導體晶片及半導體裝置
US8357990B2 (en) Semiconductor device
US20180254268A1 (en) Electrostatic discharge protection device and manufacturing method thereof
TWI737883B (zh) 溝槽金氧半導體元件
KR101374421B1 (ko) Ｇｇｎｍｏｓ 정전기 보호 소자
JP5914209B2 (ja) 半導体装置