[go: up one dir, main page]

TW201448161A - 半導體晶片及半導體裝置 - Google Patents

半導體晶片及半導體裝置 Download PDF

Info

Publication number
TW201448161A
TW201448161A TW103106134A TW103106134A TW201448161A TW 201448161 A TW201448161 A TW 201448161A TW 103106134 A TW103106134 A TW 103106134A TW 103106134 A TW103106134 A TW 103106134A TW 201448161 A TW201448161 A TW 201448161A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
mosfet
semiconductor
terminal
protection element
Prior art date
Application number
TW103106134A
Other languages
English (en)
Inventor
荻野榮治
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201448161A publication Critical patent/TW201448161A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H10W72/07552—
    • H10W72/527—
    • H10W72/926—
    • H10W90/753—
    • H10W90/756—

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明係將MOSFET之閘極端子(G1)及汲極端子(D1)設置於半導體晶片(1)之一面側，將源極端子(S1)設置於另一面側，且包括靜電保護元件(12)，該靜電保護元件(12)之一端側連接於閘極端子(G1)，另一端側連接於源極端子(S1)。藉此，於具有MOSFET之半導體晶片中，可提高靜電耐壓特性並減小晶片尺寸。

Description

半導體晶片及半導體裝置
本發明係關於一種具有MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)之半導體晶片及半導體裝置。
先前，眾所周知有具備用以保護閘極氧化膜免受靜電擊穿之靜電保護元件(ESD(Electro-Static Discharge，靜電放電)保護元件)之MOSFET。
例如，於專利文獻1中揭示有一種MOSFET，其於閘極電極與源極電極之間連接雙向曾納二極體，進而於閘極電極連接電阻。
[先前技術文獻] [專利文獻]
[專利文獻1]日本公開專利公報「特開2008-78579號公報(2008年4月3日公開)」
然而，上述專利文獻1之技術中，閘極電極及源極電極係設置於半導體晶片之上表面側，作為靜電保護元件之雙向曾納二極體係由單一層之多晶矽膜形成，因此存在半導體晶片之晶片面積增大之問題。
本發明係鑒於上述問題點而完成者，其目的在於：於具有 MOSFET之半導體晶片中，提高靜電耐壓特性並減小晶片尺寸。
本發明之一態樣之半導體晶片之特徵在於：其係具有MOSFET者，且上述MOSFET之閘極端子及汲極端子設置於該半導體晶片之一面側，上述MOSFET之源極端子設置於該半導體晶片之另一面側，且該半導體晶片包括靜電保護元件，該靜電保護元件之一端側連接於上述閘極端子，另一端側連接於上述源極端子。
根據上述構成，藉由設置靜電保護元件，可提高靜電耐壓特性，有效地防止由閘極絕緣膜之靜電(ESD(Electro-Static Discharge))所導致之劣化。又，藉由將MOSFET之閘極電極設置於半導體晶片之一面側，並將源極電極設置於另一面側，可有效地利用該半導體晶片中之厚度方向之空間而配置連接該等兩電極之靜電保護元件。藉此，可減小半導體晶片之面內方向之尺寸，從而謀求半導體晶片之小型化。
1、1b‧‧‧半導體晶片
2‧‧‧半導體晶片(第2半導體晶片)
10‧‧‧MOSFET群
11‧‧‧MOSFET
12‧‧‧靜電保護元件
13‧‧‧P型矽基板(基板)
14‧‧‧P型半導體層
15‧‧‧N+區域
16‧‧‧N+區域
17‧‧‧閘極絕緣膜
18‧‧‧汲極電極
19‧‧‧閘極電極
20‧‧‧源極電極
21‧‧‧溝槽部
22‧‧‧P型擴散區域
23‧‧‧N型井區域
24‧‧‧N型擴散區域
25‧‧‧P型擴散區域
26‧‧‧第1N型擴散區域
27‧‧‧第2N型擴散區域
28‧‧‧N型擴散區域
29‧‧‧N型擴散區域
30‧‧‧P型擴散區域
31‧‧‧第1N型擴散區域
32‧‧‧第2N型擴散區域
33‧‧‧N型擴散區域
34‧‧‧P型擴散區域
35‧‧‧P型擴散區域
36‧‧‧N型擴散區域
41‧‧‧MOSFET
42‧‧‧第2靜電保護元件
43‧‧‧N型擴散區域
44‧‧‧P型半導體區域
45‧‧‧P型擴散區域
46‧‧‧N型擴散區域
47‧‧‧P型擴散區域
48‧‧‧氧化物層
49‧‧‧金屬佈線層
50‧‧‧金屬佈線層
100‧‧‧半導體裝置
D1~D3‧‧‧汲極端子
G1~G3‧‧‧閘極端子
S1~S3‧‧‧源極端子
S1b‧‧‧第2源極端子
圖1係表示本發明之一實施形態之半導體晶片之構成之電路圖。
圖2(a)、(b)係表示圖1所示之半導體晶片之構成之說明圖。
圖3係表示圖1所示之半導體晶片所具備之MOSFET之構成之說明圖。
圖4係表示圖1所示之半導體晶片所具備之靜電保護元件之構成之說明圖。
圖5係表示圖1所示之半導體晶片之變化例之電路圖。
圖6係表示本發明之另一實施形態之半導體裝置之構成之電路圖。
圖7係表示圖6所示之半導體裝置所具備之半導體晶片之構成之 說明圖。
圖8係表示圖6所示之半導體裝置所具備之半導體晶片之構成之說明圖。
圖9係表示圖6所示之半導體裝置之變化例之電路圖。
圖10係表示圖6所示之半導體裝置之變化例之電路圖。
圖11(a)~(c)係表示圖1所示之半導體晶片所具備之靜電保護元件之變化例之說明圖。
[實施形態1]
對本發明之一實施形態進行說明。
圖1係本實施形態之半導體晶片1之電路圖，圖2係表示半導體晶片1之概略構成之說明圖。
如圖1所示，半導體晶片1包含具有相互地並聯連接之多個MOSFET11之MOSFET群10，MOSFET群10之源極端子(各MOSFET11之源極電極)連接於半導體晶片1之源極端子S1，汲極端子(各MOSFET11之汲極電極)連接於半導體晶片1之汲極端子D1，閘極端子(各MOSFET11之閘極電極)連接於半導體晶片1之閘極端子G1。又，於半導體晶片1之閘極端子G1與源極端子S1之間連接有靜電保護元件12。
再者，如圖2之(a)所示，各MOSFET11係沿著半導體晶片1之面內方向配置為矩陣狀，相互地並聯連接。又，如圖2之(b)所示，閘極端子G1及汲極端子D1設置於半導體晶片1之一面，源極端子S1設置於半導體晶片1之另一面。
圖3係表示MOSFET11之構成之說明圖。如該圖所示，MOSFET11係橫向擴散MOS(metal oxide semiconductor，金屬氧化物半導體)(LDMOS(Laterally diffused MOS))構造之N通道型MOSFET， 其包含：P型矽基板13、形成於P型矽基板13上之P型半導體層14、藉由於P型半導體層14之一部分注入雜質離子而形成之N+區域(N型擴散區域、汲極區域)15與N+區域(N型擴散區域、源極區域)16、形成於P型半導體層14上之閘極絕緣膜17、形成於閘極絕緣膜17上之閘極電極19、連接於N+區域15之汲極電極18、及連接於N+區域16之源極電極20。
再者，汲極電極18及閘極電極19形成於半導體晶片1之一面側，源極電極20係藉由例如金屬等導電構件自半導體晶片1之一面側經由設置於P型矽基板13及P型半導體層14之溝槽部21而連接至另一面側。
如圖1所示，作為靜電保護元件12係包含藉由將1對曾納二極體之陰極電極彼此連接而形成之雙向曾納二極體，且一端側連接於閘極端子G1，另一端側連接於源極端子S1。
圖4係表示靜電保護元件12之構成例之說明圖。如該圖所示，靜電保護元件12係於P型矽基板13上形成有N型擴散區域(DN區域)43及P型半導體區域44，P+區域(P型擴散區域)45、NHV區域(漂移形成用之N型擴散區域)46、P+(P型擴散區域)區域47係於P型半導體區域44內沿著基板面內方向隔開特定之間隔而形成，以覆蓋P型半導體區域44之方式形成有氧化物層(OXIDE層)48。又，經由設置於氧化物層48之接觸孔而於P+區域45及P+區域47分別連接有金屬佈線層(M1層)49及金屬佈線層(M2層)50。再者，金屬佈線層49連接於半導體晶片1之閘極端子G1(各MOSFET11之閘極端子)，金屬佈線層50連接於半導體晶片1之源極端子S1(各MOSFET11之源極端子)。
再者，靜電保護元件12之耐壓特性根據施加於MOSFET11之閘極端子G1之電壓而適當設定即可。例如，於對MOSFET11之閘極端子G1之施加電壓之規格為±20V之情形時，為使耐壓電壓比±20V大，只要形成靜電保護元件12即可。靜電保護元件12之耐壓特性例如可藉 由控制(i)P+區域45、47與NHV區域46之間隔、或者(ii)N型擴散區域(DN區域)43之濃度而調整。具體而言，P+區域45、47與NHV區域46之間隔越寬，靜電保護元件12之崩潰電壓越增大，且N型擴散區域43之濃度越低，靜電保護元件12之崩潰電壓越增大。
又，靜電保護元件12之構成只要為可實現雙向曾納二極體之構成即可，並不限定於圖4所示之構成。
例如，亦可如圖11之(a)所示，使用如下構成之靜電保護元件12，即，於形成於P型矽基板13上之P型半導體層14內，自P型矽基板13側依序積層有DP區域(P型擴散區域)22、NW區域(N型井區域)23、NHV區域(N型擴散區域)24、及P+區域(P型擴散區域)25。如此，圖11之(a)之例中，形成有雙向曾納二極體，該雙向曾納二極體具備包含於半導體晶片1之基板面法線方向積層之複數個半導體區域之複數段PN接面。
又，亦可如圖11之(b)所示，使用如下構成之雙向曾納二極體，即，於形成於P型矽基板13上之P型半導體層14，形成第1 NHV區域(N型擴散區域)26及第2 NHV區域(N型擴散區域)27，於第1 NHV區域26形成N+區域28，於第2 NHV區域27形成N+區域29及P+區域30。
又，亦可如圖11之(c)所示，使用如下構成之雙向曾納二極體，即，於形成於P型矽基板13上之P型半導體層14，形成第1 NHV區域(N型擴散區域)31及第2 NHV區域(N型擴散區域)32，於第1 NHV區域31形成N+區域33及P+區域34，於第2 NHV區域32形成N+區域35及P+區域36。
又，本實施形態中係使用藉由將1對曾納二極體之陰極電極彼此連接而形成之雙向曾納二極體，但並不限定於此。例如，亦可如圖5所示，使用將1對曾納二極體之陽極電極彼此連接之雙向曾納二極體。
如上所述，本實施形態之半導體晶片1係具有形成於基板13之一面側之MOSFET 11之半導體晶片，MOSFET 11之閘極端子G1(閘極電極19)及汲極端子D1(汲極電極18)設置於基板13之一面側，MOSFET 11之源極端子S1(源極電極20)設置於基板13之另一面側，且該半導體晶片1具備靜電保護元件12，該靜電保護元件12之一端側連接於閘極端子G1(閘極電極19)，另一端側連接於源極端子S1(源極電極20)。
藉此，可有效地利用該半導體晶片1中之基板面法線方向之空間而配置連接於閘極電極與源極電極之間之靜電保護元件12。因此，可防止閘極氧化膜之靜電擊穿，並且與如上述專利文獻1般將閘極電極及源極電極設置於基板之一面側且使用由單一層構成之雙向曾納二極體而連接該等兩電極之情形相比，可減小半導體晶片之基板面平行方向之尺寸，從而謀求半導體晶片之小型化。
再者，本實施形態中係對將本發明應用於N通道型MOSFET之情形進行了說明，但本發明之應用對象並不限定於此，亦可應用於P通道型MOSFET。於此情形時，P通道型MOSFET之各半導體層之構成並無特別限定，可使用自先前以來眾所周知之P通道型MOSFET。
[實施形態2]
對本發明之另一實施形態進行說明。再者，為了方便說明，對於具有與實施形態1相同之功能之構件，標附與實施形態1相同之符號，並省略其說明。
圖6係本實施形態之半導體裝置100之電路圖，圖7係表示半導體裝置100所具備之半導體晶片1b之概略構成之說明圖。又，圖8係自上方觀察半導體裝置100之俯視圖。
如圖6所示，半導體裝置100包括半導體晶片1b、半導體晶片2、閘極端子G3、源極端子S3、及汲極端子D3。
半導體晶片1b除了包括實施形態1所示之半導體晶片1以外，亦 包括：第2源極端子S1b，其設置於基板之一面側(形成有閘極端子G1(閘極電極19)及汲極端子D1(汲極電極18)之側)；及第2靜電保護元件42，其以連接源極端子S1與第2源極端子S1b之方式而設置，包含雙向曾納二極體。又，半導體晶片1b之源極端子S1連接於半導體裝置100之源極端子S3，半導體晶片1b之閘極端子G1連接於半導體裝置100之閘極端子G3，半導體晶片1b之汲極端子D1連接於半導體晶片2之源極端子S2，第2源極端子S1b連接於半導體晶片2之閘極端子G2。半導體晶片1b中之其他之構成與實施形態1所示之半導體晶片1大致相同。再者，第2靜電保護元件42之構成並無特別限定，例如可使用與靜電保護元件12相同者。
半導體晶片2具備MOSFET 41，該MOSFET 41之閘極端子G2連接於半導體晶片1b之第2源極端子S1b，源極端子S2連接於半導體晶片1b之汲極端子D1，汲極端子D2連接於半導體裝置100之汲極端子D3。即，半導體晶片2之MOSFET 41串疊(cascode)連接於半導體晶片1b之各MOSFET 11。再者，MOSFET 41之構成並無特別限定，可使用包含自先前以來眾所周知之構成之MOSFET。
如上所述，本實施形態之半導體裝置100除了包括實施形態1所示之半導體晶片1以外，亦包括串疊連接於半導體晶片1之MOSFET群10(各MOSFET 11)之MOSFET 41。藉此，可減少MOSFET 11之汲極電壓之變化，並減少由鏡像效應所引起之回饋電容之影響。
又，本實施形態之半導體裝置100於半導體晶片1b之源極端子S1與MOSFET 41之閘極端子G2之間具備包含雙向曾納二極體之第2靜電保護元件42。藉此，可防止因靜電而使MOSFET 41之閘極氧化膜被破壞。
又，本實施形態中係將上述之第2靜電保護元件42設置於半導體晶片1b中之基板13之一面。藉此，可有效地利用半導體晶片1b中之基 板面法線方向之空間而配置第2靜電保護元件42，可減小半導體晶片1b之晶片尺寸，從而謀求半導體裝置100之小型化。
再者，本實施形態中係對第2靜電保護元件42具備於半導體晶片1b之構成進行了說明，但並不限定於此。例如，亦可如圖9所示，將第2靜電保護元件42配置於半導體晶片1b及半導體晶片2之外部，亦可如圖10所示，將第2靜電保護元件42配置於半導體晶片2。再者，於不將第2靜電保護元件42設置於半導體晶片1b之情形時，只要使用與實施形態1相同之半導體晶片1代替半導體晶片1b即可。
[總結]
本發明之態樣1之半導體晶片之特徵在於：其係具有MOSFET者，且上述MOSFET之閘極端子及汲極端子設置於該半導體晶片之一面側，上述MOSFET之源極端子設置於該半導體晶片之另一面側，且該半導體晶片包括靜電保護元件，該靜電保護元件之一端側連接於上述閘極端子，另一端側連接於上述源極端子。
根據上述之構成，藉由設置靜電保護元件，可提高靜電耐壓特性，可有效地防止由閘極絕緣膜之靜電(ESD(Electro-Static Discharge))所導致之劣化。又，藉由將MOSFET之閘極電極設置於半導體晶片之一面側，將源極電極設置於另一面側，可有效地利用該半導體晶片中之厚度方向之空間而配置連接該等兩電極之靜電保護元件。藉此，與如上述之專利文獻1所示般將閘極電極及源極電極設置於半導體晶片之一面側且使用由單一層構成之雙向曾納二極體而連接該等兩電極之情形相比，可減小半導體晶片之面內方向之尺寸，從而謀求半導體晶片之小型化。
本發明之態樣2之半導體裝置為如下構成：於上述態樣1中，上述源極端子係經由設置於該半導體晶片之溝槽部而連接於上述MOSFET之源極區域。
根據上述之構成，可縮短用以連接設置於半導體晶片之一面側之MOSFET之源極區域與設置於另一面側之源極端子之佈線之長度，從而使半導體晶片進而小型化。
本發明之態樣3之半導體裝置可設為如下構成：於上述態樣1或2中，上述靜電保護元件為具有複數段PN接面之雙向曾納二極體。
根據上述之構成，可容易地形成靜電保護元件。再者，上述雙向曾納二極體亦可為具有包含沿著半導體晶片之厚度方向而配置之複數層半導體層之PN接面之構成。於此情形時，由於可有效地利用半導體晶片之厚度方向之空間而配置雙向曾納二極體，故而可更減小半導體晶片之尺寸。
本發明之態樣4之半導體裝置為如下構成：於上述態樣1至3中任一項中，上述OSFET具有橫向擴散MOS構造。
根據上述之構成，可容易地製造閘極電極形成於基板之一面側且源極電極形成於基板之另一面側之半導體裝置。
本發明之態樣5之半導體裝置為如下構成：於上述態樣1至4中任一項中，上述雙向曾納二極體係一對曾納二極體中之相互之陰極電極之彼此或陽極電極之彼此連接而成。
根據上述之構成，可容易地形成作為靜電保護元件之雙向曾納二極體。
本發明之一態樣之半導體裝置之特徵在於包括：上述任一項之半導體晶片、具有連接於上述MOSFET之第2 MOSFET之第2半導體晶片、及第2靜電保護元件；且上述第2 MOSFET之閘極端子係經由上述第2靜電保護元件而連接於上述MOSFET之源極端子，上述第2 MOSFET之源極端子連接於上述各MOSFET之汲極端子。
根據上述之構成，可形成串疊連接有上述半導體晶片之MOSFET與上述第2半導體晶片之第2 MOSFET之半導體裝置。又，由於可減小 半導體晶片之尺寸，故可減小半導體裝置之尺寸。
本發明並不限定於上述各實施形態，可於請求項所示之範圍內進行各種變更，關於將不同實施形態中分別揭示之技術性手段進行適當組合而獲得之實施形態亦包含於本發明之技術性範圍中。進而，藉由將各實施形態中分別揭示之技術性手段進行組合，可形成新穎之技術特徵。
[產業上之可用性]
本發明可應用於具有MOSFET之半導體裝置及其製造方法。
1‧‧‧半導體晶片
11‧‧‧MOSFET
12‧‧‧靜電保護元件
D1‧‧‧汲極端子
G1‧‧‧閘極端子
S1‧‧‧源極端子

Claims (5)

  1. 一種半導體晶片，其特徵在於：其係具有MOSFET者，且上述MOSFET之閘極端子及汲極端子設置於該半導體晶片之一面側，上述MOSFET之源極端子設置於該半導體晶片之另一面側，且該半導體晶片包括靜電保護元件，該靜電保護元件之一端側連接於上述閘極端子，另一端側連接於上述源極端子。
  2. 如請求項1之半導體晶片，其中上述源極端子係經由設置於該半導體晶片之溝槽部而連接於上述MOSFET之源極區域。
  3. 如請求項1或2之半導體晶片，其中上述靜電保護元件係具有複數段PN接面之雙向曾納二極體。
  4. 如請求項1至3中任一項之半導體晶片，其中上述MOSFET具有橫向擴散MOS構造。
  5. 一種半導體裝置，其特徵在於包括：如請求項1至4中任一項之半導體晶片、具有連接於上述MOSFET之第2 MOSFET之第2半導體晶片、及第2靜電保護元件；且上述第2 MOSFET之閘極端子係經由上述第2靜電保護元件而連接於上述MOSFET之源極端子，上述第2 MOSFET之源極端子連接於上述各MOSFET之汲極端子。
TW103106134A 2013-06-03 2014-02-24 半導體晶片及半導體裝置 TW201448161A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013117036 2013-06-03

Publications (1)

Publication Number Publication Date
TW201448161A true TW201448161A (zh) 2014-12-16

Family

ID=52007879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106134A TW201448161A (zh) 2013-06-03 2014-02-24 半導體晶片及半導體裝置

Country Status (2)

Country Link
TW (1) TW201448161A (zh)
WO (1) WO2014196223A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6356337B2 (ja) * 2015-04-15 2018-07-11 シャープ株式会社 半導体装置および複合型半導体装置
US10707204B2 (en) 2015-08-07 2020-07-07 Sharp Kabushiki Kaisha Composite semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2006093505A (ja) * 2004-09-27 2006-04-06 Sanyo Electric Co Ltd Ｍｏｓ型素子の保護装置及び半導体装置
JP2009064883A (ja) * 2007-09-05 2009-03-26 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010225930A (ja) * 2009-03-24 2010-10-07 Toshiba Corp Ｅｓｄ保護回路

Also Published As

Publication number Publication date
WO2014196223A1 (ja) 2014-12-11

Similar Documents

Publication Publication Date Title
US11127734B2 (en) Vertical nanowire transistor for input/output structure
US7888794B2 (en) Semiconductor device and method
US10854710B2 (en) Semiconductor device
US9627383B2 (en) Semiconductor device
JP2015015329A (ja) ワイドギャップ半導体装置
US10777544B2 (en) Method of manufacturing a semiconductor device
CN111816651B (zh) 静电放电防护元件
JP2013042270A (ja) トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
US7741670B2 (en) Semiconductor decoupling capacitor
JP2012212842A (ja) 半導体装置
US10431655B2 (en) Transistor structure
TW201448161A (zh) 半導體晶片及半導體裝置
JP6678615B2 (ja) 半導体装置
TW202004998A (zh) 高靜電放電耐受力之靜電保護元件佈局結構
TWI742221B (zh) 溝槽金氧半導體元件及其製造方法
TW201642464A (zh) 半導體元件
TWI678790B (zh) 靜電放電防護元件
TWI655746B (zh) 二極體與二極體串電路
CN106206565A (zh) 二极管与二极管串电路
US9105491B2 (en) Semiconductor structure and semiconductor device having the same
KR100791259B1 (ko) 과도 전압 억제 소자 및 이를 이용한 집적 회로
JP2023003564A (ja) 半導体装置
CN103579298B (zh) 高压半导体元件的场元件
CN111384148A (zh) 半导体组件及其制造方法
CN106298765A (zh) 半导体元件