[go: up one dir, main page]

TWI729385B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI729385B
TWI729385B TW108114843A TW108114843A TWI729385B TW I729385 B TWI729385 B TW I729385B TW 108114843 A TW108114843 A TW 108114843A TW 108114843 A TW108114843 A TW 108114843A TW I729385 B TWI729385 B TW I729385B
Authority
TW
Taiwan
Prior art keywords
phosphorus
layer
epitaxial
epitaxial layer
silicon
Prior art date
Application number
TW108114843A
Other languages
English (en)
Other versions
TW201946122A (zh
Inventor
李宜靜
游明華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201946122A publication Critical patent/TW201946122A/zh
Application granted granted Critical
Publication of TWI729385B publication Critical patent/TWI729385B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P14/24—
    • H10P14/3211—
    • H10P14/3411—
    • H10P14/3442—
    • H10P14/3444—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10P50/242—
    • H10P50/642—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體裝置的製造方法，包括：將半導體鰭狀物凹下，以形成凹部，其中半導體鰭狀物突出而高於在半導體鰭狀物兩側的隔離區；以及施行第一磊晶步驟而成長延伸至凹部中的第一磊晶層。第一磊晶步驟的施行是使用第一製程氣體，第一製程氣體包括含矽氣體、矽烷與含磷氣體。第一磊晶層具有第一磷原子百分率。此方法更包括施行第二磊晶步驟而成長延伸至凹部中及第一磊晶層的上方的第二磊晶層。第二磊晶步驟的施行是使用第二製程氣體，第二製程氣體包括含矽氣體、矽烷與含磷氣體。第二磊晶層具有高於第一磷原子百分率的第二磷原子百分率。

Description

半導體裝置及其製造方法
本發明實施例是關於半導體裝置及其製造方法，特別是關於提升源/汲極區的摻雜物濃度以降低電阻的技術。
在積體電路(integrated circuit；IC)的材料與設計的技術發展下，已產出數個世代的積體電路，每個世代均比其前一個世代具有較小且更複雜的電路。在積體電路革命的過程中，通常是隨著功能密度(例如：每單位晶片面積的互連的裝置數量)的增加而縮減幾何尺寸。這樣的尺寸縮減的過程通常會藉由增加製造效率與降低關連的成本而獲得效益。
這樣的尺寸縮減亦已增加所加工及製造積體電路的複雜度，並為了實現上述的發展，在積體電路的加工及製造亦需要同樣的進步。例如，已應用鰭式場效電晶體(Fin Field-Effect Transistor；FinFET)來取代平面型電晶體。鰭式場效電晶體的結構及鰭式場效電晶體的製造方法正在發展中。
鰭式場效電晶體是基於半導體鰭狀物而形成。可藉由蝕刻在閘極的兩側的半導體鰭狀物的一些部分，然後在半導體鰭狀物的被蝕刻的部分所留下來的空間中成長適當的材料，而形成鰭式場效電晶體的源極區及汲極區。
一實施例是關於一種半導體裝置的製造方法，包括：將一半導體鰭狀物凹下，以形成凹部，其中上述半導體鰭狀物突出而高於在上述半導體鰭狀物兩側的隔離區；以及施行一第一磊晶步驟而成長延伸至上述凹部中的一第 一磊晶層。上述第一磊晶步驟的施行是使用一第一製程氣體，上述第一製程氣體包括一含矽氣體、矽烷與一含磷氣體。上述第一磊晶層具有一第一磷原子百分率。此方法更包括施行一第二磊晶步驟而成長延伸至上述凹部中及上述第一磊晶層的上方的一第二磊晶層。上述第二磊晶步驟的施行是使用一第二製程氣體，上述第二製程氣體包括上述含矽氣體、矽烷與上述含磷氣體。上述第二磊晶層具有高於上述第一磷原子百分率的一第二磷原子百分率。
另一實施例是關於一種半導體裝置的製造方法，包括：將一半導體鰭狀物凹下，以形成一凹部，其中上述半導體鰭狀物突出而高於在上述半導體鰭狀物兩側的隔離區；施行一第一磊晶步驟而成長延伸至上述凹部中的一第一磊晶層，其中上述第一磊晶層包括矽磷(silicon phosphorous)，且上述第一磊晶層具有一第一磷原子百分率；以及施行一第二磊晶步驟而成長延伸至上述凹部中及上述第一磊晶層的上方的一第二磊晶層，其中上述第二磊晶層包括矽磷，其中上述第二磊晶層具有一第二磷原子百分率，上述第二磷原子百分率高於百分之六，且上述第二磊晶層是選擇性地在上述第一磊晶層上成長而未從上述隔離區成長。
又另一實施例是關於一種半導體裝置包括：一半導體基底；複數個隔離區，延伸至上述半導體基底中；一半導體鰭狀物，在上述隔離區的對向部分之間，其中上述半導體鰭狀物突出而高於上述隔離區的頂表面；一第一閘極堆疊與一第二閘極堆疊，在上述半導體鰭狀物的一第一部分與一第二部分的各自的頂表面上及側壁上；以及一源/汲極區，延伸至上述半導體鰭狀物的一第三部分中，其中上述第三部分是在上述第一部分與上述第二部分之間，且上述源/汲極區包括：一第一矽磷層，具有一第一最高磷原子百分率；及一第二矽磷層，與上述第一矽磷層的下部重疊，而使上述第一矽磷層在上述第二矽磷層的兩側包括側壁部，其中上述第二矽磷層具有一第二最高磷原子百分率，上述第 二最高磷原子百分率高於百分之六，且上述第二最高磷原子百分率高於上述第一最高磷原子百分率。
10:晶圓
20:基底
22:淺溝槽隔離區
22A:頂表面
22B:底表面
24:半導體條
24’:突出的鰭狀物
30:虛置閘極堆疊
32:虛置閘極介電質
34:虛置閘極電極
36:硬罩幕層
38:閘極間隔物
38A:第一介電層
38B:第二介電層
39:鰭間隔物
40:凹部
42:磊晶層
42A、42B、42C:磊晶層
42LE:左緣
42RE:右緣
46:接觸蝕刻停止層
48:層間介電質
50:取代閘極
52:閘極介電質
54:閘極電極
56:硬罩幕
58:源極/汲極矽化物區
60:源極/汲極接觸插塞
62:n型鰭式場效電晶體
200:製程流程
202、204、206、208、210、212、214、216、218、220:步驟
D1:深度
T1、T2、T3:厚度
W1:寬度
當閱讀所附圖式時，根據以下的詳細說明會對本發明實施例的態樣有最佳的理解。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的透視圖。
第2圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的透視圖。
第3A圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的透視圖。
第3B圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的剖面圖。
第4A圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的透視圖。
第4B圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的剖面圖。
第5圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的剖面圖。
第6圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的剖面圖。
第7A圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的剖面圖。
第7B圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的透視圖。
第8圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的透視圖。
第9A圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的透視圖。
第9B圖是根據一些實施例的一鰭式場效電晶體的形成的中間階段的剖面圖。
第10A、10B與10C圖是在根據一些實施例的一鰭式場效電晶體的一磊晶源/汲極區的不同高度取得的摻雜物分布。
第11圖是根據一些實施例的一鰭式場效電晶體的形成的流程圖。
要瞭解的是，以下的揭露內容提供許多不同的實施例或範例以實 現本發明實施例的不同構件。以下的揭露內容敘述各個構件及其排列方式的特定實施例或範例，以簡化本發明實施例的說明。當然，這些特定的範例並非用以限定。例如，元件的尺寸並非受限於所揭露的範圍或值，但可能依存於製程條件及/或裝置所需求的性質。此外，若是本發明實施例敘述了一第一構件形成於一第二構件之上或上方，即表示其可能包括上述第一構件與上述第二構件是直接接觸的實施例，亦可能包括了有附加構件形成於上述第一構件與上述第二構件之間，而使上述第一構件與第二構件可能未直接接觸的實施例。為了簡潔，可能以任意的比例繪示各種構件。此外，本發明實施例可能會在各種實施例重複使用相同的元件符號。這樣的重複是為了敘述上的簡化與明確，而非意指所討論的不同實施例及/或結構之間的關係。
此外，其與空間相關用詞。例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，係為了便於描述圖示中一個元件或構件與另一個(些)元件或構件之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
根據一些實施例，提供一電晶體及其形成方法。根據一些實施例，敘述形成上述電晶體的中間階段，並會討論一些實施例的變化。在圖式及說明書的整體敘述的實施例中，類似的元件符號會用來代表類似的元件。在敘述的實施例中，是使用一鰭式場效電晶體(Fin Field-Effect Transistor；FinFET)作為一範例來解釋本發明實施例的概念，而平面式電晶體亦可適用本發明實施例的概念。
第1圖至第9A與9B圖繪示根據一些實施例的一鰭式場效電晶體的形成的中間階段的透視圖與剖面圖。示於第1圖至第9A與9B圖的步驟亦示意性地反映在第11圖所示的製程流程中。
第1圖顯示一初始結構的透視圖。上述初始結構包括晶圓10，晶圓10進一步包括基底20。基底20可以是一半導體基底，上述半導體基底可以是一矽基底、一矽鍺(silicon germanium)基底或以其他半導體材料形成的基底。基底20可被摻雜有p型或n型的不純物。可將例如淺溝槽隔離(Shallow Trench Isolation；STI)區等的淺溝槽隔離區22(或隔離區)形成為從基底20的一頂表面延伸進入基底20。基底20之在相鄰的淺溝槽隔離區22間的部分，被稱作半導體條24。根據一些例示的實施例，半導體條24的頂表面與淺溝槽隔離區22的頂表面可實質上彼此齊平。
淺溝槽隔離區22可包括一襯墊氧化物(未繪示)，其可以是經由基底20的一表面層的熱氧化而形成的一熱氧化物。上述襯墊氧化物亦可以是使用例如原子層沉積技術(atomic-layer deposition；ALD)、高密度電漿化學氣相沉積(high density plasma chemical vapor deposition；HDPCVD)或化學氣相沉積(chemical vapor deposition；CVD)而形成的一沉積氧化矽層。淺溝槽隔離區22亦可包括一介電材料，其在上述襯墊氧化物的上方，其中上述介電材料可使用可流動化學氣相沉積(flowable chemical vapor deposition；FCVD)、旋轉塗布法(spin-on)或其類似方法而形成。
請參考第2圖，將淺溝槽隔離區22凹下，因此半導體條24的頂部突出而高於淺溝槽隔離區22的剩下部分的頂表面22A，而形成突出的鰭狀物24’。對應的步驟敘述於如第11圖所示的製程流程200的步驟202。半導體條24之在淺溝槽隔離區22中的部分，仍稱為半導體條。上述蝕刻可使用一乾蝕刻製程來施行，其中可使用HF與NH3的混合物來作為蝕刻氣體。上述蝕刻亦可使用NF3與NH3的混合物來作為蝕刻氣體。在上述蝕刻製程的過程中，可產生電漿。亦可包括氬。在本發明實施例的替代性的實施樣態中，是使用一溼蝕刻製程來施行淺溝槽隔離區22的凹下。蝕刻藥劑可包括例如氫氟酸溶液。
根據一些實施例，可藉由任何適當的方法來形成/圖形化用於形成鰭式場效電晶體的上述鰭狀物。例如，可使用一或多道微影製程，包括雙重圖形化(double-patterning)或多重圖形化(multi-patterning)製程，將上述鰭狀物圖形化。一般而言，雙重圖形化或多重圖形化製程結合微影與自對準製程，得以使形成的圖形的例如節距(pitch)小於使用單一、直接圖形化製程所能得到的節距。例如，在一實施例中，在一基底的上方形成一犧牲層並使用一微影製程將此犧牲層圖形化。使用一自對準製程，以與上述已圖形化的犧牲層並排的方式形成間隔物。然後，移除上述犧牲層，再使用留下來的間隔物或心軸(mandrels)將上述鰭狀物圖形化。
請參考第3A圖，在突出的鰭狀物24’的頂表面上及側壁上，形成複數個虛置閘極堆疊30。對應的步驟敘述於如第11圖所示的製程流程200的步驟204。要瞭解的是，雖然為了簡潔明確而繪示二個虛置閘極堆疊30，但可以形成有單一或多於二個彼此平行的虛置閘極堆疊，其中複數個虛置閘極堆疊與相同的一或多個突出的(半導體)鰭狀物24’相交。虛置閘極堆疊30可包括虛置閘極介電質32與虛置閘極介電質32上方的虛置閘極電極34。虛置閘極電極34可使用例如非晶矽或多晶矽來形成，亦可使用其他材料。每個虛置閘極堆疊30亦可包括一個(或複數個)硬罩幕層36，其在虛置閘極電極34的上方。硬罩幕層36可以以氮化矽、氧化矽、碳氮化矽(silicon carbo-nitride)或類似材料形成。虛置閘極堆疊30所具有的長度方向亦是正交於突出的鰭狀物24’的長度方向。
接下來，在虛置閘極堆疊30的側壁上形成閘極間隔物38。對應的步驟敘述於如第11圖所示的製程流程200的步驟206。根據本發明實施例的一些實施態樣，是使用例如碳氮化矽(silicon carbo-nitride；SICN)、氮化矽或類似材料來形成閘極間隔物38，且閘極間隔物38可具有一單層結構或包括複數個介電層的一多層結構。
根據本發明實施例的一些實施態樣，閘極間隔物38是多層的閘極間隔物，上述多層的閘極間隔物的形成包括：毯覆性地沉積一第一介電層(例如為第一介電層38A)與在第一介電層38A的上方的一第二介電層(例如為第二介電層38B)；然後，施行非等向性蝕刻，以移除第一介電層38A及第二介電層38B的水平部分。第一介電層38A及第二介電層38B的留下來的部分為閘極間隔物38。第一介電層38A可具有L字形的剖面形狀，而第二介電層38B則重疊於對應的第一介電層38A的水平部分。例如，閘極間隔物38可包括氧化矽層的第一介電層38A與在對應的氧化矽層的第一介電層38A上的氮化矽層的第二介電層38B。根據本發明實施例的一些實施態樣，閘極間隔物38包括低介電常數介電層的第一介電層38A與在對應的低介電常數介電層的第一介電層38A的水平部分上的非低介電常數介電層的第二介電層38B。低介電常數介電層的第一介電層38A可以以具有低於約3.5的介電常數(k值)的一低介電常數介電材料形成，其可以以SiON或SiOCN形成，且在SiON或SiOCN中形成孔洞以將其介電常數降低至期望的低介電常數值。例如，可以以氮化矽來形成非低介電常數介電層的第二介電層38B。
第3A圖亦繪示複數個鰭間隔物39，鰭間隔物39形成在突出的鰭狀物24’的側壁上。根據本發明實施例的一些實施態樣，鰭間隔物39是與閘極間隔物38同時形成。對應的步驟敘述於如第11圖所示的製程流程200的步驟206。例如，在用於形成閘極間隔物38的製程中，當對用以形成閘極間隔物38而沉積的上述毯覆式的一或多層的介電層進行蝕刻，上述毯覆式的一或多層的介電層可具有一些部分被留在突出的鰭狀物24’的側壁上，因此形成鰭間隔物39。根據一些替代性的實施態樣，在用以形成閘極間隔物38的蝕刻中，上述介電層在突出的鰭狀物24’的側壁上的垂直部分被完全移除，因此未形成閘極間隔物。
第3B圖顯示第3A圖所示結構的剖面圖，且此剖面圖是由第3A圖中包含箭號A-A的垂直平面所獲得。在第3B圖及後續顯示剖面圖的圖式中，顯 示淺溝槽隔離區22(第3A圖)的頂表面22A的水平，而且突出的鰭狀物24’(半導體鰭狀物)高於頂表面22A。淺溝槽隔離區22的底表面22B(第3A圖)亦顯示於剖面圖中。淺溝槽隔離區22位於頂表面22A與底表面22B之間的水平，由於淺溝槽隔離區22在不同平面中而未顯示於剖面圖中。
請回來參考第3A圖，施行一蝕刻步驟(其後稱為「源極/汲極凹下」)以使突出的鰭狀物24’之未被虛置閘極堆疊30與閘極間隔物38覆蓋的部分凹下，其形成的結構如第4A圖所示。對應的步驟敘述於如第11圖所示的製程流程200的步驟208。上述凹下可為非等向性，而因此突出的鰭狀物24’之在虛置閘極堆疊30與閘極間隔物38的正下方的部分受到保護，而未被蝕刻。根據一些實施例，被凹下的半導體條24的頂表面可能會低於淺溝槽隔離區22的頂表面22A。因此，在淺溝槽隔離區22之間形成凹部40。凹部40亦置於虛置閘極堆疊30的二側上。根據本發明實施例的一些實施態樣，凹部40延伸至淺溝槽隔離區22中，深達深度D1，深度D1可以在約5nm與約20nm之間的範圍。凹部40的底表面可高於淺溝槽隔離區22的底表面22B，且低於淺溝槽隔離區22的頂表面22A。
根據本發明實施例的一些實施態樣，是經由一乾蝕刻步驟來施行上述凹下。上述乾蝕刻步驟可使用例如C2F6(使用電漿)、CF4、SO2、HBr及Cl2還有O2的混合物或HBr與Cl2和O2還有CF2的混合物等等來施行。根據本發明實施例的一些替代性的實施態樣，是經由一溼蝕刻步驟來施行上述凹下。上述溼蝕刻步驟可使用KOH、氫氧化四甲銨(tetramethylammonium hydroxid；TMAH)、CH3COOH、NH4OH、H2O2、異丙醇(Isopropanol；IPA)或HF與HNO3及H2O的溶液。
第4B圖顯示第4A圖所示結構的剖面圖，且此剖面圖是由第4A圖中包含箭號A-A的垂直平面所獲得。根據本發明實施例的一些實施態樣，如第4B圖所示，凹部40具有實質上垂直的邊緣，其實質上齊平於閘極間隔物38的外緣。 根據本發明實施例的其他實施態樣，凹部40可延伸至略低於閘極間隔物38之處。
第5圖至第7圖顯示用以形成磊晶層42A、42B與42C的磊晶製程，其中會將磊晶層42A、42B與42C一起或個別稱為磊晶層42(或「磊晶區」)。在整篇敘述中，亦會將磊晶層42稱為源極/汲極區。根據本發明實施例的一些實施態樣，即將藉由下述製程形成的鰭式場效電晶體是一n型鰭式場效電晶體，因此磊晶層42為n型。磊晶層42A、42B與42C的形成方法可包括化學氣相沉積(Chemical Vapor Deposition；CVD)、電漿輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition；PECVD)或類似方法，且其反應是在被配置為真空的一製程室(process chamber)中施行。用於磊晶的製程氣體可包括例如二氯矽烷(dichlorosilane；DCS；H2SiCl2)及/或一氯矽烷(monochlorosilane；MCS；SiH3Cl)等的一含氯氣體。上述製程氣體可更包括例如膦(PH3)或二膦(diphosphane；P2H4)等的一含磷氣體。例如HCl等的一蝕刻氣體亦可包含在上述製程中，而使上述磊晶選擇性地發生在半導體區上，而不發生在介電質區上。上述含磷氣體會造成以磷就地摻雜(in-situ doping)磊晶層42的結果，而作為結果的磊晶層42可以是摻雜磷的矽(SiP，亦可稱之為「矽磷」)區。根據一些實施態樣，當添加例如SixHy(CH3)z(其中，x、y、z為整數時，作為結果的磊晶層42可以是矽碳磷(SiCP)區。在後續的敘述中，可將SiP與SiCP都稱為矽磷(SiP)，其可以包含或不包含碳。此外，矽烷(SiH4)包含於上述製程氣體中。在上述磊晶中，開啟電漿。
根據本發明實施例的一些實施態樣，在上述製程氣體中，矽烷具有低百分率。例如，FR(silane)/(FR(DCS)+FR(silane))的比值低，其中FR(silane)代表矽烷的流量率，而FR(DCS)代表二氯矽烷的流量率。根據本發明實施例的一些實施態樣，FR(silane)/(FR(DCS)+FR(silane))的比值是在約百分之零點五與約百分之五之間的範圍，且可以在約百分之一與約百分之三之間的範圍。
以下的反應式顯示使用二氯矽烷與矽烷作為製程氣體時之用以 形成SiP的反應。
PH3-->PH+H2 Ea=3.8eV (式1)
PH3-->PH2+H Ea=3.7eV (式2)
SiH4-->SiH2+H2 Ea=2.8eV (式3)
PH3+SiH2-->SiPH5 Ea=1.39eV (式4)
鍵能Ea亦顯示於式1至式4呈現的上述反應式中。上述反應顯示PH3可能在電漿之下被去游離(deionize)，且被用於用來磊晶的反應室(reaction chamber)中。上述反應式亦指出用以從矽烷產生SiH2的鍵能(式3)低，且低於將PH3離子化(式1與式2)的鍵能。同樣地，用以使PH3直接與SiH2反應(式4)的鍵能亦低，且低於將PH3離子化(式1與式2)的鍵能。因此，在上述製程氣體添加矽烷時，矽烷可輕易地直接與PH3反應，而非將PH3離子化。
要瞭解的是，不容易使用PH3來對已沉積的矽(使用二氯矽烷沉積)作摻雜，因為將PH3離子化會需要高離子化能量(式1與式2)。因此，矽烷用來先形成Si-P鍵，將磷沉積在Si-P的形式中。這樣避免將磷抽離上述反應室。同樣地，Si-P鍵的吸附能(adsorption energy)大於4.5eV，其遠大於PH3的吸附能0.8eV、PH2的吸附能2.6eV以及P2的吸附能3.4eV。此情況顯示Si-P遠比PH3、PH2以及P2穩定，且以Si-P的形式摻雜於磊晶層42的可靠度優於例如PH3、PH2以及P2等的含磷材料的其他形式。
實驗結果已指出，將小百分率的矽烷加入另一個含矽製程氣體具有一個重要的功效，其為增加矽磊晶層中的磷的原子百分率(以下，稱之為「磷原子百分率」)。例如，藉由使FR(silane)/(FR(DCS)+FR(silane))的比值約為百分之一，在作為結果的SiP中的磷原子百分率可以是在約百分之零點五的範圍。當FR(silane)/(FR(DCS)+FR(silane))的比值增加為約為百分之三與約百分之五之間的範圍時，在作為結果的SiP中的磷原子百分率可以是高於約百分之五、高於約 百分之六或高於約百分之七，並可以在約為百分之五與約百分之十一之間的範圍、約為百分之六與約百分之十一之間的範圍或是約為百分之七與約百分之十一之間的範圍。此外，當將例如反應室的壓力(chamber pressure)、二氯矽烷及PH3的流量率(flow rate)等的製程條件維持不變時，將矽烷的流量率增加對於在作為結果的磊晶SiP層中的磷原子百分率具有很清楚的效果。
根據本發明實施例的一些實施態樣，進行實驗以建立用於沉積製程中的矽烷的量與作為結果的SiP中的磷原子百分率之間的相關性。矽烷的「量」可以由矽烷的流量率、矽烷的分壓及/或FR(silane)/(FR(DCS)+FR(silane))的比值來代表。在此實驗中，提供第一複數個樣本晶圓，而可以將SiP磊晶層形成於其上。在此實驗中，在每個晶圓，將矽烷的量以外的製程條件維持相同，而使矽烷的量隨著晶圓逐一改變。測量形成在第一複數個樣本晶圓上的作為結果的SiP層中的磷原子百分率，以決定此相關性。此實驗亦可包括提供第二複數個樣本晶圓，並在第二複數個樣本晶圓上形成SiP層。使第二複數個樣本晶圓上之用以形成SiP層的矽烷的量以外的製程條件，與用以在第一複數個樣本晶圓上形成SiP層所使用者不同。同樣地，在此實驗中，在每個晶圓，將矽烷的量以外的製程條件維持相同，而使矽烷的量隨著晶圓逐一改變。測量形成在第二複數個樣本晶圓上的作為結果的SiP層中的磷原子百分率，以決定此相關性。從第一複數個樣本晶圓與第二複數個樣本晶圓獲得的結果提供：若改變矽烷的量以外的製程條件如何影響上述相關性的資訊。
所發現之矽烷的量與磷原子百分率之間的相關性，可用來決定用於形成具有非常高的磷原子百分率的SiP層的製程條件，並可用來尋找用於形成具有特定所欲的磷原子百分率的SiP層的製程條件，例如，上述特定所欲的磷原子百分率可以在約百分之零點五與約百分之十一之間的範圍。
藉由從實驗發現矽烷的量與作為結果的磷原子百分率之間的相 關性，可以選擇用於磊晶層42A、42B與42C(第7圖)的製程條件，而使每個磊晶層42A、42B與42C具有所欲的磷原子百分率。例如，當為了使磊晶層42A、42B與42C具有不同的磷原子百分率，可調整在製程中的矽烷的量(例如，矽烷的流量率)，而調整磷原子百分率，而其他的製程條件則維持不變。這樣會簡化形成製程並改善產出量(throughput)。
請參考第5圖，從凹部40(溝槽)作磊晶層42A的磊晶成長。對應的步驟敘述於如第11圖所示的製程流程200的步驟210。根據本發明實施例的一些實施態樣，上述成長為共形(conformal)或實質上為共形，且上述成長發生在半導體鰭狀物的曝露的側壁上以及塊狀(bulk)基底20的頂表面上，其中塊狀基底20的頂表面是在凹部40(溝槽)的底部。根據本發明實施例的一些實施態樣，製程氣體包括二氯矽烷，其具有的流量率在約700sccm與約1,000sccm之間的範圍。根據本發明實施例的一些實施態樣，未添加矽烷。根據其他實施態樣，添加少量的矽烷。例如，可以以低於5sccm或低於2sccm的流量率來添加矽烷。此製程氣體亦包括PH3，其流量率在約50sccm與約150sccm之間的範圍。作為結果的磊晶層42A可包括SiP，其具有的一最高或平均磷原子百分率AP(42A)在約百分之零點五與約百分之二點零之間的範圍。磊晶層42A所具有的厚度T1是與凹部40(溝槽)的寬度W1相關。例如T1/W1的比值可以在約1/8與約3/8之間的範圍。在此磊晶中，晶圓10的溫度可以在約620℃與約680℃之間的範圍。
第6圖顯示磊晶層42B的形成。對應的步驟敘述於如第11圖所示的製程流程200的步驟212。根據本發明實施例的一些實施態樣，磊晶層42B是在用於形成磊晶層42A的相同的製程室原地形成，且在磊晶層42A、42B的形成之間未破真空。根據本發明實施例的一些實施態樣，磊晶層42B可完全填滿凹部40(溝槽)的剩餘部分。磊晶層42B的厚度T2可以在凹部40(溝槽)的寬度W1的約1/8與約3/8之間的範圍。根據本發明實施例的一些實施態樣，製程氣體包括二氯矽 烷與矽烷，其中二氯矽烷具有的流量率在約700sccm與約1,000sccm之間的範圍，矽烷具有的流量率在約10sccm與約100sccm之間的範圍。FR(silane)/(FR(DCS)+FR(silane))的比值亦可以在約為百分之零點五與約百分之十之間的範圍。此製程氣體亦包括PH3，其流量率在約150sccm與約300sccm之間的範圍。作為結果的磊晶層42B具有的一磷原子百分率AP(42B)高於約百分之五、高於約百分之六或高於約百分之七。磊晶層42B中的最高或平均磷原子百分率AP(42B)亦可以在約百分之五與約百分之十一之間的範圍、約百分之六與約百分之十一之間的範圍、約百分之七與約百分之十一之間的範圍、或是接近約百分之十一。此外，AP(42B)/AP(42A)的比值大於1.0，且可以在約2與約10之間的範圍。此製程氣體亦可包括例如HCl等的一蝕刻氣體。
根據本發明實施例的一些實施態樣，當製程從磊晶層42A的形成變更成磊晶層42B的形成時，矽烷的流量率增加，而例如其他製程氣體(包括二氯矽烷、PH3及HCl)的流量率、晶圓溫度等的其他製程條件則維持不變或實質上不變。例如，假設在形成磊晶層42A中的矽烷的流量率為FSA(其可以是0sccm或小於約2sccm的小的值)、在形成磊晶層42B中的矽烷的流量率為FSB，FSA/FSB的比值小於約0.1，且可以在約0與約0.1之間的範圍。當矽烷的流量率夠高，當磷原子百分率到達百分之十時，磷原子百分率的增加可能開始飽和，而且進一步增加矽烷的流率則對磷原子百分率的增加只有些微的效果。磊晶層42B可以在磊晶層42A的頂表面上具有一薄層。
第7A圖顯示根據本發明實施例的一些實施態樣之磊晶層42C的形成。對應的步驟敘述於如第11圖所示的製程流程200的步驟214。根據一些替代性的實施態樣，未形成磊晶層42C。因此，使用虛線繪示磊晶層42C，來表示其形成或不形成均可。磊晶層42C的厚度T3可以在凹部40(溝槽)的寬度W1的約1/8與約1/4之間的範圍。磊晶層42C所具有的磷原子百分率AP(42C)低於磊晶層 42B的磷原子百分率AP(42B)。例如，磊晶層42C可包括SiP，其具有的一最高或平均磷原子百分率AP(42C)在約百分之零點五與約百分之二點零之間的範圍。由於晶圓10可能會歷經複數個清潔製程，藉由形成具有較低的磷原子百分率的一頂部的磊晶層42C，可以減低在清潔製程中的磊晶層42的損失，因為具有高磷原子百分率的SiP層有較大的損失的傾向。磷原子百分率AP(42C)亦可小於或等於磷原子百分率AP(42A)。
根據本發明實施例的一些實施態樣，當製程從磊晶層42B的形成變更成磊晶層42C的形成時，矽烷的流量率減少，而例如其他製程氣體(包括二氯矽烷、PH3及HCl)的流量率、晶圓溫度等的其他製程條件則維持不變。例如，假設在形成磊晶層42B中的矽烷的流量率為FSB、在形成磊晶層42C中的矽烷的流量率為FSC，FSC/FSB的比值小於約1.0，且可以在約0與約0.1之間的範圍。根據本發明實施例的一些實施態樣，未添加矽烷。根據其他實施態樣，添加少量的矽烷。例如，可以以低於5sccm或低於2sccm的流量率來添加矽烷。
在磊晶層42的形成之後，可施行一源極/汲極佈植，以進一步增加n型摻雜物的n型摻雜物濃度/百分率。根據本發明實施例的一些實施態樣，是佈植磷。在此佈植中，是佈植例如磷及/或砷等的摻雜物，使用的摻雜物源包括PH3、PF3、PF5、AsH3、AsF3及/或AsF5。植入的摻雜物可能會到達磊晶層42的底部。根據本發明實施例的一些實施態樣，跳過此佈植步驟。
第7B圖顯示在第7A圖中所示結構的透明圖，其中在第7A圖中所示結構是由第7B圖中包含箭號A-A的垂直平面所獲得。如第7B圖所示，當鰭間隔物39存在，磊晶層42的成長被鰭間隔物39限制，直到磊晶層42的頂表面高於鰭間隔物39的頂端為止，在此時，磊晶層42在其本身向上成長的同時開始水平擴張。相鄰的磊晶層42可能一起成長而形成大型磊晶區，或可以彼此分離。根據本發明實施例的一些實施態樣，未形成鰭間隔物39。因此，當磊晶層42的頂 表面高於淺溝槽隔離區22的頂表面22A時，開始水平擴張。
第8圖顯示在形成一接觸蝕刻停止層(contact etch stop layer；CESL)46以及一層間介電質(interlayer dielectric；ILD)48之後的結構的透視圖。對應的步驟敘述於如第11圖所示的製程流程200的步驟216。接觸蝕刻停止層46可以以氮化矽、碳氮化矽或類似材料形成。根據本發明實施例的一些實施態樣，使用例如原子層沉積(Atomic Layer Deposition；ALD)或化學氣相沉積等的一共形沉積方法來形成接觸蝕刻停止層46。層間介電質48可包括使用例如可流動化學氣相沉積(Flowable Chemical Vapor Deposition；FCVD)、旋轉塗布法(spin-on)、化學氣相沉積或其他沉積方法而形成的一介電材料。層間介電質48亦可以以含氧的介電材料形成，其可以是四乙氧基矽烷(Tetra Ethyl Ortho Silicate；TEOS)氧化物、電漿輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition；PECVD)氧化物(SiO2)、磷矽玻璃(Phospho-Silicate Glass；PSG)、硼矽玻璃(Boro-Silicate Glass；BSG)、硼磷矽玻璃(Boron-Doped Phospho-Silicate Glass；BPSG)或類似材料。施行例如化學機械拋光(Chemical Mechanical Polish；CMP)或機械研磨(mechanical grinding)，以使層間介電質48的頂表面、虛置閘極堆疊30的頂表面以及閘極間隔物38的頂表面齊平。
第8圖亦顯示取代閘極50的形成。對應的步驟敘述於如第11圖所示的製程流程200的步驟218。此形成製程包括移除虛置閘極堆疊30(第7A與7B圖)的剩餘部分而形成溝槽，並在因而產生的溝槽中形成取代閘極50。取代閘極50包括閘極介電質52與閘極電極54。根據本發明實施例的一些實施態樣，每個閘極介電質52包括一界面層(Interfacial Layer；IL；未分開繪示)作為其下部。上述界面層是形成在突出的鰭狀物24’的曝露的表面上。上述界面層可包括例如氧化矽層等的氧化物層，其是經由突出的鰭狀物24’(未示於第8圖中)的熱氧化、一化學氧化製程或一沉積製程而形成。閘極介電質52可以包括高介電常數介電層 (未分開繪示)，其形成於上述界面層的上方。上述高介電常數介電層包括例如氧化鉿、氧化鑭、氧化鋁、氧化鋯或類似材料。上述高介電常數介電材料的介電常數(k值)高於3.9，且可高於約7.0。上述高介電常數介電層是在上述界面層上，並可接觸上述界面層。可將上述高介電常數介電層形成為一共形層，並在突出的鰭狀物24’的側壁上以及閘極間隔物38的側壁上延伸。根據本發明實施例的一些實施態樣，是使用原子層沉積或化學氣相沉積來形成高介電常數介電層。
閘極電極54可包括一擴散阻障層及在上述擴散阻障層的上方的一或多個功函數層。上述擴散阻障層可以以氮化鈦(TiN)形成，其可以(或可以未)被以矽摻雜。上述功函數層決定了閘極的功函數，並包括至少一層或是以不同材料形成的複數層。上述功函數層的材料可包括例如一氮化鉭(TaN)層與在上述氮化層的上方的一鈦鋁(titanium aluminum；TiAl)層。在上述功函數層的沉積之後，形成另一個阻障層，其可以是另一個氮化鈦層。例如鎢或鈷等的一填充材料可填入由移除虛置閘極而留下的剩餘的溝槽。然後，可以施行一平坦化製程，以移除上述擴散阻障層、上述功函數層、上述填充材料等的多餘的部分，而形成閘極電極54。
複數個硬罩幕56是形成在取代閘極50的上方且在複數個閘極間隔物38之間。硬罩幕56可以以氮化矽、氧碳氮化矽(silicon oxy-carbo-nitride)或類似材料形成。硬罩幕56的形成包括：使取代閘極50凹下；將一介電材料填充至因而發生的凹部中；以及施行一平坦化步驟，以移除上述介電材料的多餘部分。
請參考第9A圖，移除層間介電質48與接觸蝕刻停止層46的一些部分而形成複數個接觸開口，接下來將磊晶層42的曝露的部分矽化，而形成複數個源極/汲極矽化物區58。將例如鎢等的一導體材料填入上述接觸開口中，而形成複數個源極/汲極接觸插塞60。對應的步驟敘述於如第11圖所示的製程流程200的步驟220。藉此，形成n型鰭式場效電晶體62及對應的源極/汲極接觸插塞 60。根據本發明實施例的一些實施態樣，如第9A圖所示，基於合併的不同的鰭狀物而形成源極/汲極區。根據本發明實施例的其他的實施態樣，基於彼此分離的不同的鰭狀物而形成源極/汲極區。
第9B圖顯示第9A圖所示結構的剖面圖，其中示於第9B圖的結構是由第9A圖中包含線B-B的垂直平面所獲得。根據本發明實施例的一些實施態樣，源極/汲極矽化物區58穿透磊晶層42C(如果有形成)而接觸磊晶層42B，磊晶層42B具有高摻雜物濃度/百分率。因此，源極/汲極電流可以在源極/汲極接觸插塞60與高濃度的源極/汲極層(磊晶層42B)之間流動，而不會穿過低濃度的源極/汲極層(磊晶層42C)。藉此降低源極/汲極電阻，並增加n型鰭式場效電晶體62的飽和電流。另一方面，形成低濃度的磊晶區(磊晶層42A)，以避免對n型鰭式場效電晶體62的短通道效應的不利的效果；而形成低濃度的磊晶區(磊晶層42C)，以在清潔製程中減少磊晶層42的損失。根據本發明實施例的一些實施態樣，短通道的鰭式場效電晶體(short-channel FinFET)的閘極長度小於約17nm，中等通道的鰭式場效電晶體(mid-channel FinFET)的閘極長度在約38nm與約50nm之間的範圍，長通道的鰭式場效電晶體(long-channel FinFET)的閘極長度在約90nm與約260nm之間的範圍。
第10A、10B與10C圖顯示從一磊晶層42取得的磷原子百分率分布。第10A圖顯示從接近突出的鰭狀物24’的頂表面水平的水平取得的磷原子百分率分布，對應的水平由第9B圖中的箭號64A代表。第10C圖顯示從磊晶層42的底部起算15nm內的位置取得的磷原子百分率分布，對應的水平由第9B圖中的箭號64C代表。第10B圖顯示從箭號64A的水平與箭號64C的水平的中間的水平取得的磷原子百分率分布，對應的水平由第9B圖中的箭號64B代表。在第10A、10B與10C圖中，X軸代表與磊晶層42的左緣42LE(第9B圖)相距的距離。磊晶層42的左緣42LE與右緣42RE標記在第9B圖及第10A、10B與10C圖。Y軸代表磷原子百 分率。第10A、10B與10C圖藉此將磷原子百分率繪示為與左緣42LE相距距離的函數。示於第10A、10B與10C圖中的最低的磷原子百分率是在約百分之零點五與約百分之二點零之間的範圍，而示於第10A、10B與10C圖中的最高的磷原子百分率是在約百分之八與約百分之十一或十三之間的範圍。第10A、10B與10C圖均顯示一高磷原子百分率區是形成在磊晶層42的中間部分，且此高磷原子百分率區延伸至接近磊晶層42的頂部並接近磊晶層42的底部。低磷原子百分率則接近通道區。上述高磷原子百分率區包括磊晶層42B(第9B圖)，而上述低磷原子百分率區包括磊晶層42A。在從磊晶層42的左緣42LE至右緣42RE(第9B圖)的方向，磷原子百分率漸進增加至一最大值然後漸進減少，其中上述最大值是接近左緣42LE與右緣42RE之間的中線。
本發明實施例的實施態樣具有一些有益的特徵。藉由將矽烷納入用以磊晶成長源極/汲極區的製程氣體中(除了另外的一或多道含矽製程外)，增加磊晶區中的磷的原子百分率。例如，在傳統的製程中，並未納入矽烷而使用二氯矽烷與PH3，磷原子百分率可能達到百分之三至約百分之五，而無法增加得更高。要注意的是，藉由增加PH3的流量率來增加磷原子百分率並不可行，因為過多的PH3會導致SiP在介電質上成長，即便使用了HCl。然而，根據本發明實施例之納入矽烷的一些實施態樣，儘管矽烷的量不高，由於將磷鍵結於矽而可以將更多的磷留在磊晶區中。因此，磷原子百分率可達成相當大的值，而不需要增加PH3的流量率這個會造成問題的方案。此外，由於磷原子百分率是與矽烷的量(例如，流量率)相關，並隨著矽烷的流量的增加而增加，而藉由簡單調整矽烷的流量率而不需要調整其他的製程參數，可以輕易地將磷原子百分率調整至所欲的值。
關於本發明實施例的一些實施例，一種半導體裝置的製造方法是包括：將一半導體鰭狀物凹下，以形成凹部，其中上述半導體鰭狀物突出而高 於在上述半導體鰭狀物兩側的隔離區；以及施行一第一磊晶步驟而成長延伸至上述凹部中的一第一磊晶層。上述第一磊晶步驟的施行是使用一第一製程氣體，上述第一製程氣體包括一含矽氣體、矽烷與一含磷氣體。上述第一磊晶層具有一第一磷原子百分率。此方法更包括施行一第二磊晶步驟而成長延伸至上述凹部中及上述第一磊晶層的上方的一第二磊晶層。上述第二磊晶步驟的施行是使用一第二製程氣體，上述第二製程氣體包括上述含矽氣體、矽烷與上述含磷氣體。上述第二磊晶層具有高於上述第一磷原子百分率的一第二磷原子百分率。在一實施例中，在上述第一磊晶步驟，上述含磷氣體具有一第一流量率(flow rate)；在上述第二磊晶步驟，上述含磷氣體具有一第二流量率，上述第二流量率等於上述第一流量率。在一實施例中，上述第二磷原子百分率高於上述第一磷原子百分率的二倍。在一實施例中，上述半導體裝置的製造方法更包括施行一第三磊晶步驟而在上述第二磊晶層的上方成長一第三磊晶層，其中上述第三磊晶步驟的施行是使用一第三製程氣體，上述第三製程氣體包括上述含矽氣體、矽烷與上述含磷氣體，其中上述第三磊晶層具有一第三磷原子百分率，上述第三磷原子百分率低於上述第二磷原子百分率。在一實施例中，組合上述第一磊晶層與上述第二磊晶層而形成一n型鰭式場效電晶體(Fin Field-Effect Transistor；FinFET)的一源/汲極區的至少一部分，且上述源/汲極區是在一第一閘極堆疊與一第二閘極堆疊之間，而且在從上述源/汲極區之靠近上述第一閘極堆疊的一第一側壁指向上述源/汲極區之靠近上述第二閘極堆疊的一第二側壁的一方向，磷原子百分率漸進增加至一最高水平，再由上述最高水平漸進減少。在一實施例中，在上述第一磊晶步驟，矽烷具有一第一流量率；在上述第二磊晶步驟，矽烷具有一第二流量率，上述第二流量率高於上述第一流量率。在一實施例中，在上述第一磊晶步驟，上述含矽氣體具有一第三流量率；在上述第二磊晶步驟，上述含矽氣體具有一第四流量率，上述第四流量率等於上述第三 流量率。在一實施例中，上述第一磊晶步驟與上述第二磊晶層是在相同的製程室(process chamber)中原地(in-situ)施行，且矽烷的流量率是從上述第一磊晶步驟至上述第二磊晶步驟呈增加，且上述含矽氣體的流量率與上述含磷氣體的流量率則維持不變。在一實施例中，上述含矽氣體包括二氯矽烷(dichlorosilane；DCS；H2SiCl2)，且上述含磷氣體包括膦(PH3)。
關於本發明實施例的一些實施例，一種半導體裝置的製造方法，包括：將一半導體鰭狀物凹下，以形成一凹部，其中上述半導體鰭狀物突出而高於在上述半導體鰭狀物兩側的隔離區；施行一第一磊晶步驟而成長延伸至上述凹部中的一第一磊晶層，其中上述第一磊晶層包括矽磷(silicon phosphorous)，且上述第一磊晶層具有一第一磷原子百分率；以及施行一第二磊晶步驟而成長延伸至上述凹部中及上述第一磊晶層的上方的一第二磊晶層，其中上述第二磊晶層包括矽磷，其中上述第二磊晶層具有一第二磷原子百分率，上述第二磷原子百分率高於百分之六，且上述第二磊晶層是選擇性地在上述第一磊晶層上成長而未從上述隔離區成長。在一實施例中，上述第一磊晶步驟與上述第二磊晶步驟是使用相同型式的製程氣體來施行，上述製程氣體包括一含磷氣體，且從上述第一磊晶步驟至上述第二磊晶步驟，上述含磷氣體具有實質上相同的流量率。在一實施例中，上述第一磊晶步驟與上述第二磊晶步驟是使用二氯矽烷(dichlorosilane；DCS；H2SiCl2)、矽烷、膦(PH3)及氯化氫(HCl)來施行。在一實施例中，上述第一磊晶步驟與上述第二磊晶步驟是使用實質上相同的二氯矽烷的流量率及實質上相同的膦的流量率來施行。在一實施例中，上述第一磊晶步驟是以矽烷的一第一流量率來施行，上述第二磊晶步驟是以矽烷的一第二流量率來施行，上述第二流量率高於上述第一流量率。在一實施例中，在上述第一磊晶步驟與上述第二磊晶步驟，矽烷的流量率對比於二氯矽烷與矽烷的總流量率的比值均在約0.5%與約10%之間的範圍。
關於本發明實施例的一些實施例，一種半導體裝置包括：一半導體基底；複數個隔離區，延伸至上述半導體基底中；一半導體鰭狀物，在上述隔離區之間，其中上述半導體鰭狀物突出而高於上述隔離區的頂表面；一第一閘極堆疊與一第二閘極堆疊，在上述半導體鰭狀物的一第一部分與一第二部分的各自的頂表面上及側壁上；以及一源/汲極區，延伸至上述半導體鰭狀物的一第三部分中，其中上述第三部分是在上述第一部分與上述第二部分之間，且上述源/汲極區包括：一第一矽磷層，具有一第一最高磷原子百分率；及一第二矽磷層，與上述第一矽磷層的下部重疊，而使上述第一矽磷層在上述第二矽磷層的兩側包括側壁部，其中上述第二矽磷層具有一第二最高磷原子百分率，上述第二最高磷原子百分率高於百分之六，且上述第二最高磷原子百分率高於上述第一最高磷原子百分率。在一實施例中，上述半導體裝置更包括一第三矽磷層，上述第三矽磷層重疊於上述第一矽磷層與上述第二矽磷層，其中上述第三矽磷層具有一第三最高磷原子百分率，上述第三最高磷原子百分率低於上述第二最高磷原子百分率。在一實施例中，上述第一矽磷層與上述第二矽磷層延伸至低於上述半導體鰭狀物的一頂表面的水平，且上述第三矽磷層的整體高於上述半導體鰭狀物的上述頂表面。在一實施例中，上述第二最高磷原子百分率為約百分之十一。在一實施例中，在從上述源/汲極區之靠近上述第一閘極堆疊的一第一側壁指向上述源/汲極區之靠近上述第二閘極堆疊的一第二側壁的一方向，上述源/汲極區中的一最高磷原子百分率漸進增加至一最高水平，再由上述最高水平漸進減少。
前述內文概述了許多實施例的特徵，使所屬技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。所屬技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。所屬 技術領域中具有通常知識者也應了解這些均等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
200‧‧‧製程流程
202、204、206、208、210、212、214、216、218、220‧‧‧步驟

Claims (14)

  1. 一種半導體裝置的製造方法，包括：在一半導體鰭狀物上形成一閘極堆疊和一閘極間隔物；將該半導體鰭狀物凹下，以形成一凹部，其中該半導體鰭狀物突出而高於在該半導體鰭狀物兩側的隔離區；施行一第一磊晶步驟而成長延伸至該凹部中的一第一磊晶層，其中該第一磊晶步驟的施行是使用一第一製程氣體，該第一製程氣體包括一含矽氣體、矽烷與一含磷氣體，其中該第一磊晶層具有一第一磷原子百分率，其中該第一磊晶層從該閘極間隔物下方延伸至高於該閘極間隔物的底表面；以及施行一第二磊晶步驟而成長延伸至該凹部中及該第一磊晶層的上方的一第二磊晶層，其中該第二磊晶步驟的施行是使用一第二製程氣體，該第二製程氣體包括該含矽氣體、矽烷與該含磷氣體，其中該第二磊晶層具有一第二磷原子百分率，該第二磷原子百分率高於該第一磷原子百分率，其中在該第一磊晶步驟，矽烷具有一第一流量率；在該第二磊晶步驟，矽烷具有一第二流量率，該第二流量率高於該第一流量率。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法，更包括施行一第三磊晶步驟而在該第二磊晶層的上方成長一第三磊晶層，其中該第三磊晶步驟的施行是使用一第三製程氣體，該第三製程氣體包括該含矽氣體、矽烷與該含磷氣體，其中該第三磊晶層具有一第三磷原子百分率，該第三磷原子百分率低於該第二磷原子百分率。
  3. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，其中組合該第一磊晶層與該第二磊晶層而形成一n型鰭式場效電晶體(Fin Field-Effect Transistor；FinFET)的一源/汲極區的至少一部分，且該源/汲極區是在一第一閘極堆疊與一第二閘極堆疊之間，而且在從該源/汲極區之靠近該第一閘極堆疊的 一第一側壁指向該源/汲極區之靠近該第二閘極堆疊的一第二側壁的一方向，磷原子百分率漸進增加至一最高水平，再由該最高水平漸進減少。
  4. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，更包括在該第二磊晶層上但不在該第一磊晶層上形成一矽化物區。
  5. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，其中該第一磊晶步驟與該第二磊晶層是在相同的製程室(process chamber)中原地(in-situ)施行，且矽烷的流量率是從該第一磊晶步驟至該第二磊晶步驟呈增加，且該含矽氣體的流量率與該含磷氣體的流量率則維持不變。
  6. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，其中該含矽氣體包括二氯矽烷(dichlorosilane；DCS；H2SiCl2)，且該含磷氣體包括膦(PH3)。
  7. 一種半導體裝置的製造方法，包括：將一半導體鰭狀物凹下，以形成一凹部，其中該半導體鰭狀物突出而高於在該半導體鰭狀物兩側的隔離區；施行一第一磊晶步驟而成長延伸至該凹部中的一第一磊晶層，其中該第一磊晶層包括矽磷(silicon phosphorous)，且該第一磊晶層具有一第一磷原子百分率；以及施行一第二磊晶步驟而成長延伸至該凹部中及該第一磊晶層的上方的一第二磊晶層，其中該第二磊晶層包括矽磷，其中該第二磊晶層具有一第二磷原子百分率，該第二磷原子百分率高於百分之六，且該第二磊晶層是選擇性地在該第一磊晶層上成長而未從上述隔離區成長，其中該第一磊晶步驟與該第二磊晶步驟是使用相同型式的製程氣體來施行，上述製程氣體包括一含磷氣體，且從該第一磊晶步驟至該第二磊晶步驟，該含磷氣體具有實質上相同的流量率。
  8. 如申請專利範圍第7項所述之半導體裝置的製造方法，其中該第 一磊晶步驟與該第二磊晶步驟是使用二氯矽烷(dichlorosilane；DCS；H2SiCl2)、矽烷、膦(PH3)及氯化氫(HCl)來施行。
  9. 如申請專利範圍第8項所述之半導體裝置的製造方法，其中該第一磊晶步驟與該第二磊晶步驟是使用實質上相同的二氯矽烷的流量率及實質上相同的膦的流量率來施行。
  10. 如申請專利範圍第9項所述之半導體裝置的製造方法，其中該第一磊晶步驟矽烷的一第一流量率來施行，該第二磊晶步驟矽烷的一第二流量率來施行，該第二流量率高於該第一流量率。
  11. 如申請專利範圍第8項所述之半導體裝置的製造方法，其中在該第一磊晶步驟與該第二磊晶步驟，矽烷的流量率對比於二氯矽烷與矽烷的總流量率的比值均在約0.5%與約10%之間的範圍。
  12. 一種半導體裝置，包括：一半導體基底；複數個隔離區，延伸至該半導體基底中；一半導體鰭狀物，在該些隔離區之間，其中該半導體鰭狀物突出而高於該些隔離區的頂表面；一第一閘極堆疊與一第二閘極堆疊與複數個閘極間隔物，在該半導體鰭狀物的一第一部分與一第二部分的各自的頂表面上及側壁上；以及一源/汲極區，延伸至該半導體鰭狀物的一第三部分中，其中該第三部分是在該第一部分與該第二部分之間，且該源/汲極區包括：一第一矽磷層，具有一第一最高磷原子百分率，其中該第一矽磷層從該些閘極間隔物下方延伸至高於該些閘極間隔物的底表面；以及一第二矽磷層，與該第一矽磷層的下部重疊，而使該第一矽磷層在該第二矽磷層的兩側包括側壁部，其中該第二矽磷層具有一第二最高磷原子百分率， 該第二最高磷原子百分率高於百分之六，且該第二最高磷原子百分率高於該第一最高磷原子百分率。
  13. 如申請專利範圍第12項所述之半導體裝置，更包括一第三矽磷層，該第三矽磷層重疊於該第一矽磷層與該第二矽磷層，其中該第三矽磷層具有一第三最高磷原子百分率，該第三最高磷原子百分率低於該第二最高磷原子百分率。
  14. 如申請專利範圍第12或13項所述之半導體裝置，其中在從該源/汲極區之靠近該第一閘極堆疊的一第一側壁指向該源/汲極區之靠近該第二閘極堆疊的一第二側壁的一方向，該源/汲極區中的一最高磷原子百分率漸進增加至一最高水平，再由該最高水平漸進減少。
TW108114843A 2018-05-01 2019-04-29 半導體裝置及其製造方法 TWI729385B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/967,672 2018-05-01
US15/967,672 US10840355B2 (en) 2018-05-01 2018-05-01 Increasing source/drain dopant concentration to reduced resistance

Publications (2)

Publication Number Publication Date
TW201946122A TW201946122A (zh) 2019-12-01
TWI729385B true TWI729385B (zh) 2021-06-01

Family

ID=68385224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114843A TWI729385B (zh) 2018-05-01 2019-04-29 半導體裝置及其製造方法

Country Status (3)

Country Link
US (5) US10840355B2 (zh)
CN (1) CN110429136B (zh)
TW (1) TWI729385B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991630B2 (en) * 2018-09-27 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10886367B2 (en) * 2019-01-17 2021-01-05 International Business Machines Corporation Forming FinFET with reduced variability
US11552169B2 (en) * 2019-03-27 2023-01-10 Intel Corporation Source or drain structures with phosphorous and arsenic co-dopants
US10964598B2 (en) * 2019-07-18 2021-03-30 Globalfoundries U.S. Inc. Methods of forming source/drain regions of a FinFET device and the resulting structures
CN113611736B (zh) * 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法
US11923436B2 (en) * 2020-08-07 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain structure for semiconductor device
US11967526B2 (en) 2020-09-29 2024-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and manufacturing method thereof
CN114765109A (zh) * 2021-01-14 2022-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US11495599B2 (en) * 2021-02-19 2022-11-08 Nanya Technology Corporation Semiconductor device with self-aligning contact and method for fabricating the same
US12068395B2 (en) * 2021-04-14 2024-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an undoped region under a source/drain
US12396192B2 (en) * 2021-10-20 2025-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Leakage reduction for multi-gate devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234203A1 (en) * 2012-03-08 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US20140134818A1 (en) * 2012-11-15 2014-05-15 Taiwan Semiconductor Manufacturing Company. Ltd. Method for forming epitaxial feature
TW201419527A (zh) * 2012-11-07 2014-05-16 United Microelectronics Corp 磊晶層及其製作方法
TW201719731A (zh) * 2015-11-30 2017-06-01 台灣積體電路製造股份有限公司 半導體元件之鰭片結構及製造方法與其主動區域之製造方法
US20180083109A1 (en) * 2016-01-04 2018-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with epitaxial source/drain

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141478B2 (en) * 2004-01-26 2006-11-28 Legerity Inc. Multi-stage EPI process for forming semiconductor devices, and resulting device
US8962421B2 (en) * 2012-11-15 2015-02-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits including semiconductive resistor structures in a FinFET architecture
US8877592B2 (en) * 2013-03-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of doped film for source and drain regions
US9349730B2 (en) * 2013-07-18 2016-05-24 Globalfoundries Inc. Fin transformation process and isolation structures facilitating different Fin isolation schemes
US9012964B2 (en) 2013-08-09 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Modulating germanium percentage in MOS devices
CN103700593B (zh) * 2013-12-18 2016-02-17 北京大学 制备准soi源漏多栅器件的方法
US9698249B2 (en) * 2014-01-17 2017-07-04 Taiwan Semiconductor Manufacturing Company Ltd. Epitaxy in semiconductor structure and manufacturing method of the same
US10263108B2 (en) * 2014-08-22 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insensitive epitaxy formation
US9548362B2 (en) * 2014-10-10 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. High mobility devices with anti-punch through layers and methods of forming same
US9515072B2 (en) * 2014-12-26 2016-12-06 Taiwan Semiconductor Manufacturing Company Ltd. FinFET structure and method for manufacturing thereof
US9449885B1 (en) * 2015-06-19 2016-09-20 International Business Machines Corporation High germanium content FinFET devices having the same contact material for nFET and pFET devices
US10032873B2 (en) * 2015-09-15 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US10790141B2 (en) 2015-09-19 2020-09-29 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation
US9716146B2 (en) * 2015-12-15 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method with solid phase diffusion
US10269647B2 (en) * 2017-01-20 2019-04-23 Applied Materials, Inc. Self-aligned EPI contact flow
US11462436B2 (en) * 2017-11-30 2022-10-04 Intel Corporation Continuous gate and fin spacer for advanced integrated circuit structure fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234203A1 (en) * 2012-03-08 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
TW201419527A (zh) * 2012-11-07 2014-05-16 United Microelectronics Corp 磊晶層及其製作方法
US20140134818A1 (en) * 2012-11-15 2014-05-15 Taiwan Semiconductor Manufacturing Company. Ltd. Method for forming epitaxial feature
TW201719731A (zh) * 2015-11-30 2017-06-01 台灣積體電路製造股份有限公司 半導體元件之鰭片結構及製造方法與其主動區域之製造方法
US20180083109A1 (en) * 2016-01-04 2018-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with epitaxial source/drain

Also Published As

Publication number Publication date
US20240355910A1 (en) 2024-10-24
CN110429136B (zh) 2023-06-20
US12369342B2 (en) 2025-07-22
US12062710B2 (en) 2024-08-13
US20190341472A1 (en) 2019-11-07
CN110429136A (zh) 2019-11-08
US20200006532A1 (en) 2020-01-02
US10847638B2 (en) 2020-11-24
US20210057552A1 (en) 2021-02-25
TW201946122A (zh) 2019-12-01
US10840355B2 (en) 2020-11-17
US11830934B2 (en) 2023-11-28
US20230378328A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
TWI729385B (zh) 半導體裝置及其製造方法
TWI655681B (zh) 半導體結構的製造方法
TWI685035B (zh) 場效電晶體的製造方法及積體電路結構
CN107665862B (zh) 通过扩散掺杂和外延轮廓成型
KR101637853B1 (ko) 반도체 소자의 소스/드레인 구조를 가지는 핀 전계 효과 트랜지스터
TWI614894B (zh) 半導體裝置及其製造方法
CN109427591B (zh) 半导体器件及其形成方法
TWI822061B (zh) 半導體結構、半導體裝置及其製造方法
TWI737007B (zh) 積體電路裝置及其形成方法
US12074166B2 (en) Epitaxy regions extending below STI regions and profiles thereof
TWI836346B (zh) 半導體裝置和其形成方法
US20220051945A1 (en) Embedded Stressors in Epitaxy Source/Drain Regions
US20250294805A1 (en) Method of forming source/drain regions with quadrilateral layers
CN113764352B (zh) 半导体器件及其形成方法
TWI867426B (zh) 積體電路結構與其形成方法
KR20220021385A (ko) N-타입 finfet들 및 p-타입 finfet들을 위한 상이한 소스/드레인 프로파일들
US20250087528A1 (en) Forming isolation regions with low parasitic capacitance
TWI904864B (zh) 電晶體裝置及其形成方法
TWI872560B (zh) 半導體結構及其形成方法
TWI902822B (zh) 半導體裝置及其形成方法
TW202501833A (zh) 半導體裝置與其製作方法
TW202534764A (zh) 電晶體裝置及其形成方法
TW202545336A (zh) 奈米結構場效電晶體及其形成方法