[go: up one dir, main page]

TWI720351B - 發光二極體式記憶體 - Google Patents

發光二極體式記憶體 Download PDF

Info

Publication number
TWI720351B
TWI720351B TW107135650A TW107135650A TWI720351B TW I720351 B TWI720351 B TW I720351B TW 107135650 A TW107135650 A TW 107135650A TW 107135650 A TW107135650 A TW 107135650A TW I720351 B TWI720351 B TW I720351B
Authority
TW
Taiwan
Prior art keywords
emitting diode
light
layer
memory
diode memory
Prior art date
Application number
TW107135650A
Other languages
English (en)
Other versions
TW202015263A (zh
Inventor
林俊傑
何宜霖
彭隆瀚
Original Assignee
光磊科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 光磊科技股份有限公司 filed Critical 光磊科技股份有限公司
Priority to TW107135650A priority Critical patent/TWI720351B/zh
Priority to US16/253,932 priority patent/US10586831B1/en
Publication of TW202015263A publication Critical patent/TW202015263A/zh
Application granted granted Critical
Publication of TWI720351B publication Critical patent/TWI720351B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/257—Multistable switching devices, e.g. memristors having switching assisted by radiation or particle beam, e.g. optically controlled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/823—Materials of the light-emitting regions comprising only Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種發光二極體式記憶體，包括：一基板、一穿隧結構、一電流擴散層、一第一電極層以及一第二電極層。該穿隧結構形成於該基板上。電流擴散層形成於該穿隧結構上。第一電極層形成於該基板上。第二電極層形成於該電流擴散層上。當施加於該第一電極層與該第二電極層之間的一偏壓電壓大於一重置電壓時，該發光二極體式記憶體為一重置狀態。當該偏壓電壓小於一設定電壓時，該發光二極體式記憶體為一設定狀態。當該偏壓電壓大於一開啟電壓時，該發光二極體式記憶體發光。

Description

發光二極體式記憶體
本發明是有關於一種記憶體，且特別是有關於一種具有二極體結構的電阻性記憶體。
電阻性記憶體(Resistive random-access memory，簡稱R-RAM)具有高速、結構簡單、非揮發性(non-volatile)、可靠度佳的特性而逐漸受到重視。由於半導體技術的日新月異，高密度設計的(high-density design)3D式電阻性記憶體已逐漸成為具有潛力的新課題。
電阻性記憶體中，每個記憶胞(memory cell)中包括一電阻性記憶元件(resistive memory element)。電阻性記憶元件可被編程(program)為不同的儲存狀態，例如設定狀態(set state)與重置狀態(reset state)。
舉例來說，於電阻性記憶元件的二端提供一設定電壓(set voltage)後，電阻性記憶元件會呈現一低電阻值的設定狀態。反之，於電阻性記憶元件的二端提供一重置電壓(reset voltage)後，電阻性記憶元件會呈現一高電阻值的重置狀態。
美國專利US 10,050,156揭露一種電阻性記憶元件。此電阻性記憶元件，包括：一P型層、穿隧結構、以及N型層。當施加於該P型層與該N型層之間的偏壓電壓大於重置電壓時，電阻性記憶元件為重置狀態。當施加於該P型層與該N型層之間的該偏壓電壓小於設定電壓時，該電阻性記憶元件為設定狀態。
本發明的目的在於提出一種發光二極體式記憶體，可作為電阻性記憶體(R-RAM)。將新發現的材料運用於二極體式記憶體，除了在順向偏壓(forward bias)與逆向偏壓(reverse bias)來變更發光二極體式記憶體成為設定狀態或者重置狀態之外。發光二極體式記憶體更可以在順向偏壓超過開啟電壓(turn on voltage)時發光。
本發明提出一種發光二極體式記憶體，包括：一基板；一穿隧結構，形成於該基板上，其中該穿隧結構包括：堆疊的一第一材料層、一第二材料層與一第三材料層；一電流擴散層，形成於該穿隧結構上；一第一電極層，形成於該基板上；以及一第二電極層，形成於該電流擴散層上。當施加於該第一電極層與該第二電極層之間的一偏壓電壓大於一重置電壓時，該發光二極體式記憶體為一重置狀態。當該偏壓電壓小於一設定電壓時，該發光二極體式記憶體為一設定狀態。當該偏壓電壓大於一開啟電壓時，該發光二極體式記憶體發光。
本發明提出一種發光二極體式記憶體，包括：一基板；一穿隧結構，形成於該基板上，其中該穿隧結構包括：堆疊的一第一材料層、一第二材料層、一第三材料層、一第四材料層與第五材料層；一電流擴散層，形成於該穿隧結構上；一第一電極層，形成於該基板上；以及一第二電極層，形成於該電流擴散層上。當施加於該第一電極層與該第二電極層之間的一偏壓電壓大於一重置電壓時，該發光二極體式記憶體為一重置狀態。當該偏壓電壓小於一設定電壓時，該發光二極體式記憶體為一設定狀態。當該偏壓電壓大於一開啟電壓時，該發光二極體式記憶體發光。
本發明提出一種發光二極體式記憶體，包括：一基板；一主動層，形成於該基板上，其中該主動層為一氧化鋅層；一電流擴散層，形成於該主動層上；一第一電極層，形成於該基板上；以及一第二電極層，形成於該電流擴散層上。當施加於該第一電極層與該第二電極層之間的一偏壓電壓大於一重置電壓時，該發光二極體式記憶體為一重置狀態。當該偏壓電壓小於一設定電壓時，該發光二極體式記憶體為一設定狀態。當該偏壓電壓大於一開啟電壓時，該發光二極體式記憶體發光。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100、600、800:發光二極體式記憶體
110、610、810:基板
112、132、612、632、812、832:電極層
120、620:穿隧結構
121、123、125、621、622、623、624、625:材料層
130、630、830:電流擴散層
820:主動層
第1圖為本發明第一實施例發光二極體式記憶體的結構圖。
第2A圖至第2F圖為穿隧結構材料為二氧化鉿(HfO2)/氧化鋅(ZnO)/二氧化鉿(HfO2)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第3A圖至第3F圖為穿隧結構材料為氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第4A圖至第4D圖為穿隧結構材料為二氧化鉿(HfO2)/氧化鎵(GaO)/二氧化鉿(HfO2)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第5A圖至第5D圖為穿隧結構材料為二氧化鉿(HfO2)/氮化鉿(HfN)/二氧化鉿(HfO2)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第6圖為本發明第二實施例發光二極體式記憶體的結構圖。
第7A圖至第7F圖為穿隧結構材料為氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第8圖為本發明第三實施例發光二極體式記憶體的結構圖。
第9A圖至第9D圖為氧化鋅層形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
請參照第1圖，其所繪示為本發明第一實施例發光二極體式記憶體的結構示意圖。該發光二極體式記憶體100包括一基板(substrate)110、一穿隧結構(tunneling structure)120與一電流擴散層(current spreading layer)130。另外，該發光二極體式記憶體100更包括電極層112、132。電極層112與基板110形成歐姆接觸(ohmic contact)，電極層132與電流擴散層130形成歐姆接觸。
穿隧結構120由複數個材料層堆疊而成。舉例來說，穿隧結構120中包括：第一材料層121、第二材料層123與第三材料層125。第一材料層121與第三材料層125為障壁層(barrier layer)，第二材料層123為量子井層(quantum well)。
根據本發明的第一實施例，基板110的材料可為n型矽基板或者p型矽基板。再者，穿隧結構120的第一材料層121、第二材料層123與第三材料層125可由不同的材料來組成，以下詳細介紹之。
請參照第2A圖至第2F圖，其所繪示為穿隧結構材料為二氧化鉿(HfO2)/氧化鋅(ZnO)/二氧化鉿(HfO2)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第2A圖為第一種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構120的三個材料層121、123、125為二氧化 鉿(HfO2)/氧化鋅(ZnO)/二氧化鉿(HfO2)，並形成於(100)方向的p型矽基板110。再者，三個材料層121、123、135的厚度依序為2nm、6nm、2nm。另外，電流擴散層130為n型銦錫氧化層(n-ITO)。
再者，第一種發光二極體式記憶體100在順向偏壓(forward bias)的情況下，偏壓電壓為正值，電極層112接收的電壓大於電極層132接收到的電壓。反之，發光二極體式記憶體100在逆向偏壓(reverse bias)的情況下，偏壓電壓為負值，電極層112接收的電壓小於電極層132接收到的電壓。
再者，本發明係利用逆向偏壓來設定(set)發光二極體式記憶體100，利用順向偏壓來重置(reset)發光二極體式記憶體100。
如第2A圖所示，當發光二極體式記憶體100為具備高電阻值的重置狀態，且偏壓電壓在0V至-2.5V的電壓區間變化時，發光二極體式記憶體100的特性曲線即如實線所示。再者，當偏壓電壓低於-2.5V時，發光二極體式記憶體100會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體100為設定狀態且偏壓電壓由-2.5V開始增加時，發光二極體式記憶體100的特性曲線即如虛線所示。
當偏壓電壓繼續上升至+2.7V時，發光二極體式記憶體100開啟(turn on)且發光。當偏壓電壓大於+3V時，發光二 極體式記憶體100再次被重置(reset)為具備高電阻值的重置狀態。
當偏壓電壓由+5V下降至0V時，發光二極體式記憶體100的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體100再次改變為設定狀態，則可將偏壓電壓降低至小於-2.5V即可。換言之，當偏壓電壓在-2.5V與+3V之間來回掃描(sweep)時，發光二極體式記憶體100會持續地被設定與重置。換言之，逆向偏壓的-2.5V可視為一設定電壓，而順向偏壓的+3V可視為一重置電壓。
如第2A圖所示，發光二極體式記憶體100在-2.5V與+3V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-2.5V與+3V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體100在+2.7V以上的區間可作為發光二極體(LED)。
由於，發光二極體式記憶體100在-2.5V與+3V的電壓區間會呈現不同的電阻值。因此，可以提供一讀取電壓(read voltage)作為偏壓電壓，並根據發光二極體式記憶體100產生的電流大小來決定發光二極體式記憶體100為設定狀態或者重置狀態。其中，讀取電壓(read voltage)介於-2.5V與+3V之間。例如，讀取電壓(Vread)為+0.01V。
舉例來說，提供+0.01V的讀取電壓作為偏壓電壓，供應至發光二極體式記憶體100。當發光二極體式記憶體100產 生的電流大於一參考電流(reference current)時，確認發光二極體式記憶體100為設定狀態。當發光二極體式記憶體100產生的電流小於參考電流(reference current)時，確認發光二極體式記憶體100為重置狀態。
如第2B圖所示，第一種發光二極體式記憶體100進行多次掃描(sweep)時的電阻值示意圖。明顯地，發光二極體式記憶體100被重置與設定多次(cycle)之後，仍舊可以根據發光二極體式記憶體100的電阻值來判斷出設定狀態與重置狀態。其中，重置狀態的電阻值與設定狀態的電阻值之間的比率(ratio)約大於10。
第2C圖為第二種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構120的三個材料層121、123、125為二氧化鉿(HfO2)/氧化鋅(ZnO)/二氧化鉿(HfO2)，並形成於(111)方向的n型矽基板110。再者，三個材料層121、123、135的厚度依序為2nm、6nm、2nm。另外，電流擴散層130為n型銦錫氧化層(n-ITO)。
再者，第二種發光二極體式記憶體100在運作時，穿隧結構120與n型矽基板110接觸的區域會形成反轉層(inversion layer)，使其具備p型層的特性。因此，發光二極體式記憶體100在順向偏壓的情況下，偏壓電壓為正值，電極層112接收的電壓大於電極層132接收到的電壓。反之，發光二極體式 記憶體100在逆向偏壓的情況下，偏壓電壓為負值，電極層112接收的電壓小於電極層132接收到的電壓。
如第2C圖所示，當發光二極體式記憶體100為具備高電阻值的重置狀態，且偏壓電壓在0V至-4.5V的電壓區間變化時，發光二極體式記憶體100的特性曲線即如實線所示。再者，當偏壓電壓低於-4.5V時，發光二極體式記憶體100會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體100為設定狀態且偏壓電壓由-4.5V開始增加時，發光二極體式記憶體100的特性曲線即如虛線所示。
當偏壓電壓大於+3.45V時，發光二極體式記憶體100開啟(turn on)並發光。當偏壓電壓增加至大於+4.5V時，發光二極體式記憶體100再次被重置(reset)為具備高電阻值的重置狀態。
當偏壓電壓由+5V下降至0V時，發光二極體式記憶體100的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體100再次改變為設定狀態，則可將偏壓電壓降低至小於-4.5V即可。換言之，當偏壓電壓在-4.5V與+4.5V之間來回掃描(sweep)時，發光二極體式記憶體100會持續地被設定與重置。換言之，逆向偏壓的-4.5V可視為一設定電壓，而順向偏壓的+4.5V可視為一重置電壓。
如第2C圖所示，發光二極體式記憶體100在-4.5V與+4.5V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-4.5V與+4.5V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體100在+3.45V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-4.5V與+4.5V之間。例如，讀取電壓為+0.01V。
如第2D圖所示，第二種發光二極體式記憶體100進行多次掃描(sweep)時的電阻值示意圖。明顯地，發光二極體式記憶體100被重置與設定多次(cycle)之後，仍舊可以根據發光二極體式記憶體100的電阻值來判斷出設定狀態與重置狀態。其中，重置狀態的電阻值與設定狀態的電阻值之間的比率(ratio)約大於10。
請參照第2E圖與第2F圖，其所繪示為第一種發光二極體式記憶體與第二種發光二極體式記憶體的電流-電壓(I-V)特性以及發光(electroluminescence)示意圖。如第2E圖所示，第一種發光二極體式記憶體(p型矽基板)的開啟電壓(Vt)約為2.7V，電阻值Rd約為69.6歐姆。第二種發光二極體式記憶體(n型矽基板)的開啟電壓(Vt)約為3.45V，電阻值Rd約為61.4歐姆。
再者，如第2F圖所示，偏壓電流為50mA時，第一種發光二極體式記憶體(p型矽基板)的亮度約為570(a.u)，波 長λ約為575nm。再者，第二種發光二極體式記憶體(n型矽基板)的亮度約為100(a.u)，波長λ約為600nm。
請參照第3A圖至第3F圖，其所繪示為穿隧結構材料為氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第3A圖為第三種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構120的三個材料層121、123、125為氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)，並形成於(100)方向的p型矽基板110。再者，三個材料層121、123、135的厚度依序為1.5nm、4.5nm、1.5nm。另外，電流擴散層130為n型銦錫氧化層(n-ITO)。
如第3A圖所示，當發光二極體式記憶體100為具備高電阻值的重置狀態，且偏壓電壓在0V至-5V的電壓區間變化時，發光二極體式記憶體100的特性曲線即如實線所示。再者，當偏壓電壓低於-5V時，發光二極體式記憶體100會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體100為設定狀態且偏壓電壓由-5V開始增加時，發光二極體式記憶體100的特性曲線即如虛線所示。
當偏壓電壓大於+4V時，發光二極體式記憶體100再次被重置(reset)為具備高電阻值的重置狀態。當偏壓電壓上升至+4V時，發光二極體式記憶體100開啟(turn on)且發光。
當偏壓電壓由+9V下降至0V時，發光二極體式記憶體100的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體100再次改變為設定狀態，則可將偏壓電壓降低至小於-5V即可。換言之，當偏壓電壓在-5V與+4V之間來回掃描(sweep)時，發光二極體式記憶體100會持續地被設定與重置。換言之，逆向偏壓的-5V可視為一設定電壓，而順向偏壓的+4V可視為一重置電壓。
如第3A圖所示，發光二極體式記憶體100在-5V與+4V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-5V與+4V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體100在+4.0V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-5V與+4V之間，例如讀取電壓(Vread)為+0.01V，用來決定發光二極體式記憶體100為設定狀態或者重置狀態。
如第3B圖所示，第三種發光二極體式記憶體100進行多次掃描(sweep)時的電阻值示意圖。明顯地，發光二極體式記憶體100被重置與設定多次(cycle)之後，仍舊可以根據發光二極體式記憶體100的電阻值來判斷出設定狀態與重置狀態。其中，重置狀態的電阻值與設定狀態的電阻值之間的比率(ratio)約大於100。
第3C圖為第四種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構120的三個材料層121、123、125為氧化鋁 (AlO)/氧化鎵(GaO)/氧化鋁(AlO)，並形成於(111)方向的n型矽基板110。再者，三個材料層121、123、135的厚度依序為1.5nm、4.5nm、1.5nm。另外，電流擴散層130為n型銦錫氧化層(n-ITO)。同理，第四種發光二極體式記憶體100在運作時，穿隧結構120與n型矽基板110接觸的區域會形成反轉層(inversion layer)，使其具備p型層的特性。
如第3C圖所示，當發光二極體式記憶體100為具備高電阻值的重置狀態，且偏壓電壓在0V至-5V的電壓區間變化時，發光二極體式記憶體100的特性曲線即如實線所示。再者，當偏壓電壓低於-5V時，發光二極體式記憶體100會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體100為設定狀態且偏壓電壓由-5V開始增加時，發光二極體式記憶體100的特性曲線即如虛線所示。
當偏壓電壓繼續上升至+5.5V時，發光二極體式記憶體100開啟(turn on)且發光。當偏壓電壓大於+7V時，發光二極體式記憶體100再次被重置(reset)為具備高電阻值的重置狀態。
當偏壓電壓由+7V下降至0V時，發光二極體式記憶體100的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體100再次改變為設定狀態，則可將偏壓電壓降低至小於-5V即可。換言之，當偏 壓電壓在-5V與+7V之間來回掃描(sweep)時，發光二極體式記憶體100會持續地被設定與重置。換言之，逆向偏壓的-5V可視為一設定電壓，而順向偏壓的+7V可視為一重置電壓。
如第3C圖所示，發光二極體式記憶體100在-5V與+7V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-5V與+7V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體100在+5.5V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-5V與+7V之間，例如讀取電壓(Vread)為+0.01V，用來決定發光二極體式記憶體100為設定狀態或者重置狀態。
如第3D圖所示，第四種發光二極體式記憶體100進行多次掃描(sweep)時的電阻值示意圖。明顯地，發光二極體式記憶體100被重置與設定多次(cycle)之後，仍舊可以根據發光二極體式記憶體100的電阻值來判斷出設定狀態與重置狀態。其中，重置狀態的電阻值與設定狀態的電阻值之間的比率(ratio)約大於10。
請參照第3E圖與第3F圖，其所繪示為第三種發光二極體式記憶體與第四種發光二極體式記憶體的電流-電壓(I-V)特性以及發光示意圖。如第3E圖所示，第三種發光二極體式記憶體(p型矽基板)的開啟電壓(Vt)約為4.0V，電阻值Rd約為50歐姆。第四種發光二極體式記憶體(n型矽基板)的開啟電壓(Vt)約為5.5V，電阻值Rd約為47歐姆。
再者，如第3F圖所示，偏壓電流為50mA時，第三種發光二極體式記憶體(p型矽基板)的亮度約為100(a.u)，波長約為550nm。再者，第四種發光二極體式記憶體(n型矽基板)的亮度約為100(a.u)，波長約為600nm。
請參照第4A圖至第4D圖，其所繪示為穿隧結構材料為二氧化鉿(HfO2)/氧化鎵(GaO)/二氧化鉿(HfO2)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第4A圖為第五種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構120的三個材料層121、123、125為二氧化鉿(HfO2)/氧化鎵(GaO)/二氧化鉿(HfO2)，並形成於(100)方向的p型矽基板110。再者，三個材料層121、123、135的厚度依序為2nm、9nm、2nm。另外，電流擴散層130為n型銦錫氧化層(n-ITO)。
如第4A圖所示，當發光二極體式記憶體100為具備高電阻值的重置狀態，且偏壓電壓在0V至-4V的電壓區間變化時，發光二極體式記憶體100的特性曲線即如實線所示。再者，當偏壓電壓低於-4V時，發光二極體式記憶體100會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體100為設定狀態且偏壓電壓由-4V開始增加時，發光二極體式記憶體100的特性曲線即如虛線所示。
當偏壓電壓上升至+4.4V時，發光二極體式記憶體100開啟(turn on)且發光。當偏壓電壓大於+5.5V時，發光二極體式記憶體100再次被重置(reset)為具備高電阻值的重置狀態。
當偏壓電壓由+8V下降至0V時，發光二極體式記憶體100的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體100再次改變為設定狀態，則可將偏壓電壓降低至小於-4V即可。換言之，當偏壓電壓在-4V與+5.5V之間來回掃描(sweep)時，發光二極體式記憶體100會持續地被設定與重置。換言之，逆向偏壓的-4V可視為一設定電壓，而順向偏壓的+5.5V可視為一重置電壓。
如第4A圖所示，發光二極體式記憶體100在-4V與+5.5V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-4V與+5.5V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體100在+4.4V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-4V與+5.5V之間，例如讀取電壓(Vread)為+0.01V，用來決定發光二極體式記憶體800為設定狀態或者重置狀態。
第4B圖為第六種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構120的三個材料層121、123、125為二氧化鉿(HfO2)/氧化鎵(GaO)/二氧化鉿(HfO2)，並形成於(111)方向的n型矽基板110。再者，三個材料層121、123、135的厚度依序為2nm、9nm、2nm。另外，電流擴散層130為n型銦錫氧 化層(n-ITO)。同理，第六種發光二極體式記憶體100在運作時，穿隧結構120與n型矽基板110接觸的區域會形成反轉層(inversion layer)，使其具備p型層的特性。
如第4B圖所示，當發光二極體式記憶體100為具備高電阻值的重置狀態，且偏壓電壓在0V至-6V的電壓區間變化時，發光二極體式記憶體100的特性曲線即如實線所示。再者，當偏壓電壓低於-6V時，發光二極體式記憶體100會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體100為設定狀態且偏壓電壓由-6V開始增加時，發光二極體式記憶體100的特性曲線即如虛線所示。
當偏壓電壓繼續上升至+5.5V時，發光二極體式記憶體100開啟(turn on)且發光。當偏壓電壓大於+5.5V時，發光二極體式記憶體100再次被重置(reset)為具備高電阻值的重置狀態。
當偏壓電壓由+8V下降至0V時，發光二極體式記憶體100的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體100再次改變為設定狀態，則可將偏壓電壓降低至小於-6V即可。換言之，當偏壓電壓在-6V與+5.5V之間來回掃描(sweep)時，發光二極體式記憶體100會持續地被設定與重置。換言之，逆向偏壓的-6V可視為一設定電壓，而順向偏壓的+5.5V可視為一重置電壓。
如第4B圖所示，發光二極體式記憶體100在-6V與+5.5V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-6V與+5.5V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體100在+5.5V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-6V與+5.5V之間，例如讀取電壓(Vread)為+0.01V，用來決定發光二極體式記憶體800為設定狀態或者重置狀態。
請參照第4C圖與第4D圖，其所繪示為第五種發光二極體式記憶體與第六種發光二極體式記憶體的電流-電壓(I-V)特性以及發光示意圖。如第4C圖所示，第五種發光二極體式記憶體(p型矽基板)的開啟電壓(Vt)約為4.4V，電阻值Rd約為72歐姆。第六種發光二極體式記憶體(n型矽基板)的開啟電壓(Vt)約為5.5V，電阻值Rd約為67歐姆。
再者，如第4D圖所示，偏壓電流為50mA時，第五種發光二極體式記憶體(p型矽基板)的亮度約為180(a.u)，波長約為525nm。再者，第六種發光二極體式記憶體(n型矽基板)的亮度約為125(a.u)，波長約為525nm。
請參照第5A圖至第5D圖，其所繪示為穿隧結構材料為二氧化鉿(HfO2)/氮化鉿(HfN)/二氧化鉿(HfO2)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第5A圖為第七種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構120的三個材料層121、123、125為二氧化鉿(HfO2)/氮化鉿(HfN)/二氧化鉿(HfO2)，並形成於(100)方向的p型矽基板110。再者，三個材料層121、123、135的厚度依序為1.5nm、4.5nm、1.5nm。另外，電流擴散層130為n型銦錫氧化層(n-ITO)。
如第5A圖所示，當發光二極體式記憶體100為具備高電阻值的重置狀態，且偏壓電壓在0V至-3.5V的電壓區間變化時，發光二極體式記憶體100的特性曲線即如實線所示。再者，當偏壓電壓低於-3.5V時，發光二極體式記憶體100會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體100為設定狀態且偏壓電壓由-3.5V開始增加時，發光二極體式記憶體100的特性曲線即如虛線所示。
當偏壓電壓大於+3.0V時，發光二極體式記憶體100再次被重置(reset)為具備高電阻值的重置狀態。當偏壓電壓上升至+4.1V時，發光二極體式記憶體100開啟(turn on)且發光。
當偏壓電壓由+8V下降至0V時，發光二極體式記憶體100的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體100再次改變為設定狀態，則可將偏壓電壓降低至小於-3.5V即可。換言之，當 偏壓電壓在-3.5V與+3V之間來回掃描(sweep)時，發光二極體式記憶體100會持續地被設定與重置。換言之，逆向偏壓的-3.5V可視為一設定電壓，而順向偏壓的+3V可視為一重置電壓。
如第5A圖所示，發光二極體式記憶體100在-3.5V與+3V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-3.5V與+3V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體100在+4.1V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-3.5V與+3V之間，例如讀取電壓(Vread)為+0.01V，用來決定發光二極體式記憶體800為設定狀態或者重置狀態。
第5B圖為第八種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構120的三個材料層121、123、125為二氧化鉿(HfO2)/氮化鉿(HfN)/二氧化鉿(HfO2)，並形成於(111)方向的n型矽基板110。再者，三個材料層121、123、135的厚度依序為1.5nm、4.5nm、1.5nm。另外，電流擴散層130為n型銦錫氧化層(n-ITO)。同理，第八種發光二極體式記憶體100在運作時，穿隧結構120與n型矽基板110接觸的區域會形成反轉層(inversion layer)，使其具備p型層的特性。
如第5B圖所示，當發光二極體式記憶體100為具備高電阻值的重置狀態，且偏壓電壓在0V至-7.5V的電壓區間變化時，發光二極體式記憶體100的特性曲線即如實線所示。再者， 當偏壓電壓低於-7.5V時，發光二極體式記憶體100會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體100為設定狀態且偏壓電壓由-7.5V開始增加時，發光二極體式記憶體100的特性曲線即如虛線所示。
當偏壓電壓繼續上升至+5V時，發光二極體式記憶體100開啟(turn on)且發光。當偏壓電壓大於+6V時，發光二極體式記憶體100再次被重置(reset)為具備高電阻值的重置狀態。
當偏壓電壓由+9V下降至0V時，發光二極體式記憶體100的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體100再次改變為設定狀態，則可將偏壓電壓降低至小於-7.5V即可。換言之，當偏壓電壓在-7.5V與+6V之間來回掃描(sweep)時，發光二極體式記憶體100會持續地被設定與重置。換言之，逆向偏壓的-7.5V可視為一設定電壓，而順向偏壓的+6V可視為一重置電壓。
如第5B圖所示，發光二極體式記憶體100在-7.5V與+6V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-7.5V與+6V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體100在+5V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-7.5V與+6V之間，例如讀取電壓(Vread)為+0.01V，用來決定發光二極體式記憶體800為設定狀態或者重置狀態。
請參照第5C圖與第5D圖，其所繪示為第七種發光二極體式記憶體與第八種發光二極體式記憶體的電流-電壓(I-V)特性以及發光示意圖。如第5C圖所示，第七種發光二極體式記憶體(p型矽基板)的開啟電壓(Vt)約為4.1V，電阻值Rd約為40歐姆。第八種發光二極體式記憶體(n型矽基板)的開啟電壓(Vt)約為5V，電阻值Rd約為51歐姆。
再者，如第5D圖所示，偏壓電流為160mA時，第七種發光二極體式記憶體(p型矽基板)的亮度約為280(a.u)，波長約為600nm。再者，第八種發光二極體式記憶體(n型矽基板)的亮度約為140(a.u)，波長約為650nm。
請參照第6圖，其所繪示為本發明第二實施例發光二極體式記憶體的結構示意圖。該發光二極體式記憶體600包括一基板(substrate)610、一穿隧結構(tunneling structure)620與一電流擴散層(current spreading layer)630。另外，該發光二極體式記憶體600更包括電極層612、632。電極層612與基板610形成歐姆接觸(ohmic contact)，電極層632與電流擴散層630形成歐姆接觸。
穿隧結構620包括疊的(stacked)第一材料層621、第二材料層622、第三材料層623、第四材料層624與第五材料層625。第一材料層621、第三材料層623與第五材料層625為障壁層(barrier layer)，第二材料層622與第四材料層624為量子井層(quantum well)。
根據本發明的第二實施例，基板610的材料可為n型矽基板或者p型矽基板。再者，穿隧結構620的第一材料層621、第二材料層622、第三材料層623、第四材料層624與第五材料層625可由不同的材料來組成，以下詳細介紹之。
請參照第7A圖至第7F圖，其所繪示為穿隧結構材料為氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第7A圖為第九種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構620的五個材料層621~625為氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)，並形成於(100)方向的p型矽基板610。再者，五個材料層621~625厚度依序為2nm、18nm、2nm、12nm、2nm。另外，電流擴散層630為n型銦錫氧化層(n-ITO)。
如第7A圖所示，當發光二極體式記憶體600為具備高電阻值的重置狀態，且偏壓電壓在0V至-5V的電壓區間變化時，發光二極體式記憶體600的特性曲線即如實線所示。再者，當偏壓電壓低於-5V時，發光二極體式記憶體600會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體600為設定狀態且偏壓電壓由-5V開始增加時，發光二極體式記憶體600的特性曲線即如虛線所示。
當偏壓電壓大於+4V時，發光二極體式記憶體600再次被重置(reset)為具備高電阻值的重置狀態。當偏壓電壓繼續上升至+5.7V時，發光二極體式記憶體600開啟(turn on)且發光。
當偏壓電壓由+9V下降至0V時，發光二極體式記憶體600的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體600再次改變為設定狀態，則可將偏壓電壓降低至小於-5V即可。換言之，當偏壓電壓在-5V與+4V之間來回掃描(sweep)時，發光二極體式記憶體600會持續地被設定與重置。換言之，逆向偏壓的-5V可視為一設定電壓，而順向偏壓的+4V可視為一重置電壓。
如第7A圖所示，發光二極體式記憶體600在-5V與+4V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-5V與+4V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體600在+5.7V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-5V與+4V之間，例如讀取電壓(Vread)為+0.01V，用來決定發光二極體式記憶體800為設定狀態或者重置狀態。
如第7B圖所示，第九種發光二極體式記憶體600進行多次掃描(sweep)時的電阻值示意圖。明顯地，發光二極體式記憶體600被重置與設定多次(cycle)之後，仍舊可以根據發光二極體式記憶體600的電阻值來判斷出設定狀態與重置狀態。其中， 重置狀態的電阻值與設定狀態的電阻值之間的比率(ratio)約大於100。
第7C圖為第十種發光二極體式記憶體的偏壓示意圖。其中，穿隧結構620的三個材料層621~625為氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)/氧化鎵(GaO)/氧化鋁(AlO)，並形成於(111)方向的n型矽基板110。再者，五個材料層621~625的厚度依序為2nm、18nm、2nm、12nm、2nm。另外，電流擴散層630為n型銦錫氧化層(n-ITO)。相同地，第十種發光二極體式記憶體600在運作時，穿隧結構620與n型矽基板610接觸的區域會形成反轉層(inversion layer)，使其具備p型層的特性。
如第7C圖所示，當發光二極體式記憶體600為具備高電阻值的重置狀態，且偏壓電壓在0V至-5V的電壓區間變化時，發光二極體式記憶體600的特性曲線即如實線所示。再者，當偏壓電壓低於-5V時，發光二極體式記憶體600會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體600為設定狀態且偏壓電壓由-5V開始增加時，發光二極體式記憶體100的特性曲線即如虛線所示。
當偏壓電壓增加至大於+6.5V時，發光二極體式記憶體600再次被重置(reset)為具備高電阻值的重置狀態。當偏壓電壓大於+6.8V時，發光二極體式記憶體600開啟(turn on)並發光。
當偏壓電壓由+8V下降至0V時，發光二極體式記憶體600的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體600再次改變為設定狀態，則可將偏壓電壓降低至小於-5V即可。換言之，當偏壓電壓在-5V與+6.5V之間來回掃描(sweep)時，發光二極體式記憶體600會持續地被設定與重置。換言之，逆向偏壓的-5V可視為一設定電壓，而順向偏壓的+6.5V可視為一重置電壓。
如第7C圖所示，發光二極體式記憶體600在-5V與+6.5V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體600在-5V與+6.5V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體600在+6.8V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-5V與+6.5V之間。例如，讀取電壓為+0.01V。
如第7D圖所示，第十種發光二極體式記憶體600進行多次掃描(sweep)時的電阻值示意圖。明顯地，發光二極體式記憶體600被重置與設定多次(cycle)之後，仍舊可以根據發光二極體式記憶體600的電阻值來判斷出設定狀態與重置狀態。其中，重置狀態的電阻值與設定狀態的電阻值之間的比率(ratio)約大於100。
請參照第7E圖與第7F圖，其所繪示為第九種發光二極體式記憶體與第十種發光二極體式記憶體的電流-電壓(I-V)特性以及發光(electroluminescence)示意圖。如第7E圖所示， 第九種發光二極體式記憶體(p型矽基板)的開啟電壓(Vt)約為5.7V，電阻值Rd約為185歐姆。第十種發光二極體式記憶體(n型矽基板)的開啟電壓(Vt)約為6.8V，電阻值Rd約為157歐姆。
再者，如第7F圖所示，偏壓電流為5mA時，第九種發光二極體式記憶體(p型矽基板)的亮度約為500(a.u)，波長λ約為600nm。再者，第十種發光二極體式記憶體(n型矽基板)的亮度約為150(a.u)，波長λ約為600nm。
請參照第8圖，其所繪示為本發明第三實施例發光二極體式記憶體的結構示意圖。該發光二極體式記憶體800包括一基板(substrate)810、一作用層(active layer)820與一電流擴散層(current spreading layer)830。另外，該發光二極體式記憶體800更包括電極層812、832。電極層812與基板810形成歐姆接觸(ohmic contact)，電極層832與電流擴散層830形成歐姆接觸。
根據本發明的第三實施例，基板810的材料可為n型矽基板或者p型矽基板。再者，作用層820為經過氨化處理的氧化鋅(ZnO)，其厚度為100nm。其中，將氧化鋅(ZnO)置於600℃的氨氣(NH3)環境中0.5小時後，形成氨化處理的氧化鋅(ZnO)。
請參照第9A圖至第9D圖，其所繪示為氧化鋅層形成於p型矽基板以及n型矽基板上的二種發光二極體式記憶體之特性分析圖。
第9A圖為第十一種發光二極體式記憶體的偏壓示意圖。其中，氧化鋅(ZnO)形成於p型矽基板810上。另外，電流擴散層830為n型銦錫氧化層(n-ITO)。
當發光二極體式記憶體800為具備高電阻值的重置狀態，且偏壓電壓在0V至-3V的電壓區間變化時，發光二極體式記憶體800的特性曲線即如實線所示。再者，當偏壓電壓低於-3V時，發光二極體式記憶體800會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體800為設定狀態且偏壓電壓由-3V開始增加時，發光二極體式記憶體800的特性曲線即如虛線所示。
當偏壓電壓大於+2V時，發光二極體式記憶體800再次被重置(reset)為具備高電阻值的重置狀態。當偏壓電壓繼續上升至+2.8V時，發光二極體式記憶體800開啟(turn on)且發光。
當偏壓電壓由+5V下降至0V時，發光二極體式記憶體800的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體800再次改變為設定狀態，則可將偏壓電壓降低至小於-3V即可。換言之，當偏壓電壓在-3V與+2V之間來回掃描(sweep)時，發光二極體式記憶體800會持續地被設定與重置。換言之，逆向偏壓的-3V可視為一設定電壓，而順向偏壓的+2V可視為一重置電壓。
如第9A圖所示，發光二極體式記憶體800在-3V與+2V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體100在-3V與+2V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體800在+2.8V以上的區間可作為發光二極體(LED)。另外，讀取電壓(read voltage)介於-3V與+2V之間，例如讀取電壓(Vread)為+0.01V，用來決定發光二極體式記憶體800為設定狀態或者重置狀態。
第9B圖為第十二種發光二極體式記憶體的偏壓示意圖。其中，氧化鋅(ZnO)形成於n型矽基板810上。另外，電流擴散層830為n型銦錫氧化層(n-ITO)。相同地，第十二種發光二極體式記憶體800在運作時，作用層820與n型矽基板810接觸的區域會形成反轉層(inversion layer)，使其具備p型層的特性。
當發光二極體式記憶體800為具備高電阻值的重置狀態，且偏壓電壓在0V至-12.5V的電壓區間變化時，發光二極體式記憶體800的特性曲線即如實線所示。再者，當偏壓電壓低於-12.5V時，發光二極體式記憶體800會被設定(set)成為具備低電阻值的設定狀態。
當發光二極體式記憶體800為設定狀態且偏壓電壓由-12.5V開始增加時，發光二極體式記憶體800的特性曲線即如虛線所示。
當偏壓電壓繼續上升至+3.9V時，發光二極體式記憶體800開啟(turn on)且發光。當偏壓電壓大於+6V時，發光二極體式記憶體800再次被重置(reset)為具備高電阻值的重置狀態。
當偏壓電壓由+10V下降至0V時，發光二極體式記憶體800的特性曲線即如實線所示維持在高電阻值的重置狀態。
同理，如欲將發光二極體式記憶體800再次改變為設定狀態，則可將偏壓電壓降低至小於-12.5V即可。換言之，當偏壓電壓在-12.5V與+6V之間來回掃描(sweep)時，發光二極體式記憶體800會持續地被設定與重置。換言之，逆向偏壓的-12.5V可視為一設定電壓，而順向偏壓的+6V可視為一重置電壓。
如第9B圖所示，發光二極體式記憶體800在-12.5V與+6V的電壓區間會根據其狀態而呈現不同的電阻值。因此，發光二極體式記憶體800在-12.5V與+6V的區間可作為電阻性記憶體(R-RAM)。另外，發光二極體式記憶體800在+3.9V以上的區間可作為發光二極體(LED)。其中，讀取電壓(read voltage)介於-12.5V與+6V之間，例如讀取電壓(Vread)為+0.01V，用來決定發光二極體式記憶體800為設定狀態或者重置狀態。
請參照第9C圖與第9D圖，其所繪示為第十一種發光二極體式記憶體與第十二種發光二極體式記憶體的電流-電壓(I-V)特性以及發光(electroluminescence)示意圖。如第9C圖所示，第十一種發光二極體式記憶體(p型矽基板)的開啟電壓(Vt) 約為2.8V，電阻值Rd約為42.4歐姆。第十二種發光二極體式記憶體(n型矽基板)的開啟電壓(Vt)約為3.9V，電阻值Rd約為34.8歐姆。
再者，如第9D圖所示，偏壓電流為150mA時，第十一種發光二極體式記憶體(p型矽基板)的亮度約為100(a.u)，波長λ約為600nm。再者，第十二種發光二極體式記憶體(n型矽基板)的亮度約為390(a.u)，波長λ約為675nm。
由以上的說明可知，本發明的優點在於提出一種全新結構的發光二極體式記憶體。利用設定電壓來將發光二極體式記憶體設定為具備低電阻值的設定狀態，或者利用重置電壓來將發光二極體式記憶體重置為具備高電阻值的重置狀態。
再者，利用讀取電壓(read voltage)作為偏壓電壓，並根據發光二極體式記憶體產生的電流大小來決定發光二極體式記憶體為設定狀態或者重置狀態。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:發光二極體式記憶體
110:基板
112、132:電極層
120:穿隧結構
121、123、125:材料層
130:電流擴散層

Claims (6)

  1. 一種發光二極體式記憶體，包括：一基板；一穿隧結構，形成於該基板上，其中該穿隧結構包括：堆疊的一第一材料層、一第二材料層與一第三材料層，該第一材料層為一氧化鋁層，該第二材料層為一氧化鎵層，且該第三材料層為該氧化鋁層；一電流擴散層，形成於該穿隧結構上；一第一電極層，形成於該基板上；以及一第二電極層，形成於該電流擴散層上；其中，當施加於該第一電極層與該第二電極層之間的一偏壓電壓大於一重置電壓時，該發光二極體式記憶體為一重置狀態；當該偏壓電壓小於一設定電壓時，該發光二極體式記憶體為一設定狀態；且當該偏壓電壓大於一開啟電壓時，該發光二極體式記憶體發光。
  2. 如申請專利範圍第1項所述之發光二極體式記憶體，其中該基板為一n型矽基板或者一p型矽基板，且該電流擴散層為一n型銦錫氧化層。
  3. 一種發光二極體式記憶體，包括：一基板； 一穿隧結構，形成於該基板上，其中該穿隧結構包括：堆疊的一第一材料層、一第二材料層與一第三材料層，該第一材料層為一氧化鉿層，該第二材料層為一氧化鎵層，且該第三材料層為該氧化鉿層；一電流擴散層，形成於該穿隧結構上；一第一電極層，形成於該基板上；以及一第二電極層，形成於該電流擴散層上；其中，當施加於該第一電極層與該第二電極層之間的一偏壓電壓大於一重置電壓時，該發光二極體式記憶體為一重置狀態；當該偏壓電壓小於一設定電壓時，該發光二極體式記憶體為一設定狀態；且當該偏壓電壓大於一開啟電壓時，該發光二極體式記憶體發光。
  4. 一種發光二極體式記憶體，包括：一基板；一穿隧結構，形成於該基板上，其中該穿隧結構包括：堆疊的一第一材料層、一第二材料層與一第三材料層，該第一材料層為一氧化鉿層，該第二材料層為一氮化鉿層，且該第三材料層為該氧化鉿層；一電流擴散層，形成於該穿隧結構上；一第一電極層，形成於該基板上；以及一第二電極層，形成於該電流擴散層上； 其中，當施加於該第一電極層與該第二電極層之間的一偏壓電壓大於一重置電壓時，該發光二極體式記憶體為一重置狀態；當該偏壓電壓小於一設定電壓時，該發光二極體式記憶體為一設定狀態；且當該偏壓電壓大於一開啟電壓時，該發光二極體式記憶體發光。
  5. 一種發光二極體式記憶體，包括：一基板；一穿隧結構，形成於該基板上，其中該穿隧結構包括：堆疊的一第一材料層、一第二材料層、一第三材料層、一第四材料層與一第五材料層，該第一材料層為一氧化鋁層，該第二材料層為一氧化鎵層，該第三材料層為該氧化鋁層，該第四材料層為該氧化鎵層，該第五材料層為該氧化鋁層；一電流擴散層，形成於該穿隧結構上；一第一電極層，形成於該基板上；以及一第二電極層，形成於該電流擴散層上；其中，當施加於該第一電極層與該第二電極層之間的一偏壓電壓大於一重置電壓時，該發光二極體式記憶體為一重置狀態；當該偏壓電壓小於一設定電壓時，該發光二極體式記憶體為一設定狀態；且當該偏壓電壓大於一開啟電壓時，該發光二極體式記憶體發光。
  6. 如申請專利範圍第5項所述之發光二極體式記憶體，其中該基板為一n型矽基板或者一p型矽基板，且該電流擴散層為一n型銦錫氧化層。
TW107135650A 2018-10-09 2018-10-09 發光二極體式記憶體 TWI720351B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107135650A TWI720351B (zh) 2018-10-09 2018-10-09 發光二極體式記憶體
US16/253,932 US10586831B1 (en) 2018-10-09 2019-01-22 Light emitting diode memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107135650A TWI720351B (zh) 2018-10-09 2018-10-09 發光二極體式記憶體

Publications (2)

Publication Number Publication Date
TW202015263A TW202015263A (zh) 2020-04-16
TWI720351B true TWI720351B (zh) 2021-03-01

Family

ID=69723489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135650A TWI720351B (zh) 2018-10-09 2018-10-09 發光二極體式記憶體

Country Status (2)

Country Link
US (1) US10586831B1 (zh)
TW (1) TWI720351B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201517338A (zh) * 2013-10-16 2015-05-01 Winbond Electronics Corp 電阻式記憶體裝置及其製作方法
TW201740509A (zh) * 2016-05-09 2017-11-16 光磊科技股份有限公司 具備記憶元件與選擇器功能之單一記憶胞結構
TWI632646B (zh) * 2017-06-26 2018-08-11 光磊科技股份有限公司 電阻性記憶元件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US50156A (en) * 1865-09-26 Improvement in let-offs for looms
TWI589041B (zh) * 2014-11-27 2017-06-21 國立臺灣大學 無機發光記憶體及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201517338A (zh) * 2013-10-16 2015-05-01 Winbond Electronics Corp 電阻式記憶體裝置及其製作方法
TW201740509A (zh) * 2016-05-09 2017-11-16 光磊科技股份有限公司 具備記憶元件與選擇器功能之單一記憶胞結構
TWI632646B (zh) * 2017-06-26 2018-08-11 光磊科技股份有限公司 電阻性記憶元件

Also Published As

Publication number Publication date
TW202015263A (zh) 2020-04-16
US10586831B1 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
US8803120B2 (en) Diode and resistive memory device structures
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US10490738B2 (en) Resistive switching memory cell
CN103403867B (zh) 非易失性电阻变化元件
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
US8927955B2 (en) Resistance change memory
CN101106171A (zh) 包括可变电阻材料的非易失存储器
US20110193043A1 (en) Ultra-Low Energy RRAM with Good Endurance and Retention
US20160155940A1 (en) Inorganic light emitting memory and method for producing the same
TWI720351B (zh) 發光二極體式記憶體
TWI632646B (zh) 電阻性記憶元件
US9786842B1 (en) Memory cell with functions of storage element and selector
JP5269010B2 (ja) 不揮発性半導体記憶装置
CN103337481B (zh) 基于p-型iib-via族半导体纳米线肖特基结的非挥发性存储器及其制备方法
TWI785861B (zh) 電阻式記憶胞及其相關的記憶胞陣列結構
US7636251B2 (en) Methods of operating a non-volatile memory device
CN102185108A (zh) 一种半导体存储器结构及其控制方法
JP5755782B2 (ja) 不揮発性抵抗変化素子
US9755169B2 (en) Nonvolatile memory device
CN102750979B (zh) 阻变存储器单元
CN115275000B (zh) 导通电流可编程的二极管器件及其阵列制备方法
CN1828962A (zh) 具有用于控制转换窗的电阻器部件的电阻式存储器件
KR101460165B1 (ko) 비휘발성 메모리 소자
Sidharth et al. When Perovskites Memorize
KR101485507B1 (ko) 비휘발성 메모리 소자